JP2003209001A - チップ抵抗器 - Google Patents

チップ抵抗器

Info

Publication number
JP2003209001A
JP2003209001A JP2002005999A JP2002005999A JP2003209001A JP 2003209001 A JP2003209001 A JP 2003209001A JP 2002005999 A JP2002005999 A JP 2002005999A JP 2002005999 A JP2002005999 A JP 2002005999A JP 2003209001 A JP2003209001 A JP 2003209001A
Authority
JP
Japan
Prior art keywords
resistor
electrode
insulating
insulating substrate
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002005999A
Other languages
English (en)
Other versions
JP3981273B2 (ja
Inventor
Jun Kinoshita
順 木下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koa Corp
Original Assignee
Koa Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koa Corp filed Critical Koa Corp
Priority to JP2002005999A priority Critical patent/JP3981273B2/ja
Publication of JP2003209001A publication Critical patent/JP2003209001A/ja
Application granted granted Critical
Publication of JP3981273B2 publication Critical patent/JP3981273B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Non-Adjustable Resistors (AREA)

Abstract

(57)【要約】 【課題】 従来のチップ抵抗器は、抵抗体の保護膜の高
さが電極の高さに比べて高く、実装時にチップ抵抗器の
両方の電極がランドパターンに好適な接続状態で搭載さ
れないという不都合があった。 【解決手段】 絶縁性基板と、該絶縁性基板の上面に形
成された抵抗体と、該抵抗体に接続され、前記絶縁性基
板の上面側にのみ形成された少なくとも一対の電極と、
前記抵抗体を被覆する保護膜と、前記電極上に形成され
ためっき電極と、を備えたチップ抵抗器であって、前記
絶縁性基板における前記電極が形成される領域に対応し
た部分に絶縁物層を形成することにより、前記めっき電
極の上面の高さを、前記保護膜の上面の高さに比べて略
同一若しくは高くしたことを特徴とするチップ抵抗器を
構成する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、各種電気機器に使
用されるチップ抵抗器に関して、特にチップ抵抗器の側
部におけるはんだフィレットが不要なチップ抵抗器に関
するものである。
【0002】
【従来の技術】従来用いられている表面実装型のチップ
抵抗器は、アルミナ等の絶縁性基板表面の両端部に上面
電極が形成されており、この上面電極間に抵抗体が形成
されている。この抵抗体はガラス絶縁膜などの保護膜2
4により被覆され保護されている。絶縁性基板の裏面側
にも裏面電極が形成されており、上面電極と裏面電極は
絶縁性基板端面に形成された端面電極によって接続され
ている。更に、上面電極、裏面電極及び端面電極を覆う
ニッケルめっき及びはんだめっきからなるめっき電極を
形成することで電極22が構成されている。(図5)
【0003】このようなチップ抵抗器は、テープに抵抗
体が形成されていない面を貼り付けた状態で出荷される
場合がある。プリント基板等の回路基板21に実装する
際は、このようなテーピングを実装機に取り付け、実装
機がチップ抵抗器を回路基板21に載置する。チップ抵
抗器の電極22が回路基板21のランドパターン20に
載置され、はんだにより固定される。
【0004】以上のように従来のチップ抵抗器を回路基
板21のランドパターンにはんだ付けした場合、図5に
示すように電極22の下面と側面の双方ではんだ付けさ
れるため、フィレット23が形成される。実装密度を向
上させるために、チップ抵抗器の外形寸法を小さくした
場合には、外形寸法が小さくなる程、実装面積に対する
はんだ付け面積の占める割合が大きくなり、実装密度を
向上させることには限界が生じ、回路基板の小型化にも
限界があった。
【0005】また、従来のチップ抵抗器は、保護膜24
の高さが電極22の高さに比べて高くなり、30−50
μm程度の段差を有している。このようなチップ抵抗器
の保護膜24が形成された面の側で回路基板に載置され
た場合には、はんだ付けの際に、抵抗器の一方の電極側
が引っ張られて、他方の電極が浮き上がるという、いわ
ゆるマンハッタン現象が発生しやすくなるという問題が
ある(図6)。
【0006】
【発明が解決しようとする課題】以上の問題の解決する
ものとして、保護膜24の形成面側にのみ電極22を形
成し、側面電極を有しないいわゆるフィレットレス型の
チップ抵抗器があるが、かかるチップ抵抗器も保護膜2
4の高さが電極22の高さに比べて高く、30−50μ
m程度の段差がある。したがって図7に示すように、実
装時にチップ抵抗器が傾いて搭載される可能性が高く、
電極22とランドパターン20との導通に支障をきたす
おそれが有り、最悪の場合、電極22の片側がランドパ
ターン20に接続されないという問題があった。
【0007】本発明は、以上の課題を解決するもので、
プリント基板等の回路基板に実装する際に必要なはんだ
フィレットの量を減らすことができ、実装面積に占める
はんだ付け面積を低減させ、実装密度の向上をもたら
す。更に回路基板への好適な実装状態を確保することが
できる抵抗器を提供することを目的とする。
【0008】
【課題を解決するための手段】以上の課題を解決するた
め、請求項1の発明は、絶縁性基板と、該絶縁性基板の
上面に形成された抵抗体と、該抵抗体に接続され、前記
絶縁性基板の上面側にのみ形成された少なくとも一対の
電極と、前記抵抗体を被覆する保護膜と、前記電極上に
形成されためっき電極と、前記絶縁性基板における前記
電極が形成される領域に対応した部分に形成される絶縁
層と、を備え、前記めっき電極の上面の高さを、前記保
護膜の上面の高さに比べて略同一若しくは高くしたこと
を特徴とするチップ抵抗器を構成したものである。この
構成により、チップ抵抗器を回路基板に好適な接続状態
で実装することができ、また、はんだ付けに要するフィ
レットの量を減少させることができる。
【0009】また、請求項2の発明は、絶縁性基板と、
該絶縁性基板の上面に形成された絶縁平滑層と、該絶
縁平滑層上に形成された抵抗体と、該抵抗体に接続さ
れ、前記絶縁平滑層の形成面側にのみ形成された少なく
とも一対の電極と、前記抵抗体を被覆する保護膜と、前
記電極上に形成されためっき電極と、前記絶縁性基板に
おける前記電極が形成される領域に対応した部分に形成
される絶縁層と、を備え、前記めっき電極の上面の高さ
を、前記保護膜の上面の高さに比べて略同一若しくは高
くしたことを特徴とするチップ抵抗器を構成したもので
ある。この構成により、チップ抵抗器の特性のばらつき
を抑え、回路基板に好適な接続状態で実装することがで
き、また、はんだ付けに要するフィレットの量を減少さ
せることができる。
【0010】また、請求項3の発明は、絶縁性基板と、
該絶縁性基板の上面の略全面に渡って形成された絶縁層
と、該絶縁層上に形成された抵抗体と、該抵抗体に接続
され、前記絶縁層側にのみ形成された少なくとも一対の
電極と、前記抵抗体を被覆する保護膜と、前記電極上に
形成されためっき電極と、を備え、前記絶縁層を前記電
極が形成される領域に相当する部分の厚みが増すように
構成することにより、前記めっき電極の上面の高さを、
前記保護膜の上面の高さに比べて略同一若しくは高くし
たことを特徴とするチップ抵抗器を構成したものであ
る。この構成により、チップ抵抗器の特性のばらつきを
抑え、回路基板に好適な接続状態で実装することがで
き、また、はんだ付けに要するフィレットの量を減少さ
せることができる。
【0011】また、請求項4の発明は、以上の構成に加
えてガラスからなる前記絶縁層を構成したものである。
また、請求項5の発明は、以上の構成に加えてガラス及
び前記絶縁性基板と同質の材料の混合材料からなる前記
絶縁層を構成したものである。また、請求項6の発明
は、以上の構成に加えてガラス及びセラミック材料の混
合材料からなる前記絶縁層を構成したものである。ま
た、請求項7の発明は、以上の構成に加えてガラスから
なる前記絶縁平滑層を構成したものである。
【0012】以上の構成によれば、前記絶縁物層、前記
絶縁層及び前記絶縁平滑層を簡易に形成できるととも
に、機械的強度が高く且つ絶縁性基板や電極との接合性
に優れた前記絶縁物層等を形成するのに有効である。
【0013】
【発明の実施の形態】図1は、本発明のチップ抵抗器の
実施形態の構成を示した図である。アルミナ等のセラミ
ック材料で形成された絶縁性基板9には、その表面の両
端部にそれぞれ絶縁物層1(絶縁層)が形成されてい
る。この絶縁物層1は後述の如く電極2を嵩上げするた
めのものである。
【0014】絶縁物層1は、セラミック材料とガラス材
料の混合材料であり、絶縁性基板9表面の端部にスクリ
ーン印刷し、600℃から1300℃で焼き付けたもの
である。絶縁物層1の材料としては絶縁性基板9に近い
又はこれより小さい熱膨張係数を有する材料が好まし
い。絶縁物層1の材料として含有されるセラミック材料
としては、アルミナ、ジルコニア等を用いることができ
るが、好ましくは絶縁性基板9と同質の材料であり、例
えばアルミナを絶縁性基板9の材料として用いた場合に
は、アルミナを用いることが望ましい。なお、必ずしも
同質の材料を用いなくてもよい。また、上記のような混
合材料を用いずに、ガラス材料のみでもよい。
【0015】絶縁物層1の材料にはガラス材料が含まれ
ているため、絶縁物層1と絶縁性基板9との密着性が確
保できる。また、セラミック材料が含まれているため
に、印刷された絶縁物層1のパターン形状が焼成工程で
崩れることを防止し、保形性を確保することができる。
かかる保形性の確保にはセラミック材料が50wt%以
上含まれていることが望ましい。また、ガラス材料とセ
ラミック材料の混合割合により凸状絶縁物層31の熱膨
張係数が調整可能であり、かかる熱膨張係数は、絶縁性
基板9の熱膨張係数と近似させたものとすることが望ま
しい。好適な混合割合としては、ガラス材料が50から
40wt%に対して、セラミック材料は50から60w
t%である。
【0016】絶縁物層1を、高温で焼成されたセラミッ
ク材料とガラス材料の混合材料により形成したので、機
械的強度が高く、且つ絶縁性基板や電極との密着性に優
れている。即ち、ガラス材料成分は絶縁性基板9及び電
極2との密着性の向上に有効であり、セラミック材料成
分は絶縁物層1の加熱焼成時の保形性の確保に有効であ
る。特に、これらの材料は絶縁性基板9との熱膨張係数
が略同一か近いため、高温の熱処理時の応力を緩和し、
強度が高く密着性に優れた絶縁物層1を形成することが
できる。
【0017】絶縁物層1上には電極2が形成され、電極
2,2間に電気的に接続するように抵抗体5が形成され
ている。抵抗体5は酸化ルテニウム等の厚膜ペーストを
スクリーン印刷によりパターン形成した後に加熱焼成す
ることにより形成される。抵抗体5は一対の絶縁物層
1,1の間に形成され、電極2,2に接続されている。
【0018】抵抗体5は、ガラスからなる絶縁膜である
第1保護膜6、樹脂からなる絶縁膜である第2保護膜7
により被覆され保護されている。第1保護膜6及び第2
保護膜7は一対の絶縁物層1,1の間に亘って形成され
ている。
【0019】電極2の表面には、ニッケルめっきにより
形成された第1めっき層3が形成され、更にはんだ又は
スズからなる第2めっき層4が形成されることによりめ
っき電極8が形成されている。
【0020】以上の構成により、めっき電極8,8の上
面の高さは、絶縁物層1,1により嵩上げされ、その結
果めっき電極8,8の上面よりも表面の高さが下がった
状態の第2保護膜7を形成することができる。なお、以
上の説明では、第2保護膜7の上面がめっき電極8の上
面よりも低い例について示したが、必ずしもこれに限ら
ず、第2保護膜7の表面とめっき電極8の表面が略同一
であってもよい。即ち、第2保護膜7の表面とめっき電
極8の表面が同一面でもよく、又、1〜5μm程度(回
路基板に形成されたランドパターンの厚みよりも突出し
ない程度)であれば、第2保護膜7の表面が高いもので
あってもよい。かかるめっき電極8の表面の高さ調整は
絶縁物層1の厚みを調整することで可能となる。
【0021】図2は、図1で示したチップ抵抗器が回路
基板21に実装された状態を示している。チップ抵抗器
の第2保護膜7の上面よりもめっき電極8の上面の方が
突出しているため、ランドパターン20上にめっき電極
8が好適な状態で実装される。
【0022】また、回路基板とチップ部品との接続部
と、チップ部品の機能膜(抵抗体膜)との距離が近い
と、はんだ付け時や実装後に機能膜が汚染物質の影響を
受け、性能の低下を招く可能性がある。具体的には、は
んだに含まれるロジンや塩素イオン等、実装後の基板洗
浄時に使用される洗浄液が、各層の界面から浸入して機
能膜に影響を及ぼすという問題がある。本発明では第1
保護膜6を形成することで、かかる汚染物質から機能膜
を保護するとともに、絶縁物層1の形成により回路基板
との接続部と機能膜とが一定の距離を保つので、汚染物
質の影響を減少させることができる。
【0023】図3は、本発明の別の実施形態を示すもの
である。上述の説明と符号が同一のものについては説明
を省略する。本例で特徴的な部分は、アルミナ等のセラ
ミック材料からなる絶縁性基板9の表面に絶縁平滑層1
0を形成し、かかる絶縁平滑層10の表面に絶縁物層1
等(なお、絶縁平滑層10及び絶縁層1の双方を含めて
絶縁層という場合がある)を形成した点である。
【0024】チップ抵抗器に用いる絶縁性基板9として
は、上記の如く、比較的安価で、電気的性質も良好なア
ルミナ基板が用いられている。しかしながら、アルミナ
基板は多孔質焼結体であるため、表面状態が均一ではな
く、0.5μm〜数μm程度の凹凸が多数存在してい
る。このため、アルミナ基板を用いた場合には、製品の
性能を安定化させることが困難であった。
【0025】そこで図3に示す例では、アルミナからな
る絶縁性基板9に絶縁平滑層10、即ちガラスコートを
形成することでアルミナ基板表面を平滑している。これ
により基板表面の凹凸から発生する抵抗値のばらつき、
TCR特性のばらつきを抑えることが可能である。
【0026】つぎに図4を参照して、本発明のチップ抵
抗器の製造方法を説明する。先ず、図4(a)に示すよ
うに、アルミナ等の絶縁性基板9上にガラス材料とセラ
ミック材料との混合材料からなるペーストを、スクリー
ン印刷により印刷して1対のパターンを形成し、その後
焼成することで、厚さ約10μm程度の絶縁物層1を形
成する。かかる絶縁物層1の厚みにより電極2等をどの
程度嵩上げするか調整できる。なお、図示の例では1個
のチップ領域を例に示すが、実際には多数個取りの基板
が用いられる。
【0027】なお、図3に示す例にあっては、絶縁性基
板9の表面にガラス材料を含有するペーストを塗布し、
加熱焼成して絶縁平滑層10を形成し、その後上述の絶
縁物層1を形成する工程に移る。絶縁平滑層10は絶縁
性基板9の上面(回路基板に搭載した際に実装面となる
側の面)の全域に亘って形成してもよいが、後述の抵抗
体5あるいは電極3が形成される領域に対応して形成さ
れていればよい。かかる絶縁平滑層10の材料として
は、絶縁物層1と同様に、ガラス材料とセラミック材料
との混合材料としてもよい。なお、絶縁物層1,1を形
成した後に、絶縁物層1,1の間にガラス材料等のペー
ストを印刷して絶縁平滑層10を形成してもよい。
【0028】また、図3に示す例については、あらかじ
め絶縁平滑層10と絶縁物層1との双方の厚みを加算し
た膜厚の絶縁層を形成しておき、抵抗体5を形成する領
域をエッチングするようにしてもよい。例えば、電極2
を形成する領域をレジスト膜でマスクしてから等方的な
ウェットエッチングやドライエッチングを施すことで形
成可能である。このようにすると絶縁物平滑層10と絶
縁物層1は、厚い部分(主として電極2が形成される領
域)と薄い部分(主として抵抗体5が形成される領域)
とを有する一体的な層として形成される。特にウェット
エッチングによって形成した場合には、厚い部分と薄い
部分との膜厚が連続的に滑らかに変化する。従って、滑
らかに厚みが変化した膜の部分で電極2と抵抗体5とが
接触するため、急激に膜厚が変化する部分で抵抗体5と
電極2とが接触する場合に比べて、接触の不良を防止す
ることができる。
【0029】次に図4(b)に示すように、絶縁物層1
上に、Ag、Ag−Pd等のペーストによるパターンを
スクリーン印刷により形成し、約850℃で加熱焼成
し、絶縁物層1上に厚さ約10μmの電極2を形成す
る。尚、抵抗体5との接続のため、電極2は一対の絶縁
物層1,1間に回り込ませるように形成する。
【0030】次に図4(c)に示すように、電極2,2
間に酸化ルテニウム等の抵抗体ペーストによるパターン
をスクリーン印刷により形成し、約850℃で加熱焼成
し、厚さ約10μmの抵抗体5を形成する。抵抗体5は
絶縁物層1,1の間の電極2,2と接触するように形成
される。この後、図示は省略するが、レーザートリミン
グにより抵抗値の調整が行なわれる。
【0031】尚、以上の説明では、電極2を形成した後
に抵抗体5を形成する例について説明したが、抵抗体5
を絶縁物層1,1間に形成した後に電極2を形成しても
よい。また、基板9に抵抗体5をスクリーン印刷等によ
り形成した後に、絶縁物層1,1をスクリーン印刷等に
より形成し、抵抗体5及び絶縁物層1を同時に焼成し、
その後電極2,2を形成する工程順にしてもよい。
【0032】次に図4(d)に示すように、抵抗体5上
にガラスによるパターンを形成して約600℃で加熱焼
成し、厚さ約5μmの第1保護膜6を形成する。次に図
4(e)に示すように、第1保護膜6上にエポキシ系樹
脂のペーストによるパターンを形成し、約200℃で加
熱硬化させ、厚さ約10μmの第2保護膜7を形成す
る。
【0033】以上の処理は多数個取りの基板上に一括し
て行なわれる処理である。次に多数個取りの基板をダイ
シングやブレークにより個々のチップに分割する加工が
行なわれる。その後、図4(f)に示すように、電極2
上に、電解めっきによって、厚さ約3μmのNiめっき
層(第1めっき層3)と、厚さ約5μmのSn又はSn
−Pbめっき層(第2めっき層4)を形成することによ
りめっき電極8を形成する。めっき電極8は、電極くわ
れ防止およびはんだ付けの信頼性向上のために形成され
る。
【0034】以上によればめっき電極8が第2保護膜7
よりもその表面において約3μm程度突出したチップ抵
抗器が構成される。勿論、めっき電極8の突出量を増や
すには、前述の絶縁物層1を更に厚く形成すればよい。
このようなチップ抵抗器によれば、めっき電極8が第2
保護膜7よりも突出しているので、回路基板に実装され
た際に、第2保護膜7と回路基板表面との間に隙間を確
保できるため、ランドパターンと電極との接続状態を良
好に保つことができる。また、絶縁性基板9の上面(回
路基板に搭載される場合、実装される側の面)にのみ電
極を形成しているので、ランドパターンとのはんだ付け
の際に必要なフィレットの量を減らすことができ、フィ
レットを形成する面積を小さくすることができる。
【0035】
【発明の効果】本発明によれば、チップ抵抗器の実装密
度の向上に寄与し、かつ、回路基板に良好に実装される
チップ抵抗器を構成することができる。
【図面の簡単な説明】
【図1】本発明のチップ抵抗器の構成を示す断面図。
【図2】本発明のチップ抵抗器が実装された状態を示す
図。
【図3】本発明の別の実施形態のチップ抵抗器の構成を
示す断面図。
【図4】本発明のチップ抵抗器の製造工程を示す図。
【図5】従来のチップ抵抗器の実装状態を示す図。
【図6】いわゆるマンハッタン現象を起こした状態を示
す図。
【図7】従来のチップ抵抗器の保護膜側で実装された状
態を示す図。
【符号の説明】
1 絶縁物層 2 電極 3 第1めっき層 4 第2めっき層 5 抵抗体 6 第1保護膜 7 第2保護膜 8 めっき電極 9 基板 10 絶縁平滑層 20 ランドパターン 21 回路基板 22 電極 23 ハンダフィレット 24 保護膜

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 絶縁性基板と、 該絶縁性基板の上面に形成された抵抗体と、 該抵抗体に接続され、前記絶縁性基板の上面側にのみ形
    成された少なくとも一対の電極と、 前記抵抗体を被覆する保護膜と、 前記電極上に形成されためっき電極と、 前記絶縁性基板における前記電極が形成される領域に対
    応した部分に形成される絶縁層と、を備え、 前記めっき電極の上面の高さを、前記保護膜の上面の高
    さに比べて略同一若しくは高くしたことを特徴とするチ
    ップ抵抗器。
  2. 【請求項2】 絶縁性基板と、 該絶縁性基板の上面に形成された絶縁平滑層と、 該絶縁平滑層上に形成された抵抗体と、 該抵抗体に接続され、前記絶縁平滑層の形成面側にのみ
    形成された少なくとも一対の電極と、 前記抵抗体を被覆する保護膜と、 前記電極上に形成されためっき電極と、 前記絶縁性基板における前記電極が形成される領域に対
    応した部分に形成される絶縁層と、を備え、 前記めっき電極の上面の高さを、前記保護膜の上面の高
    さに比べて略同一若しくは高くしたことを特徴とするチ
    ップ抵抗器。
  3. 【請求項3】 絶縁性基板と、 該絶縁性基板の上面の略全面に渡って形成された絶縁層
    と、 該絶縁層上に形成された抵抗体と、 該抵抗体に接続され、前記絶縁層側にのみ形成された少
    なくとも一対の電極と、前記抵抗体を被覆する保護膜
    と、 前記電極上に形成されためっき電極と、を備え、 前記絶縁層を前記電極が形成される領域に相当する部分
    の厚みが増すように構成することにより、前記めっき電
    極の上面の高さを、前記保護膜の上面の高さに比べて略
    同一若しくは高くしたことを特徴とするチップ抵抗器。
  4. 【請求項4】 前記絶縁層はガラスからなることを特徴
    とする請求項1乃至請求項3に記載のチップ抵抗器。
  5. 【請求項5】 前記絶縁層はガラス及び前記絶縁性基板
    と同質の材料の混合材料であることを特徴とする請求項
    1乃至請求項3に記載のチップ抵抗器。
  6. 【請求項6】 前記絶縁層はガラス及びセラミック材料
    の混合材料であることを特徴とする請求項1乃至請求項
    3に記載のチップ抵抗器。
  7. 【請求項7】 前記絶縁平滑層はガラスからなることを
    特徴とする請求項2に記載のチップ抵抗器。
JP2002005999A 2002-01-15 2002-01-15 チップ抵抗器 Expired - Fee Related JP3981273B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002005999A JP3981273B2 (ja) 2002-01-15 2002-01-15 チップ抵抗器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002005999A JP3981273B2 (ja) 2002-01-15 2002-01-15 チップ抵抗器

Publications (2)

Publication Number Publication Date
JP2003209001A true JP2003209001A (ja) 2003-07-25
JP3981273B2 JP3981273B2 (ja) 2007-09-26

Family

ID=27644882

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002005999A Expired - Fee Related JP3981273B2 (ja) 2002-01-15 2002-01-15 チップ抵抗器

Country Status (1)

Country Link
JP (1) JP3981273B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104376938A (zh) * 2013-08-13 2015-02-25 乾坤科技股份有限公司 电阻装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104376938A (zh) * 2013-08-13 2015-02-25 乾坤科技股份有限公司 电阻装置

Also Published As

Publication number Publication date
JP3981273B2 (ja) 2007-09-26

Similar Documents

Publication Publication Date Title
JP5522533B2 (ja) 表面実装型電子部品およびその製造方法
JP3967272B2 (ja) チップ抵抗器
JP3958532B2 (ja) チップ抵抗器の製造方法
JP2002270409A (ja) チップ型抵抗器の製造方法、およびチップ型抵抗器
WO2017033793A1 (ja) チップ抵抗器およびチップ抵抗器の製造方法
JP2000306711A (ja) 多連チップ抵抗器およびその製造方法
JP3981273B2 (ja) チップ抵抗器
JP2022012055A (ja) 抵抗器
JP4754710B2 (ja) チップ抵抗器およびその製造方法
JP2007095926A (ja) チップ抵抗器
JP4707895B2 (ja) チップ抵抗器
JP3826046B2 (ja) 抵抗器およびその製造方法
JP3953325B2 (ja) チップ抵抗器およびその製造方法
JP2003045702A (ja) チップ抵抗器およびその製造方法
JPH0963805A (ja) 角形チップ抵抗器
JP2003037001A (ja) チップ抵抗器およびその製造方法
JP3353037B2 (ja) チップ抵抗器
JP3110677B2 (ja) チップ抵抗器
JP2000340413A (ja) 多連チップ抵抗器およびその製造方法
JP2002299102A (ja) チップ抵抗器
JP2000340413A5 (ja)
JP2000188204A (ja) 抵抗器およびその製造方法
JP3159963B2 (ja) チップ抵抗器
JP2002305126A (ja) チップ抵抗器
JPH11273901A (ja) チップ型抵抗器の構造

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040927

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070403

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070530

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070626

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070629

R150 Certificate of patent or registration of utility model

Ref document number: 3981273

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100706

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110706

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110706

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120706

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130706

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S631 Written request for registration of reclamation of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313632

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313532

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees