JP2003045702A - チップ抵抗器およびその製造方法 - Google Patents

チップ抵抗器およびその製造方法

Info

Publication number
JP2003045702A
JP2003045702A JP2001232049A JP2001232049A JP2003045702A JP 2003045702 A JP2003045702 A JP 2003045702A JP 2001232049 A JP2001232049 A JP 2001232049A JP 2001232049 A JP2001232049 A JP 2001232049A JP 2003045702 A JP2003045702 A JP 2003045702A
Authority
JP
Japan
Prior art keywords
electrode
chip resistor
resistor
substrate
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001232049A
Other languages
English (en)
Other versions
JP4707890B2 (ja
Inventor
Eiki Kitabayashi
栄樹 北林
Toshihiro Hanaoka
敏博 花岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koa Corp
Original Assignee
Koa Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koa Corp filed Critical Koa Corp
Priority to JP2001232049A priority Critical patent/JP4707890B2/ja
Publication of JP2003045702A publication Critical patent/JP2003045702A/ja
Application granted granted Critical
Publication of JP4707890B2 publication Critical patent/JP4707890B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Non-Adjustable Resistors (AREA)

Abstract

(57)【要約】 【課題】 低抵抗値のチップ抵抗器においても、チップ
抵抗器に形成されるめっき層の厚さに左右されず、抵抗
値を安定させることが可能なチップ抵抗器及びその製造
方法を提供する。 【解決手段】 絶縁性の基板11面に形成され、抵抗体
に接続された電極13と、電極13を被覆するように形
成されためっき電極層23と、を備えたチップ抵抗器に
おいて、めっき電極層23は、ニッケルめっき膜23a
と、ニッケルめっき膜23a上に形成された銅めっき膜
23bと、を含む。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、低抵抗値のチップ
抵抗器に好適な電極構成に係り、特にめっきによる抵抗
値のばらつきを抑制することが可能なチップ抵抗器の電
極構成に関するものである。
【0002】
【従来の技術】図4は従来の厚膜チップ抵抗器の構造例
を示す。従来のチップ抵抗器は、アルミナ等の絶縁性基
板11の表面両端部に厚膜電極13,13を備え、この
電極間に厚膜抵抗体15が配置されている。抵抗体15
はガラス絶縁膜17’および樹脂絶縁膜からなる保護膜
17により被覆され保護されている。絶縁性基板11の
両端部である表面の電極13と裏面の電極19との間に
は端面電極16’,16’が形成されており、これらの
電極表面にはめっき電極23,23が形成されている。
このめっき電極23は、下層がニッケルめっき層であ
り、上層がスズまたは半田めっき層である2層のめっき
層により構成されている。
【0003】通常、めっき層23は抵抗値の調整後に形
成するが、めっき電極23もまた抵抗体であるため、そ
の厚さによっては抵抗値をばらつかせる原因となる。特
に、抵抗値が30mΩ乃至100mΩの低抵抗器に関し
ては、抵抗値のばらつきが顕著となる。即ち、この領域
の低抵抗器においては、電極部分の抵抗値が無視できな
くなり、めっき電極の厚さによっても、抵抗器の抵抗値
をばらつかせる原因となる。
【0004】ところで、めっき層は厚すぎると、金属応
力によりヒビ割れ、剥がれ等の問題が生じるため、一般
に10μm程度以下の厚さにすることが望ましい。しか
し、チップ抵抗器の使用の条件等によっては、それ以上
の膜厚が要求される場合もある。このような場合、前述
のような抵抗値のばらつきや、めっき電極の厚さによる
ひび割れ等を回避する必要が生じる。
【0005】
【発明が解決しようとする課題】本発明は上述した事情
に鑑みて為されたもので、低抵抗値のチップ抵抗器にお
いても、チップ抵抗器に形成されるめっき層の厚さに左
右されず、抵抗値を安定させることが可能なチップ抵抗
器及びその製造方法を提供することを目的とする。
【0006】
【課題を解決するための手段】このような従来技術にお
ける問題点を解決するために、本発明の一態様は、絶縁
性の基板面に形成され、抵抗体に接続された電極と、該
電極を被覆するように形成されためっき電極層と、を備
えたチップ抵抗器において、前記めっき電極層は、ニッ
ケルめっき膜と、該ニッケルめっき膜上に形成された銅
めっき膜と、を含むことを特徴とするチップ抵抗器であ
る。
【0007】また、本発明は前記めっき電極層は、前記
銅めっき膜上に更に形成されたニッケルめっき膜を含
み、前記めっき電極層の最上層にはスズ又は半田めっき
膜が形成されていることを特徴とするものである。ま
た、前記電極は、前記基板の表面側に形成される表面電
極と、前記基板の裏面側に形成される裏面電極と、前記
表面電極及び前記裏面電極とを接続する端面電極からな
ることを特徴とするものである。
【0008】また、本発明のチップ抵抗器の製造方法
は、絶縁性の基板面に形成され、抵抗体に接続された電
極と、該電極を被覆するように形成されためっき電極層
と、を備え、前記電極は、前記基板の表面側に形成され
る表面電極と、前記基板の裏面側に形成される裏面電極
と、前記表面電極及び前記裏面電極とを接続する端面電
極とからなり、前記めっき電極層は、ニッケルめっき膜
と、該ニッケルめっき膜上に形成される銅めっき膜と、
を含み、前記端面電極は、指向性を有する着膜法により
主として前記基板の端面に金属薄膜として形成されるこ
とを特徴とするものである。
【0009】上述した本発明のチップ抵抗器によれば、
めっき電極がニッケルめっき膜とその上に形成される銅
めっき膜を含み、その銅めっき層上にニッケルめっき層
とスズまたは半田めっき層が形成されている。従って、
ニッケルめっき膜とその上に形成される銅めっき膜によ
り、チップ抵抗器の電極部分の抵抗値を著しく低減する
ことができる。これにより、30mΩ乃至100mΩ程
度の低抵抗値のチップ抵抗器においても、製造ばらつき
等の影響を受けることなく、安定した製造が可能とな
る。また、指向性を有する着膜法により、端面電極を表
裏面側へのまわり込みを抑制しつつ形成することができ
る。
【0010】
【発明の実施の形態】以下、本発明に係るチップ抵抗器
の実施形態について図1乃至図3を参照して詳細に説明
する。図1は、本発明の実施形態におけるチップ抵抗器
の全体構成を示す図である。
【0011】このチップ抵抗器は、アルミナ等の絶縁性
基板11の表面両端部に電極13,13が配置されてい
る。また、基板11の裏面両端部にも電極19,19が
配置されている。これらの電極13,13,19,19
は、AgまたはAg−Pdペーストパターンをスクリー
ン印刷により形成した後に高温で焼成することで形成さ
れる。これらの電極13,13,19,19は、厚さ1
0μm前後に形成することが好ましい。
【0012】基板表面の電極13,13間に抵抗体15
が配置されている。抵抗体15は酸化ルテニウム等の厚
膜ペーストのスクリーン印刷によるパターン形成後に焼
成することにより形成され、厚さ10μm程度に形成す
ることが好ましい。
【0013】抵抗体15はガラス絶縁膜17aおよび樹
脂絶縁膜17bからなる2層の保護膜17により被覆さ
れ保護されている。ガラス絶縁膜17aは厚さ8μm程
度に形成することが好ましく、樹脂絶縁膜17bは厚さ
10μm程度に形成することが好ましい。
【0014】基板の11の両端面には、端面電極21が
表面電極13及び裏面電極19に接続するように形成さ
れている。ここで、端面電極21はニクロム又はニクロ
ム銅等の金属薄膜を真空蒸着、スパッタリング等の方法
により形成したものである。真空蒸着等による指向性を
もたせた着膜法を用いることにより、端面電極21を基
板11の端面のみに形成することができる。これによ
り、端面電極の基板表裏面側へのまわり込みが防止でき
る。端面電極21の厚さは0.3μm程度が好適であ
る。
【0015】表面電極13,裏面電極19、端面電極2
1のそれぞれの表面上には、ニッケルめっき層23a、
銅めっき層23b、ニッケルめっき層23c、スズ又は
半田めっき層23dの4層のめっき層からなるめっき電
極23を備えている。最下層のニッケルめっき層23a
は、表面電極13、裏面電極19、端面電極21に対す
る次に形成する銅めっき層へ接合するためのめっき層で
ある。次の銅めっき層23bはめっき電極の厚さを稼ぐ
と共に電極の抵抗値を低減する機能を有している。更
に、その上層のニッケルめっき層23c及びすずまたは
半田めっき層23dは、通常のチップ抵抗器に設けられ
るのと同様に半田食われの防止及び半田の付着性の向上
のためにそれぞれ設けられためっき層である。ここで、
各めっき層の好適な厚さは、それぞれ10−15μm程
度である。
【0016】上述したニッケルめっき層23a及び銅め
っき層23bを設けることで、チップ抵抗器における電
極部分の等価的な抵抗値を著しく低減することができ
る。即ち、従来のニッケルめっき層23c及び半田めっ
き層23dのみからなる場合の抵抗値が4mΩ程度であ
ったものが、本発明のニッケルめっき層23a及び銅め
っき層23bを設けることで、0.8mΩ程度に低減す
る。また、めっき電極をひび割れや剥離等を起こすこと
なく全体として厚く形成することができる。
【0017】例えばニッケルめっき層においては、その
厚さを15μm以上にすると、めっき膜内の応力により
着膜部分にひび割れが生じやすくなるばかりでなく、着
膜層間での剥がれも生じやすくなる。このようにめっき
層を4層以上とすることにより、一層あたりのめっき層
を比較的薄くし、全体としてのめっき電極23を厚くす
ることができる。これにより各めっき層の応力をなく
し、めっき層のひび割れや剥がれという問題が生じな
い。
【0018】例えば、電極13の厚さを10μmとし、
めっき電極23を4層として各めっき膜の厚さを10−
15μmとした場合には、基板11の表面からめっき電
極23の表面までの高さは50−60μmとなる。これ
に対して、抵抗体15の厚さを10μmとし、保護膜1
7の厚さを30μmとした場合には、基板11の表面か
ら保護膜17の表面までの高さは40μmとなる。した
がって、めっき電極23の表面の高さは保護膜17の表
面の高さよりも高くなるため、チップ抵抗器の抵抗体1
5を形成した面側を搭載面とした場合であっても、保護
膜17の表面が回路基板または回路基板に形成されたパ
ターンと接することが無く、良好な搭載状態を保つこと
ができる。
【0019】図2はこのチップ抵抗器を回路基板に実装
した状態を示し、(a)はチップ抵抗器の表面(保護膜
側)が上側に向いて実装され、(b)はチップ抵抗器の
表面(保護膜側)が回路基板25のランド27に向いて
(裏向きに)実装された状態をそれぞれ示している。
【0020】上述した構造を持ったチップ抵抗器は、チ
ップ抵抗器の保護膜17の表面より突出した電極23が
形成されているため、図2(b)に示すようにチップ抵
抗器が裏向きに実装されてもチップ抵抗器の傾きを抑え
ることができ、これにより確実に回路基板に実装され
る。このため、バルク実装機によるバルクカセットから
の表裏面の選択性のない面実装を行い、チップ抵抗器の
表面側(保護膜側)が回路基板25に面するように(裏
向きに)実装されても、問題無く半田付けによる固定が
可能である。
【0021】次に、本発明のチップ抵抗器の製造方法に
ついて、図3を参照しながら説明する。まず、図3
(a)に示すように、アルミナ等の絶縁性基板11を準
備する。図示の例では1個のチップ領域を示すが、実際
には多数のチップ抵抗器を一括して製造する多数個取り
の基板が用いられる。
【0022】次に、図3(b)に示すように、基板11
の表面側両端部に表面電極13,13を形成する。ま
た、基板の裏面側両端部に裏面電極19,19を形成す
る。この電極13,13,19,19はAg又はAg−
Pdペーストパターンをスクリーン印刷により形成し、
例えば850℃程度の温度で焼成することで形成する。
表面側の電極13と裏面側の電極19とは、どちらを先
にスクリーン印刷によりパターン形成してもよいが、焼
成は同時に行うことが好ましい。
【0023】次に、図3(c)に示すように、表面電極
13,13間に抵抗体15を抵抗体ペーストのスクリー
ン印刷および焼成にて形成する。抵抗体としては酸化ル
テニウムペースト等を用いて形成することが好ましく、
例えば850℃程度の温度で焼成する。抵抗体15は表
面電極13,13間に形成し、その両端部で電極13,
13と接続する。
【0024】次に、図3(d)に示すように、スクリー
ン印刷にて抵抗体パターン15上へ第1保護層パターン
を形成して、焼成する。第1保護層17aはガラス絶縁
層であり、600℃程度の温度で焼成することが好まし
い。抵抗体15には必要に応じてレーザートミリングを
行い、抵抗値を調整する。次に、スクリーン印刷にてガ
ラス絶縁層17a上へ樹脂ペーストパターンを形成して
加温硬化し、第2保護層17bを形成する。第2保護層
17bは例えばエポキシ系樹脂であり、200℃程度の
温度で加温硬化することが好ましい。第1保護層17a
および第2保護層17bは抵抗体15を完全に被覆する
ように配置する。
【0025】以上の処理は多数個取りの基板の一括処理
であるが、次に短冊状に分割する加工を行う。加工はダ
イシング、またはブレークのどちらでも良い。多数個取
り基板を短冊状に分割後に、図4(e)に示すように、
露出した基板の長手方向端面に端面電極21,21を形
成する。端面電極21,21は指向性を有する着膜法等
により被着したニクロム等の金属薄膜層である。指向性
を有する着膜法とは、例えば真空蒸着法により特定の方
向に金属粒子を進行させて、金属薄膜を被着する方法で
ある。指向性を持たせた薄膜形成法により、適当な治具
に装着することで、端面電極21は、基板11の両端部
の端面のみに形成して、即ち、表面電極13及び裏面電
極19に接続するようにして、保護膜には被着しないよ
うにすることができる。端面電極21は、ニクロム層ま
たはニッケル・クロム・銅層で形成することが好まし
く、その厚さは例えば0.05乃至0.8μm程度、特
に0.3μm程度が好ましい。尚、用途により、通常の
スパッタリング法又は蒸着法を用いて端面電極21を形
成するようにしても勿論よい。
【0026】そして、チップ単体に分割する加工を行
う。加工はダイシング、ブレークどちらでも良い。次
に、図3(f)に示すように、電解めっきを行い、両端
部の電極13,19,21上にめっき電極23,23を
形成する。このめっき電極は電解めっきによって、まず
ニッケルめっき層23aと、次に銅めっき層23bと、
ニッケルめっき層23cと、半田めっき層(スズめっき
層でもよい)23dとを連続的に形成する。各めっき層
は、15μmを越えないように制御し、特にニッケルめ
っき層は10μmを越えないようにする。これによりめ
っき層の厚みによるひび割れや剥がれ等の問題を防止す
ることができる。
【0027】上述した製造工程によれば、30mΩ乃至
100mΩの低抵抗値のチップ抵抗器に好適な電極構成
を形成できる。また、絶縁性基板11の両端部のめっき
電極23の表面が、保護膜17の表面よりも高くなる。
従って、回路基板への搭載状態を良好なものとすること
ができる。かかるチップ抵抗器の製造方法によれば、め
っき電極23におけるめっき層を積層する数を付加する
以外は、通常のチップ抵抗器の製造方法をそのまま採用
することができる。即ち、既存の製造工程の変更を最小
限に留めることで、本発明にかかるチップ抵抗器の製造
コストの上昇を抑制することができる。
【0028】なお、上述の実施形態では、4層のめっき
層を形成する例について述べたが、5層以上のめっき層
を設けるようにしてもよい。
【0029】これまで本発明の一実施形態について説明
したが、本発明は上述の実施形態に限定されず、その技
術的思想の範囲内において種々異なる形態にて実施され
てよいことは言うまでもない。
【0030】
【発明の効果】上述したように、本発明によれば、チッ
プ抵抗器のめっき電極に所定の厚みを確保しながらも、
めっき電極層のひび割れ、剥がれ等が生じることを防止
し、且つ、めっき電極による等価的な電極部分の抵抗を
低減し、抵抗値のばらつきを抑制することができる。
【図面の簡単な説明】
【図1】本発明の実施形態におけるチップ抵抗器の全体
構成を示す断面図である。
【図2】上記チップ抵抗器の実装状態を示す図であり、
(a)はチップ抵抗器の保護膜側が上側に向いて実装さ
れ、(b)は保護膜側が回路基板に向いて(裏向き)に
実装された状態をそれぞれ示している。
【図3】上記チップ抵抗器の製造工程を示す図である。
【図4】従来のチップ抵抗器における全体構成を示す断
面図である。
【符号の説明】
11 絶縁性基板 13,19,21 電極 15 抵抗体 17a,17b,17 保護膜 23a,23b,23c,23d,23 めっき層
(電極)
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5E032 BA07 BB01 CA02 CC14 5E033 AA18 AA27 BB02 BC01 BD01 BE02 BG02 BG03 BH02

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 絶縁性の基板面に形成され、抵抗体に接
    続された電極と、 該電極を被覆するように形成されためっき電極層と、を
    備えたチップ抵抗器において、 前記めっき電極層は、ニッケルめっき膜と、該ニッケル
    めっき膜上に形成された銅めっき膜と、を含むことを特
    徴とするチップ抵抗器。
  2. 【請求項2】 前記めっき電極層は、前記銅めっき膜上
    に更に形成されたニッケルめっき膜を含み、前記めっき
    電極層の最上層にはスズ又は半田めっき膜が形成されて
    いることを特徴とする請求項1に記載のチップ抵抗器。
  3. 【請求項3】 前記電極は、前記基板の表面側に形成さ
    れる表面電極と、前記基板の裏面側に形成される裏面電
    極と、前記表面電極及び前記裏面電極とを接続する端面
    電極からなることを特徴とする請求項1に記載のチップ
    抵抗器。
  4. 【請求項4】 絶縁性の基板面に形成され、抵抗体に接
    続された電極と、該電極を被覆するように形成されため
    っき電極層と、を備え、 前記電極は、前記基板の表面側に形成される表面電極
    と、前記基板の裏面側に形成される裏面電極と、前記表
    面電極及び前記裏面電極とを接続する端面電極とからな
    り、 前記めっき電極層は、ニッケルめっき膜と、該ニッケル
    めっき膜上に形成される銅めっき膜と、を含み、 前記端面電極は、指向性を有する着膜法により主として
    前記基板の端面に金属薄膜として形成されることを特徴
    とするチップ抵抗器の製造方法。
JP2001232049A 2001-07-31 2001-07-31 チップ抵抗器およびその製造方法 Expired - Lifetime JP4707890B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001232049A JP4707890B2 (ja) 2001-07-31 2001-07-31 チップ抵抗器およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001232049A JP4707890B2 (ja) 2001-07-31 2001-07-31 チップ抵抗器およびその製造方法

Publications (2)

Publication Number Publication Date
JP2003045702A true JP2003045702A (ja) 2003-02-14
JP4707890B2 JP4707890B2 (ja) 2011-06-22

Family

ID=19064023

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001232049A Expired - Lifetime JP4707890B2 (ja) 2001-07-31 2001-07-31 チップ抵抗器およびその製造方法

Country Status (1)

Country Link
JP (1) JP4707890B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008053255A (ja) * 2006-08-22 2008-03-06 Taiyosha Electric Co Ltd チップ抵抗器
JP2011165752A (ja) * 2010-02-05 2011-08-25 Taiyosha Electric Co Ltd チップ抵抗器
WO2014109224A1 (ja) * 2013-01-11 2014-07-17 コーア株式会社 チップ抵抗器
WO2021095535A1 (ja) * 2019-11-12 2021-05-20 ローム株式会社 チップ抵抗器
WO2021205773A1 (ja) * 2020-04-08 2021-10-14 Koa株式会社 電子部品

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60192401U (ja) * 1984-05-31 1985-12-20 ロ−ム株式会社 チツプ抵抗器
JPH0822903A (ja) * 1994-07-08 1996-01-23 Matsushita Electric Ind Co Ltd 角形チップ抵抗器およびその製造方法
JPH08264372A (ja) * 1995-03-17 1996-10-11 Taiyo Yuden Co Ltd 無電解メッキ膜付電子部品の製造方法
JPH0950901A (ja) * 1995-08-07 1997-02-18 Hokuriku Electric Ind Co Ltd チップ電子部品とその製造方法
JPH10116705A (ja) * 1996-10-09 1998-05-06 Murata Mfg Co Ltd チップ型サーミスタおよびその製造方法
JP2000030903A (ja) * 1998-07-09 2000-01-28 Taiyosha Denki Kk チップ型部品
JP2000091102A (ja) * 1998-09-11 2000-03-31 Taiyosha Denki Kk トリマブルチップ抵抗器
JP2000299204A (ja) * 1999-04-16 2000-10-24 Matsushita Electric Ind Co Ltd 電子部品
JP2000299203A (ja) * 1999-04-15 2000-10-24 Matsushita Electric Ind Co Ltd 抵抗器およびその製造方法
JP2000357627A (ja) * 1999-06-15 2000-12-26 Mitsubishi Materials Corp チップ型電子部品
JP2001126901A (ja) * 1999-10-27 2001-05-11 Taiyosha Denki Kk チップ部品
JP2001148302A (ja) * 1999-11-22 2001-05-29 Taiyosha Denki Kk チップ部品及びチップ部品の製造方法
JP2001155902A (ja) * 1999-11-30 2001-06-08 Taiyosha Denki Kk チップ抵抗器及びチップ抵抗器の製造方法

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60192401U (ja) * 1984-05-31 1985-12-20 ロ−ム株式会社 チツプ抵抗器
JPH0822903A (ja) * 1994-07-08 1996-01-23 Matsushita Electric Ind Co Ltd 角形チップ抵抗器およびその製造方法
JPH08264372A (ja) * 1995-03-17 1996-10-11 Taiyo Yuden Co Ltd 無電解メッキ膜付電子部品の製造方法
JPH0950901A (ja) * 1995-08-07 1997-02-18 Hokuriku Electric Ind Co Ltd チップ電子部品とその製造方法
JPH10116705A (ja) * 1996-10-09 1998-05-06 Murata Mfg Co Ltd チップ型サーミスタおよびその製造方法
JP2000030903A (ja) * 1998-07-09 2000-01-28 Taiyosha Denki Kk チップ型部品
JP2000091102A (ja) * 1998-09-11 2000-03-31 Taiyosha Denki Kk トリマブルチップ抵抗器
JP2000299203A (ja) * 1999-04-15 2000-10-24 Matsushita Electric Ind Co Ltd 抵抗器およびその製造方法
JP2000299204A (ja) * 1999-04-16 2000-10-24 Matsushita Electric Ind Co Ltd 電子部品
JP2000357627A (ja) * 1999-06-15 2000-12-26 Mitsubishi Materials Corp チップ型電子部品
JP2001126901A (ja) * 1999-10-27 2001-05-11 Taiyosha Denki Kk チップ部品
JP2001148302A (ja) * 1999-11-22 2001-05-29 Taiyosha Denki Kk チップ部品及びチップ部品の製造方法
JP2001155902A (ja) * 1999-11-30 2001-06-08 Taiyosha Denki Kk チップ抵抗器及びチップ抵抗器の製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008053255A (ja) * 2006-08-22 2008-03-06 Taiyosha Electric Co Ltd チップ抵抗器
JP4699311B2 (ja) * 2006-08-22 2011-06-08 太陽社電気株式会社 チップ抵抗器
JP2011165752A (ja) * 2010-02-05 2011-08-25 Taiyosha Electric Co Ltd チップ抵抗器
WO2014109224A1 (ja) * 2013-01-11 2014-07-17 コーア株式会社 チップ抵抗器
JP2014135427A (ja) * 2013-01-11 2014-07-24 Koa Corp チップ抵抗器
WO2021095535A1 (ja) * 2019-11-12 2021-05-20 ローム株式会社 チップ抵抗器
CN114651314A (zh) * 2019-11-12 2022-06-21 罗姆股份有限公司 片式电阻器
WO2021205773A1 (ja) * 2020-04-08 2021-10-14 Koa株式会社 電子部品

Also Published As

Publication number Publication date
JP4707890B2 (ja) 2011-06-22

Similar Documents

Publication Publication Date Title
JP5115968B2 (ja) チップ抵抗器の製造方法およびチップ抵抗器
WO2014109224A1 (ja) チップ抵抗器
JP2003045702A (ja) チップ抵抗器およびその製造方法
JP2003068502A (ja) チップ抵抗器
JP3825576B2 (ja) チップ抵抗器の製造方法
JP4754710B2 (ja) チップ抵抗器およびその製造方法
JP2003068505A (ja) チップ抵抗器およびその製造方法
JP2003282305A (ja) チップ抵抗器およびその製造方法
JP3953325B2 (ja) チップ抵抗器およびその製造方法
JP3826046B2 (ja) 抵抗器およびその製造方法
JP2007095926A (ja) チップ抵抗器
JP2002299102A (ja) チップ抵抗器
JP2003037001A (ja) チップ抵抗器およびその製造方法
JP4707895B2 (ja) チップ抵抗器
JP2004023006A (ja) チップ抵抗器
JP3772270B2 (ja) 小型電子部品の製造方法およびチップ抵抗器
JP2006186064A (ja) チップ抵抗器
JP2002343601A (ja) チップ抵抗器およびその製造方法
JPH08111349A (ja) チップ部品
JP3159963B2 (ja) チップ抵抗器
JP2003282304A (ja) チップ抵抗器およびその製造方法
JP3981273B2 (ja) チップ抵抗器
JP2000174423A (ja) 配線基板およびその製造方法
CN116913630A (zh) 芯片电阻器及芯片电阻器的制造方法
JP2002305126A (ja) チップ抵抗器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080618

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101026

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101215

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110222

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110316

R150 Certificate of patent or registration of utility model

Ref document number: 4707890

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term