JP4707890B2 - チップ抵抗器およびその製造方法 - Google Patents

チップ抵抗器およびその製造方法 Download PDF

Info

Publication number
JP4707890B2
JP4707890B2 JP2001232049A JP2001232049A JP4707890B2 JP 4707890 B2 JP4707890 B2 JP 4707890B2 JP 2001232049 A JP2001232049 A JP 2001232049A JP 2001232049 A JP2001232049 A JP 2001232049A JP 4707890 B2 JP4707890 B2 JP 4707890B2
Authority
JP
Japan
Prior art keywords
electrode
chip resistor
plating
film
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2001232049A
Other languages
English (en)
Other versions
JP2003045702A (ja
Inventor
栄樹 北林
敏博 花岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koa Corp
Original Assignee
Koa Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koa Corp filed Critical Koa Corp
Priority to JP2001232049A priority Critical patent/JP4707890B2/ja
Publication of JP2003045702A publication Critical patent/JP2003045702A/ja
Application granted granted Critical
Publication of JP4707890B2 publication Critical patent/JP4707890B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Non-Adjustable Resistors (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、低抵抗値のチップ抵抗器に好適な電極構成に係り、特にめっきによる抵抗値のばらつきを抑制することが可能なチップ抵抗器の電極構成に関するものである。
【0002】
【従来の技術】
図4は従来の厚膜チップ抵抗器の構造例を示す。従来のチップ抵抗器は、アルミナ等の絶縁性基板11の表面両端部に厚膜電極13,13を備え、この電極間に厚膜抵抗体15が配置されている。抵抗体15はガラス絶縁膜17’および樹脂絶縁膜からなる保護膜17により被覆され保護されている。絶縁性基板11の両端部である表面の電極13と裏面の電極19との間には端面電極16’,16’が形成されており、これらの電極表面にはめっき電極23,23が形成されている。このめっき電極23は、下層がニッケルめっき層であり、上層がスズまたは半田めっき層である2層のめっき層により構成されている。
【0003】
通常、めっき層23は抵抗値の調整後に形成するが、めっき電極23もまた抵抗体であるため、その厚さによっては抵抗値をばらつかせる原因となる。特に、抵抗値が30mΩ乃至100mΩの低抵抗器に関しては、抵抗値のばらつきが顕著となる。即ち、この領域の低抵抗器においては、電極部分の抵抗値が無視できなくなり、めっき電極の厚さによっても、抵抗器の抵抗値をばらつかせる原因となる。
【0004】
ところで、めっき層は厚すぎると、金属応力によりヒビ割れ、剥がれ等の問題が生じるため、一般に10μm程度以下の厚さにすることが望ましい。しかし、チップ抵抗器の使用の条件等によっては、それ以上の膜厚が要求される場合もある。このような場合、前述のような抵抗値のばらつきや、めっき電極の厚さによるひび割れ等を回避する必要が生じる。
【0005】
【発明が解決しようとする課題】
本発明は上述した事情に鑑みて為されたもので、低抵抗値のチップ抵抗器においても、チップ抵抗器に形成されるめっき層の厚さに左右されず、抵抗値を安定させることが可能なチップ抵抗器及びその製造方法を提供することを目的とする。
【0006】
【課題を解決するための手段】
このような従来技術における問題点を解決するために、本発明の一態様は、絶縁性の基板面に形成され、抵抗体に接続された電極と、該電極を被覆するように形成されためっき電極層と、を備えたチップ抵抗器において、前記めっき電極層は、ニッケルめっき膜と、該ニッケルめっき膜上に形成された銅めっき膜と、を含むことを特徴とするチップ抵抗器である。
【0007】
また、本発明前記めっき電極層は、前記銅めっき膜上に更に形成されたニッケルめっき膜を含み、前記めっき電極層の最上層にはスズ又は半田めっき膜が形成されていることを特徴とするものである。また、前記電極は、前記基板の表面側に形成される表面電極と、前記基板の裏面側に形成される裏面電極と、前記表面電極及び前記裏面電極とを接続する端面電極からなることを特徴とするものである。
【0008】
また、本発明のチップ抵抗器の製造方法は、絶縁性の基板面に形成され、抵抗体に接続された電極と、該電極を被覆するように形成されためっき電極層と、を備え、前記電極は、前記基板の表面側に形成される表面電極と、前記基板の裏面側に形成される裏面電極と、前記表面電極及び前記裏面電極とを接続する端面電極とからなり、前記めっき電極層は、ニッケルめっき膜と、該ニッケルめっき膜上に形成される銅めっき膜と、該銅めっき膜上に更に形成されたニッケルめっき膜とを含み、前記めっき電極層の最上層にはスズ又は半田めっき膜とを含み、前記端面電極は、指向性を有する着膜法により主として前記基板の端面に金属薄膜として形成されることを特徴とするものである。
【0009】
上述した本発明のチップ抵抗器によれば、めっき電極がニッケルめっき膜とその上に形成される銅めっき膜を含み、その銅めっき層上にニッケルめっき層とスズまたは半田めっき層が形成されている。従って、ニッケルめっき膜とその上に形成される銅めっき膜により、チップ抵抗器の電極部分の抵抗値を著しく低減することができる。これにより、30mΩ乃至100mΩ程度の低抵抗値のチップ抵抗器においても、製造ばらつき等の影響を受けることなく、安定した製造が可能となる。また、指向性を有する着膜法により、端面電極を表裏面側へのまわり込みを抑制しつつ形成することができる。
【0010】
【発明の実施の形態】
以下、本発明に係るチップ抵抗器の実施形態について図1乃至図3を参照して詳細に説明する。図1は、本発明の実施形態におけるチップ抵抗器の全体構成を示す図である。
【0011】
このチップ抵抗器は、アルミナ等の絶縁性基板11の表面両端部に電極13,13が配置されている。また、基板11の裏面両端部にも電極19,19が配置されている。これらの電極13,13,19,19は、AgまたはAg−Pdペーストパターンをスクリーン印刷により形成した後に高温で焼成することで形成される。これらの電極13,13,19,19は、厚さ10μm前後に形成することが好ましい。
【0012】
基板表面の電極13,13間に抵抗体15が配置されている。抵抗体15は酸化ルテニウム等の厚膜ペーストのスクリーン印刷によるパターン形成後に焼成することにより形成され、厚さ10μm程度に形成することが好ましい。
【0013】
抵抗体15はガラス絶縁膜17aおよび樹脂絶縁膜17bからなる2層の保護膜17により被覆され保護されている。ガラス絶縁膜17aは厚さ8μm程度に形成することが好ましく、樹脂絶縁膜17bは厚さ10μm程度に形成することが好ましい。
【0014】
基板の11の両端面には、端面電極21が表面電極13及び裏面電極19に接続するように形成されている。ここで、端面電極21はニクロム又はニクロム銅等の金属薄膜を真空蒸着、スパッタリング等の方法により形成したものである。真空蒸着等による指向性をもたせた着膜法を用いることにより、端面電極21を基板11の端面のみに形成することができる。これにより、端面電極の基板表裏面側へのまわり込みが防止できる。端面電極21の厚さは0.3μm程度が好適である。
【0015】
表面電極13,裏面電極19、端面電極21のそれぞれの表面上には、ニッケルめっき層23a、銅めっき層23b、ニッケルめっき層23c、スズ又は半田めっき層23dの4層のめっき層からなるめっき電極23を備えている。最下層のニッケルめっき層23aは、表面電極13、裏面電極19、端面電極21に対する次に形成する銅めっき層へ接合するためのめっき層である。次の銅めっき層23bはめっき電極の厚さを稼ぐと共に電極の抵抗値を低減する機能を有している。更に、その上層のニッケルめっき層23c及びすずまたは半田めっき層23dは、通常のチップ抵抗器に設けられるのと同様に半田食われの防止及び半田の付着性の向上のためにそれぞれ設けられためっき層である。ここで、各めっき層の好適な厚さは、それぞれ10−15μm程度である。
【0016】
上述したニッケルめっき層23a及び銅めっき層23bを設けることで、チップ抵抗器における電極部分の等価的な抵抗値を著しく低減することができる。即ち、従来のニッケルめっき層23c及び半田めっき層23dのみからなる場合の抵抗値が4mΩ程度であったものが、本発明のニッケルめっき層23a及び銅めっき層23bを設けることで、0.8mΩ程度に低減する。また、めっき電極をひび割れや剥離等を起こすことなく全体として厚く形成することができる。
【0017】
例えばニッケルめっき層においては、その厚さを15μm以上にすると、めっき膜内の応力により着膜部分にひび割れが生じやすくなるばかりでなく、着膜層間での剥がれも生じやすくなる。このようにめっき層を4層以上とすることにより、一層あたりのめっき層を比較的薄くし、全体としてのめっき電極23を厚くすることができる。これにより各めっき層の応力をなくし、めっき層のひび割れや剥がれという問題が生じない。
【0018】
例えば、電極13の厚さを10μmとし、めっき電極23を4層として各めっき膜の厚さを10−15μmとした場合には、基板11の表面からめっき電極23の表面までの高さは50−60μmとなる。これに対して、抵抗体15の厚さを10μmとし、保護膜17の厚さを30μmとした場合には、基板11の表面から保護膜17の表面までの高さは40μmとなる。したがって、めっき電極23の表面の高さは保護膜17の表面の高さよりも高くなるため、チップ抵抗器の抵抗体15を形成した面側を搭載面とした場合であっても、保護膜17の表面が回路基板または回路基板に形成されたパターンと接することが無く、良好な搭載状態を保つことができる。
【0019】
図2はこのチップ抵抗器を回路基板に実装した状態を示し、(a)はチップ抵抗器の表面(保護膜側)が上側に向いて実装され、(b)はチップ抵抗器の表面(保護膜側)が回路基板25のランド27に向いて(裏向きに)実装された状態をそれぞれ示している。
【0020】
上述した構造を持ったチップ抵抗器は、チップ抵抗器の保護膜17の表面より突出した電極23が形成されているため、図2(b)に示すようにチップ抵抗器が裏向きに実装されてもチップ抵抗器の傾きを抑えることができ、これにより確実に回路基板に実装される。このため、バルク実装機によるバルクカセットからの表裏面の選択性のない面実装を行い、チップ抵抗器の表面側(保護膜側)が回路基板25に面するように(裏向きに)実装されても、問題無く半田付けによる固定が可能である。
【0021】
次に、本発明のチップ抵抗器の製造方法について、図3を参照しながら説明する。
まず、図3(a)に示すように、アルミナ等の絶縁性基板11を準備する。図示の例では1個のチップ領域を示すが、実際には多数のチップ抵抗器を一括して製造する多数個取りの基板が用いられる。
【0022】
次に、図3(b)に示すように、基板11の表面側両端部に表面電極13,13を形成する。また、基板の裏面側両端部に裏面電極19,19を形成する。この電極13,13,19,19はAg又はAg−Pdペーストパターンをスクリーン印刷により形成し、例えば850℃程度の温度で焼成することで形成する。表面側の電極13と裏面側の電極19とは、どちらを先にスクリーン印刷によりパターン形成してもよいが、焼成は同時に行うことが好ましい。
【0023】
次に、図3(c)に示すように、表面電極13,13間に抵抗体15を抵抗体ペーストのスクリーン印刷および焼成にて形成する。抵抗体としては酸化ルテニウムペースト等を用いて形成することが好ましく、例えば850℃程度の温度で焼成する。抵抗体15は表面電極13,13間に形成し、その両端部で電極13,13と接続する。
【0024】
次に、図3(d)に示すように、スクリーン印刷にて抵抗体パターン15上へ第1保護層パターンを形成して、焼成する。第1保護層17aはガラス絶縁層であり、600℃程度の温度で焼成することが好ましい。抵抗体15には必要に応じてレーザートミリングを行い、抵抗値を調整する。次に、スクリーン印刷にてガラス絶縁層17a上へ樹脂ペーストパターンを形成して加温硬化し、第2保護層17bを形成する。第2保護層17bは例えばエポキシ系樹脂であり、200℃程度の温度で加温硬化することが好ましい。第1保護層17aおよび第2保護層17bは抵抗体15を完全に被覆するように配置する。
【0025】
以上の処理は多数個取りの基板の一括処理であるが、次に短冊状に分割する加工を行う。加工はダイシング、またはブレークのどちらでも良い。多数個取り基板を短冊状に分割後に、図4(e)に示すように、露出した基板の長手方向端面に端面電極21,21を形成する。端面電極21,21は指向性を有する着膜法等により被着したニクロム等の金属薄膜層である。指向性を有する着膜法とは、例えば真空蒸着法により特定の方向に金属粒子を進行させて、金属薄膜を被着する方法である。指向性を持たせた薄膜形成法により、適当な治具に装着することで、端面電極21は、基板11の両端部の端面のみに形成して、即ち、表面電極13及び裏面電極19に接続するようにして、保護膜には被着しないようにすることができる。端面電極21は、ニクロム層またはニッケル・クロム・銅層で形成することが好ましく、その厚さは例えば0.05乃至0.8μm程度、特に0.3μm程度が好ましい。尚、用途により、通常のスパッタリング法又は蒸着法を用いて端面電極21を形成するようにしても勿論よい。
【0026】
そして、チップ単体に分割する加工を行う。加工はダイシング、ブレークどちらでも良い。次に、図3(f)に示すように、電解めっきを行い、両端部の電極13,19,21上にめっき電極23,23を形成する。このめっき電極は電解めっきによって、まずニッケルめっき層23aと、次に銅めっき層23bと、ニッケルめっき層23cと、半田めっき層(スズめっき層でもよい)23dとを連続的に形成する。各めっき層は、15μmを越えないように制御し、特にニッケルめっき層は10μmを越えないようにする。これによりめっき層の厚みによるひび割れや剥がれ等の問題を防止することができる。
【0027】
上述した製造工程によれば、30mΩ乃至100mΩの低抵抗値のチップ抵抗器に好適な電極構成を形成できる。また、絶縁性基板11の両端部のめっき電極23の表面が、保護膜17の表面よりも高くなる。従って、回路基板への搭載状態を良好なものとすることができる。かかるチップ抵抗器の製造方法によれば、めっき電極23におけるめっき層を積層する数を付加する以外は、通常のチップ抵抗器の製造方法をそのまま採用することができる。即ち、既存の製造工程の変更を最小限に留めることで、本発明にかかるチップ抵抗器の製造コストの上昇を抑制することができる。
【0028】
なお、上述の実施形態では、4層のめっき層を形成する例について述べたが、5層以上のめっき層を設けるようにしてもよい。
【0029】
これまで本発明の一実施形態について説明したが、本発明は上述の実施形態に限定されず、その技術的思想の範囲内において種々異なる形態にて実施されてよいことは言うまでもない。
【0030】
【発明の効果】
上述したように、本発明によれば、チップ抵抗器のめっき電極に所定の厚みを確保しながらも、めっき電極層のひび割れ、剥がれ等が生じることを防止し、且つ、めっき電極による等価的な電極部分の抵抗を低減し、抵抗値のばらつきを抑制することができる。
【図面の簡単な説明】
【図1】本発明の実施形態におけるチップ抵抗器の全体構成を示す断面図である。
【図2】上記チップ抵抗器の実装状態を示す図であり、(a)はチップ抵抗器の保護膜側が上側に向いて実装され、(b)は保護膜側が回路基板に向いて(裏向き)に実装された状態をそれぞれ示している。
【図3】上記チップ抵抗器の製造工程を示す図である。
【図4】従来のチップ抵抗器における全体構成を示す断面図である。
【符号の説明】
11 絶縁性基板
13,19,21 電極
15 抵抗体
17a,17b,17 保護膜
23a,23b,23c,23d,23 めっき層(電極)

Claims (3)

  1. 絶縁性の基板面に形成され、抵抗体に接続された電極と、
    該電極を被覆するように形成されためっき電極層と、を備えたチップ抵抗器において、
    前記めっき電極層は、ニッケルめっき膜と、該ニッケルめっき膜上に形成された銅めっき膜と、該銅めっき膜上に更に形成されたニッケルめっき膜とを含み、前記めっき電極層の最上層にはスズ又は半田めっき膜が形成されていることを特徴とするチップ抵抗器。
  2. 前記電極は、前記基板の表面側に形成される表面電極と、前記基板の裏面側に形成される裏面電極と、前記表面電極及び前記裏面電極とを接続する端面電極からなることを特徴とする請求項1に記載のチップ抵抗器。
  3. 絶縁性の基板面に形成され、抵抗体に接続された電極と、
    該電極を被覆するように形成されためっき電極層と、を備え、
    前記電極は、前記基板の表面側に形成される表面電極と、前記基板の裏面側に形成される裏面電極と、前記表面電極及び前記裏面電極とを接続する端面電極とからなり、
    前記めっき電極層は、ニッケルめっき膜と、該ニッケルめっき膜上に形成される銅めっき膜と、該銅めっき膜上に更に形成されたニッケルめっき膜とを含み、前記めっき電極層の最上層にはスズ又は半田めっき膜とを含み、
    前記端面電極は、指向性を有する着膜法により主として前記基板の端面に金属薄膜として形成されることを特徴とするチップ抵抗器の製造方法。
JP2001232049A 2001-07-31 2001-07-31 チップ抵抗器およびその製造方法 Expired - Lifetime JP4707890B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001232049A JP4707890B2 (ja) 2001-07-31 2001-07-31 チップ抵抗器およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001232049A JP4707890B2 (ja) 2001-07-31 2001-07-31 チップ抵抗器およびその製造方法

Publications (2)

Publication Number Publication Date
JP2003045702A JP2003045702A (ja) 2003-02-14
JP4707890B2 true JP4707890B2 (ja) 2011-06-22

Family

ID=19064023

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001232049A Expired - Lifetime JP4707890B2 (ja) 2001-07-31 2001-07-31 チップ抵抗器およびその製造方法

Country Status (1)

Country Link
JP (1) JP4707890B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4699311B2 (ja) * 2006-08-22 2011-06-08 太陽社電気株式会社 チップ抵抗器
JP2011165752A (ja) * 2010-02-05 2011-08-25 Taiyosha Electric Co Ltd チップ抵抗器
JP2014135427A (ja) * 2013-01-11 2014-07-24 Koa Corp チップ抵抗器
DE112020005533T5 (de) * 2019-11-12 2022-08-18 Rohm Co., Ltd. Chip-widerstand
JP2021166263A (ja) * 2020-04-08 2021-10-14 Koa株式会社 電子部品

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60192401U (ja) * 1984-05-31 1985-12-20 ロ−ム株式会社 チツプ抵抗器
JPH0822903A (ja) * 1994-07-08 1996-01-23 Matsushita Electric Ind Co Ltd 角形チップ抵抗器およびその製造方法
JPH08264372A (ja) * 1995-03-17 1996-10-11 Taiyo Yuden Co Ltd 無電解メッキ膜付電子部品の製造方法
JPH0950901A (ja) * 1995-08-07 1997-02-18 Hokuriku Electric Ind Co Ltd チップ電子部品とその製造方法
JPH10116705A (ja) * 1996-10-09 1998-05-06 Murata Mfg Co Ltd チップ型サーミスタおよびその製造方法
JP2000030903A (ja) * 1998-07-09 2000-01-28 Taiyosha Denki Kk チップ型部品
JP2000091102A (ja) * 1998-09-11 2000-03-31 Taiyosha Denki Kk トリマブルチップ抵抗器
JP2000299204A (ja) * 1999-04-16 2000-10-24 Matsushita Electric Ind Co Ltd 電子部品
JP2000299203A (ja) * 1999-04-15 2000-10-24 Matsushita Electric Ind Co Ltd 抵抗器およびその製造方法
JP2000357627A (ja) * 1999-06-15 2000-12-26 Mitsubishi Materials Corp チップ型電子部品
JP2001126901A (ja) * 1999-10-27 2001-05-11 Taiyosha Denki Kk チップ部品
JP2001148302A (ja) * 1999-11-22 2001-05-29 Taiyosha Denki Kk チップ部品及びチップ部品の製造方法
JP2001155902A (ja) * 1999-11-30 2001-06-08 Taiyosha Denki Kk チップ抵抗器及びチップ抵抗器の製造方法

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60192401U (ja) * 1984-05-31 1985-12-20 ロ−ム株式会社 チツプ抵抗器
JPH0822903A (ja) * 1994-07-08 1996-01-23 Matsushita Electric Ind Co Ltd 角形チップ抵抗器およびその製造方法
JPH08264372A (ja) * 1995-03-17 1996-10-11 Taiyo Yuden Co Ltd 無電解メッキ膜付電子部品の製造方法
JPH0950901A (ja) * 1995-08-07 1997-02-18 Hokuriku Electric Ind Co Ltd チップ電子部品とその製造方法
JPH10116705A (ja) * 1996-10-09 1998-05-06 Murata Mfg Co Ltd チップ型サーミスタおよびその製造方法
JP2000030903A (ja) * 1998-07-09 2000-01-28 Taiyosha Denki Kk チップ型部品
JP2000091102A (ja) * 1998-09-11 2000-03-31 Taiyosha Denki Kk トリマブルチップ抵抗器
JP2000299203A (ja) * 1999-04-15 2000-10-24 Matsushita Electric Ind Co Ltd 抵抗器およびその製造方法
JP2000299204A (ja) * 1999-04-16 2000-10-24 Matsushita Electric Ind Co Ltd 電子部品
JP2000357627A (ja) * 1999-06-15 2000-12-26 Mitsubishi Materials Corp チップ型電子部品
JP2001126901A (ja) * 1999-10-27 2001-05-11 Taiyosha Denki Kk チップ部品
JP2001148302A (ja) * 1999-11-22 2001-05-29 Taiyosha Denki Kk チップ部品及びチップ部品の製造方法
JP2001155902A (ja) * 1999-11-30 2001-06-08 Taiyosha Denki Kk チップ抵抗器及びチップ抵抗器の製造方法

Also Published As

Publication number Publication date
JP2003045702A (ja) 2003-02-14

Similar Documents

Publication Publication Date Title
WO2007034759A1 (ja) チップ抵抗器
WO2014109224A1 (ja) チップ抵抗器
JP4707890B2 (ja) チップ抵抗器およびその製造方法
JP3665591B2 (ja) チップ抵抗器
JP3825576B2 (ja) チップ抵抗器の製造方法
JP2003045703A (ja) チップ抵抗器及びその製造方法
JPH10125508A (ja) チップサーミスタ及びその製造方法
JP4754710B2 (ja) チップ抵抗器およびその製造方法
JP2022012055A (ja) 抵抗器
JP2836303B2 (ja) 角形チップ抵抗器およびその製造方法
JP3953325B2 (ja) チップ抵抗器およびその製造方法
JP3826046B2 (ja) 抵抗器およびその製造方法
JP2007095926A (ja) チップ抵抗器
JP2003068505A (ja) チップ抵抗器およびその製造方法
JP4707895B2 (ja) チップ抵抗器
JP2003037001A (ja) チップ抵抗器およびその製造方法
JP3159440B2 (ja) 角形チップ抵抗器
JP2002299102A (ja) チップ抵抗器
JPH05283273A (ja) 積層セラミックコンデンサ
JP3772270B2 (ja) 小型電子部品の製造方法およびチップ抵抗器
JP2000106302A (ja) 低抵抗チップ抵抗器及びその製造方法
JP3159963B2 (ja) チップ抵抗器
JP2006186064A (ja) チップ抵抗器
JP3981273B2 (ja) チップ抵抗器
JP2004023006A (ja) チップ抵抗器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080618

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101026

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101215

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110222

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110316

R150 Certificate of patent or registration of utility model

Ref document number: 4707890

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term