CN116913630A - 芯片电阻器及芯片电阻器的制造方法 - Google Patents
芯片电阻器及芯片电阻器的制造方法 Download PDFInfo
- Publication number
- CN116913630A CN116913630A CN202310315837.4A CN202310315837A CN116913630A CN 116913630 A CN116913630 A CN 116913630A CN 202310315837 A CN202310315837 A CN 202310315837A CN 116913630 A CN116913630 A CN 116913630A
- Authority
- CN
- China
- Prior art keywords
- electrode
- pair
- insulating substrate
- resin
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 238000000034 method Methods 0.000 title description 6
- 239000000758 substrate Substances 0.000 claims abstract description 105
- 229920005989 resin Polymers 0.000 claims abstract description 87
- 239000011347 resin Substances 0.000 claims abstract description 87
- 229910052751 metal Inorganic materials 0.000 claims abstract description 31
- 239000002184 metal Substances 0.000 claims abstract description 31
- 238000007747 plating Methods 0.000 claims abstract description 27
- 239000000463 material Substances 0.000 claims abstract description 18
- 229920003002 synthetic resin Polymers 0.000 claims abstract description 11
- 239000000057 synthetic resin Substances 0.000 claims abstract description 11
- 239000002245 particle Substances 0.000 claims abstract description 7
- 239000010409 thin film Substances 0.000 claims description 28
- 238000004544 sputter deposition Methods 0.000 claims description 12
- 239000010408 film Substances 0.000 claims description 9
- 239000002923 metal particle Substances 0.000 claims description 8
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 230000002093 peripheral effect Effects 0.000 claims description 3
- 238000007639 printing Methods 0.000 claims description 3
- 239000002195 soluble material Substances 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 139
- 230000035939 shock Effects 0.000 description 12
- 230000008646 thermal stress Effects 0.000 description 10
- 230000035882 stress Effects 0.000 description 9
- 230000004888 barrier function Effects 0.000 description 8
- 238000007650 screen-printing Methods 0.000 description 6
- 238000009713 electroplating Methods 0.000 description 5
- 238000004506 ultrasonic cleaning Methods 0.000 description 5
- 238000001035 drying Methods 0.000 description 4
- 239000003822 epoxy resin Substances 0.000 description 4
- 238000010304 firing Methods 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 229920000647 polyepoxide Polymers 0.000 description 4
- 239000011241 protective layer Substances 0.000 description 4
- 230000005855 radiation Effects 0.000 description 4
- 229910000679 solder Inorganic materials 0.000 description 4
- 238000009966 trimming Methods 0.000 description 4
- 239000005011 phenolic resin Substances 0.000 description 3
- 230000002040 relaxant effect Effects 0.000 description 3
- KXGFMDJXCMQABM-UHFFFAOYSA-N 2-methoxy-6-methylphenol Chemical compound [CH]OC1=CC=CC([CH])=C1O KXGFMDJXCMQABM-UHFFFAOYSA-N 0.000 description 2
- 229910018487 Ni—Cr Inorganic materials 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229920001568 phenolic resin Polymers 0.000 description 2
- 229910001925 ruthenium oxide Inorganic materials 0.000 description 2
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 238000010923 batch production Methods 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 239000000178 monomer Substances 0.000 description 1
- 239000002987 primer (paints) Substances 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C1/00—Details
- H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
- H01C1/148—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals embracing or surrounding the resistive element
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C1/00—Details
- H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
- H01C1/142—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals or tapping points being coated on the resistive element
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C1/00—Details
- H01C1/01—Mounting; Supporting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C1/00—Details
- H01C1/02—Housing; Enclosing; Embedding; Filling the housing or enclosure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C1/00—Details
- H01C1/08—Cooling, heating or ventilating arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C1/00—Details
- H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/006—Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistor chips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/28—Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/28—Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals
- H01C17/281—Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals by thick film techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/003—Thick film resistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Non-Adjustable Resistors (AREA)
- Details Of Resistors (AREA)
Abstract
提供一种芯片电阻器及其制造方法。芯片电阻器(10)具备:长方体形状的绝缘基板(1),具有搭载面和安装面;一对上面电极(2),设置于绝缘基板(1)的搭载面中长边方向两端部;电阻体(3),将一对上面电极(2)连接;一对下面电极5,设置于绝缘基板1的安装面中长边方向两端部;一对树脂电极层(6),由含有层积于一对下面电极(5)上的导电性粒子的合成树脂材料而成;一对端面电极(7),将一对上面电极(2与一对下面电极5导通;以及一对外部电极(8),由至少覆盖一对端面电极(7)的镀覆材料而成;并且下面电极(5)是由绝缘基板(1的安装面上经薄膜形成的金属薄膜层而成,并具有从树脂电极层(6)露出的露出部(5a);外部电极(8)与下面电极(5)的露出部(5a)及树脂电极层(6)的表面整体接触。
Description
技术领域
本发明涉及一种焊接到电路基板的焊盘上的表面安装型芯片电阻器、及此种芯片电阻器的制造方法。
背景技术
一般而言,芯片电阻器主要由下列构成:长方体形状的绝缘基板;设置于绝缘基板表面的长边方向两端部的一对上面电极;跨越一对上面电极设置的电阻体;覆盖电阻体的绝缘性保护膜;设置于绝缘基板背面的长边方向两端部的一对背面电极;将上面电极及背面电极电连接的一对端面电极;以及由覆盖端面电极的镀覆材料而成的外部电极等。接着,由如此构成的芯片电阻器是在使背面电极朝下的状态下而被搭载在被设置于电路基板的焊盘上,经由焊接使设置于电路基板的焊盘与设置于芯片电阻器的外部电极被表面安装。
在如上所述的芯片电阻器的表面安装状态下,如果热环境的变化反复进行(以下称为“热冲击”),则起因于电路基板的热膨胀率与芯片电阻器的绝缘基板的热膨胀率之间的差异而会产生热应力,此热应力可能有作用于焊接部而产生裂纹的疑虑。特别是,若芯片电阻器的基板尺寸变大,则因为起因于电路基板与绝缘基板的热膨胀率之间的差异的热应力会变大,伴随于此,焊接部产生裂纹的可能性也会变高,而有耐热冲击性下降的疑虑。
在专利文献1中,公开了一种芯片电阻器,其中设置在绝缘基板的安装面(背面)的背面电极是两层构造:由透过丝网印刷在绝缘基板上形成的合成树脂材料而成的应力缓和层;和透过溅射在应力缓和层上形成的金属薄膜层。具有如此构成的芯片电阻器,即使在表面安装于电路基板时受到热冲击,因为基于应力缓和层会缓和作用于焊接部的热应力,而成为具有耐热冲击性的芯片电阻器。
现有技术文献
专利文献
[专利文献1]国际公开第2018/123422号
发明内容
发明所欲解决问题
然而,在专利文献1所记载的芯片电阻器中,因为金属薄膜层形成在由合成树脂材料而成的应力缓和层的表面,两者界面的密着强度低,故在施加电镀来形成外部电极的阶段中,存在着因为镀覆材料的内部应力而导致金属薄膜层从应力缓和层剥离的疑虑。此外,因为形成在绝缘基板背面上的应力缓和层的大部分被金属薄膜层覆盖,因此还存在着应力缓和层缓和热应力的效果被金属薄膜层阻碍的问题。
本发明是鉴于如此般的现有技术的实际情况而完成,其目的在于提供一种耐热冲击性高的芯片电阻器和其制造方法。
解决问题的手段
为达成上述目的,本发明的芯片电阻器的特征在于具备:长方体形状的绝缘基板,其具有位于厚度方向相对两侧的搭载面和安装面;一对上面电极,其设置于绝缘基板的搭载面中长边方向两端部;电阻体,其将一对上面电极间连接;一对下面电极,其设置于绝缘基板的安装面中长边方向两端部;一对树脂电极层,其由含有层积于一对下面电极上的导电性粒子的合成树脂材料而成;一对端面电极,其将一对上面电极与一对下面电极导通;以及一对外部电极,其由至少覆盖一对端面电极的镀覆材料而成;并且下面电极是由绝缘基板的安装面上经薄膜形成的金属薄膜层而成,并具有从树脂电极层露出的露出部;外部电极与下面电极的露出部及树脂电极层的表面整体接触。
在如此构成的芯片电阻器中,因为由电阻率低的金属薄膜层而成的下面电极形成在绝缘基板的安装面的同时,电阻率比金属薄膜层高的树脂电极层是在使下面电极的一部分露出的状态下形成,故在施加电镀来形成外部电极的阶段中能够使流过树脂电极层的电流稳定,并且能够使镀覆的膜厚均匀。此时,因为不是将由金属薄膜层而成的下面电极仅与树脂电极层的外周连接,而是成为树脂电极层会与下面电极的一部分重迭的层积结构,故使得均匀的电流能够流过树脂电极层的整个表面。此外,因为是从电阻率低的下面电极的暴露部分朝电阻率高的树脂电极层形成镀覆,因此能够防止形成于树脂电极层上的镀覆的剥离。
因此,即使在由金属薄膜层而成的下面电极和由合成树脂材料而成的树脂电极层的界面处的密着强度低时,因为树脂电极层是成为被金属薄膜层和镀覆材料(外部电极)夹住的构成,故即使在芯片电阻器的完成品状态下,也能够防止树脂电极层的剥离,并能够经由树脂电极层缓和热冲击时的热应力。此外,由于热传导率高的金属薄膜层与绝缘基板直接接触,故在将芯片电阻器安装在电路基板的状态下,在电阻体产生的热量会从绝缘基板经由金属薄膜层和焊接部散热至电路基板侧,能够实现散热性优良的芯片电阻器。
在上述构成中,虽然下面电极的至少一部分可以成为未被树脂电极层覆盖的露出部,但若下面电极的露出部形成为包围树脂电极层外周的槽状(コ字形状),因为会使从树脂电极层露出的下面电极的露出部增加,故在大幅提升散热性的同时,能够稳定地形成镀覆。
在上述构成中,若于树脂电极层形成有将绝缘基板的端面侧开口的切口部,且下面电极的露出部分别形成于树脂电极层的外周侧和切口部内,则不仅能够进一步使镀覆的形成稳定化,并能够提高沿着一次分割槽将大尺寸基板分割为条状基板时的断裂性。
在上述构成中,若树脂电极层形成在从绝缘基板的端面远离的内侧位置,且下面电极的露出部以包围树脂电极层的外周的方式形成为框状,则因为会使从树脂电极层露出的下面电极的露出部增加,故能够稳定地形成镀覆。
在此情况下,虽然端面电极也可以是经由涂布等而在绝缘基板的端部形成厚膜的导电性树脂,但端面电极优选是由向绝缘基板的端面溅射金属粒子所形成的金属薄膜而成,并下面电极的露出部的至少一部分被此金属薄膜覆盖。
为达成上述目的,本发明的芯片电阻器的制造方法的特征在于包括:在绝缘基板的搭载面形成电阻体与和电阻体的两端部连接的上面电极的步骤;在绝缘基板中位于搭载面相对侧的安装面的中央部,形成由可溶性材料而成的掩模的步骤;在从掩模露出的安装面溅射金属粒子来形成由金属薄膜层而成的下面电极的步骤;在去除掩模后,经由在下面电极上印刷含有导电性粒子的合成树脂材料,并在使下面电极的一部分露出的状态下,形成树脂电极层的步骤;经由在绝缘基板的端面溅射金属粒子,形成将上面电极与下面电极间导通的端面电极的步骤;以及,经由在端面电极的形成后施加电镀来形成外部电极的步骤,其覆盖端面电极和下面电极的露出部、以及树脂电极层的表面整体。
根据具备如此顺序步骤的芯片电阻器的制造方法,因为是在绝缘基板的安装面形成掩模的状态下透过溅射形成下面电极,然后在使用超声波清洗等去除掩模后将树脂电极层形成在下面电极上,故去除掩模所需的超声波清洗等不会对树脂电极层产生不利影响,并且可以容易地制造具有耐热冲击性高的芯片电阻器。
发明的功效
根据本发明,能够提供一种耐热冲击性高的芯片电阻器,且能够提供此种芯片电阻器的制造方法。。
附图说明
图1为第一实施形态的芯片电阻器的剖面图;
图2为第一实施形态的芯片电阻器的后视图;
图3为显示该芯片电阻器的制造步骤的剖面图;
图4为显示该芯片电阻器的制造步骤的剖面图;
图5为显示该芯片电阻器的制造步骤的流程图;
图6为显示该芯片电阻器的安装状态的剖面图;
图7为第二实施形态的芯片电阻器的剖面图;
图8为第二实施形态的芯片电阻器的后视图;
图9为第三实施形态的芯片电阻器的后视图;
图10为第四实施形态的芯片电阻器的后视图;
图11为第五实施形态的芯片电阻器的后视图。
附图标记说明
1 绝缘基板
1A 大尺寸基板
1B 条状基板
1C 芯片单体
2 上面电极
3 电阻体
4 保护层
4a 底涂层
4b 外涂层
5 下面电极
5a 露出部
6 树脂电极层
6a 切口部
7 端面电极
8 外部电极
8a 阻挡层
8b 外部连接层
9 掩模
10,20,30,40,50芯片电阻器
100 电路基板
101 焊盘
102 焊料
S1~S11 步骤
具体实施方式
(实施的方式)
以下,参照附图,针对发明的实施形态进行说明。
图1为第一实施形态的芯片电阻器10的剖面图,图2为第一实施形态的芯片电阻器10的后视图。
如图1及图2所示,第一实施形态的芯片电阻器10是由以下所构成:长方体形状的绝缘基板1,其具有位于厚度方向相对两侧的搭载面和安装面;一对上面电极2,其设置于绝缘基板1的搭载面(图1中的上面)中长边方向两端部;电阻体3,其将一对上面电极2间连接;两层构造的保护层4,其覆盖电阻体3;一对下面电极5,其设置于绝缘基板1的安装面(图1中的下面)中长边方向两端部;一对树脂电极层6,其层积于该些下面电极5上;一对端面电极7,其将上面电极2与下面电极5电连接;以及一对外部电极8,其覆盖该些端面电极7。
绝缘基板1是将后述的大尺寸基板沿着呈格子状延伸的分割槽进行分割并被多数个取出者,作为绝缘基板1原材料的大尺寸基板是由氧化铝(Al2O3)作为主成分的陶瓷基板而成。
一对上面电极2是透过在大尺寸基板的表面丝网印刷Ag-Pd系浆料并干燥、烧成而成者。
电阻体3是透过在大尺寸基板的表面丝网印刷氧化钌等电阻浆料并干燥、烧成而成者。电阻体3长边方向的两端部是与一对上部电极2重迭。虽然省略了图示,但电阻体3是形成有用于调整电阻值的修整槽。
保护层4是由覆盖电阻体3的底涂层4a和覆盖底涂层4a的外涂层4b所构成。底涂层4a是透过丝网印刷玻璃浆料并将其干燥、烧成而成者。外涂层4b是透过丝网印刷环氧树脂或酚醛树脂等树脂浆料并将其加热固化(烘烤)而成者。底涂层4a是在电阻体3中形成修整槽之前被设置,外涂层4b是在电阻器3中形成修整槽之后被设置。
一对下面电极5是经由在大尺寸基板的背面溅射Ni-Cr、Ti-Ni、Cu、Ni-Cu等所形成的金属薄膜层。
一对树脂电极层6是透过将含有Ag、Ni、Cu等导电性粒子的合成树脂(例如环氧树脂、酚醛树脂)的浆料丝网印刷在下面电极5上并加热固化所形成者。除了下面电极5的一部分之外,下面电极5和树脂电极层6是成为层积构造,且与绝缘基板1的长边接触的部分下面电极5(图2中的上下两端部)是分别成为从树脂电极层6露出的露出部5a。
一对端面电极7是透过溅射Ni-Cr等所形成者,其会将隔着绝缘基板1的端面而被分离的上部电极2和下面电极5导通。端面电极7覆盖位于绝缘基板1的端面附近的上面电极2的表面,且不覆盖除此以外的上面电极2表面和外涂层4b并使它们露出。另外,端面电极7覆盖位于绝缘基板1的端面附近的下面电极5的露出部5a和树脂电极层6,并使除此以外的露出部5a和树脂电极层6的表面露出。
一对外部电极8是由内侧的阻挡层8a和外侧的外部连接层8b所构成的两层结构而成;其中,阻挡层8a是透过电镀所形成的Ni镀覆层,外部连接层8b是透过电镀所形成的Sn镀覆层。外部电极8是由覆盖以下的方式来形成:端面电极7的整个表面、从端面电极7露出的上面电极2的表面、从端面电极7露出的下面电极5的露出部5a、以及树脂电极层6。
接着,针对如上述构成的芯片电阻器10的制造步骤,一边参照图3~图5一边进行说明。图3和图4为显示芯片电阻器10的制造步骤的剖面图,图5为显示芯片电阻器10的制造步骤的流程图。
首先,如图3(a)和图5的步骤S1所示,准备能够取出多数个绝缘基板1的片状的大尺寸基板1A。在大尺寸基板1A设置有延伸成格子状的一次分割槽和二次分割槽,且由此两分割槽所划分的每个正方形是成为一个分量的芯片形成区域。虽然图3和图4显示了对应于一个芯片形成区域的剖面图,但实际上,下面描述的每个步骤是针对相当于多数个分量的芯片形成区域的大尺寸基板批次进行的。
也就是说,在图5的步骤S2中,在大尺寸基板1A的表面中被二次分割槽所夹住的区域内,以使各一次分割槽跨越的方式来丝网印刷Ag-Pd系浆料,并经由将其干燥、烧成,结果如图3(b)所示,在大尺寸基板1A的表面会夹着芯片形成区域而形成对向的上面电极2。
接着,在图5的步骤S3中,经由在大尺寸基板1A的表面丝网印刷氧化钌等电阻体浆料且将其干燥、烧成,结果如图3(c)所示,形成跨过一对上部电极2间的电阻体3。
接着,在图5的步骤S4中,经由丝网印刷玻璃浆料且将其干燥、烧成,结果如图3(d)所示,形成覆盖电阻体3的底涂层4a。之后,从此底涂层4a的上方在电阻体3形成未图示的修整槽并调整电阻值。
接着,在图5的步骤S5中,经由从底涂层4a的上方丝网印刷环氧系树脂浆料并使其加热固化,结果如图3(e)所示,形成覆盖上部电极2的一部分和电阻体3整体的外涂层4b。经由此等底涂层4a和外涂层4b,能够形成覆盖电阻体3的两层构造的保护层4。
接着,在图5的步骤S6中,在被大尺寸基板1A背面的一次分割槽所夹住的区域内,以跨越各二次分割槽的方式来丝网印刷掩模浆料,并经由将其干燥,结果如图4(f)所示,在大尺寸基板20A背面的各芯片形成区域的中央部形成带状的掩模9。
接着,在图5的步骤S7中,经由向大尺寸基板1A的背面溅射Ni系合金(Ni-Cr、Ti-Ni、Ni-Cu等)、Cu等金属粒子,结果如图4(g)所示,在大尺寸基板1A的背面中的各芯片形成区域会夹着一次分割槽形成对向的下面电极5。如此一来,因为下面电极5是透过溅射在大尺寸基板1A所形成的金属薄膜层,所以下面电极5对大尺寸基板(绝缘基板)1A的密着性变高。
接着,在图5的步骤S8中,透过超声波清洗来去除掩模9。之后,在图5的步骤S9中,经由从下面电极5上丝网印刷环氧树脂浆料或酚醛树脂浆料并将其加热固化(烘烤),结果如图4(h)所示,形成重迭于下面电极5的树脂电极层6。此时,经由形成尺寸比下面电极5略小的树脂电极层6,从树脂电极层6露出的露出部5a便能够形成于下面电极5的第二分割槽附近的两端部(参照图2)。
虽然到目前为止的步骤是对大尺寸基板1A的批次处理,但接下来,将大尺寸基板1A沿着一次分割槽进行一次切断(一次分割),并获得条状基板1B。
之后,在图5的步骤S10中,经由在此条状基板1B的分割面溅射Ni-Cr,结果如图4(i)所示,在条状基板1B的两端面形成导通上面电极2和下面电极5间的端面电极7。位于条状基板1B的分割面附近的上部电极2的表面、位于条状基板1B的分割面附近的下面电极5的露出部5a、以及树脂电极层6的表面,是经由此端面电极7被分别被覆。
接着,经由将条状基板1B沿着二次分割槽二次切断(二次分割),并获得与芯片电阻器10相同尺寸的芯片单体1C。
接着,在图5的步骤S11中,经由对单片化后的芯片单体1C实施电镀Ni来形成阻挡层8a,其覆盖上面电极2、端面电极7、树脂电极层6以及下面电极5的露出部5a。此时,因为由电阻率低的金属薄膜层而成的下面电极5形成于芯片单体1C的背面(绝缘基板1的安装面),且同时电阻率比金属薄膜层还高的树脂电极层6是在使下面电极5的一部分露出的状态下形成,所以在透过电镀来形成外部电极8的阶段中,能够使流过树脂电极层6的电流稳定,并在阻挡层8a的镀覆膜厚均匀地形成的同时,因为是从电阻率低的下面电极5的露出部5a朝电阻率高的树脂电极层6形成镀覆,故能够在保持高剥离强度的状态下,在树脂电极层6上形成阻挡层8a。
之后,经由对芯片单体1C施加电镀Sn,形成覆盖阻挡层8a表面整体的外部连接层8b,结果如图4(j)所示,形成由阻挡层8a和外部连接层8b而成的两层构造的外部电极8,在此时点能够获得图1和图2所示的芯片电阻器10。
如图5所示,经如此制作的芯片电阻器10,是在将绝缘基板1的安装面(背面)以朝下的姿势安装在电路基板100的焊盘101上的状态下被搭载,并透过焊料102将一对外部电极8接合到对应的焊盘101,从而进行表面安装。
若芯片电阻器10在相关的表面安装时暴露于热冲击,由于电路基板100的热膨胀率与芯片电阻器10的绝缘基板1的热膨胀率之间的差异而产生热应力,此热应力可能有作用于焊接部而产生裂纹的疑虑。但是,在本实施形态的芯片电阻器10中,因为由合成树脂材料而成的树脂电极层6是层积在下面电极5上,此树脂电极层6具有难以剥离的结构,故可以经由树脂电极层6缓和热冲击时的热应力,并防止裂纹的产生。
如以上说明般,在第一实施形态的芯片电阻器10中,因为由电阻率低的金属薄膜层而成的下面电极5是形成于绝缘基板1的安装面,且同时电阻率比金属薄膜层还高的树脂电极层6是在使下面电极5的一部分露出的状态下形成,所以在透过电镀来形成外部电极8的阶段中,能够使流过树脂电极层6的电流稳定,镀覆膜厚能够均匀地形成。此时,因为不是将由金属薄膜层而成的下面电极5仅与树脂电极层6的外周连接,而是成为除了下面电极5的露出部5a的部分之外,使树脂电极层6成为部分重迭的层积构造,故能够使均匀的电流在树脂电极层6的整个面流动,且因为从电阻率低的下面电极5的露出部5a朝电阻率高的树脂电极层6形成镀覆,故可以防止形成在树脂电极层6上的镀覆剥离。
因此,即使由金属薄膜层而成的下面电极5和由合成树脂材料而成的树脂电极层6的界面的密着强度低,因为树脂电极层6会成为被夹在金属薄膜层(下表电极5)和镀覆材料(外部电极8)之间的夹层结构,故即使在芯片电阻器10的完成品状态下也能够防止树脂电极层6的剥离,并能够经由树脂电极层6来确实地缓和热冲击时的热应力。另外,因为由导热率高的金属薄膜层而成的下面电极5是直接接触于绝缘基板1,因此在将芯片电阻器10安装于电路基板100的状态下,电阻体3所产生的热会从绝缘基板1经过下面电极5与焊接部朝电路基板100侧散热,而能够实现散热性优良的芯片电阻器10。
在芯片电阻器10的制造步骤中,因为成为在绝缘基板1的安装面形成掩模9的状态下,透过溅射形成下面电极5,并在使用超声波清洗去除掩模9后于下面电极5上形成树脂电极层6的顺序,因此除去掩模9时所使用的超声波清洗不会对树脂电极层6造成不良影响,能够容易地制造耐热冲击性高的芯片电阻器10。
图7为第二实施形态的芯片电阻器20的剖面图,图8为第二实施形态的芯片电阻器20的后视图,将其中与图1和图2对应的部分赋予相同的符号,并省略重复的说明。
第二实施形态的芯片电阻器20与第一实施形态的芯片电阻器10的差异点在于,下面电极5的露出部5a是形成在距离绝缘基板1的短边最远的中央部附近,除此之外的构成则基本上相同。也就是说,树脂电极层6是以覆盖形成为矩形状的下面电极5中除了靠近中央的一边以外的整个表面的方式来形成,并且一对下面电极5是在彼此的露出部5a互相面对的状态下,形成在绝缘基板1的安装面。
在如此构成的芯片电阻器20中,即使仅透过改变从树脂电极层6露出的下面电极5的露出部5a的位置和形状,就能够产生与第一实施形态同样的效果。
图9为第三实施形态的芯片电阻器30的后视图,并省略端面电极7和外部电极8。
在第3实施形态的芯片电阻器30中,下面电极5是从树脂电极层6中除了绝缘基板1的短边侧以外的其余三边露出,且下面电极5的露出部5a是形成为包围树脂电极层6的外周的槽状(コ字形状)。透过这样的构成,相较于第一实施形态和第二实施形态,从树脂电极层6露出的下面电极5的露出部5a会增加,能够在大幅提升散热性的同时,能够稳定地形成镀覆。
图10为第四实施形态的芯片电阻器40的后视图,并省略端面电极7和外部电极8。
在第四实施形态的芯片电阻器40中,于树脂电极层6形成有将绝缘基板1的端面侧开口的切口部6a,且下面电极5的露出部5a分别形成于树脂电极层6的外周侧和切口部内6a。透过这样的构成,相较于第三实施形态,从树脂电极层6露出的下面电极5的露出部5a会进一步增加,能够使镀覆的形成更稳定化。因为在沿着一次分割槽将大尺寸基板1A一次分割为条状基板1B时,与一次分割槽接触的树脂电极层6的区域因为切口部6a而减少,故能够提高一次分割为条状基板1B时的断裂性。
图11为第五实施形态的芯片电阻器50的后视图,并省略端面电极7和外部电极8。
在第五实施形态的芯片电阻器50中,树脂电极层6是形成在从绝缘基板1的端面远离的内侧位置,下面电极5的露出部5a以包围树脂电极层6的外周的方式形成为框状。透过这样的构成,能够在稳定地形成镀覆的同时,能够提高一次分割时的断裂性。另外,在向条状基板1B的分割面溅射Ni-Cr等金属粒子而形成端面电极7时,因为溅射粒子是形成于沿着分割面延伸的下面电极5的露出部5a上,故能够使下面电极5与端面电极7间的导通性稳定化。
而且,本发明不限于上述实施形态,在不脱离本发明要旨的范围内,可有各种变形,被包含在权利要求书所记载的技术思想的技术事项全部都成为本发明的对象。尽管上述实施形态例示了优选示例,但是本领域技术人员可以从本说明书中公开的内容中实现各种替代例、修改例、变形例或改良例,这些都被包含在所附权利要求书所记载的技术范围内。
举例来说,使下面电极5的露出部5a成为仅形成在与绝缘基板1的一边长边接触的位置,或者可以经由在树脂电极层6形成将绝缘基板1的端面相反侧开口的切口部,来使图10所示的一对下面电极5的形状形成为左右反转。
Claims (6)
1.一种芯片电阻器,其特征在于,包括:
长方体形状的绝缘基板,其具有位于厚度方向相对两侧的搭载面和安装面;
一对上面电极,其设置于所述绝缘基板的所述搭载面中长边方向两端部;
电阻体,其将所述一对上面电极间连接;
一对下面电极,其设置于所述绝缘基板的所述安装面中长边方向两端部;
一对树脂电极层,其由含有层积于所述一对下面电极上的导电性粒子的合成树脂材料而成;
一对端面电极,其将所述一对上面电极与所述一对下面电极导通;以及
一对外部电极,其由至少覆盖所述一对端面电极的镀覆材料而成;并且
所述下面电极是由所述绝缘基板的所述安装面上经薄膜形成的金属薄膜层而成,并具有从所述树脂电极层露出的露出部;
所述外部电极与所述下面电极的所述露出部及所述树脂电极层的表面整体接触。
2.根据权利要求1所述的芯片电阻器,其特征在于,所述下面电极的所述露出部是以包围所述树脂电极层全周的方式形成为槽状。
3.根据权利要求1所述的芯片电阻器,其特征在于,于所述树脂电极层形成有将所述绝缘基板的端面侧开口的切口部,且所述下面电极的所述露出部分别形成于所述树脂电极层的外周侧和所述切口部内。
4.根据权利要求1所述的芯片电阻器,其特征在于,所述树脂电极层形成在从所述绝缘基板的端面远离的内侧位置,所述下面电极的所述露出部以包围所述树脂电极层的外周的方式形成为框状。
5.根据权利要求4所述的芯片电阻器,其特征在于,所述端面电极是由向所述绝缘基板的端面溅射金属粒子所形成的金属薄膜而成,并所述下面电极的所述露出部的至少一部分被所述金属薄膜覆盖。
6.一种芯片电阻器的制造方法,其特征在于,包括:
在绝缘基板的搭载面形成电阻体与和所述电阻体的两端部连接的上面电极的步骤;
在所述绝缘基板中位于所述搭载面相对侧的安装面的中央部,形成由可溶性材料而成的掩模的步骤;
在从所述掩模露出的所述安装面溅射金属粒子而形成下面电极的步骤;
在去除所述掩模后,经由在所述下面电极上印刷含有导电性粒子的合成树脂材料,并在使所述下面电极的一部分露出的状态下,形成树脂电极层的步骤;
经由在所述绝缘基板的端面溅射金属粒子,形成将所述上面电极与所述下面电极间导通的端面电极的步骤;以及
经由在所述端面电极的形成后施加电镀来形成外部电极的步骤,其覆盖所述端面电极和所述下面电极的露出部、以及所述树脂电极层的表面整体。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022-067568 | 2022-04-15 | ||
JP2022067568A JP2023157576A (ja) | 2022-04-15 | 2022-04-15 | チップ抵抗器およびチップ抵抗器の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN116913630A true CN116913630A (zh) | 2023-10-20 |
Family
ID=88308343
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310315837.4A Pending CN116913630A (zh) | 2022-04-15 | 2023-03-24 | 芯片电阻器及芯片电阻器的制造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20230335317A1 (zh) |
JP (1) | JP2023157576A (zh) |
CN (1) | CN116913630A (zh) |
-
2022
- 2022-04-15 JP JP2022067568A patent/JP2023157576A/ja active Pending
-
2023
- 2023-03-24 CN CN202310315837.4A patent/CN116913630A/zh active Pending
- 2023-03-27 US US18/126,517 patent/US20230335317A1/en active Pending
Also Published As
Publication number | Publication date |
---|---|
US20230335317A1 (en) | 2023-10-19 |
JP2023157576A (ja) | 2023-10-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7782173B2 (en) | Chip resistor | |
US10811174B2 (en) | Chip resistor and method for manufacturing same | |
JP7382451B2 (ja) | チップ抵抗器 | |
WO2007034759A1 (ja) | チップ抵抗器 | |
JP2024010234A (ja) | チップ抵抗器 | |
US10192659B2 (en) | Chip resistor | |
JP2013074044A (ja) | チップ抵抗器 | |
WO2014109224A1 (ja) | チップ抵抗器 | |
JP4687205B2 (ja) | 電子部品 | |
CN116913630A (zh) | 芯片电阻器及芯片电阻器的制造方法 | |
JP3567144B2 (ja) | チップ形抵抗器およびその製造方法 | |
JP4707890B2 (ja) | チップ抵抗器およびその製造方法 | |
JP4295035B2 (ja) | チップ抵抗器の製造方法 | |
US20240096926A1 (en) | Mounting structure for chip component | |
JPH0553281B2 (zh) | ||
JP2021182587A (ja) | チップ抵抗器およびチップ抵抗器の製造方法 | |
US20240049399A1 (en) | Chip component | |
US11967443B2 (en) | Chip resistor and method of manufacturing chip resistor | |
JP2022159807A (ja) | チップ抵抗器 | |
WO2022180979A1 (ja) | チップ抵抗器 | |
WO2022091644A1 (ja) | チップ抵抗器 | |
JP3826046B2 (ja) | 抵抗器およびその製造方法 | |
JP2023056844A (ja) | チップ抵抗器およびチップ抵抗器の製造方法 | |
JP3435419B2 (ja) | チップ抵抗器 | |
JP3323140B2 (ja) | チップ抵抗器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |