WO2022180979A1 - チップ抵抗器 - Google Patents

チップ抵抗器 Download PDF

Info

Publication number
WO2022180979A1
WO2022180979A1 PCT/JP2021/044274 JP2021044274W WO2022180979A1 WO 2022180979 A1 WO2022180979 A1 WO 2022180979A1 JP 2021044274 W JP2021044274 W JP 2021044274W WO 2022180979 A1 WO2022180979 A1 WO 2022180979A1
Authority
WO
WIPO (PCT)
Prior art keywords
auxiliary electrode
layer
insulating layer
electrode layer
electrodes
Prior art date
Application number
PCT/JP2021/044274
Other languages
English (en)
French (fr)
Inventor
太郎 木村
圭太 川上
Original Assignee
Koa株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koa株式会社 filed Critical Koa株式会社
Publication of WO2022180979A1 publication Critical patent/WO2022180979A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H01C1/142—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals or tapping points being coated on the resistive element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material

Definitions

  • the present invention relates to surface mount type chip resistors.
  • a chip resistor has a rectangular parallelepiped insulating substrate, a pair of front electrodes arranged on the front surface of the insulating substrate with a predetermined distance therebetween, and a pair of front electrodes on the back surface of the insulating substrate with a predetermined distance therebetween.
  • a pair of back electrodes a pair of end face electrodes that electrically connect the front electrodes and the back electrodes, a pair of external plating layers that cover these electrodes, a resistor that bridges the pair of front electrodes, and a resistor. It is mainly composed of a covering insulating protective film or the like.
  • the surface electrodes are usually made of Ag (silver) metal material with low resistivity, and the surface electrodes are covered with an external plating layer.
  • Ag silver
  • the surface electrode portion at the boundary between the surface electrode and the protective film is corroded by sulfide gas, etc., resulting in resistance. Problems such as value changes and disconnection may occur.
  • Patent Document 1 a protective electrode connected to both the surface electrode and the protective film is formed, and the end surface electrode is formed on the surface electrode and the protective electrode so as not to contact the protective film, and the external A chip resistor has been proposed in which sulfuration resistance is improved by forming a plated layer over the boundary between the protective electrode and the facet electrode to cover the edge of the protective film.
  • the protective electrode is formed along the slope of the edge of the protective layer and the external plating layer is formed so as to cover the protective electrode, the external plating layer may be damaged by thermal stress caused by heat cycles or the like.
  • the adhesion strength of the protective electrode is lowered, a gap is formed at the boundary portion between the protective layer and the protective electrode, and sulfide gas or the like enters through the gap.
  • the end face electrodes are formed using a highly productive sputtering method, but if sputtered particles reach the upper surface of the protective layer beyond the protective electrode during such sputtering, the external plating layer will not reach that part. will precipitate out. At that time, since the adhesion of the outer plated layer to the insulating protective layer is low, even if the protective electrode is formed inside the outer plated layer, the stress generated from the tip of the outer plated layer will protect it. The external plated layer on the electrode becomes easy to peel off from the protective layer.
  • the present invention has been made in view of the actual situation of the prior art described above, and its purpose is to provide a chip resistor with excellent corrosion resistance.
  • the chip resistor of the present invention comprises a rectangular parallelepiped insulating substrate, a pair of front electrodes provided on both ends of the front surface of the insulating substrate, and a pair of front electrodes provided on both ends of the back surface of the insulating substrate. a pair of back electrodes, a resistor provided so as to overlap both ends of the pair of front electrodes, and a resistor provided so as to cover the entirety of the resistor including the connecting portion between the front electrodes and the resistor.
  • a first insulating layer made of a glass material laminated on the first insulating layer; a second insulating layer made of a resin material laminated on the first insulating layer;
  • a pair of auxiliary electrode layers made of a material; a pair of edge electrodes extending at least on both end surfaces of the insulating substrate and electrically connecting the auxiliary electrode layer and the back electrode; an external plated layer covering an electrode, wherein the first insulating layer has a protruding portion that overlaps a part of the upper surface of the front electrode without being covered by the second insulating layer; and the auxiliary electrode layer. is formed so as to cover at least the front electrode and the protrusion, and the maximum height position on the surface of the auxiliary electrode layer is set to be equal to or higher than the maximum height position on the surface of the second insulating layer. , is characterized.
  • the step from the upper surface of the front electrode to the upper surface of the second insulating layer is the step from the upper surface of the front electrode to the upper surface of the projecting portion of the first insulating layer, and the step from the upper surface of the first insulating layer to the upper surface of the first insulating layer. Since the height of each step is small, the auxiliary electrode layer can be formed in a stable shape in the portion including these steps. . In addition, by setting the maximum height position on the surface of the auxiliary electrode to be equal to or higher than the maximum position on the surface of the second insulating layer, the shape of the end portion of the auxiliary electrode layer overlapping the second insulating layer is stabilized. Stress concentration on the edge is reduced, and peeling between the auxiliary electrode layer and the second insulating layer and peeling between the external plating layer and the auxiliary electrode layer can be prevented.
  • this chip resistor has a structure in which the first insulating layer has a projecting portion that overlaps the upper surface of the front electrode without being covered with the second insulating layer, and the second insulating layer is not in direct contact with the front electrode. Therefore, even if the sulfide gas enters from the interface between the auxiliary electrode layer and the second insulating layer, the sulfide gas is received by the protruding portion of the first insulating layer made of a glass material before reaching the front electrode, It is possible to prevent the electrode from being corroded by sulfide gas. In addition, the sulfide gas easily enters the second insulating layer made of a resin material in a high-humidity atmosphere. Since the surface electrode is received by the first insulating layer made of a glass material, it is possible to prevent the front electrode from being corroded by the sulfide gas.
  • the auxiliary electrode layer may be made of a material having higher sulfuration resistance than the surface electrode, but it is particularly preferable that the auxiliary electrode layer is made of a resin material containing conductive particles.
  • the conductive particles contained in the resin material are preferably metal particles such as silver (Ag) or nickel (Ni) or carbon particles. Better yet, both metal particles and carbon particles may be mixed and used.
  • the adhesion strength of the external plating layer to the auxiliary electrode layer can be increased.
  • the auxiliary electrode layer is made of a carbon-based resin that does not contain metal particles, the adhesion of the auxiliary electrode layer to the first insulating layer and the second insulating layer can be improved, and the roughening treatment can be applied to the auxiliary electrode layer. Adhesion of the outer plating layer can be enhanced.
  • both ends of the second insulating layer may be formed so as to overlap both the front electrode and the first insulating layer. Even if the sulfide gas enters the second insulating layer made of a resin material, the movement path of the sulfide gas to reach the front electrode becomes longer, so corrosion of the front electrode is more reliably prevented. Moreover, since the difference in level between the first insulating layer and the second insulating layer is reduced, the printability when forming the auxiliary electrode layer can be improved.
  • the auxiliary electrode layer may have a single-layer structure, but the auxiliary electrode layer may have a two-layer structure consisting of an upper auxiliary electrode layer and a lower auxiliary electrode layer, and the upper auxiliary electrode layer may be a lower auxiliary electrode layer.
  • the adhesion strength of the lower auxiliary electrode layer to the front electrode and the protrusion of the first insulating layer is increased, and the adhesion strength of the external plating layer to the upper auxiliary electrode layer is increased.
  • the lower auxiliary electrode layer is made of a carbon resin material containing carbon particles
  • the upper auxiliary electrode layer is made of a metal resin material containing metal particles.
  • the upper surface of the lower auxiliary electrode layer is set at a position lower than the upper surface of the second insulating layer, the end portion of the upper auxiliary electrode layer formed from the lower auxiliary electrode layer to the upper surface of the second insulating layer Since the shape is stable, the concentration of stress on the edges is reduced between the second insulating layer and the auxiliary electrode layer, and between the auxiliary electrode layer and the external plating layer, so that separation between the layers can be prevented.
  • FIG. 1 is a cross-sectional view of a chip resistor according to a first embodiment of the invention;
  • FIG. It is a top view which shows the manufacturing process of this chip resistor.
  • FIG. 4 is a cross-sectional view of a chip resistor according to a second embodiment of the invention;
  • FIG. 4 is a cross-sectional view of a chip resistor according to a third embodiment of the invention;
  • FIG. 1 is a cross-sectional view of a chip resistor according to a first embodiment
  • FIG. 2 is a plan view showing a manufacturing process of the chip resistor
  • FIG. 4A and 4B are cross-sectional views showing a manufacturing process of the chip resistor;
  • the chip resistor 1 includes a rectangular parallelepiped insulating substrate 2, a pair of front electrodes 3 provided at both ends in the longitudinal direction on the upper surface of the insulating substrate 2, A pair of back electrodes 4 provided at both ends of the lower surface of the insulating substrate 2 in the longitudinal direction, a rectangular resistor 5 provided so as to overlap the pair of front electrodes 3 at both ends, the front electrodes 3 and the resistors.
  • the insulating substrate 2 is made of ceramics or the like, and the insulating substrate 2 is obtained by dividing a sheet-like large-sized substrate, which will be described later, along the primary dividing grooves and the secondary dividing grooves extending vertically and horizontally, thereby obtaining a large number of substrates.
  • the front electrode 3 is obtained by screen-printing an Ag (silver) paste containing Pd (palladium), followed by drying and firing.
  • the back electrode 4 is formed by screen-printing a resin paste filled with metal particles such as silver (Ag) or nickel (Ni) or carbon particles, followed by heat curing (baking).
  • the resistor 5 is made by screen-printing a resistor paste such as ruthenium oxide and then drying and baking it. Although not shown, the resistor 5 has a trimming groove for adjusting the resistance value.
  • the first insulating layer 6 is obtained by screen-printing a glass paste, drying and baking it.
  • the first insulating layer 6 is formed so as to cover the resistor 5 before forming the trimming grooves, and both ends of the first insulating layer 6 exposed from the resistor 5 form protrusions 6a.
  • the protrusion 6a flatly overlaps the upper surface of the inner portion of the front electrode 3 away from the end surface of the insulating substrate 2 .
  • the second insulating layer 7 is made by screen-printing an epoxy resin paste and curing it by heating.
  • the second insulating layer 7 is formed so as to cover the portion of the first insulating layer 6 after the formation of the trimming groove, excluding the projecting portion 6a.
  • the auxiliary electrode layer 8 is made of a material having higher sulfuration resistance than the front electrode 3, specifically a resin paste filled with conductive particles such as silver (Ag), nickel (Ni), or carbon, which is screen-printed and heated. It is hardened.
  • the auxiliary electrode layer 8 covers the front electrode 3 and the protruding portion 6a of the first insulating layer 6, and is formed in a range extending to the middle of the upper surface of the second insulating layer 7.
  • the maximum height on the surface of the auxiliary electrode layer 8 is The height position is equal to or higher than the maximum height position on the surface of the second insulating layer 7 .
  • the edge electrode 9 is formed by sputtering nickel (Ni)/chromium (Cr) or the like. and the back electrode 4 are electrically connected.
  • the upper surface of the auxiliary electrode layer 8 closer to the second insulating layer 7 is not covered with the edge electrode 9 , and the inner portion of the back electrode 4 away from the edge of the insulating substrate 2 is also not covered with the edge electrode 9 .
  • the external plated layer 10 has a two-layer structure of a barrier layer 11 and an external connection layer 12.
  • the barrier layer 11 is a Ni plated layer formed by electrolytic plating
  • the external connection layer 12 is a Sn layer formed by electrolytic plating. plated layer.
  • the external plated layer 10 covers the entire surface of the edge electrode 9 and the auxiliary electrode layer 8 exposed from the edge electrode 9 , and also covers the back electrode 4 exposed from the edge electrode 9 .
  • FIG. 1 a method for manufacturing the chip resistor 1 configured as described above will be described with reference to FIGS. 2 and 3.
  • FIG. 1
  • a large-sized substrate 2A is prepared in which primary dividing grooves and secondary dividing grooves extending in a grid pattern are formed. Both the front and back surfaces of the large substrate 2A are partitioned into a large number of chip forming regions by these primary dividing grooves and secondary dividing grooves. 2 and 3 representatively show one chip forming region, in reality, a large number of such chip forming regions are arranged in a grid pattern.
  • a resistor paste containing ruthenium oxide or the like is screen-printed on the surface of the large-sized substrate 2A, and then dried and fired to obtain both end portions. is superimposed on the front electrode 3 to form a rectangular resistor 5 .
  • a glass paste is screen-printed on the area covering the resistor 5, and dried and baked to form a connection end portion with the front electrode 3.
  • a first insulating layer 6 is formed to cover the entire resistor 5 including the . Then, by irradiating laser light from above the first insulating layer 6, a trimming groove (not shown) is formed in the resistor 5 to adjust the resistance value.
  • the first insulating layer 6 is formed by screen-printing an epoxy resin paste on the first insulating layer 6 and curing (baking) it by heating.
  • a covering second insulating layer 7 is formed.
  • the protruding portions 6a formed at both ends of the first insulating layer 6 are exposed from the second insulating layer 7 and overlap the upper surfaces of the front electrodes 3 in a flat manner.
  • a resin paste filled with a carbon-based conductive filler is screen-printed on the back surface of the large-sized substrate 2A and cured by heating to form a predetermined interval at both ends in the longitudinal direction of each chip formation region.
  • a pair of back electrodes 4 facing each other are formed.
  • a resin paste filled with a carbon-based conductive filler is screen-printed and heat-cured to form the front electrode 3 and the first insulating layer 6.
  • a pair of auxiliary electrode layers 8 are formed to cover the protrusions 6a, and then the surfaces of the auxiliary electrode layers 8 are roughened using an organic solvent, blasting, or the like. Since these auxiliary electrode layers 8 are formed in a range extending over both ends of the second insulating layer 7 and reaching the middle of the upper surface, the maximum height position on the surface of the auxiliary electrode layer 8 is at the surface of the second insulating layer 7. It is above the maximum height position.
  • the processes up to this point are collective processes for the large-sized substrate 2A, but in the next process, the large-sized substrate 2A is primarily divided into strips along the primary dividing grooves, so that the width dimension is the longitudinal direction of the chip formation region. A strip-shaped substrate 2B is obtained.
  • Ni/Cr is sputtered toward the divided surface of the strip-shaped substrate 2B, thereby electrically connecting the auxiliary electrode layer 8 and the back electrode 4 as shown in FIGS. 2(f) and 3(f).
  • a pair of edge electrodes 9 are formed.
  • the end face electrode 9 is formed in a U-shaped cross section so as to cover the surfaces of the auxiliary electrode layer 8 and the back electrode 4 near the outer end, but the upper surface of the auxiliary electrode layer 8 near the second insulating layer 7 is the end face. It is not covered with the electrode 9, and the surface of the back electrode 4 near the inner end is also not covered with the end face electrode 9. - ⁇
  • the chip-shaped substrates 2C are electrolytically Ni-plated to achieve the results shown in FIG. 2(g). As shown in FIG. 3(g), a barrier layer 11 covering the end surface electrodes 9 is formed.
  • the step from the upper surface of the front electrode 3 to the upper surface of the second insulating layer 7 is the protrusion of the first insulating layer 6 from the upper surface of the front electrode 3.
  • the step from the upper surface of the protruding portion 6a of the first insulating layer 6 to the upper surface of the second insulating layer 7 (that is, the thickness of the second insulating layer 7) Since the height of each step is small, the auxiliary electrode layer 8 can be formed in a stable shape in the portion including these steps.
  • the printability of the auxiliary electrode layer 8 is improved, and the auxiliary electrode layer overlapping the second insulating layer 7 Since the shape is stabilized at the ends of the auxiliary electrode layer 8, the concentration of stress on the ends of the auxiliary electrode layer 8 is reduced. It is possible to prevent delamination between the layers.
  • the chip resistor 1 has the protruding portion 6a that overlaps the upper surface of the front electrode 3 without the first insulating layer 6 being covered with the second insulating layer 7. Since the layer 7 is not in direct contact with the front electrode 3, even if the sulfide gas enters from the interface between the auxiliary electrode layer 8 and the second insulating layer 7, the sulfide gas will reach the front electrode 3.
  • the protruding portion 6a of the first insulating layer 6 made of a glass material receives the protruding portion 6a, thereby preventing the front electrode 3 from being corroded by the sulfide gas.
  • the sulfide gas tends to enter the second insulating layer 7 made of a resin material in a high-humidity atmosphere. Since the front electrode 3 is received by the first insulating layer 6 made of a glass material before reaching it, it is possible to prevent the front electrode 3 from being corroded by the sulfide gas.
  • the auxiliary electrode layer 8 is formed of a carbon-based resin material that does not contain metal particles, and the surface of the auxiliary electrode layer 8 covered with the barrier layer 11 is roughened. Since the surface treatment is applied, the adhesion of the auxiliary electrode layer 8 to the surface electrode 3 and the projecting portion 6a of the first insulating layer 6 is enhanced, and then the barrier layer 11 (external plating layer 10 ) can be enhanced.
  • the auxiliary electrode layer 8 is formed of a material having a higher sulfuration resistance than the surface electrode 3, it may be a resin containing metal particles such as silver (Ag) or nickel (Ni) alone, or a material containing metal particles. It may be formed of a material other than a resin containing only carbon particles, such as a resin containing both carbon particles.
  • the back electrode 4 is made of a highly anti-sulfurization material (for example, a resin material filled with carbon particles), sulfuration of the back electrode 4 is also prevented. Therefore, the chip resistor 1 is excellent in sulfuration resistance.
  • FIG. 4 is a cross-sectional view of a chip resistor 20 according to the second embodiment, and parts corresponding to those in FIG. 1 are denoted by the same reference numerals.
  • the chip resistor 20 according to the second embodiment is formed so that both ends of the second insulating layer 7 do not overlap the front electrodes 3, and the rest of the configuration is the same as the first. It is basically the same as the chip resistor 1 according to the embodiment.
  • both ends of the second insulating layer 7 are formed at positions not overlapping the front electrodes 3, so that the sulfide gas is made of a resin material. 2 Even if the sulfide gas enters the inside of the insulating layer 7, the movement path of the sulfide gas to reach the front electrode 3 becomes longer, and the corrosion of the front electrode 3 can be prevented more reliably. Moreover, the step from the upper surface of the protruding portion 6a of the first insulating layer 6 to the upper surface of the second insulating layer 7 overlaps the both end portions of the resistor 5 in the first insulating layer 6 (reference numeral 6b in the figure). Since the stepped shape is formed depending on the portion), the difference in level between the first insulating layer 6 and the second insulating layer 7 becomes small, and the printability when forming the auxiliary electrode layer 8 can be improved.
  • FIG. 5 is a cross-sectional view of a chip resistor 30 according to the third embodiment, and parts corresponding to those in FIG. 1 are denoted by the same reference numerals.
  • the auxiliary electrode layer 8 has a two-layer structure of a lower auxiliary electrode layer 31 and an upper auxiliary electrode layer 32, and the rest of the structure is It is basically the same as the chip resistor 1 according to the first embodiment.
  • the upper surface of the lower auxiliary electrode layer 31 is set at a position lower than the upper surface of the second insulating layer 7, and the upper auxiliary electrode layer 32 is made of a conductive material having a higher electrical conductivity than the lower auxiliary electrode layer 31.
  • the lower auxiliary electrode layer 31 is made of a carbon resin material containing carbon particles
  • the upper auxiliary electrode layer 32 is made of a metal resin material containing metal particles such as Ag or Ni.
  • the auxiliary electrode layer 8 has a two-layer structure of the lower auxiliary electrode layer 31 and the upper auxiliary electrode layer 32, and the upper auxiliary electrode layer 32 is made of a conductive material having a higher electrical conductivity than the lower auxiliary electrode layer 31, the adhesion strength of the lower auxiliary electrode layer 31 to the front electrode 3 and the protruding portion 6a of the first insulating layer 6 is increased, and then the upper auxiliary electrode The adhesion strength of the barrier layer 11 (external plated layer 10) to the layer 32 can be increased.
  • the upper surface of the lower auxiliary electrode layer 31 of the auxiliary electrode layer 8 having a two-layer structure is set at a position lower than the upper surface of the second insulating layer 7. Therefore, the end shape of the upper auxiliary electrode layer 32 formed from the lower auxiliary electrode layer 31 to the upper surface of the second insulating layer 7 is stabilized. As a result, between the second insulating layer 7 and the auxiliary electrode layer 8 and between the auxiliary electrode layer 8 and the external plated layer 10, the concentration of stress on the edges is reduced, and delamination between the layers can be prevented.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Non-Adjustable Resistors (AREA)
  • Details Of Resistors (AREA)

Abstract

耐食性に優れたチップ抵抗器を提供する。　本発明のチップ抵抗器１は、直方体形状の絶縁基板２と、絶縁基板２の表面両端部に形成された一対の表電極３と、絶縁基板２の裏面両端部に形成された一対の裏電極４と、一対の表電極間に跨る抵抗体５と、抵抗体５を覆うガラス材料からなる第１絶縁層６と、第１絶縁層６上に積層された樹脂材料からなる第２絶縁層７と、表電極３上に積層された耐硫化性の高い材料からなる一対の補助電極層８と、絶縁基板２の両端面に延在して補助電極層８と裏電極４を導通する一対の端面電極９と、補助電極層８と端面電極９および裏電極４を覆う外部メッキ層１０とを備え、第１絶縁層６は第２絶縁層７に覆われずに表電極３の上面に重なる突出部６ａを有しており、補助電極層８が表電極３と突出部６ａを覆って第２絶縁層７の上面に達する位置まで形成されている。

Description

チップ抵抗器
　本発明は、面実装タイプのチップ抵抗器に関するものである。
　一般的にチップ抵抗器は、直方体形状の絶縁基板と、絶縁基板の表面に所定間隔を存して対向配置された一対の表電極と、絶縁基板の裏面に所定間隔を存して対向配置された一対の裏電極と、表電極と裏電極を導通する一対の端面電極と、これら各電極を覆う一対の外部メッキ層と、対をなす表電極どうしを橋絡する抵抗体と、抵抗体を覆う絶縁性の保護膜等によって主に構成されている。
　この種のチップ抵抗器において、通常、表電極には比抵抗の低いＡｇ（銀）系の金属材料が用いられており、この表電極を覆うように外部メッキ層が形成された構成となっているが、外部メッキ層と保護膜の境界部分となる隙間から腐食性の強い硫化ガス等が侵入し易いため、表電極と保護膜の境界位置における表電極部分が硫化ガス等によって腐食されて抵抗値変化や断線等の不具合を招来する虞がある。
　従来、特許文献１に開示されるように、表電極と保護膜の双方に接続する保護電極を形成し、端面電極を保護膜に接触しないように表電極と保護電極上に形成すると共に、外部メッキ層を保護電極と端面電極の境界位置を超えて保護膜の端部まで覆うように形成することにより、耐硫化性の向上を図るようにしたチップ抵抗器が提案されている。
国際公開第２０１８／１２３４１９号
　特許文献１に開示されたチップ抵抗器では、外部メッキ層が導電性の保護電極上に形成されるため、絶縁性の保護膜よりも密着性が高くなり、しかも、外部メッキ層と保護電極によって二重の遮蔽構造となっているため、表電極への硫化ガスの侵入を抑制することができる。
　しかし、保護電極が保護層の端部の斜面に沿って形成され、この保護電極を覆うように外部メッキ層が形成されているため、ヒートサイクル等に起因して発生する熱応力によって外部メッキ層と保護電極の密着力が低下すると、保護層と保護電極の境界部分に隙間ができてしまい、当該部分から硫化ガス等が入り込んでしまうことになる。
　また、一般的に端面電極は生産性の高いスパッタ工法を用いて形成されるが、かかるスパッタ時にスパッタ粒子が保護電極を超えて保護層の上面まで到達した場合には、その部位まで外部メッキ層が析出してしまうことになる。その際、外部メッキ層は絶縁性の保護層との密着性が低いため、外部メッキ層の内側に保護電極が形成されていても、外部メッキ層の先端部を起点に発生した応力によって、保護電極上の外部メッキ層が保護層から剥離し易くなってしまう。
　本発明は、上記した従来技術の実情に鑑みてなされたものであり、その目的は、耐食性に優れたチップ抵抗器を提供することにある。
　上記の目的を達成するために、本発明のチップ抵抗器は、直方体形状の絶縁基板と、前記絶縁基板の表面両端部に設けられた一対の表電極と、前記絶縁基板の裏面両端部に設けられた一対の裏電極と、一対の前記表電極に両端部を重ねるように設けられた抵抗体と、前記表電極と前記抵抗体の接続部分を含めて該抵抗体の全体を覆うように設けられたガラス材料からなる第１絶縁層と、前記第１絶縁層上に積層された樹脂材料からなる第２絶縁層と、前記表電極上に積層され、該表電極よりも耐硫化性の高い材料からなる一対の補助電極層と、少なくとも前記絶縁基板の両端面に延在して前記補助電極層と前記裏電極を導通する一対の端面電極と、前記補助電極層と前記端面電極および前記裏電極を覆う外部メッキ層と、を備え、前記第１絶縁層は、前記第２絶縁層に覆われずに前記表電極の上面の一部に重なる突出部を有しており、前記補助電極層が、少なくとも前記表電極と前記突出部を覆うように形成されていると共に、前記補助電極層の表面における最大高さ位置が前記第２絶縁層の表面における最大高さ位置以上に設定されている、ことを特徴としている。
　このように構成されたチップ抵抗器では、表電極の上面から第２絶縁層の上面に至る段差が、表電極の上面から第１絶縁層の突出部の上面に至る段差と、第１絶縁層の突出部の上面から第２絶縁層の上面に至る段差とに分けられ、それぞれの段差の高さが小さくなるため、これら段差を含む部分に補助電極層を安定した形状に形成することができる。また、補助電極の表面における最大高さ位置を第２絶縁層の表面における最大位置以上とすることにより、第２絶縁層に重なる補助電極層の端部で形状が安定するため、補助電極層の端部への応力集中が軽減され、補助電極層と第２絶縁層間の剥離や、外部メッキ層と補助電極層間の剥離を防止することができる。
　また、このチップ抵抗器は、第１絶縁層が第２絶縁層に覆われずに表電極の上面に重なる突出部を有しており、第２絶縁層が表電極に直接接していない構造となっているため、硫化ガスが補助電極層と第２絶縁層の界面から侵入した場合でも、硫化ガスは表電極に到達する前にガラス材料からなる第１絶縁層の突出部で受け止められ、表電極が硫化ガスによって腐食しまうことを防止できる。なお、硫化ガスは、高湿度雰囲気下において樹脂材料からなる第２絶縁層の内部に入り込み易くなるが、その場合でも、第２絶縁層の内部を通過した硫化ガスは、表電極に到達する前にガラス材料からなる第１絶縁層で受け止められるため、表電極が硫化ガスによって腐食しまうことを防止できる。
　上記の構成において、補助電極層は表電極よりも耐硫化性の高い材料で形成されていれば良いが、特に、補助電極層は導電性粒子を含有する樹脂材料からなることが好ましい。ここで、樹脂材料に含有される導電性粒子としては、銀（Ａｇ）やニッケル（Ｎｉ）等の金属粒子またはカーボン粒子が好ましく、これら金属粒子とカーボン粒子のいずれか一方を単独で用いても良く、金属粒子とカーボン粒子の両方を混合して用いても良い。
　この場合において、補助電極層の表面に粗面化処理が施されていると、補助電極層に対する外部メッキ層の密着強度を高めることができる。特に、補助電極層が金属粒子を含有しないカーボン系樹脂からなる場合、第１絶縁層と第２絶縁層に対する補助電極層の密着性を高めることができると共に、粗面化処理によって補助電極層に対する外部メッキ層の密着性を高めることができる。
　また、上記の構成において、第２絶縁層の両端部が表電極と第１絶縁層の両方に重なるように形成されていても良いが、第２絶縁層の両端部が表電極に重ならない位置に形成されていると、硫化ガスが樹脂材料からなる第２絶縁層の内部に入り込んだとしても、硫化ガスが表電極に到達するまでの移動経路が長くなるため、表電極の腐食をより確実に防止することができ、しかも、第１絶縁層と第２絶縁層間の段差が小さくなるため、補助電極層を形成する際の印刷性を高めることができる。
　また、上記の構成において、補助電極層は単層構造であっても良いが、補助電極層を上部補助電極層と下部補助電極層からなる２層構造とし、上部補助電極層を下部補助電極層よりも電気伝導率の高い導電材料で形成すると、表電極と第１絶縁層の突出部に対する下部補助電極層の密着強度を高めた上で、上部補助電極層に対する外部メッキ層の密着強度を高めることができる。その際、下部補助電極層がカーボン粒子を含有するカーボン系樹脂材料からなると共に、上部補助電極層が金属粒子を含有する金属系樹脂材料からなることが好ましい。
　この場合において、下部補助電極層の上面が第２絶縁層の上面よりも低い位置に設定されていると、下部補助電極層から第２絶縁層の上面にかけて形成される上部補助電極層の端部形状が安定するため、第２絶縁層と補助電極層間や補助電極層と外部メッキ層間において、端部への応力集中が軽減されて各層間での剥離を防止することができる。
　本発明によれば、外部メッキ層の剥がれを防止して耐食性に優れたチップ抵抗器を提供することができる。
本発明の第１の実施形態に係るチップ抵抗器の断面図である。 該チップ抵抗器の製造工程を示す平面図である。 該チップ抵抗器の製造工程を示す断面図である。 本発明の第２の実施形態に係るチップ抵抗器の断面図である。 本発明の第３の実施形態に係るチップ抵抗器の断面図である。
　以下、発明の実施の形態について図面を参照しながら説明すると、図１は第１の実施形態に係るチップ抵抗器の断面図、図２は該チップ抵抗器の製造工程を示す平面図、図３は該チップ抵抗器の製造工程を示す断面図である。
　図１に示すように、第１の実施形態に係るチップ抵抗器１は、直方体形状の絶縁基板２と、絶縁基板２の上面における長手方向の両端部に設けられた一対の表電極３と、絶縁基板２の下面における長手方向の両端部に設けられた一対の裏電極４と、一対の表電極３に両端部を重ねるように設けられた長方形状の抵抗体５と、表電極３と抵抗体５の接続部分を含めて抵抗体５の全体を覆う第１絶縁層６と、第１絶縁層６上に積層された第２絶縁層７と、表電極３上に積層された一対の補助電極層８と、絶縁基板２の両端面に延在して対応する補助電極層８と裏電極４間を導通する一対の端面電極９と、補助電極層８と端面電極９および裏電極４を覆うように設けられた一対の外部メッキ層１０と、により主として構成されている。
　絶縁基板２はセラミックス等からなり、この絶縁基板２は、後述するシート状の大判基板を縦横に延びる一次分割溝と二次分割溝に沿って分割することにより多数個取りされたものである。
　表電極３は、Ｐｄ（パラジウム）を含有するＡｇ（銀）系ペーストをスクリーン印刷して乾燥・焼成させたものである。
　裏電極４は、銀（Ａｇ）やニッケル（Ｎｉ）等の金属粒子またはカーボン粒子を充填した樹脂ペーストをスクリーン印刷して加熱硬化（焼付け）させたものである。
　抵抗体５は、酸化ルテニウム等の抵抗ペーストをスクリーン印刷して乾燥・焼成させたものであり、この抵抗体５の長手方向の両端部は表電極３に重なっている。図示省略されているが、抵抗体５には抵抗値を調整するためのトリミング溝が形成されている。
　第１絶縁層６は、ガラスペーストをスクリーン印刷して乾燥・焼成させたものである。第１絶縁層６はトリミング溝を形成する前に抵抗体５を覆うように形成されており、第１絶縁層６における抵抗体５から露出する両端部は突出部６ａとなっている。突出部６ａは、表電極３における絶縁基板２の端面から離れた内方部分の上面に平坦状に重なっている。
　第２絶縁層７は、エポキシ樹脂ペーストをスクリーン印刷して加熱硬化させたものである。第２絶縁層７は、トリミング溝を形成した後の第１絶縁層６の突出部６ａを除いた部分を覆うように形成されている。
　補助電極層８は、表電極３よりも耐硫化性の高い材料、具体的には、銀（Ａｇ）やニッケル（Ｎｉ）またはカーボン等の導電性粒子を充填した樹脂ペーストをスクリーン印刷して加熱硬化させたものである。補助電極層８は、表電極３と第１絶縁層６の突出部６ａを覆って、第２絶縁層７の上面の途中に至る範囲に形成されており、補助電極層８の表面における最大高さ位置は第２絶縁層７の表面における最大高さ位置以上となっている。
　端面電極９は、ニッケル（Ｎｉ）／クロム（Ｃｒ）等をスバッタリングすることによって形成されたものであり、この端面電極９によって絶縁基板２の端面を介して上下に離間する補助電極層８と裏電極４とが導通されている。なお、補助電極層８の第２絶縁層７寄りの上面は端面電極９に覆われておらず、裏電極４の絶縁基板２の端面から離れた内側部分も端面電極９に覆われていない。
　外部メッキ層１０は、バリヤー層１１と外部接続層１２の２層構造からなり、そのうちバリヤー層１１は電解めっきによって形成されたＮｉメッキ層であり、外部接続層１２は電解めっきによって形成されたＳｎメッキ層である。この外部メッキ層１０は、端面電極９の表面全体と該端面電極９から露出する補助電極層８を覆うと共に、端面電極９から露出する裏電極４を覆っている。
　次に、上記の如く構成されたチップ抵抗器１の製造方法について、図２と図３を参照しながら説明する。
　まず、格子状に延びる一次分割溝と二次分割溝が形成された大判基板２Ａを準備する。これら一次分割溝と二次分割溝によって大判基板２Ａの表裏両面は多数のチップ形成領域に区画され、これらチップ形成領域がそれぞれ１個分の絶縁基板２となる。図２と図３には１つのチップ形成領域が代表的に示されているが、実際には、このようなチップ形成領域が格子状に多数配列されている。
　そして、図２（ａ）と図３（ａ）に示すように、大判基板２Ａの表面にＡｇ－Ｐｄペーストをスクリーン印刷した後、これを乾燥・焼成することにより、各チップ形成領域の長手方向両端部に所定間隔を存して対向する一対の表電極３を形成する。
　次に、図２（ｂ）と図３（ｂ）に示すように、大判基板２Ａの表面に酸化ルテニウム等を含有した抵抗ペーストをスクリーン印刷した後、これを乾燥・焼成することにより、両端部を表電極３に重ね合わせた長方形状の抵抗体５を形成する。
　次に、図２（ｃ）と図３（ｃ）に示すように、抵抗体５を覆う領域にガラスペーストをスクリーン印刷してこれを乾燥・焼成することにより、表電極３との接続端部を含めて抵抗体５の全体を被覆する第１絶縁層６を形成する。そして、この第１絶縁層６の上からレーザー光を照射することにより、抵抗体５に不図示のトリミング溝を形成して抵抗値を調整する。
　次に、図２（ｄ）と図３（ｄ）に示すように、第１絶縁層６の上からエポキシ樹脂ペーストをスクリーン印刷して加熱硬化（焼付け）することにより、第１絶縁層６を覆う第２絶縁層７を形成する。その際、第１絶縁層６の両端部に形成された突出部６ａは、第２絶縁層７から露出して表電極３の上面に平坦状に重なっている。また、これと同時あるいは前後して、大判基板２Ａの裏面にカーボン系の導電フィラーを充填した樹脂ペーストをスクリーン印刷して加熱硬化することにより、各チップ形成領域の長手方向両端部に所定間隔を存して対向する一対の裏電極４を形成する。
　次に、図２（ｅ）と図３（ｅ）に示すように、カーボン系の導電フィラーを充填した樹脂ペーストをスクリーン印刷して加熱硬化することにより、表電極３と第１絶縁層６の突出部６ａを覆う一対の補助電極層８を形成し、その後、補助電極層８の表面を有機溶剤やブラスト等を用いて粗面化処理する。これら補助電極層８は、第２絶縁層７の両端部を越えて上面の途中に至る範囲に形成されるため、補助電極層８の表面における最大高さ位置は第２絶縁層７の表面における最大高さ位置以上となっている。
　これまでの工程は大判基板２Ａに対する一括処理であるが、次なる工程では、大判基板２Ａを一次分割溝に沿って短冊状に一次分割することにより、チップ形成領域の長手方向を幅寸法とする短冊状基板２Ｂを得る。
　次に、この短冊状基板２Ｂの分割面に向けてＮｉ／Ｃｒをスパッタリングすることにより、図２（ｆ）と図３（ｆ）に示すように、補助電極層８と裏電極４を導通する一対の端面電極９を形成する。その際、端面電極９は補助電極層８と裏電極４の外側端寄りの表面を覆うように断面コ字状に形成されるが、補助電極層８の第２絶縁層７寄りの上面は端面電極９に覆われず、裏電極４の内側端寄りの表面も端面電極９に覆われない。
　次に、短冊状基板２Ｂを二次分割溝に沿って複数のチップ状基板２Ｃに２次分割した後、これらチップ状基板２Ｃに対して電解Ｎｉめっきを施すことにより、図２（ｇ）と図３（ｇ）に示すように、端面電極９を被覆するバリヤー層１１を形成する。
　しかる後、チップ状基板２Ｃに対して電解Ｓｎめっきを施すことにより、図２（ｈ）と図３（ｈ）に示すように、バリヤー層１１を被覆する外部接続層１２を形成する。これにより、Ｎｉメッキ層とＳｎメッキ層の２層構造からなる外部メッキ層１０が形成され、図１に示すチップ抵抗器１が完成する。
　以上説明したように、第１の実施形態に係るチップ抵抗器１では、表電極３の上面から第２絶縁層７の上面に至る段差が、表電極３の上面から第１絶縁層６の突出部６ａの上面に至る段差（つまり突出部６ａの厚み）と、第１絶縁層６の突出部６ａの上面から第２絶縁層７の上面に至る段差（つまり第２絶縁層７の厚み）とに分けられ、それぞれの段差の高さが小さくなるため、これら段差を含む部分に補助電極層８を安定した形状に形成することができる。また、補助電極８の表面における最大高さ位置を第２絶縁層７の表面における最大位置以上とすることで補助電極層８の印刷成形性が良好となり、第２絶縁層７に重なる補助電極層８の端部で形状が安定するため、補助電極層８の端部への応力集中が軽減され、補助電極層８と第２絶縁層７間の剥離や、外部メッキ層１０と補助電極層８間の剥離を防止することができる。
　また、第１の実施形態に係るチップ抵抗器１は、第１絶縁層６が第２絶縁層７に覆われずに表電極３の上面に重なる突出部６ａを有しており、第２絶縁層７が表電極３に直接接していない構造になっているため、硫化ガスが補助電極層８と第２絶縁層７の界面から侵入した場合でも、硫化ガスは表電極３に到達する前にガラス材料からなる第１絶縁層６の突出部６ａで受け止められ、表電極３が硫化ガスによって腐食しまうことを防止できる。なお、硫化ガスは、高湿度雰囲気下において樹脂材料からなる第２絶縁層７の内部に入り込み易くなるが、その場合でも、第２絶縁層７の内部を通過した硫化ガスは、表電極３に到達する前にガラス材料からなる第１絶縁層６で受け止められるため、表電極３が硫化ガスによって腐食しまうことを防止できる。
　また、第１の実施形態に係るチップ抵抗器１は、補助電極層８が金属粒子を含有しないカーボン系樹脂材料で形成されていると共に、バリヤー層１１で覆われる補助電極層８の表面に粗面化処理が施されているため、表電極３と第１絶縁層６の突出部６ａに対する補助電極層８の密着性を高めた上で、補助電極層８に対するバリヤー層１１（外部メッキ層１０）の密着性を高めることができる。なお、補助電極層８は、表電極３よりも耐硫化性の高い材料で形成されていれば、銀（Ａｇ）やニッケル（Ｎｉ）等の金属粒子を単独で含有する樹脂や、金属粒子とカーボン粒子の両方を含有する樹脂のように、カーボン粒子を単独で含有する樹脂以外の材料で形成しても良い。
　さらに、第１の実施形態に係るチップ抵抗器１では、裏電極４が耐硫化性の高い材料（例えばカーボン粒子を充填した樹脂材料）で形成されているため、裏電極４の硫化も防止して耐硫化性に優れたチップ抵抗器１となっている。
　図４は第２の実施形態に係るチップ抵抗器２０の断面図であり、図１に対応する部分には同一符号を付してある。
　図４に示すように、第２の実施形態に係るチップ抵抗器２０は、第２絶縁層７の両端部が表電極３に重ならない位置に形成されており、それ以外の構成は第１の実施形態に係るチップ抵抗器１と基本的に同じである。
　このように構成された第２の実施形態に係るチップ抵抗器２０では、第２絶縁層７の両端部が表電極３に重ならない位置に形成されているため、硫化ガスが樹脂材料からなる第２絶縁層７の内部に入り込んだとしても、硫化ガスが表電極３に到達するまでの移動経路が長くなり、表電極３の腐食をより確実に防止することができる。しかも、第１絶縁層６の突出部６ａの上面から第２絶縁層７の上面に至る段差が、第１絶縁層６における抵抗体５の両端部に重なる部分（図中の符号６ｂを付した部分）によって階段状となるため、第１絶縁層６と第２絶縁層７間の段差が小さくなり、補助電極層８を形成する際の印刷性を高めることができる。
　図５は第３の実施形態に係るチップ抵抗器３０の断面図であり、図１に対応する部分には同一符号を付してある。
　図５に示すように、第３の実施形態に係るチップ抵抗器３０は、補助電極層８が下部補助電極層３１と上部補助電極層３２の２層構造になっており、それ以外の構成は第１の実施形態に係るチップ抵抗器１と基本的に同じである。
　ここで、下部補助電極層３１の上面は第２絶縁層７の上面よりも低い位置に設定されており、上部補助電極層３２は下部補助電極層３１よりも電気伝導率の高い導電材料で形成されている。具体的には、下部補助電極層３１はカーボン粒子を含有するカーボン系樹脂材料で形成され、上部補助電極層３２はＡｇやＮｉ等の金属粒子を含有する金属系樹脂材料で形成されている。
　このように構成された第３の実施形態に係るチップ抵抗器３０では、補助電極層８が下部補助電極層３１と上部補助電極層３２の２層構造になっていると共に、上部補助電極層３２が下部補助電極層３１よりも電気伝導率の高い導電材料からなるため、表電極３と第１絶縁層６の突出部６ａに対する下部補助電極層３１の密着強度を高めた上で、上部補助電極層３２に対するバリヤー層１１（外部メッキ層１０）の密着強度を高めることができる。
　また、第３の実施形態に係るチップ抵抗器３０は、２層構造の補助電極層８のうち、下部補助電極層３１の上面が第２絶縁層７の上面よりも低い位置に設定されているため、下部補助電極層３１から第２絶縁層７の上面にかけて形成される上部補助電極層３２の端部形状が安定する。その結果、第２絶縁層７と補助電極層８間や補助電極層８と外部メッキ層１０間において、端部への応力集中が軽減されて各層間での剥離を防止することができる。
　１，２０，３０　チップ抵抗器
　２　絶縁基板
　２Ａ　大判基板
　２Ｂ　短冊状基板
　２Ｃ　チップ状基板
　３　表電極
　４　裏電極
　５　抵抗体
　６　第１絶縁層
　６ａ　突出部
　７　第２絶縁層
　８　補助電極層
　９　端面電極
　１０　外部メッキ層
　１１　バリヤー層
　１２　外部接続層
　３１　下部補助電極層
　３２　上部補助電極層

Claims (8)

  1. 　直方体形状の絶縁基板と、前記絶縁基板の表面両端部に設けられた一対の表電極と、前記絶縁基板の裏面両端部に設けられた一対の裏電極と、一対の前記表電極に両端部を重ねるように設けられた抵抗体と、前記表電極と前記抵抗体の接続部分を含めて該抵抗体の全体を覆うように設けられたガラス材料からなる第１絶縁層と、前記第１絶縁層上に積層された樹脂材料からなる第２絶縁層と、前記表電極上に積層され、該表電極よりも耐硫化性の高い材料からなる一対の補助電極層と、少なくとも前記絶縁基板の両端面に延在して前記補助電極層と前記裏電極を導通する一対の端面電極と、前記補助電極層と前記端面電極および前記裏電極を覆う外部メッキ層と、を備え、
    　前記第１絶縁層は、前記第２絶縁層に覆われずに前記表電極の上面の一部に重なる突出部を有しており、
    　前記補助電極層が、少なくとも前記表電極と前記突出部を覆うように形成されていると共に、前記補助電極層の表面における最大高さ位置が前記第２絶縁層の表面における最大高さ位置以上に設定されている、ことを特徴とするチップ抵抗器。
  2. 　前記補助電極層は、導電性粒子を含有する樹脂材料からなる、ことを特徴とする請求項１に記載のチップ抵抗器。
  3. 　前記導電性粒子は、金属粒子とカーボン粒子のいずれか一方または両方である、ことを特徴とする請求項２に記載のチップ抵抗器。
  4. 　前記補助電極層の表面に粗面化処理が施されている、ことを特徴とする請求項２または３に記載のチップ抵抗器。
  5. 　前記第２絶縁層は、両端部が前記表電極に重ならない位置に形成されている、ことを特徴とする請求項１に記載のチップ抵抗器
  6. 　前記補助電極層は上部補助電極層と下部補助電極層からなり、前記上部補助電極層は前記下部補助電極層よりも電気伝導率の高い導電材料からなる、ことを特徴とする請求項１に記載のチップ抵抗器。
  7. 　前記下部補助電極層がカーボン粒子を含有するカーボン系樹脂材料からなると共に、前記上部補助電極層が金属粒子を含有する金属系樹脂材料からなる、ことを特徴とする請求項６に記載のチップ抵抗器。
  8. 　前記下部補助電極層の上面が前記第２絶縁層の上面よりも低い位置に設定されている、ことを特徴とする請求項６または７に記載のチップ抵抗器。
PCT/JP2021/044274 2021-02-24 2021-12-02 チップ抵抗器 WO2022180979A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021-027335 2021-02-24
JP2021027335A JP2022128881A (ja) 2021-02-24 2021-02-24 チップ抵抗器

Publications (1)

Publication Number Publication Date
WO2022180979A1 true WO2022180979A1 (ja) 2022-09-01

Family

ID=83047985

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/044274 WO2022180979A1 (ja) 2021-02-24 2021-12-02 チップ抵抗器

Country Status (2)

Country Link
JP (1) JP2022128881A (ja)
WO (1) WO2022180979A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003282305A (ja) * 2002-03-25 2003-10-03 Koa Corp チップ抵抗器およびその製造方法
JP2009043883A (ja) * 2007-08-08 2009-02-26 Panasonic Corp チップ抵抗器およびジャンパーチップ部品
JP2016092127A (ja) * 2014-10-31 2016-05-23 Koa株式会社 チップ抵抗器
WO2020189217A1 (ja) * 2019-03-18 2020-09-24 ローム株式会社 チップ抵抗器
JP2020170843A (ja) * 2019-04-01 2020-10-15 パナソニックＩｐマネジメント株式会社 チップ抵抗器、及びチップ抵抗器の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003282305A (ja) * 2002-03-25 2003-10-03 Koa Corp チップ抵抗器およびその製造方法
JP2009043883A (ja) * 2007-08-08 2009-02-26 Panasonic Corp チップ抵抗器およびジャンパーチップ部品
JP2016092127A (ja) * 2014-10-31 2016-05-23 Koa株式会社 チップ抵抗器
WO2020189217A1 (ja) * 2019-03-18 2020-09-24 ローム株式会社 チップ抵抗器
JP2020170843A (ja) * 2019-04-01 2020-10-15 パナソニックＩｐマネジメント株式会社 チップ抵抗器、及びチップ抵抗器の製造方法

Also Published As

Publication number Publication date
JP2022128881A (ja) 2022-09-05

Similar Documents

Publication Publication Date Title
US10811174B2 (en) Chip resistor and method for manufacturing same
WO2016067726A1 (ja) チップ抵抗器
WO2007034759A1 (ja) チップ抵抗器
US10192659B2 (en) Chip resistor
WO2019087725A1 (ja) チップ抵抗器
JP5115968B2 (ja) チップ抵抗器の製造方法およびチップ抵抗器
JP6181500B2 (ja) チップ抵抗器およびその製造方法
JP2013074044A (ja) チップ抵抗器
WO2014109224A1 (ja) チップ抵抗器
JP2004253467A (ja) チップ抵抗器
US20230274861A1 (en) Chip resistor
WO2022180979A1 (ja) チップ抵抗器
JP7256085B2 (ja) 硫化検出センサおよび硫化検出センサの製造方法
JP2021182587A (ja) チップ抵抗器およびチップ抵抗器の製造方法
WO2023218710A1 (ja) チップ抵抗器
US11967443B2 (en) Chip resistor and method of manufacturing chip resistor
US20230335317A1 (en) Chip resistor and method of producing thereof
US20240096926A1 (en) Mounting structure for chip component
JP7197425B2 (ja) 硫化検出抵抗器
US20240049399A1 (en) Chip component
JP3867587B2 (ja) チップ抵抗器
JP2023056844A (ja) チップ抵抗器およびチップ抵抗器の製造方法
JP2022159807A (ja) チップ抵抗器
JP2019062226A (ja) チップ抵抗器
JP2017079252A (ja) チップ抵抗器

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21928072

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21928072

Country of ref document: EP

Kind code of ref document: A1