JP5522533B2 - 表面実装型電子部品およびその製造方法 - Google Patents
表面実装型電子部品およびその製造方法 Download PDFInfo
- Publication number
- JP5522533B2 JP5522533B2 JP2010122126A JP2010122126A JP5522533B2 JP 5522533 B2 JP5522533 B2 JP 5522533B2 JP 2010122126 A JP2010122126 A JP 2010122126A JP 2010122126 A JP2010122126 A JP 2010122126A JP 5522533 B2 JP5522533 B2 JP 5522533B2
- Authority
- JP
- Japan
- Prior art keywords
- pair
- electronic component
- element body
- resin film
- conductive resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Thermistors And Varistors (AREA)
Description
上記従来の技術では、セラミックス素体の側面にガラスコートを高温で焼成する際に、セラミックス素体とガラス成分とが反応し抵抗値特性が変動して、該特性の分布が拡大してしまう場合があり、高精度化が難しいという不都合があった。また、従来の製法では、チップ状に素体を切り出した後に端子電極を塗布、焼成して形成するため、電極の塗布量や焼成条件の変動により抵抗値が変動し、特性ばらつきの要因になっていた。
さらに、セラミックス素体に対する応力を考慮し、基本設計としてセラミックスの熱膨張係数よりも2〜3ppm/℃程度低い熱膨張係数のガラス材料を選定する必要があるが、種々のセラミックス材料に対応する市販のガラスでは対応が困難であった。また、熱膨張係数差が適正でないとガラス焼成後に残留応力が生じて素体強度が低下し、温度サイクル、耐基板曲げ性等の機械的性能の低下や製造工程(特に、切断加工工程)で不良が生じるおそれがあり、歩留まりが低下してしまう不都合があった。これらの課題は、素体サイズが小型化されるほど顕著になる傾向がある。
すなわち、この表面実装型電子部品では、導電性樹脂電極層が、素体の外周面まで回り込んで絶縁性樹脂膜の端部上まで形成されているので、絶縁性樹脂膜との密着性の良い同系の材料である導電性樹脂電極層によって絶縁性樹脂膜の端部が押さえられ、剥がれを防止することができる。また、通常の金属電極に比べて弾性力がある導電性樹脂電極層により、回路基板に表面実装した際に回路基板側からの応力を緩和することができる。
すなわち、この表面実装型電子部品では、絶縁性樹脂膜が、素体の両端面外縁の角部を覆って形成されているので、素体の角部が絶縁性樹脂膜で保護されると共に導電性樹脂電極層との密着領域を増やして絶縁性樹脂膜の高い接着性を得ることができる。
すなわち、この表面実装型電子部品の製造方法では、下地電極層上にディッピング法により導電性樹脂を塗布し、乾燥させて硬化させ一対の導電性樹脂電極層を形成するので、従来のような電極ペーストを焼成する高温処理工程が不要であり、特性の変動を抑制することができる。
すなわち、本発明に係る表面実装型電子部品およびその製造方法によれば、素体の外周面に電着法によって絶縁性樹脂膜が形成されるので、残留応力を抑制することができると共に、焼成のような高温処理が不要になり、抵抗値特性の高精度化を図ることができ、さらに、機械的な部品強度および信頼性を向上させることができる。
したがって、本発明は、半導体セラミックスを用いたチップサーミスタ(NTCサーミスタ、PTCサーミスタ等)やバリスタ等に好適である。
この表面実装型電子部品1は、図1に示すように、導電性を有するセラミックス材料で直方体形状に形成された素体2と、該素体2の両端面に形成された一対の端子電極3と、素体2の外周面を覆って電着法によって形成された絶縁性樹脂膜4と、を備えている。
一対の上記端子電極3は、素体2の両端面に直接形成された一対の下地電極層5と、一対の下地電極層5上に導電性樹脂で形成された一対の導電性樹脂電極層6と、一対の導電性樹脂電極層6上に形成された一対のめっき電極層7と、で構成されている。
上記導電性樹脂電極層6は、Agを含有したフェノールエポキシ樹脂等の導電性樹脂で形成されている。
上記めっき電極層7は、表面実装時のハンダ付けに適したNiめっきとSnめっきとで形成された金属めっき膜である。
上記絶縁性樹脂膜4は、電着法によりポリイミド樹脂で形成された保護膜である。保護膜の膜厚は5ミクロンから40ミクロン程度が好適であり、信頼性および作業性の点から望ましくは20ミクロン程度が最適である。
そして、図3の(a)(b)に示すように、下地電極層5が形成されたセラミックス基板8をチップ状の電極付き素体12にダイシング(切断加工)する。このように切断された電極付き素体12は、両端面に下地電極層5が形成されている。なお、この際の切断寸法により抵抗値調整を行う。
図4は、この電着層付着工程の概要説明のための図であり、電着槽10内にはマイナス電極11が差し込まれ、電極付き素体12を挟持している電極部材9はプラス極となるように、電源に接続される。電着液Lについて説明すれば、環境の点で水溶性の電着塗料が好ましい。また、電着塗料に含有する樹脂成分(被電着物表面(電極付き素体12の外周面)に形成される絶縁性樹脂膜4の主成分)は、アクリル樹脂、エポキシ樹脂、エポキシ−アクリル樹脂、ポリウレタン樹脂、ポリエステル樹脂,ポリイミド樹脂、ポリエステルイミド樹脂の中から適宜選択すれば良く、中でも、耐熱性の点で、ポリイミド樹脂が好ましく、詳しくは、ポリイミドの主鎖中にシロキサン結合を含有しているポリイミド樹脂が最適である。図4において、模式的に小黒丸にて示したのは、上述のエポキシ系等の樹脂微粒子Pであって、泳動中の樹脂微粒子Pは、マイナス帯電しており、プラス極としての素子外周面に効率良く次々と付着して、電着層を形成する。その後、乾燥工程(90℃、30分)、熱処理工程(200℃、30分)を行い、図5のように電極付き素体12の外周面に均一な厚さの絶縁性樹脂膜4が得られる。
さらに、一対の導電性樹脂電極層6上にNiめっきおよびSnめっきを施して一対のめっき電極層7を形成することで、本実施形態の表面実装型電子部品1が作製される。
また、導電性樹脂電極層6が、素体2の外周面まで回り込んで絶縁性樹脂膜4の端部上まで形成されているので、絶縁性樹脂膜4との密着性の良い同系の材料である導電性樹脂電極層6によって絶縁性樹脂膜4の端部が押さえられ、剥がれを防止することができる。
また、下地電極層5上にディッピング法により導電性樹脂を塗布し、乾燥させて硬化させ一対の導電性樹脂電極層6を形成するので、従来のような電極ペーストを焼成する高温処理工程が不要であり、特性の変動を抑制することができる。
Claims (4)
- 表面実装されるチップ状の電子部品であって、
導電性を有するセラミックス材料で直方体形状に形成された素体と、
該素体の両端面に形成された一対の端子電極と、
前記素体の外周面を覆って電着法によって形成された絶縁性樹脂膜と、を備え、
前記一対の端子電極が、前記素体の両端面に直接形成された一対の下地電極層を有し、
前記絶縁性樹脂膜が、前記素体の両端面外縁の角部を覆って前記下地電極層の外縁部上まで回り込んで形成されていることを特徴とする表面実装型電子部品。 - 請求項1に記載の表面実装型電子部品において、
前記一対の端子電極が、一対の前記下地電極層上に導電性樹脂で形成された一対の導電性樹脂電極層と、
一対の前記導電性樹脂電極層上に形成された一対のめっき電極層と、で構成され、
前記導電性樹脂電極層が、前記素体の外周面まで回り込んで前記絶縁性樹脂膜の端部上まで形成されていることを特徴とする表面実装型電子部品。 - 請求項1又は2に記載の表面実装型電子部品を製造する方法であって、
前記素体となるウエハ状の基板の表裏面に下地電極層を形成する工程と、
前記下地電極層が形成された前記基板をチップ状の電極付き素体に切断加工する工程と、
前記電極付き素体の外周面に電着法によって前記絶縁性樹脂膜を形成する工程と、を有していることを特徴とする表面実装型電子部品の製造方法。 - 請求項3に記載の表面実装型電子部品の製造方法において、
前記絶縁性樹脂膜を形成する工程後に、一対の前記下地電極層層上にディッピング法により導電性樹脂を塗布し、乾燥させて硬化させ一対の導電性樹脂電極層を形成する工程と、
一対の前記導電性樹脂電極層上に一対のめっき電極層を形成する工程と、を有することを特徴とする表面実装型電子部品の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010122126A JP5522533B2 (ja) | 2010-05-27 | 2010-05-27 | 表面実装型電子部品およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010122126A JP5522533B2 (ja) | 2010-05-27 | 2010-05-27 | 表面実装型電子部品およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011249615A JP2011249615A (ja) | 2011-12-08 |
JP5522533B2 true JP5522533B2 (ja) | 2014-06-18 |
Family
ID=45414495
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010122126A Expired - Fee Related JP5522533B2 (ja) | 2010-05-27 | 2010-05-27 | 表面実装型電子部品およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5522533B2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6082255B2 (ja) * | 2013-01-18 | 2017-02-15 | 日本碍子株式会社 | セラミックス部品及びその製造方法 |
JP6015779B2 (ja) * | 2013-01-29 | 2016-10-26 | 株式会社村田製作所 | セラミック電子部品およびその製造方法 |
CN106463239B (zh) | 2014-07-25 | 2018-12-04 | 株式会社村田制作所 | 电子部件及其制造方法 |
JP6274044B2 (ja) * | 2014-07-28 | 2018-02-07 | 株式会社村田製作所 | セラミック電子部品 |
JP6060945B2 (ja) * | 2014-07-28 | 2017-01-18 | 株式会社村田製作所 | セラミック電子部品およびその製造方法 |
CN107077970A (zh) * | 2014-09-19 | 2017-08-18 | 株式会社村田制作所 | 芯片型陶瓷半导体电子部件 |
US10875095B2 (en) | 2015-03-19 | 2020-12-29 | Murata Manufacturing Co., Ltd. | Electronic component comprising magnetic metal powder |
JP7106817B2 (ja) * | 2017-05-19 | 2022-07-27 | Tdk株式会社 | 電子部品 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07118238B2 (ja) * | 1987-08-27 | 1995-12-18 | 株式会社シミズ | 電気絶縁性被膜の形成方法 |
JPH07161503A (ja) * | 1993-12-02 | 1995-06-23 | Komatsu Ltd | チップ型サーミスタ |
JPH09148105A (ja) * | 1995-11-29 | 1997-06-06 | Matsushita Electric Ind Co Ltd | 電子部品およびその製造方法 |
JP3226013B2 (ja) * | 1996-02-27 | 2001-11-05 | 三菱マテリアル株式会社 | サーミスタの製造方法 |
JPH10116707A (ja) * | 1996-10-14 | 1998-05-06 | Mitsubishi Materials Corp | チップ型サーミスタ及びその製造方法 |
-
2010
- 2010-05-27 JP JP2010122126A patent/JP5522533B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2011249615A (ja) | 2011-12-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5522533B2 (ja) | 表面実装型電子部品およびその製造方法 | |
TWI506653B (zh) | 晶片電阻器及其製造方法 | |
US8584348B2 (en) | Method of making a surface coated electronic ceramic component | |
JP2010114167A (ja) | 低抵抗チップ抵抗器及びその製造方法 | |
KR101499716B1 (ko) | 어레이 타입 칩 저항기 및 그 제조 방법 | |
JP3736602B2 (ja) | チップ型サーミスタ | |
JP2008084905A (ja) | チップ抵抗器 | |
KR101185892B1 (ko) | 세라믹 칩 바디의 제조방법 및 이를 적용한 세라믹 칩 부품 | |
JPH10116707A (ja) | チップ型サーミスタ及びその製造方法 | |
JPH09297069A (ja) | 温度検知用センサ | |
JP4952766B2 (ja) | 電子部品及び電子部品の製造方法 | |
JP2022012055A (ja) | 抵抗器 | |
JP2001110601A (ja) | 抵抗器およびその製造方法 | |
JPH10256001A (ja) | チップ電子部品 | |
JP3953325B2 (ja) | チップ抵抗器およびその製造方法 | |
JP3981273B2 (ja) | チップ抵抗器 | |
JP2806802B2 (ja) | チップ抵抗器 | |
JP2000021607A (ja) | チップサーミスタの製造方法 | |
JPH0831603A (ja) | 角形薄膜チップ抵抗器およびその製造方法 | |
JP3110677B2 (ja) | チップ抵抗器 | |
JP2005150516A (ja) | 抵抗器およびその製造方法 | |
JP2002299102A (ja) | チップ抵抗器 | |
JP3435419B2 (ja) | チップ抵抗器 | |
JPH02301115A (ja) | チップ形固体電解コンデンサ | |
JP5929998B2 (ja) | チップサーミスタ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130329 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140109 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140114 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140225 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140314 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140327 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5522533 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |