JPH09148105A - 電子部品およびその製造方法 - Google Patents
電子部品およびその製造方法Info
- Publication number
- JPH09148105A JPH09148105A JP7310491A JP31049195A JPH09148105A JP H09148105 A JPH09148105 A JP H09148105A JP 7310491 A JP7310491 A JP 7310491A JP 31049195 A JP31049195 A JP 31049195A JP H09148105 A JPH09148105 A JP H09148105A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- electrodes
- resin
- semiconductor element
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Thermistors And Varistors (AREA)
Abstract
(57)【要約】
【課題】 性能に優れかつ製造の容易なチップ形電子部
品を提供することを目的とする。 【解決手段】 表面を高抵抗化した素子1の端面に第一
電極2を設け、さらに素子1の表面全体を樹脂被膜3で
覆い、その後電解メッキでNi電極4、Sn電極5を設
けることにより、エッチング、メッキ流れのない優れた
チップ形電子部品を得ることができる。
品を提供することを目的とする。 【解決手段】 表面を高抵抗化した素子1の端面に第一
電極2を設け、さらに素子1の表面全体を樹脂被膜3で
覆い、その後電解メッキでNi電極4、Sn電極5を設
けることにより、エッチング、メッキ流れのない優れた
チップ形電子部品を得ることができる。
Description
【0001】
【発明の属する技術分野】本発明は例えばサーミスタ等
の電子部品およびその製造方法に関するものである。
の電子部品およびその製造方法に関するものである。
【0002】
【従来の技術】従来のチップ型半導体電子部品について
チップ型サーミスタを例に図面を用いて説明する。
チップ型サーミスタを例に図面を用いて説明する。
【0003】図2において、まず、サーミスタ素子11
の表面にガラスペーストを印刷して、焼成し、ガラスフ
リットからなる被膜15を形成し、次にサーミスタ素子
11の両端面に焼き付けタイプのAg電極12を形成し
た後、電解メッキによりNi電極13およびSn電極1
4を形成していた。
の表面にガラスペーストを印刷して、焼成し、ガラスフ
リットからなる被膜15を形成し、次にサーミスタ素子
11の両端面に焼き付けタイプのAg電極12を形成し
た後、電解メッキによりNi電極13およびSn電極1
4を形成していた。
【0004】この被膜15は電解メッキ時にサーミスタ
素子11がエッチングされたり、またその表面にNiお
よびSnが付着(メッキ流れ)を起こすのを防ぐために
設けたものである。
素子11がエッチングされたり、またその表面にNiお
よびSnが付着(メッキ流れ)を起こすのを防ぐために
設けたものである。
【0005】
【発明が解決しようとする課題】しかしながら上記構成
では、被膜15を形成する際、サーミスタ素子11の両
端面にもガラスが付着するため、除去する工程を設けな
ければならなかった。
では、被膜15を形成する際、サーミスタ素子11の両
端面にもガラスが付着するため、除去する工程を設けな
ければならなかった。
【0006】そこで本発明は、除去する工程を不要と
し、安定した性能を有するチップ型半導体電子部品を提
供することを目的とするものである。
し、安定した性能を有するチップ型半導体電子部品を提
供することを目的とするものである。
【0007】
【課題を解決するための手段】この目的を達成するため
に本発明は、表面に少なくとも一対の第一電極を有する
とともに前記第一電極の非形成部分は高抵抗化された半
導体素子を樹脂溶液中に浸漬して減圧状態にし、次に前
記半導体素子を取出して前記樹脂を硬化させた後、前記
第一電極上に電解メッキにより第二電極を形成するもの
である。
に本発明は、表面に少なくとも一対の第一電極を有する
とともに前記第一電極の非形成部分は高抵抗化された半
導体素子を樹脂溶液中に浸漬して減圧状態にし、次に前
記半導体素子を取出して前記樹脂を硬化させた後、前記
第一電極上に電解メッキにより第二電極を形成するもの
である。
【0008】この方法によると、樹脂を除去する必要が
なくなるとともに、第一電極内部に含浸させた樹脂が、
第一電極内部にメッキ液が浸入するのを防ぐことができ
るため、メッキ液による半導体素子の浸食を防ぐことが
できるため、安定した性能を有するチップ型半導体電子
部品を提供することができる。
なくなるとともに、第一電極内部に含浸させた樹脂が、
第一電極内部にメッキ液が浸入するのを防ぐことができ
るため、メッキ液による半導体素子の浸食を防ぐことが
できるため、安定した性能を有するチップ型半導体電子
部品を提供することができる。
【0009】
【発明の実施の形態】本発明の請求項1に記載の発明は
半導体素子と、この半導体素子の表面に設けた少なくと
も一対の第一電極と、この第一電極表面の少なくとも一
部に設けた樹脂被膜と、前記第一電極上に設けた第二電
極とを備え、前記半導体素子表面の前記電極の非形成部
分は高抵抗である電子部品であり、この構成によると第
二電極を電解メッキにより形成する場合、メッキ液が第
一電極内部に浸入するのを防ぐことができる。
半導体素子と、この半導体素子の表面に設けた少なくと
も一対の第一電極と、この第一電極表面の少なくとも一
部に設けた樹脂被膜と、前記第一電極上に設けた第二電
極とを備え、前記半導体素子表面の前記電極の非形成部
分は高抵抗である電子部品であり、この構成によると第
二電極を電解メッキにより形成する場合、メッキ液が第
一電極内部に浸入するのを防ぐことができる。
【0010】本発明の請求項2に記載の発明は、表面に
少なくとも一対の第一電極を有するとともに前記第一電
極の非形成部分は高抵抗化された半導体素子を樹脂溶液
中に浸漬して減圧状態にし、次に前記半導体素子を取出
して前記樹脂を硬化させた後、前記第一電極上に電解メ
ッキにより第二電極を形成するものであり、この方法に
よると安定した性能を有するチップ型半導体電子部品を
提供することができる。
少なくとも一対の第一電極を有するとともに前記第一電
極の非形成部分は高抵抗化された半導体素子を樹脂溶液
中に浸漬して減圧状態にし、次に前記半導体素子を取出
して前記樹脂を硬化させた後、前記第一電極上に電解メ
ッキにより第二電極を形成するものであり、この方法に
よると安定した性能を有するチップ型半導体電子部品を
提供することができる。
【0011】請求項3に記載の発明は、半導体素子表面
の高抵抗化は、この半導体素子を焼結する際金属化合物
中に埋め込んで焼成することにより行うものであり、こ
れによると半導体素子の焼結と高抵抗化を同時に行うこ
とができる。
の高抵抗化は、この半導体素子を焼結する際金属化合物
中に埋め込んで焼成することにより行うものであり、こ
れによると半導体素子の焼結と高抵抗化を同時に行うこ
とができる。
【0012】以下、図1を参照しながら実施の形態につ
いて説明する。図1は本実施の形態におけるチップ形電
子部品の一例であるチップ形サーミスタの断面図であ
る。同図において1はその表面が高抵抗化された45Ω
のMn、Co、Niからなるチップ形サーミスタ素子、
2はチップ形サーミスタ素子1の両端面に設けたAgか
らなる第一電極、3は樹脂被膜、6はNi電極4とSn
電極5とからなる第二電極である。
いて説明する。図1は本実施の形態におけるチップ形電
子部品の一例であるチップ形サーミスタの断面図であ
る。同図において1はその表面が高抵抗化された45Ω
のMn、Co、Niからなるチップ形サーミスタ素子、
2はチップ形サーミスタ素子1の両端面に設けたAgか
らなる第一電極、3は樹脂被膜、6はNi電極4とSn
電極5とからなる第二電極である。
【0013】その製造方法は、公知の方法で形成したグ
リーンチップをSiO2、Al2O3、NiO、Al(N
O3)3等の焼成することによりグリーンチップと反応し
高抵抗化する金属化合物粉末中にそれぞれ埋め込んで1
250℃で焼成し、表面の高抵抗化と素子の焼結を同時
に行いチップ形サーミスタ素子1とした。次にこのチッ
プ形サーミスタ素子1の両端面にAgペーストを印刷、
乾燥し720℃で焼成し第一電極2とした。次にこれを
エポキシ樹脂、フェノール樹脂、シリコン樹脂、セルロ
ース樹脂、ポリエステル樹脂等の溶液中にそれぞれ入れ
て、常温で0.001mmHgの減圧で処理した後、約
120〜180℃で乾燥、硬化して厚み1μmの樹脂被
膜3を形成した。
リーンチップをSiO2、Al2O3、NiO、Al(N
O3)3等の焼成することによりグリーンチップと反応し
高抵抗化する金属化合物粉末中にそれぞれ埋め込んで1
250℃で焼成し、表面の高抵抗化と素子の焼結を同時
に行いチップ形サーミスタ素子1とした。次にこのチッ
プ形サーミスタ素子1の両端面にAgペーストを印刷、
乾燥し720℃で焼成し第一電極2とした。次にこれを
エポキシ樹脂、フェノール樹脂、シリコン樹脂、セルロ
ース樹脂、ポリエステル樹脂等の溶液中にそれぞれ入れ
て、常温で0.001mmHgの減圧で処理した後、約
120〜180℃で乾燥、硬化して厚み1μmの樹脂被
膜3を形成した。
【0014】次にこの第一電極2に公知の電解メッキ方
法で厚さ2.5μmのNi電極4と厚さ1.5μmのS
n電極5を設け第二電極6とした。この様にして形成し
たチップ形サーミスタは、図2に示したチップ形サーミ
スタと比較してチップ形サーミスタ素子1のエッチング
とメッキ流れが無く、第一電極内部へのNiおよびSn
の浸入も無くその性能は良好であった。
法で厚さ2.5μmのNi電極4と厚さ1.5μmのS
n電極5を設け第二電極6とした。この様にして形成し
たチップ形サーミスタは、図2に示したチップ形サーミ
スタと比較してチップ形サーミスタ素子1のエッチング
とメッキ流れが無く、第一電極内部へのNiおよびSn
の浸入も無くその性能は良好であった。
【0015】その理由は、樹脂被膜3により、電解メッ
キ時のチップ形サーミスタ素子1の浸食を遅らせること
が可能になるからである。
キ時のチップ形サーミスタ素子1の浸食を遅らせること
が可能になるからである。
【0016】また電解メッキ後は、チップ形サーミスタ
素子1の表面の樹脂被膜3は、メッキ液で浸食されるた
め樹脂被膜3の形成時より薄くなっているが、特性に影
響はない。
素子1の表面の樹脂被膜3は、メッキ液で浸食されるた
め樹脂被膜3の形成時より薄くなっているが、特性に影
響はない。
【0017】さらに、本実施の形態によるとチップ形サ
ーミスタ素子1表面の高抵抗化とチップ形サーミスタ素
子1の焼結が同時に出来、従来必要であったガラスフリ
ット被膜も不要に成るためその工法は簡単であった。
ーミスタ素子1表面の高抵抗化とチップ形サーミスタ素
子1の焼結が同時に出来、従来必要であったガラスフリ
ット被膜も不要に成るためその工法は簡単であった。
【0018】なお、本発明の実施の形態では、チップ形
サーミスタ素子1表面の高抵抗化にはSiO2、Al2O
3、NiO2、Al(NO3)3等の粉末を、樹脂被膜とし
てはエポキシ樹脂、フェノール樹脂、シリコン樹脂、セ
ルロース樹脂、ポリエステル樹脂等を用いたが、同様の
効果が得られるものであればこれらに限定されるもので
はない。
サーミスタ素子1表面の高抵抗化にはSiO2、Al2O
3、NiO2、Al(NO3)3等の粉末を、樹脂被膜とし
てはエポキシ樹脂、フェノール樹脂、シリコン樹脂、セ
ルロース樹脂、ポリエステル樹脂等を用いたが、同様の
効果が得られるものであればこれらに限定されるもので
はない。
【0019】さらに、樹脂被膜の厚みは、第一電極2の
緻密性とNi電極4およびSn電極5の形成条件から樹
脂濃度等を調整して形成すればよい。
緻密性とNi電極4およびSn電極5の形成条件から樹
脂濃度等を調整して形成すればよい。
【0020】また本実施の形態においてはチップ形サー
ミスタを例に説明したが、積層バリスタ等他の半導体素
子においても同様の効果が得られ、その形状は問わな
い。
ミスタを例に説明したが、積層バリスタ等他の半導体素
子においても同様の効果が得られ、その形状は問わな
い。
【0021】
【発明の効果】以上説明したように本発明によると、電
解メッキ時に半導体素子のエッチングとメッキ流れが無
く、第一電極内部へのメッキ液の浸入のない性能の優れ
たチップ形電子部品を容易に製造出来るものである。
解メッキ時に半導体素子のエッチングとメッキ流れが無
く、第一電極内部へのメッキ液の浸入のない性能の優れ
たチップ形電子部品を容易に製造出来るものである。
【図1】本発明の一実施の形態におけるチップ形サーミ
スタの断面図
スタの断面図
【図2】従来のチップ形サーミスタの断面図
1 チップ形サーミスタ素子 2 第一電極 3 樹脂被膜 4 Ni電極 5 Sn電極 6 第二電極
Claims (3)
- 【請求項1】 半導体素子と、この半導体素子の表面に
設けた少なくとも一対の第一電極と、この第一電極表面
の少なくとも一部に設けた樹脂被膜と、前記第一電極上
に設けた第二電極とを備え、前記半導体素子表面の前記
電極の非形成部分は高抵抗である電子部品。 - 【請求項2】 表面に少なくとも一対の第一電極を有す
るとともに前記第一電極の非形成部分は高抵抗化された
半導体素子を樹脂溶液中に浸漬して減圧状態にし、次に
前記半導体素子を取出して前記樹脂を硬化させた後、前
記第一電極上に電解メッキにより第二電極を形成する電
子部品の製造方法。 - 【請求項3】 半導体素子表面の高抵抗化は、この半導
体素子を焼結する際金属化合物中に埋め込んで焼成する
ことにより行う請求項2記載の電子部品の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7310491A JPH09148105A (ja) | 1995-11-29 | 1995-11-29 | 電子部品およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7310491A JPH09148105A (ja) | 1995-11-29 | 1995-11-29 | 電子部品およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH09148105A true JPH09148105A (ja) | 1997-06-06 |
Family
ID=18005875
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7310491A Pending JPH09148105A (ja) | 1995-11-29 | 1995-11-29 | 電子部品およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH09148105A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008235445A (ja) * | 2007-03-19 | 2008-10-02 | Koa Corp | 電子部品およびその製造法 |
JP2011249615A (ja) * | 2010-05-27 | 2011-12-08 | Mitsubishi Materials Corp | 表面実装型電子部品およびその製造方法 |
WO2014119564A1 (ja) * | 2013-01-29 | 2014-08-07 | 株式会社村田製作所 | セラミック電子部品およびその製造方法 |
WO2016013643A1 (ja) * | 2014-07-25 | 2016-01-28 | 株式会社村田製作所 | 電子部品及びその製造方法 |
-
1995
- 1995-11-29 JP JP7310491A patent/JPH09148105A/ja active Pending
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008235445A (ja) * | 2007-03-19 | 2008-10-02 | Koa Corp | 電子部品およびその製造法 |
JP2011249615A (ja) * | 2010-05-27 | 2011-12-08 | Mitsubishi Materials Corp | 表面実装型電子部品およびその製造方法 |
WO2014119564A1 (ja) * | 2013-01-29 | 2014-08-07 | 株式会社村田製作所 | セラミック電子部品およびその製造方法 |
JP6015779B2 (ja) * | 2013-01-29 | 2016-10-26 | 株式会社村田製作所 | セラミック電子部品およびその製造方法 |
US9997293B2 (en) | 2013-01-29 | 2018-06-12 | Murata Manufacturing Co., Ltd. | Ceramic electronic component and manufacturing method therefor |
WO2016013643A1 (ja) * | 2014-07-25 | 2016-01-28 | 株式会社村田製作所 | 電子部品及びその製造方法 |
WO2016013649A1 (ja) * | 2014-07-25 | 2016-01-28 | 株式会社村田製作所 | 電子部品及びその製造方法 |
JPWO2016013643A1 (ja) * | 2014-07-25 | 2017-04-27 | 株式会社村田製作所 | 電子部品及びその製造方法 |
US10475567B2 (en) | 2014-07-25 | 2019-11-12 | Murata Manufacturing Co., Ltd. | Electronic component and method for manufacturing the same |
US10553343B2 (en) | 2014-07-25 | 2020-02-04 | Murata Manufacturing Co., Ltd. | Electronic component and method for manufacturing the same |
US10650955B2 (en) | 2014-07-25 | 2020-05-12 | Murata Manufacturing Co., Ltd. | Method for manufacturing an electronic component |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6015779B2 (ja) | セラミック電子部品およびその製造方法 | |
JP6274044B2 (ja) | セラミック電子部品 | |
US6232867B1 (en) | Method of fabricating monolithic varistor | |
JP4933968B2 (ja) | セラミック電子部品 | |
US20060234022A1 (en) | Ceramic glaze coating structure of a chip element and method of forming the same | |
JP3497840B2 (ja) | ガラスコーティング膜を有するチップバリスタの製造方法 | |
US8004819B2 (en) | Capacitor array and method for manufacturing the same | |
JPH09148105A (ja) | 電子部品およびその製造方法 | |
JPH10116707A (ja) | チップ型サーミスタ及びその製造方法 | |
JPH10116706A (ja) | チップ型サーミスタ及びその製造方法 | |
JP2016063079A (ja) | 抵抗素子およびその製造方法 | |
US20040046636A1 (en) | Method of producing ceramic thermistor chips | |
JP4442135B2 (ja) | セラミック電子部品の製造方法 | |
JPH11288841A (ja) | セラミック電子部品の実装方法及びセラミック電子部品 | |
JPH06169173A (ja) | 窒化アルミニウム質基板の製造方法 | |
JPH03296205A (ja) | セラミックコンデンサ | |
JP3092451B2 (ja) | 角形薄膜チップ抵抗器およびその製造方法 | |
JPH0722268A (ja) | チップ型電子部品 | |
JP2000182873A (ja) | チップインダクタの製造方法およびチップインダクタ | |
JPH08236306A (ja) | チップ型サーミスタとその製造方法 | |
JPH06140278A (ja) | 積層セラミックコンデンサ | |
JPH09162452A (ja) | セラミック素子及びその製造方法 | |
JPH0529115A (ja) | チツプ型半導体部品の製造方法 | |
JP2001143905A (ja) | チップ型サーミスタの製造方法 | |
JPS60127720A (ja) | 固体電解コンデンサの製造方法 |