JPH0722268A - チップ型電子部品 - Google Patents

Abstract

(57)【要約】 【目的】 半田付け性に優れ、しかも該半田付け性の経
時による劣化が生じ難い、信頼性に優れたチップ型電子
部品を得る。 【構成】 外部電極として、素子本体外表面に形成され
た表面粗さ５．５μｍ以下に平滑化されている厚膜電極
層１１ａと、厚膜電極層１１ａ上にめっきにより形成さ
れた電極層１１ｂ，１１ｃとを有するチップ型電子部
品。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、チップ型電子部品に関
し、特に、外部電極構造が改良されたチップ型電子部品
に関する。

【０００２】

【従来の技術】従来のチップ型電子部品の一例として、
図１にチップ型積層コンデンサを示す。積層コンデンサ
１は、誘電体セラミックスよりなる焼結体２を有する。
焼結体２内には、複数の内部電極３〜６がセラミック層
を介して重なり合うように配置されている。焼結体２の
一方端面２ａには外部電極７が、他方端面２ｂには外部
電極８が形成されている。外部電極７は内部電極３，５
に、外部電極８は内部電極４，６にそれぞれ電気的に接
続されている。

【０００３】外部電極７，８は、銀もしくは銀−パラジ
ウム合金からなる厚膜電極層７ａ，８ａと、厚膜電極７
ａ，８ａ上に形成されたニッケルよりなる電極層７ｂ，
８ｂと、最外層に形成されており、かつ錫もしくは錫−
鉛合金からなる電極層７ｃ，８ｃとを有する。

【０００４】上記厚膜電極層７ａ，８ａは、銀もしくは
銀−パラジウム合金等を含む導電ペーストを塗布し、焼
き付けることにより形成されている。銀もしくは銀合金
は、半田と接触すると半田くわれを引き起こす。従っ
て、Ｎｉよりなる電極層７ｂ，８ｂが厚膜電極層７ａ，
８ａを覆うように形成されている。また、Ｎｉよりなる
電極層７ｂ，８ｂは半田付け性が充分でないため、最外
側に錫もしくは錫−鉛合金よりなる電極層７ｃ，８ｃが
形成されている。

【０００５】

【発明が解決しようとする課題】外部電極７，８は、銀
もしくは銀合金の半田くわれ現象を防止し、かつ充分な
半田付け性をもたせるために、上記のような３層構造を
有するように構成されていた。

【０００６】しかしながら、上記のような外部電極７，
８を有する積層コンデンサ１を長時間放置した場合、場
合によっては半田付け性が劣化することがあった。半田
付け性の長期安定性の評価については、ＥＩＡ規格及び
ＣＥＣＣ規格においてスチームエージング試験により加
速評価することが提案されている。ところが、上記のよ
うな積層コンデンサでは、このような規格の基準値を満
足し得ないことがあった。

【０００７】さらに、近年、電子機器の高機能化に伴っ
て、半田付け部分の点数が増加してきており、半田付け
についての信頼性に対する要求がより強くなってきてい
る。本発明の目的は、外部電極の半田付け性の信頼性が
高められたチップ型電子部品を提供することにある。

【０００８】

【課題を解決するための手段】本願発明者は、従来のチ
ップ型電子部品における外部電極の半田付け性の信頼性
を高めるべく、鋭意検討した結果、外部電極の厚膜電極
層の表面を充分な平滑性を有するように制御すれば良い
ことを見出した。

【０００９】すなわち、図２に拡大断面図で示すよう
に、従来の外部電極８では、導電ペーストの焼付けによ
り形成される厚膜電極層８ａの表面にＪＩＳ Ｂ０６０
１に規定されている表面粗さ（Ｒｍａｘ）が１０〜２０
μｍ程度の凹凸が多数存在していることが確かめられ
た。そのため後工程において、ニッケルよりなる電極層
８ｂ及び錫もしくは錫合金よりなる電極層８ｃを積層形
成した際に、凹部Ａ内に充分に電極層８ｂ，８ｃが入り
込まず、凹部Ａにおいて不連続状態となることが分かっ
た。従って、このような電極層８ｂ，８ｃの不連続部分
において、半田の濡れ性が阻害され、充分な半田付け性
が得られず、かつ経時により電極層８ｂ，８ｃの酸化が
進行するのではないかと考えた。

【００１０】本願発明者は、上記の点に着目し、外部電
極の最内側に形成される厚膜電極層において上記凹凸を
低減すれば、半田付け性を高め得るのではないかと考
え、上記厚膜電極層の上記表面粗さを５．５μｍ以下に
平滑化したところ、充分な半田付け性の得られることが
確かめられた。

【００１１】すなわち、本発明は、素子本体と、素子本
体の外表面に形成された外部電極とを備え、この外部電
極が表面粗さ５．５μｍ以下に平滑化された厚膜電極層
と、前記厚膜電極層上にめっきにより形成された少なく
とも１の電極層とを有することを特徴とするチップ型電
子部品である。

【００１２】上記のように、厚膜電極層の表面粗さを
５．５μｍ以下としたのは、５．５μｍを超えると、厚
膜電極層表面の凹凸が大きくなりすぎ、上に形成される
電極層に不連続部分が生じ、半田付け性が低下するから
である。この表面粗さ５．５μｍの値は、本願発明者に
より、実験的に確かめられたものである。

【００１３】なお、本発明が適用されるチップ型電子部
品とは、図１に示した積層コンデンサに限らず、チップ
型インダクタ、チップ型抵抗素子、チップ型圧電素子等
の外部電極を有するチップ型電子部品一般を含む。

【００１４】また、厚膜電極層における「厚膜」なる表
現は、めっき、蒸着もしくはスパッタ等の薄膜形成法で
はなく、導電ペーストの塗布・焼付けにより形成された
ものであることを示す。

【００１５】

【作用】本発明では、外部電極の最内側が表面粗さ５．
５μｍ以下に平滑化された厚膜電極層により形成されて
おり、該厚膜電極層上にめっきにより少なくとも１の電
極層が形成されている。従って、厚膜電極層の表面が上
記のように平滑化されているため、上に形成されている
上記少なくとも１の電極層において不連続部分が生じ難
い。

【００１６】よって、厚膜電極層上に形成される少なく
とも１の電極層として半田付け性に優れた材料からなる
電極層を配置することにより、チップ型電子部品の半田
付け性を高めることができ、かつ不連続部分が生じ難い
ので、経時による外部電極の酸化等の進行も抑制され
る。

【００１７】

【実施例の説明】以下、具体的な実施例を説明すること
により、本発明を明らかにする。図３は、本発明の外部
電極の一の構造例を示す部分拡大断面図であり、従来例
について示した図２に相当する図である。

【００１８】図３を参照して、外部電極１１は、素子本
体（図示せず）の外表面に銀もしくは銀−パラジウム合
金を含む導電ペーストを塗布し、焼き付けることにより
形成された厚膜電極層１１ａを有する。厚膜電極層１１
ａ上には厚膜電極層１１ａの半田くわれを防止するため
に、Ｎｉよりなる電極層１１ｂがめっきされている。電
極層１１ｂの外側表面には、半田付け性を高めるため
に、錫もしくは錫−鉛合金よりなる電極層１１ｃがめっ
きされている。

【００１９】そして、上記厚膜電極層１１ａは、上記表
面粗さが５．５μｍ以下となるように平滑化されてい
る。従って、厚膜電極層１１ａ上にめっきされている電
極層１１ｂ，１１ｃは、図示のように不連続部分をほと
んど有しない。よって、半田付けに際し、半田が電極層
１１ｃの表面において充分に拡がり得るため、充分な半
田付け性を確保することができるとともに、電極の経時
による酸化も進行し難い。

【００２０】なお、図３に示した構造例では、厚膜電極
層１１ａ上に２層の電極層１１ｂ，１１ｃがめっきされ
ていたが、本発明においては、厚膜電極層の外表面に１
もしくは３以上の電極層が積層形成されていてもよい。
また、形成する各電極層の材質も、上記したものに限ら
ないことはいうまでもない。

【００２１】次に、具体的な実験例につき説明する。実験例１ 図１に示した積層コンデンサを以下の要領で作製した。

【００２２】先ず、誘電体セラミックスよりなる焼結体
内に複数の内部電極が配置されている、図１に示した焼
結体２を多数用意した。次に、上記焼結体２の両端面２
ａ，２ｂに、銀粉末を含有する導電ペーストを塗布し、
焼き付けることにより、厚膜電極層を形成した。次に、
表１に示す各表面粗さを有するように、厚膜電極層の形
成されたセラミック焼結体をジルコニアからなる玉石及
び水とともに回転ポット内に投入し、該回転ポットを回
転させることにより、厚膜電極層の外表面を平滑化し
た。なお、平滑化手段は、このような機械的手段をはじ
めいかなるものでもよく、導電ペースト自体の組成を変
えて行うことも可能である。

【００２３】次に、厚膜電極層の外表面を上記のように
して研磨した後、厚膜電極層の外側にＮｉよりなる厚み
２μｍの電極層をめっきし、さらにその外側に厚み２μ
ｍの錫よりなる電極層をめっきにより形成し、積層コン
デンサを得た。

【００２４】上記のようにして得られた積層コンデンサ
について、ＣＥＣＣ規格３２１０１−８０Ｘ頁ＩＩＩ−
１６に記載のスチームエージング条件に従って、１００
℃の水蒸気雰囲気中に４時間放置し、該スチームエージ
ング処理後の半田付け性を以下の半田付け性試験に従っ
て評価した。

【００２５】半田付け性試験…外部電極をＷＷロジン２
５重量％エタノール溶液からなるフラックスに浸漬した
後、２１５±５℃の半田Ｈ６０Ａに３秒間浸漬し、しか
る後引き上げ、半田を固化させ、外部電極への半田付着
面積を測定した。半田付着面積が９５％以上の場合、半
田付け性が合格であるとした。なお、半田付け性試験に
ついては２０個の積層コンデンサについて上記試験を行
い、その平均値により評価した。

【００２６】上記半田付け性試験の結果を下記の表１に
示す。

【００２７】

【表１】

【００２８】なお、表１における半田付け性合格率と
は、上記各表面粗さの積層コンデンサ２０個について行
った半田付け性試験における合格品の割合を示す。表１
から明らかなように、表面粗さを５．５μｍ以下とする
ことにより、半田付け性を大幅に改善し得ることがわか
る。これは、厚膜電極層の表面の平滑化により、上に形
成されているニッケルよりなる電極層及び錫よりなる電
極層が均一かつ連続的に形成されるため、半田の濡れ性
が改善され、かつスチームエージング処理におけるこれ
らの電極層の酸化が抑制されるためと考えられる。

【００２９】実験例２ 実験例１と同様にして、積層コンデンサ用のセラミック
焼結体を用意し、セラミック焼結体の外表面に銀−パラ
ジウム含有導電ペーストを塗布し、焼き付けることによ
り厚膜電極層を形成した。さらに、厚膜電極層が形成さ
れたセラミック焼結体を実験例１の場合と同様に回転ポ
ット内に投入し研磨することにより、下記の表２に示す
表面粗さの厚膜電極層を有する試料Ｎｏ．１〜５の各セ
ラミック焼結体を用意した。

【００３０】

【表２】

【００３１】なお、表２における試料Ｎｏ．５は、上記
研磨を行っていない試料であり、その場合の表面粗さは
上記のように９．５μｍであった。試料Ｎｏ．１〜５の
焼結体において、厚膜電極層の外側にＮｉ及びＳｎを、
それぞれ、１．５μｍ及び３．０μｍの厚みにめっき
し、積層コンデンサを得た。

【００３２】得られた積層コンデンサについて、半田付
け性の劣化を加速させるために、１５０℃の温度で４時
間放置し、しかる後図４に示す基板上にリフロー半田付
けにより実装した。図４において、基板２１は、斜線の
ハッチングをして示す部分に電極ランド２２，２３を有
し、電極ランド２２，２３上に積層コンデンサの両端面
に形成されている外部電極をリフロー半田により結合し
た。

【００３３】上記リフロー半田により試料Ｎｏ．１〜５
の積層コンデンサを半田付けしたところ、試料Ｎｏ．５
では外部電極に対する半田の濡れ性が悪く、滑らかに半
田が濡れ上がっていない、いわゆる「いも半田」の状態
となっていた。これに対して試料Ｎｏ．１〜４で得られ
た積層コンデンサでは、上記のような問題は認められな
かった。

【００３４】従って、厚膜電極層の表面粗さを５．５μ
ｍ以下とすることにより、厚膜電極層の表面を充分に平
滑化することができ、半田付け性が高められることがわ
かる。

【００３５】

【発明の効果】本発明では、外部電極の最内側の厚膜電
極層表面が表面粗さ５．５μｍ以下と平滑化されている
ため、上に形成される電極層に不連続部分が生じ難い。
従って、上に形成される電極層の酸化の進行が抑制され
るので、経時による半田付け性の劣化を抑制することが
できる。

【００３６】また、上に形成される電極層の材料として
半田付け性に優れたものを選択することにより、半田付
け性を高め得るだけでなく、該半田付け性に優れた電極
層の経時による半田付け性の劣化も効果的に防止するこ
とができる。

【００３７】よって、本発明によれば、経時による半田
付け性の劣化が生じ難い、信頼性に優れたチップ型電子
部品を提供することができる。

【図面の簡単な説明】

【図１】積層コンデンサを示す断面図。

【図２】従来の積層コンデンサにおける外部電極の構造
を説明するための部分拡大断面図。

【図３】本発明の一構造例における外部電極の詳細を説
明するための部分拡大断面図。

【図４】実験例２において用いた基板を示す平面図。

【符号の説明】

１１…外部電極 １１ａ…厚膜電極層 １１ｂ…電極層 １１ｃ…電極層

Claims (1)

【特許請求の範囲】
1. 【請求項１】 素子本体と、前記素子本体の外表面に形
   成された外部電極とを備え、 前記外部電極が表面粗さ５．５μｍ以下に平滑化された
   厚膜電極層と、前記厚膜電極層上にめっきされた少なく
   とも１の電極層を有することを特徴とするチップ型電子
   部品。