JPH0897075A - セラミック電子部品の製造方法 - Google Patents

Abstract

(57)【要約】 【目的】 導電ペースト表面へのメッキ層形成時のメッ
キ液の浸入による製品不良の発生を防止し得るセラミッ
ク電子部品の製造方法を提供する。 【構成】 内部電極３ａ〜３ｅが形成されたセラミック
焼結体２の端面に導電ペーストを塗布する。導電ペース
トはガラスを１０〜７０重量％含有する。導電ペースト
の全表面に銀箔の小片を付着させ、銀箔付着層６を形成
する。導電ペーストを焼成した後、銀箔付着層６表面に
金属メッキ層４ｂ，５ｂ，４ｃ，５ｃを順次形成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、例えば積層コンデンサ
などのようなセラミック電子部品の製造方法に関し、特
に、電極形成のためのメッキ工程におけるセラミック内
へのメッキ液の浸入を防止するために改善されたセラミ
ック電子部品の製造方法に関する。

【０００２】

【従来の技術】従来のセラミック電子部品の一例とし
て、積層コンデンサを図２（ｂ）に示す。図示のよう
に、従来の積層コンデンサ１１は、誘電体セラミックよ
りなるセラミック焼結体１２と、セラミック焼結体１２
の内部に形成された内部電極１３ａ〜１３ｅと、セラミ
ック焼結体１２の両端部に形成された外部電極１４，１
５から構成されている。外部電極１４，１５は、セラミ
ック焼結体１２の表面側から順に、導電ペーストの焼き
付け層からなる第１の電極層１４ａ，１５ａと、Ｎｉメ
ッキ層からなる第２の電極層１４ｂ，１５ｂと、Ｓｎメ
ッキ層からなる第３の電極層１４ｃ，１５ｃの３層構造
を有している。

【０００３】従来の積層コンデンサ１１、特に外部電極
１４，１５は以下のようにして製造される。すなわち、
図２（ａ）に示すように、セラミック焼結体１２の両端
面に導電ペースト１４ａ，１５ａを塗布する。この導電
ペーストは、主としてＡｇ，Ａｇ−Ｐｄ，Ｃｕなど種々
の金属粉末と、セラミック焼結体１２との接着性を高め
るためのガラスと、溶剤を混練したものが用いられる。
そして、導電ペーストを塗布した後、高温での加熱処理
が施され、導電ペーストがセラミック焼結体１２表面に
焼き付けられる。

【０００４】次に、図２（ｂ）に示すように、第１の電
極層１４ａ，１５ａの表面にメッキ処理を施し、Ｎｉメ
ッキ層の第２の電極層１４ｂ，１５ｂ及びＳｎメッキ層
の第３の電極層１４ｃ，１５ｃを順次形成する。

【０００５】以上の工程により、従来の積層コンデンサ
１１が製造される。

【０００６】

【発明が解決しようとする課題】しかしながら、上記の
製造方法においては、第２，第３の電極層のメッキ処理
工程において、メッキ液がセラミック焼結体１２中へ浸
入して製品不良を生じさせることが問題となっていた。
すなわち、第１の電極層１４ａ，１５ａを構成する導電
ペーストにはガラスが含まれている。ところが、第１の
電極層１４ｂ，１５ｂのメッキ工程において、導電ペー
ストの第１の電極層１４ａ，１５ａがメッキ液中に浸漬
されると、ペースト中のガラス成分がメッキ液中に溶解
し、ペースト内に空隙が生じる。そして、この空隙を通
してメッキ液がセラミック焼結体１２中に浸入する現象
が生じる。そして、セラミック焼結体１２中にメッキ液
が浸入してしまうと性能低下などの不良を生じてしま
う。

【０００７】このような問題を防止するために、導電ペ
ースト中に含まれるガラス成分の量を増大させることが
考えられた。しかしながら、ガラスの含有量を増大させ
ると、メッキ層の析出が十分に行えず、導電性が低下し
てしまうという別の問題が生じることとなった。

【０００８】また、さらに他の対策として、メッキ液に
溶解しにくいガラス材料を使用することも考えられた
が、このような材料は一般的にメッキ層の析出が悪くな
るという問題を有していた。

【０００９】本発明の目的は、外部電極の製造工程中に
セラミック焼結体内にメッキ液の浸入を防止し、信頼性
の高いセラミック電子部品を得るためのセラミック電子
部品の製造方法を提供することである。

【００１０】

【課題を解決するための手段】本発明によるセラミック
電子部品の製造方法は、以下の工程を備えるものであ
る。まず、内部電極が形成されたセラミック焼結体の端
面に導電ペーストを塗布する。次に、導電ペーストの表
面に金属箔の小片を付着させる。そして、加熱処理によ
って導電ペーストをセラミック焼結体の端面に焼き付け
る。その後、焼き付けられた導電ペーストの表面に付着
した金属箔の表面上に金属メッキ層を形成する。

【００１１】このような工程により、内部電極が形成さ
れたセラミック焼結体の両端部に外部電極が形成された
セラミック電子部品を製造することができる。なお、上
記の工程において金属箔の表面に形成される金属メッキ
層は１つの層に限定されるものではなく、複数の金属メ
ッキ層が形成される場合も含む趣旨である。

【００１２】また、本発明の限定された局面において、
導電ペーストにはガラス成分が１０重量％以上７０重量
％以下含まれることを特徴としている。

【００１３】

【作用】本発明の製造方法において、導電ペーストの表
面に付着される金属箔は、焼き付けされてガラスが含有
された導電ペーストの表面を被覆する。これにより、導
電ペースト部分が次の工程においてメッキ液中に浸漬さ
れた場合、メッキ液と導電ペーストとの直接接触を抑制
し、ペースト内部からのガラスの溶解を防止する。この
ような作用から、ペースト表面に付着するものは、導電
性を有し、ペースト表面を被覆できるもの、すなわち箔
状の金属片が有効である。

【００１４】また、導電ペースト内に含有されるガラス
成分を１０〜７０重量％に増加すれば、導電ペースト表
面への金属箔の付着が部分的に不十分な箇所があり、こ
の部分からガラス成分がメッキ液中に溶解したとして
も、なお残存するガラス成分によりセラミック焼結体内
へのメッキ液の浸入を食い止めることができる。このた
め、ペースト表面の金属箔とペースト内部のガラス含有
量の増加との相乗効果により、セラミック焼結体中への
メッキ液の浸入をより有効に防止することができる。

【００１５】

【実施例の説明】以下、図面を参照しつつ実施例を説明
することにより、本発明を明らかにする。

【００１６】図１（ａ）〜（ｃ）は、本発明の実施例に
よるチップ型積層コンデンサの製造工程を示す断面図で
ある。最終工程を示す図１（ｃ）を参照して、このチッ
プ型積層コンデンサ１は、セラミック焼結体２と、セラ
ミック焼結体の内部に形成された内部電極３ａ〜３ｅ
と、セラミック焼結体２の両端部に形成された外部電極
４，５とから構成されている。セラミック焼結体２は、
チタン酸バリウムなどの誘電体セラミックより形成され
ている。また、内部電極３ａ〜３ｅは、セラミック層を
介して重なり合うように配置されており、複数の内部電
極が交互にセラミック焼結体２の各々の端部に露出する
ように形成されている。

【００１７】また、外部電極４，５は、セラミック焼結
体２の表面側から順に、導電ペーストを焼成した第１の
電極層４ａ，５ａと、第１の電極層４ａ，５ａの半田食
われを防止するための第２の電極層４ｂ，５ｂと、半田
付け性を高めるための第３の電極層４ｃ，５ｃの多層構
造を有している。

【００１８】このような構造を有する積層コンデンサ１
の製造工程について以下に説明する。まず、図１（ａ）
に示すように、内部電極３ａ〜３ｅが形成されたセラミ
ック焼結体２を用意する。また、導電性を付与するため
の金属粉末、例えばＡｇ，Ｐｄ、Ａｇ−Ｐｄ，Ｃｕなど
の粉末とセラミック焼結体２への接着性を司どるガラス
と、溶剤等を混練し、導電ペーストを製造する。この
際、導電ペースト内にはガラスの含有量が重量％で１０
以上７０以下となるように製造する。そして、導電ペー
ストをセラミック焼結体２の両端部の所定の位置に塗布
する。そして、塗布した状態で、例えば温度６０℃で１
０分間程度乾燥処理を行う。これにより、導電ペースト
内に含まれる有機ビヒクルが粘着性を持つようになる。

【００１９】そして、導電ペーストに粘着性が出た状態
で、例えば扁平の銀箔の小片が入った容器の中にチップ
を入れて混ぜ合わせ、導電ペースト表面に銀箔をまぶせ
る。この際、導電ペースト表面に万遍なく銀箔が付着す
るように混ぜ合わせる。

【００２０】その後、銀箔が付着した状態で導電ペース
トを例えば温度７００℃で焼き付ける。これにより、導
電ペーストはセラミック焼結体２の端面に焼き付け固定
され、その表面には全面を覆うように銀箔が付着された
銀箔付着層６が形成される。

【００２１】さらに、図１（ｃ）に示すように、銀箔付
着層６の表面上に、公知のメッキ法を用いてＮｉ、ある
いはＣｕ、Ａｕ、Ｃｒ、Ｔｉなどのメッキ層からなる第
２の電極層４ｂ，５ｂを形成し、さらにその表面上にＳ
ｎあるいはＳｎ−Ｐｂ合金などのメッキ層からなる第３
の電極層４ｃ，５ｃを形成する。以上の工程により、積
層コンデンサ１が製造される。

【００２２】さらに、上記の製造方法に沿った実施例を
製造し、本発明による製造方法の効果を検証した。実施
例による積層コンデンサは、外形が３．２ｍｍ×１．６
ｍｍ×１．５ｍｍのセラミックコンデンサであり、その
外部電極は以下の条件により製造した。

【００２３】第１の電極層４ａ，５ａ：ガラス含有量が
３０重量％の導電ペーストをセラミック焼結体の端面に
塗布する。温度６０℃で１０分間乾燥した後、導電ペー
スト表面に扁平の銀箔を付着させた。この銀箔は外形が
１０〜７０μｍで厚みが１μｍ以下の小片であった。そ
の後、温度７００℃で導電ペーストを焼き付け、第１の
電極層を形成。 第２の電極層４ｂ，５ｂ：Ｎｉワット浴によりＮｉメッ
キ層を形成。 第３の電極層４ｃ，５ｃ：Ｓｎ硫酸浴によってＳｎメッ
キ層を形成。

【００２４】また、比較のために、導電ペースト内のガ
ラス含有量が８重量％の導電ペーストを用い、銀箔の付
着工程を行わない従来の製造方法により比較例の積層コ
ンデンサを製造した。

【００２５】そして、実施例及び比較例の積層コンデン
サに対し、ＩＲ特性とＮｉメッキ層（第２の電極層）、
Ｓｎメッキ層（第３の電極層）のメッキ層厚さを測定し
た。その結果を表１に示す。

【００２６】

【表１】

【００２７】表１から明らかなように、比較例の積層コ
ンデンサではＩＲ不良が生じているのに対し、実施例の
積層コンデンサではＩＲ劣化が全く発生していない。こ
れにより、銀箔の付着層の形成によりメッキ液のセラミ
ック焼結体内部への浸入が有効に防止されていることが
裏付けられた。

【００２８】また、メッキ層の厚み、特にＮｉメッキ層
（第２の電極層）の厚みを比較すると、比較例の積層コ
ンデンサに比べ、実施例の積層コンデンサのメッキ厚み
が厚く形成されている。これは、銀箔付着層により、そ
の表面のメッキ層のメッキ付き性が向上していることを
示している。

【００２９】なお、上記の実施例の説明においては、導
電ペーストの表面に付着させる金属箔は、銀箔を用いた
場合について説明したが、本発明では銀箔に限るもので
はない。例えば、金箔あるいは他の導電性を有するもの
であれば使用することができる。また、その外形はある
範囲内の分布を有するものである必要はなく、例えば数
十ミクロンオーダの均一な外形の金属箔であっても構わ
ない。しかも、金属箔は導電ペースト表面に万遍に付着
されることが重要であり、そのため、その形状等が特に
限定されるものではないが、好ましくは、円形あるいは
矩形の箔状のものが望ましい。

【００３０】また、メッキによって形成するメッキ層
は、半田食われ防止や半田付け性向上という機能以外の
ものであってもよく、従って、その材質は、上記実施例
以外のものも選定し得る。

【００３１】さらに、上記の実施例は、積層コンデンサ
について説明したが、本発明は、積層インダクタや複合
部品、多層基板等、内部電極（導体）を有するセラミッ
ク電子部品のいずれにも適用し得るものである。

【００３２】

【発明の効果】以上のように、本発明によるセラミック
電子部品の製造方法においては、外部電極の形成工程に
おいて、導電ペースト表面に金属箔の付着層を形成し、
焼成した後メッキ層を順次形成するように構成したこと
により、メッキ工程時における導電ペースト内のガラス
成分の溶解を抑制し、メッキ液のセラミック焼結体内部
への浸入を妨げることにより、メッキ工程に起因する不
良の発生を防止し、信頼性の高いセラミック電子部品を
製造することができる。

【００３３】また、本発明において、導電ペースト内に
含有されるガラス成分の含有量を増加させることを可能
とできることにより、上記の金属箔の付着層によるガラ
ス成分のメッキ液への溶解によるメッキ液のセラミック
焼結体内への浸入をより完全に防止することができる。
これにより、さらに信頼性の高いセラミック電子部品を
製造することができる。

【図面の簡単な説明】

【図１】本発明の一実施例による積層コンデンサの製造
工程の各工程（ａ）〜（ｃ）を示す断面構造図。

【図２】従来の積層コンデンサの製造方法における主要
の製造工程（ａ），（ｂ）を示す断面構造図。

【符号の説明】

１…積層コンデンサ ２…セラミック焼結体 ３ａ〜３ｅ…内部電極 ４ａ，５ａ…導電ペースト（第１の電極層） ４ｂ，５ｂ…第２の電極層 ４ｃ，５ｃ…第３の電極層 ６…金属箔付着層（銀箔付着層）

Claims (2)

【特許請求の範囲】
1. 【請求項１】 内部電極が形成されたセラミック焼結体
   の端面に導電ペーストを塗布する工程と、 前記導電ペーストの表面に金属箔の小片を付着させる工
   程と、 加熱処理によって前記導電ペーストを前記セラミック焼
   結体の端面に焼き付ける工程と、 焼き付けられた前記導電ペーストの表面に付着した前記
   金属箔の表面上に金属メッキ層を形成する工程とを備え
   たことを特徴とする、セラミック電子部品の製造方法。
2. 【請求項２】 前記導電ペーストは、ガラス成分を１０
   重量％以上７０重量％以下含むことを特徴とする、請求
   項１に記載のセラミック電子部品の製造方法。