JPH097879A - セラミック電子部品及びその製造方法 - Google Patents
セラミック電子部品及びその製造方法Info
- Publication number
- JPH097879A JPH097879A JP7176646A JP17664695A JPH097879A JP H097879 A JPH097879 A JP H097879A JP 7176646 A JP7176646 A JP 7176646A JP 17664695 A JP17664695 A JP 17664695A JP H097879 A JPH097879 A JP H097879A
- Authority
- JP
- Japan
- Prior art keywords
- glass frit
- external electrode
- ceramic
- weight
- ceramic electronic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【目的】 メッキ液の浸入による絶縁性の低下や耐候性
の劣化を招いたりすることなく、メッキ付き性や外部電
極と内部電極の接合性が良好なセラミック電子部品及び
その製造方法を提供する。 【構成】 セラミック１中に内部電極２を配設してなる
素子３と、内部電極２と導通するように素子３に配設さ
れた外部電極４との間に形成されるガラスフリット層５
の厚みを、０．８μm〜２．２μmの範囲とする。
の劣化を招いたりすることなく、メッキ付き性や外部電
極と内部電極の接合性が良好なセラミック電子部品及び
その製造方法を提供する。 【構成】 セラミック１中に内部電極２を配設してなる
素子３と、内部電極２と導通するように素子３に配設さ
れた外部電極４との間に形成されるガラスフリット層５
の厚みを、０．８μm〜２．２μmの範囲とする。
Description
【０００１】
【産業上の利用分野】本願発明は、電子部品及びその製
造方法に関し、詳しくは、積層セラミックコンデンサや
積層ＬＣ複合部品などのような、セラミック中に内部電
極が配設された素子に内部電極と導通する外部電極を配
設してなるセラミック電子部品及びその製造方法に関す
る。
造方法に関し、詳しくは、積層セラミックコンデンサや
積層ＬＣ複合部品などのような、セラミック中に内部電
極が配設された素子に内部電極と導通する外部電極を配
設してなるセラミック電子部品及びその製造方法に関す
る。
【０００２】
【従来の技術及び発明が解決しようとする課題】例え
ば、代表的なセラミック電子部品の一つである積層セラ
ミックコンデンサは、図２に示すように、セラミック１
中に複数の内部電極２が配設された素子（コンデンサ素
子）３の両端側に、内部電極２と導通する外部電極４を
配設することにより形成されている。
ば、代表的なセラミック電子部品の一つである積層セラ
ミックコンデンサは、図２に示すように、セラミック１
中に複数の内部電極２が配設された素子（コンデンサ素
子）３の両端側に、内部電極２と導通する外部電極４を
配設することにより形成されている。
【０００３】そして、上記素子３に外部電極４を形成す
る方法としては、素子３の両端部に、Ａｇ、Ａｇ−Ｐ
ｄ、Ｃｕなどの金属粉末（導電成分）に、ガラスフリッ
ト、有機バインダー、溶剤などを配合してなる導電ペー
ストを塗布し、焼き付ける方法が一般的に用いられてい
る。
る方法としては、素子３の両端部に、Ａｇ、Ａｇ−Ｐ
ｄ、Ｃｕなどの金属粉末（導電成分）に、ガラスフリッ
ト、有機バインダー、溶剤などを配合してなる導電ペー
ストを塗布し、焼き付ける方法が一般的に用いられてい
る。
【０００４】ところで、導電ペーストに含まれるガラス
フリットは、焼付け後に金属（導電成分）間の隙間や素
子３を構成するセラミック１との界面を満たしてシール
性を付与し、後の電解メッキ工程で、メッキ液が素子３
の内部に浸入して絶縁性を低下させることを防止した
り、耐候性を向上させたりする役割を果している。
フリットは、焼付け後に金属（導電成分）間の隙間や素
子３を構成するセラミック１との界面を満たしてシール
性を付与し、後の電解メッキ工程で、メッキ液が素子３
の内部に浸入して絶縁性を低下させることを防止した
り、耐候性を向上させたりする役割を果している。
【０００５】しかし、導電ペースト中のガラスフリット
が過剰になると、外部電極４の表面にガラスフリットが
析出してメッキ付き性が低下したり、外部電極４と素子
３を構成するセラミック１との界面にガラスフリットが
析出し過ぎて内部電極２と外部電極４との接続性が低下
し、電気的接続が不十分になって容量取得が困難になっ
たりするという問題点がある。
が過剰になると、外部電極４の表面にガラスフリットが
析出してメッキ付き性が低下したり、外部電極４と素子
３を構成するセラミック１との界面にガラスフリットが
析出し過ぎて内部電極２と外部電極４との接続性が低下
し、電気的接続が不十分になって容量取得が困難になっ
たりするという問題点がある。
【０００６】本願発明は、上記問題点を解決するもので
あり、メッキ液の浸入による絶縁性の低下や耐候性の劣
化を招いたりすることなく、メッキ付き性や外部電極と
内部電極の接続性が良好なセラミック電子部品及びその
製造方法を提供することを目的とする。
あり、メッキ液の浸入による絶縁性の低下や耐候性の劣
化を招いたりすることなく、メッキ付き性や外部電極と
内部電極の接続性が良好なセラミック電子部品及びその
製造方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】上記問題点を解決するた
め、発明者らは種々の実験、検討を行い、外部電極と素
子の間に形成されるガラスフリット層の厚みが、メッキ
液の浸入などに対するシール性や耐候性、あるいはメッ
キ付き性や外部電極と内部電極の接続性などに大きく影
響することを知り、さらに実験、検討を重ねて本願発明
を完成した。
め、発明者らは種々の実験、検討を行い、外部電極と素
子の間に形成されるガラスフリット層の厚みが、メッキ
液の浸入などに対するシール性や耐候性、あるいはメッ
キ付き性や外部電極と内部電極の接続性などに大きく影
響することを知り、さらに実験、検討を重ねて本願発明
を完成した。
【０００８】すなわち、本願発明のセラミック電子部品
は、セラミック中に内部電極が配設された素子にガラス
フリットを含む導電ペーストを塗布して焼付けることに
より、前記内部電極と導通する外部電極を配設してなる
セラミック電子部品であって、前記外部電極と前記素子
の間に形成されるガラスフリット層の厚みが０．８〜
２．２μmの範囲にあることを特徴としている。
は、セラミック中に内部電極が配設された素子にガラス
フリットを含む導電ペーストを塗布して焼付けることに
より、前記内部電極と導通する外部電極を配設してなる
セラミック電子部品であって、前記外部電極と前記素子
の間に形成されるガラスフリット層の厚みが０．８〜
２．２μmの範囲にあることを特徴としている。
【０００９】また、本願発明のセラミック電子部品の製
造方法は、上記本願発明にかかるセラミック電子部品の
製造方法であって、前記素子に、Ｃｕ、Ａｇ、Ｐｄ、及
びＡｇ−Ｐｄ合金からなる群より選ばれる少なくとも１
種を導電成分とし、かつ、ホウ珪酸亜鉛系ガラスフリッ
ト、ホウ珪酸鉛系ガラスフリット、及びホウ珪酸バリウ
ム系ガラスフリットからなる群より選ばれるガラスフリ
ットを、前記導電成分１００重量部に対して１〜３０重
量部の割合で含有する導電ペーストを塗布し、５００〜
１０００℃の温度で焼き付けて外部電極を形成すること
により、前記外部電極と前記素子の間に厚みが０．８〜
２．２μmの範囲にあるガラスフリット層を形成するこ
とを特徴としている。
造方法は、上記本願発明にかかるセラミック電子部品の
製造方法であって、前記素子に、Ｃｕ、Ａｇ、Ｐｄ、及
びＡｇ−Ｐｄ合金からなる群より選ばれる少なくとも１
種を導電成分とし、かつ、ホウ珪酸亜鉛系ガラスフリッ
ト、ホウ珪酸鉛系ガラスフリット、及びホウ珪酸バリウ
ム系ガラスフリットからなる群より選ばれるガラスフリ
ットを、前記導電成分１００重量部に対して１〜３０重
量部の割合で含有する導電ペーストを塗布し、５００〜
１０００℃の温度で焼き付けて外部電極を形成すること
により、前記外部電極と前記素子の間に厚みが０．８〜
２．２μmの範囲にあるガラスフリット層を形成するこ
とを特徴としている。
【００１０】
【作用】外部電極と素子の間に形成されるガラスフリッ
ト層の厚みを０．８〜２．２μmの範囲とすることによ
り、ガラスフリット量が多過ぎたり少な過ぎたりするこ
とに起因する諸問題の発生を抑制することが可能にな
る。
ト層の厚みを０．８〜２．２μmの範囲とすることによ
り、ガラスフリット量が多過ぎたり少な過ぎたりするこ
とに起因する諸問題の発生を抑制することが可能にな
る。
【００１１】具体的には、外部電極を構成する金属
（導電成分）間の隙間や、該金属と素子を構成するセラ
ミックとの界面にガラスフリットが入り込むことによ
り、シール性や耐候性を向上させたり、過剰なガラス
フリットが外部電極の表面に析出することを抑制してメ
ッキ付き性を向上させたり、素子を構成するセラミッ
クと外部電極との界面にガラスフリットが析出し過ぎる
ことを抑制して、内部電極と外部電極との接続性を向上
させたりすることができるようになる。
（導電成分）間の隙間や、該金属と素子を構成するセラ
ミックとの界面にガラスフリットが入り込むことによ
り、シール性や耐候性を向上させたり、過剰なガラス
フリットが外部電極の表面に析出することを抑制してメ
ッキ付き性を向上させたり、素子を構成するセラミッ
クと外部電極との界面にガラスフリットが析出し過ぎる
ことを抑制して、内部電極と外部電極との接続性を向上
させたりすることができるようになる。
【００１２】また、Ｃｕ、Ａｇ、Ｐｄ、及びＡｇ−Ｐｄ
合金からなる群より選ばれる少なくとも１種を導電成分
とし、かつ、ホウ珪酸亜鉛系ガラスフリット、ホウ珪酸
鉛系ガラスフリット、及びホウ珪酸バリウム系ガラスフ
リットからなる群より選ばれるガラスフリットを、導電
成分１００重量部に対して１〜３０重量部の割合で含有
する導電ペーストを塗布し、５００〜１０００℃の温度
で焼き付けて外部電極を形成することにより、外部電極
と素子の間に形成されるガラスフリット層の厚みを０．
８〜２．２μmの範囲とすることが可能になり、上記作
用を確実に奏させることが可能になる。なお、ガラスフ
リットの配合割合を、導電成分１００重量部に対して１
〜３０重量部の範囲としたのは、ガラスフリットの配合
割合が１重量部未満になると外部電極と素子の密着力が
不足し、３０重量部を越えると外部電極の表面にガラス
フリットが析出し、メッキが付着しなくなることによ
る。さらに、５００〜１０００℃の温度で焼き付けるよ
うにしたのは、焼付け温度が５００℃未満になると外部
電極と素子の密着力が不足し、１０００℃を越えると外
部電極の表面にガラスフリットが析出し、メッキが付着
しなくなることによる。
合金からなる群より選ばれる少なくとも１種を導電成分
とし、かつ、ホウ珪酸亜鉛系ガラスフリット、ホウ珪酸
鉛系ガラスフリット、及びホウ珪酸バリウム系ガラスフ
リットからなる群より選ばれるガラスフリットを、導電
成分１００重量部に対して１〜３０重量部の割合で含有
する導電ペーストを塗布し、５００〜１０００℃の温度
で焼き付けて外部電極を形成することにより、外部電極
と素子の間に形成されるガラスフリット層の厚みを０．
８〜２．２μmの範囲とすることが可能になり、上記作
用を確実に奏させることが可能になる。なお、ガラスフ
リットの配合割合を、導電成分１００重量部に対して１
〜３０重量部の範囲としたのは、ガラスフリットの配合
割合が１重量部未満になると外部電極と素子の密着力が
不足し、３０重量部を越えると外部電極の表面にガラス
フリットが析出し、メッキが付着しなくなることによ
る。さらに、５００〜１０００℃の温度で焼き付けるよ
うにしたのは、焼付け温度が５００℃未満になると外部
電極と素子の密着力が不足し、１０００℃を越えると外
部電極の表面にガラスフリットが析出し、メッキが付着
しなくなることによる。
【００１３】
【実施例】以下、本願発明の実施例を示してその特徴と
するところをさらに詳しく説明する。
するところをさらに詳しく説明する。
【００１４】［実施例１］この実施例では、図１に示す
ように、チタン酸バリウム（ＢａＴｉＯ3）系のセラミ
ック１中に、Ｐｄからなる複数の内部電極２を配設して
なる素子（コンデンサ素子）３の両端側に、Ａｇあるい
はＡｇ−Ｐｄ合金を導電成分とするガラスフリットを塗
布、焼付けすることにより、内部電極２と導通する外部
電極４を配設してなる積層セラミックコンデンサを製造
する場合を例にとって説明する。
ように、チタン酸バリウム（ＢａＴｉＯ3）系のセラミ
ック１中に、Ｐｄからなる複数の内部電極２を配設して
なる素子（コンデンサ素子）３の両端側に、Ａｇあるい
はＡｇ−Ｐｄ合金を導電成分とするガラスフリットを塗
布、焼付けすることにより、内部電極２と導通する外部
電極４を配設してなる積層セラミックコンデンサを製造
する場合を例にとって説明する。
【００１５】なお、この実施例においては、外部電極４
を形成するための導電ペーストとして、下記の組成を有
する導電ペーストを用いた。 導電成分 ：Ａｇ （７５重量部） ガラスフリット：ホウ珪酸亜鉛系ガラスフリット（１０重量部） ワニス ：エチルセルロース系樹脂 （５重量部） 溶剤 ：ジアセトンアルコール （１０重量部）
を形成するための導電ペーストとして、下記の組成を有
する導電ペーストを用いた。 導電成分 ：Ａｇ （７５重量部） ガラスフリット：ホウ珪酸亜鉛系ガラスフリット（１０重量部） ワニス ：エチルセルロース系樹脂 （５重量部） 溶剤 ：ジアセトンアルコール （１０重量部）
【００１６】そして、上記導電ペーストを、焼付け後に
外部電極４と素子３の間に形成されるガラスフリット層
５の厚みが表１に示すような値となるように、素子３の
端面３ａに塗布した後、８００℃×６０minの条件で焼
き付けを行った。
外部電極４と素子３の間に形成されるガラスフリット層
５の厚みが表１に示すような値となるように、素子３の
端面３ａに塗布した後、８００℃×６０minの条件で焼
き付けを行った。
【００１７】それから、形成された外部電極４にＮｉメ
ッキ及びＳｎメッキ（又はＳｎＺｎメッキ）を行い、得
られた積層セラミックコンデンサについて、形成される
静電容量、メッキ劣化による絶縁不良率、耐湿負荷試験
１０００時間後の不良率、Ｎｉメッキ付着面積率を測定
するとともに、これらの各項目の測定結果から、積層セ
ラミックコンデンサとしての総合評価を行った。なお、
総合評価の◎は特に良好、○は良好、△はやや問題あ
り、×は不良、であることを示している。
ッキ及びＳｎメッキ（又はＳｎＺｎメッキ）を行い、得
られた積層セラミックコンデンサについて、形成される
静電容量、メッキ劣化による絶縁不良率、耐湿負荷試験
１０００時間後の不良率、Ｎｉメッキ付着面積率を測定
するとともに、これらの各項目の測定結果から、積層セ
ラミックコンデンサとしての総合評価を行った。なお、
総合評価の◎は特に良好、○は良好、△はやや問題あ
り、×は不良、であることを示している。
【００１８】表１に、ガラスフリット層の厚みと、静電
容量、メッキ劣化による絶縁不良率、耐湿負荷試験１０
００時間後の不良率及びＮｉメッキ付着面積率の関係、
並びに総合評価の結果を示す。
容量、メッキ劣化による絶縁不良率、耐湿負荷試験１０
００時間後の不良率及びＮｉメッキ付着面積率の関係、
並びに総合評価の結果を示す。
【００１９】
【表１】
【００２０】なお、表１において、No.に*印を付したも
のは、本願発明の範囲外の比較例であり、その他は本願
発明の範囲内の実施例である。
のは、本願発明の範囲外の比較例であり、その他は本願
発明の範囲内の実施例である。
【００２１】また、表１のガラスフリット層の厚みは、
断面顕微鏡写真から求めた値の平均値である。
断面顕微鏡写真から求めた値の平均値である。
【００２２】表１より、ガラスフリット層の厚みが０．
８μm未満の比較例（No.１，２，３）においては、静電
容量、Ｎｉメッキ付着面積率については良好な結果が得
られているが、メッキ劣化による絶縁不良率、耐湿負荷
試験１０００時間後の不良率が大きくなっており、好ま
しくないことがわかる。
８μm未満の比較例（No.１，２，３）においては、静電
容量、Ｎｉメッキ付着面積率については良好な結果が得
られているが、メッキ劣化による絶縁不良率、耐湿負荷
試験１０００時間後の不良率が大きくなっており、好ま
しくないことがわかる。
【００２３】また、ガラスフリット層の厚みが２．２μ
mを越える比較例（No.９，１０）においては、メッキ劣
化による絶縁不良率、耐湿負荷試験１０００時間後の不
良率については良好な結果が得られているが、静電容
量、Ｎｉメッキ付着面積率が低下しており、好ましくな
いことがわかる。
mを越える比較例（No.９，１０）においては、メッキ劣
化による絶縁不良率、耐湿負荷試験１０００時間後の不
良率については良好な結果が得られているが、静電容
量、Ｎｉメッキ付着面積率が低下しており、好ましくな
いことがわかる。
【００２４】これに対して、ガラスフリット層の厚みが
０．８〜２．２μmの範囲にある本願発明の実施例（No.
４，５，６，７，８）においては、静電容量、メッキ劣
化による絶縁不良率、耐湿負荷試験１０００時間後の不
良率及びＮｉメッキ付着面積率の関係、並びに総合評価
のいずれについても良好な結果が得られていることがわ
かる。
０．８〜２．２μmの範囲にある本願発明の実施例（No.
４，５，６，７，８）においては、静電容量、メッキ劣
化による絶縁不良率、耐湿負荷試験１０００時間後の不
良率及びＮｉメッキ付着面積率の関係、並びに総合評価
のいずれについても良好な結果が得られていることがわ
かる。
【００２５】［実施例２］この実施例では、所望の厚み
を有するガラスフリット層を形成することが可能な条件
について検討するため、外部電極形成用の導電ペースト
中のガラスフリット量を変化させるとともに、該導電ペ
ーストを焼付けする場合の焼付け温度を変化させて、ガ
ラスフリット量及び焼付け温度と、形成されるガラスフ
リット層の厚みの関係を調べた。
を有するガラスフリット層を形成することが可能な条件
について検討するため、外部電極形成用の導電ペースト
中のガラスフリット量を変化させるとともに、該導電ペ
ーストを焼付けする場合の焼付け温度を変化させて、ガ
ラスフリット量及び焼付け温度と、形成されるガラスフ
リット層の厚みの関係を調べた。
【００２６】なお、この実施例においては、導電ペース
トとして、下記の組成を有する導電ペーストを用いた。 導電成分 ：Ｃｕ （１０重量部） ガラスフリット：Ｚｎ系ガラスフリットとＢａ系ガラスフリットを６：２の 割合で含有するガラスフリット （３〜１２重量部） ワニス ：アクリル樹脂 （５重量部） 溶剤 ：ＢＣＳ＋テルピネオール （１０重量部）
トとして、下記の組成を有する導電ペーストを用いた。 導電成分 ：Ｃｕ （１０重量部） ガラスフリット：Ｚｎ系ガラスフリットとＢａ系ガラスフリットを６：２の 割合で含有するガラスフリット （３〜１２重量部） ワニス ：アクリル樹脂 （５重量部） 溶剤 ：ＢＣＳ＋テルピネオール （１０重量部）
【００２７】表２に、この実施例において調べたガラス
フリット量及び焼付け温度と、形成されるガラスフリッ
ト層の厚みとの関係を示す。
フリット量及び焼付け温度と、形成されるガラスフリッ
ト層の厚みとの関係を示す。
【００２８】
【表２】
【００２９】なお、表２において、ガラスフリット量
（重量部）は、導電成分（Ｃｕ）１００重量部に対する
ガラスフリットの量（重量部）を示している。
（重量部）は、導電成分（Ｃｕ）１００重量部に対する
ガラスフリットの量（重量部）を示している。
【００３０】表２より、ガラスフリット量を３〜１２重
量部の範囲とし、７００〜９００℃の温度で焼き付ける
ことにより、本願発明の範囲内（０．８〜２．２μm）
の厚みを有するガラスフリット層を確実に形成できるこ
とがわかる。
量部の範囲とし、７００〜９００℃の温度で焼き付ける
ことにより、本願発明の範囲内（０．８〜２．２μm）
の厚みを有するガラスフリット層を確実に形成できるこ
とがわかる。
【００３１】なお、好ましい厚みを有するガラスフリッ
ト層を形成するための条件（ガラスフリット量及び焼付
け温度）は、導電成分（金属粉）の種類や形状、ガラス
フリットの種類などにより変動するものであるが、Ｃ
ｕ、Ａｇ、Ｐｄ、及びＡｇ−Ｐｄ合金からなる群より選
ばれる少なくとも１種を導電成分とし、これにホウ珪酸
亜鉛系やホウ珪酸バリウム系のガラスフリットを配合し
てなる導電ペーストを用いる場合においては、通常、導
電成分１００重量部に対して、ガラスフリット１〜３０
重量部を配合し、焼付け温度５００〜１０００℃の条件
で焼付けを行うことにより、ほぼ確実に好ましい厚み
（０．８〜２．２μm）のガラスフリット層を形成する
ことができる。
ト層を形成するための条件（ガラスフリット量及び焼付
け温度）は、導電成分（金属粉）の種類や形状、ガラス
フリットの種類などにより変動するものであるが、Ｃ
ｕ、Ａｇ、Ｐｄ、及びＡｇ−Ｐｄ合金からなる群より選
ばれる少なくとも１種を導電成分とし、これにホウ珪酸
亜鉛系やホウ珪酸バリウム系のガラスフリットを配合し
てなる導電ペーストを用いる場合においては、通常、導
電成分１００重量部に対して、ガラスフリット１〜３０
重量部を配合し、焼付け温度５００〜１０００℃の条件
で焼付けを行うことにより、ほぼ確実に好ましい厚み
（０．８〜２．２μm）のガラスフリット層を形成する
ことができる。
【００３２】なお、上記実施例では、積層セラミックコ
ンデンサを製造する場合を例にとって説明したが、本願
発明は、積層セラミックコンデンサに限らず、積層ＬＣ
複合部品などの、セラミック中に内部電極が配設された
素子に内部電極と導通する外部電極を配設してなるセラ
ミック電子部品及びその製造方法に適用することが可能
であり、その場合にも上記実施例と同様の効果を得るこ
とができる。
ンデンサを製造する場合を例にとって説明したが、本願
発明は、積層セラミックコンデンサに限らず、積層ＬＣ
複合部品などの、セラミック中に内部電極が配設された
素子に内部電極と導通する外部電極を配設してなるセラ
ミック電子部品及びその製造方法に適用することが可能
であり、その場合にも上記実施例と同様の効果を得るこ
とができる。
【００３３】本願発明は、さらにその他の点についても
上記実施例に限定されるものではなく、セラミック電子
部品を構成するセラミックの種類、内部電極及び外部電
極を構成する材料の種類、導電ペーストの焼付けやセラ
ミックの焼成工程における温度条件や雰囲気条件などに
関し、発明の要旨の範囲内において種々の応用、変形を
加えることが可能である。
上記実施例に限定されるものではなく、セラミック電子
部品を構成するセラミックの種類、内部電極及び外部電
極を構成する材料の種類、導電ペーストの焼付けやセラ
ミックの焼成工程における温度条件や雰囲気条件などに
関し、発明の要旨の範囲内において種々の応用、変形を
加えることが可能である。
【００３４】
【発明の効果】上述のように、本願発明のセラミック電
子部品は、外部電極と素子の間に形成されるガラスフリ
ット層の厚みが０．８〜２．２μmの範囲となるように
しているので、ガラスフリット量が多過ぎたり少な過ぎ
たりすることに起因する問題点を解消して、シール性を
向上させてメッキ劣化による絶縁不良の発生を抑制する
ことが可能になるとともに、耐候性を向上させることが
可能になる。
子部品は、外部電極と素子の間に形成されるガラスフリ
ット層の厚みが０．８〜２．２μmの範囲となるように
しているので、ガラスフリット量が多過ぎたり少な過ぎ
たりすることに起因する問題点を解消して、シール性を
向上させてメッキ劣化による絶縁不良の発生を抑制する
ことが可能になるとともに、耐候性を向上させることが
可能になる。
【００３５】また、過剰なガラスフリットが外部電極の
表面に析出することを抑制してメッキ付き性を向上させ
ることができるとともに、素子を構成するセラミックと
外部電極との界面にガラスフリットが析出し過ぎること
を抑制して、内部電極と外部電極との接続性を向上させ
ることができる。
表面に析出することを抑制してメッキ付き性を向上させ
ることができるとともに、素子を構成するセラミックと
外部電極との界面にガラスフリットが析出し過ぎること
を抑制して、内部電極と外部電極との接続性を向上させ
ることができる。
【００３６】また、Ｃｕ、Ａｇ、Ｐｄ、及びＡｇ−Ｐｄ
合金からなる群より選ばれる少なくとも１種を導電成分
とし、かつ、ガラスフリットを、導電成分１００重量部
に対して１〜３０重量部の割合で含有する導電ペースト
を用い、これを素子に塗布し、５００〜１０００℃の温
度で焼き付けて外部電極を形成することにより、容易
に、外部電極と素子の間のガラスフリット層の厚みを
０．８〜２．２μmの範囲とすることが可能になり、上
記作用を確実に奏させることが可能になる。
合金からなる群より選ばれる少なくとも１種を導電成分
とし、かつ、ガラスフリットを、導電成分１００重量部
に対して１〜３０重量部の割合で含有する導電ペースト
を用い、これを素子に塗布し、５００〜１０００℃の温
度で焼き付けて外部電極を形成することにより、容易
に、外部電極と素子の間のガラスフリット層の厚みを
０．８〜２．２μmの範囲とすることが可能になり、上
記作用を確実に奏させることが可能になる。
【００３７】また、Ｃｕ、Ａｇ、Ｐｄ、及びＡｇ−Ｐｄ
合金からなる群より選ばれる少なくとも１種を導電成分
とし、かつ、ホウ珪酸亜鉛系ガラスフリット、ホウ珪酸
鉛系ガラスフリット、及びホウ珪酸バリウム系ガラスフ
リットからなる群より選ばれるガラスフリットを、導電
成分１００重量部に対して１〜３０重量部の割合で含有
する導電ペーストを塗布し、５００〜１０００℃の温度
で焼き付けることにより、外部電極と素子の間に形成さ
れるガラスフリット層の厚みを０．８〜２．２μmの範
囲とすることが可能になり、上記本願発明のセラミック
電子部品を確実に得ることが可能になり、本願発明をよ
り実効あらしめることができる。
合金からなる群より選ばれる少なくとも１種を導電成分
とし、かつ、ホウ珪酸亜鉛系ガラスフリット、ホウ珪酸
鉛系ガラスフリット、及びホウ珪酸バリウム系ガラスフ
リットからなる群より選ばれるガラスフリットを、導電
成分１００重量部に対して１〜３０重量部の割合で含有
する導電ペーストを塗布し、５００〜１０００℃の温度
で焼き付けることにより、外部電極と素子の間に形成さ
れるガラスフリット層の厚みを０．８〜２．２μmの範
囲とすることが可能になり、上記本願発明のセラミック
電子部品を確実に得ることが可能になり、本願発明をよ
り実効あらしめることができる。
【図１】本願発明の一実施例にかかるセラミック電子部
品（積層セラミックコンデンサ）を示す断面図である。
品（積層セラミックコンデンサ）を示す断面図である。
【図２】従来のセラミック電子部品（積層セラミックコ
ンデンサ）を示す断面図である。
ンデンサ）を示す断面図である。
１ セラミック ２ 内部電極 ３ 素子（コンデンサ素子） ３ａ 素子の端面 ４ 外部電極 ５ ガラスフリット層
Claims (2)
- 【請求項１】 セラミック中に内部電極が配設された素
子にガラスフリットを含む導電ペーストを塗布して焼付
けることにより、前記内部電極と導通する外部電極を配
設してなるセラミック電子部品であって、 前記外部電極と前記素子の間に形成されるガラスフリッ
ト層の厚みが０．８〜２．２μmの範囲にあることを特
徴とするセラミック電子部品。 - 【請求項２】 請求項１記載のセラミック電子部品の製
造方法であって、 前記素子に、Ｃｕ、Ａｇ、Ｐｄ、及びＡｇ−Ｐｄ合金か
らなる群より選ばれる少なくとも１種を導電成分とし、
かつ、ホウ珪酸亜鉛系ガラスフリット、ホウ珪酸鉛系ガ
ラスフリット、及びホウ珪酸バリウム系ガラスフリット
からなる群より選ばれるガラスフリットを、前記導電成
分１００重量部に対して１〜３０重量部の割合で含有す
る導電ペーストを塗布し、５００〜１０００℃の温度で
焼き付けて外部電極を形成することにより、前記外部電
極と前記素子の間に厚みが０．８〜２．２μmの範囲に
あるガラスフリット層を形成することを特徴とするセラ
ミック電子部品の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7176646A JPH097879A (ja) | 1995-06-19 | 1995-06-19 | セラミック電子部品及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7176646A JPH097879A (ja) | 1995-06-19 | 1995-06-19 | セラミック電子部品及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH097879A true JPH097879A (ja) | 1997-01-10 |
Family
ID=16017227
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7176646A Withdrawn JPH097879A (ja) | 1995-06-19 | 1995-06-19 | セラミック電子部品及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH097879A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002015946A (ja) * | 2000-06-30 | 2002-01-18 | Kyocera Corp | セラミックコンデンサ |
| JP2008244119A (ja) * | 2007-03-27 | 2008-10-09 | Tdk Corp | 電子部品及びその製造方法 |
| US20130200749A1 (en) * | 2012-02-03 | 2013-08-08 | Murata Manufacturing Co., Ltd. | Ceramic electronic component |
| US20130201601A1 (en) * | 2012-02-03 | 2013-08-08 | Murata Manufacturing Co., Ltd. | Ceramic electronic component and method for producing the same |
| CN103325567A (zh) * | 2012-03-20 | 2013-09-25 | 三星电机株式会社 | 多层陶瓷电子元件及其制备方法 |
| CN107180699A (zh) * | 2016-03-09 | 2017-09-19 | 株式会社村田制作所 | 电子部件及其制造方法 |
| US10541078B2 (en) | 2016-04-21 | 2020-01-21 | Tdk Corporation | Electronic component |
| JP2021158258A (ja) * | 2020-03-27 | 2021-10-07 | 株式会社村田製作所 | 積層セラミック電子部品 |
-
1995
- 1995-06-19 JP JP7176646A patent/JPH097879A/ja not_active Withdrawn
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002015946A (ja) * | 2000-06-30 | 2002-01-18 | Kyocera Corp | セラミックコンデンサ |
| JP2008244119A (ja) * | 2007-03-27 | 2008-10-09 | Tdk Corp | 電子部品及びその製造方法 |
| JP4539671B2 (ja) * | 2007-03-27 | 2010-09-08 | Ｔｄｋ株式会社 | 電子部品及びその製造方法 |
| US20130200749A1 (en) * | 2012-02-03 | 2013-08-08 | Murata Manufacturing Co., Ltd. | Ceramic electronic component |
| US20130201601A1 (en) * | 2012-02-03 | 2013-08-08 | Murata Manufacturing Co., Ltd. | Ceramic electronic component and method for producing the same |
| US9232673B2 (en) * | 2012-02-03 | 2016-01-05 | Murata Manufacturing Co., Ltd. | Ceramic electronic component including coating layer |
| US9275804B2 (en) * | 2012-02-03 | 2016-03-01 | Murata Manufacturing Co., Ltd. | Ceramic electronic component and method for producing the same |
| CN103325567A (zh) * | 2012-03-20 | 2013-09-25 | 三星电机株式会社 | 多层陶瓷电子元件及其制备方法 |
| CN107180699A (zh) * | 2016-03-09 | 2017-09-19 | 株式会社村田制作所 | 电子部件及其制造方法 |
| US10541078B2 (en) | 2016-04-21 | 2020-01-21 | Tdk Corporation | Electronic component |
| US11482371B2 (en) | 2016-04-21 | 2022-10-25 | Tdk Corporation | Electronic component |
| JP2021158258A (ja) * | 2020-03-27 | 2021-10-07 | 株式会社村田製作所 | 積層セラミック電子部品 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9799449B2 (en) | Multilayered ceramic capacitor with improved lead frame attachment | |
| JP2017191929A (ja) | 積層型キャパシター及びその製造方法 | |
| KR20090068147A (ko) | 적층 세라믹 전자부품 및 그 제조방법 | |
| JP3760770B2 (ja) | 積層セラミック電子部品及びその製造方法 | |
| JP2992570B2 (ja) | セラミック多層コンデンサおよびその製造方法 | |
| JPH097879A (ja) | セラミック電子部品及びその製造方法 | |
| US6198618B1 (en) | Conductive paste and ceramic electronic part including the same | |
| JP3436127B2 (ja) | 電子部品用端子電極及び電子部品 | |
| JP3548775B2 (ja) | 導電ペースト及びセラミック電子部品 | |
| CN110620012B (zh) | 多层陶瓷电子组件以及用于多层陶瓷电子组件的安装的板 | |
| KR102551299B1 (ko) | 적층 세라믹 커패시터 및 그 제조방법 | |
| JPH08306580A (ja) | セラミック電子部品の製造方法及びセラミック電子部品 | |
| JP4380145B2 (ja) | 導電ペースト及びセラミック電子部品の製造方法 | |
| JPH097878A (ja) | セラミック電子部品とその製造方法 | |
| JP2973558B2 (ja) | チップ型電子部品用導電性ペースト | |
| JP3544569B2 (ja) | 積層セラミックコンデンサ | |
| JPH09190950A (ja) | 電子部品の外部電極 | |
| JP2000040635A (ja) | セラミック電子部品及びその製造方法 | |
| JP4442135B2 (ja) | セラミック電子部品の製造方法 | |
| JP4637440B2 (ja) | セラミック素子の製造方法 | |
| JP2996016B2 (ja) | チップ型電子部品の外部電極 | |
| JP2013058722A (ja) | 外部電極用導電性ペースト、これを用いた積層セラミック電子部品及びその製造方法 | |
| JPH0897075A (ja) | セラミック電子部品の製造方法 | |
| JP2996015B2 (ja) | チップ型電子部品の外部電極 | |
| JP2000077260A (ja) | 積層セラミック電子部品及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020903 |