JP3548775B2

JP3548775B2 - 導電ペースト及びセラミック電子部品

Info

Publication number: JP3548775B2
Application number: JP06338998A
Authority: JP
Inventors: 敬之西野; 正樹藤山; 康信米田
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 1998-03-13
Filing date: 1998-03-13
Publication date: 2004-07-28
Anticipated expiration: 2018-03-13
Also published as: JPH11260147A

Description

【０００１】
【発明の属する技術分野】
本発明は、例えば積層コンデンサなどのセラミック電子部品の外部電極を形成するのに用いられる導電ペースト及び該導電ペーストを用いて電極が形成されたセラミック電子部品に関する。
【０００２】
【従来の技術】
積層セラミックコンデンサなどのセラミック電子部品においては、外部との接続のために、外部電極が形成されている。この種の外部電極は、通常、導電ペーストを塗布し、焼き付けることにより形成されている。導電ペーストは、金属粉末と、ガラスフリットと、有機バインダ樹脂とを含む。また、ペースト状とするために、適宜の溶剤が用いられている。
【０００３】
さらに、例えばＡｇ粉末を含む導電ペーストを用いて外部電極を形成した場合、実装時に半田食われを引き起こすおそれがある。そこで、半田食われを防止するために、導電ペーストの塗布・焼き付けにより形成された電極層の外表面にＮｉなどからなるメッキ層を形成し、さらに半田付け性を高めるためにその外側にＳｎや半田などからなるメッキ層を形成する方法が広く用いられている。
【０００４】
【発明が解決しようとする課題】
セラミックスを用いて構成された電子部品素体の外表面に、上記導電ペーストを塗布し、焼き付けることにより外部電極を形成した場合、焼き付けに際し外部電極の収縮応力により電子部品素体を構成しているセラミックスにクラックが生じ、耐湿性が低下するという問題があった。そこで、クラックを抑制するために、より低い温度で導電ペーストの焼き付けを行う方法も提案されている。
【０００５】
しかしながら、塗布された導電ペーストを低温で焼き付けた場合には、形成される電極膜の緻密性が十分でなく、外部電極によるシール性が損なわれることがあった。特に、導電ペーストの塗布・焼き付けにより形成された電極層の外表面に前述した各種メッキ層を形成する場合、導電ペーストを焼き付けることにより形成された電極層が緻密でない場合、メッキ液が該電極層を通過し、セラミックスよりなる電子部品素体内に侵入することがあった。
【０００６】
メッキ液が電子部品素体内に侵入すると、セラミック電子部品特性の劣化を引き起こす。例えば、積層セラミックコンデンサでは、メッキ液の侵入により、絶縁抵抗（ＩＲ）が低下することになる。
【０００７】
本発明の目的は、上述した従来技術の欠点を解消し、塗布後、焼き付けることにより十分緻密であり、従ってシール性に優れた電極膜を形成することができると共に、焼き付けに際しセラミックスよりなる電子部品素体におけるクラックの発生を確実に防止することができる導電ペーストを提供することにある。
【０００８】
本発明の他の目的は、導電ペーストの塗布・焼き付けにより形成された外部電極を有するセラミック電子部品であって、外部電極が緻密であり、シール性に優れており、かつセラミックスよりなる電子部品素体においてクラックが存在しない、従って信頼性に優れた電子部品を提供することにある。
【０００９】
【課題を解決するための手段】
請求項１に記載の発明は、外表面にメッキ層が形成されるセラミック電子部品の外部電極を形成するための導電ペーストであって、固形分が、ガラスフリット４〜６重量％、ＳｉＯ₂０．５〜３重量％、及びセラミック粉末０．５〜３重量％及び残部の金属粉末により構成されていることを特徴とする。
【００１０】
請求項２に記載の発明に係る電子部品は、セラミックスを用いて構成された電子部品素体と、前記電子部品素体の外表面に、請求項１に記載の導電ペーストを塗布・焼き付けることにより形成された外部電極と、該外部電極の外表面に形成されたメッキ層とを備えることを特徴とする。
【００１１】
請求項３では、上記電子部品素体を構成するセラミックスと同じセラミックスにより、導電ペースト中のセラミック粉末が構成されている。
【００１２】
以下、本発明の詳細を説明する。
本発明に係る導電ペーストは、セラミック電子部品の外部電極を形成するのに用いられる。この導電ペーストでは、固形分１００重量％が、ガラスフリット４〜６重量％、ＳｉＯ₂０．５〜３重量％、セラミック粉末０．５〜３重量％を含み、固形分の残部が金属により構成されている。
【００１３】
導電ペーストは、電子部品素体の外表面への塗布を容易とするためにペースト状とされており、従って上記固形分の他、有機バインダ樹脂及び溶剤が通常用いられる。この有機バインダ樹脂としては、特に限定されず、適宜の有機溶剤が用いられる。また、有機溶剤を用いる必要も必ずしもなく、水を用いてもよい。
【００１４】
また、上記固形分を構成するガラスフリットについても、その材料については特に限定されず、Ｂ−Ｓｉ−Ｚｎ系ガラス、Ｂ−Ｓｉ−Ｂａ系ガラスなどを適宜用いることができる。
【００１５】
上記セラミック粉末についても、特に限定されず、ＢａＴｉＯ₃、ＴｉＯ₂などのセラミック粉末を用いることができる。好ましくは、上記セラミック粉末については、対象とするセラミック電子部品の電子部品素体を構成するのに用いられているセラミックスと同じ種類のセラミック粉末が用いられ、それによって外部電極焼き付け時に電子部品素体に加わる収縮応力の低減をより効果的に図ることができる。
【００１６】
本発明に係る導電ペーストでは、上記のように、固形分１００重量％のうち、ガラスフリットは４〜６重量％の割合で含有されている。ガラスフリットの含有割合が４重量％未満の場合には、焼き付けにより形成された外部電極の緻密性が損なわれ、シール性が低下する。６重量％を超えた場合には、外部電極焼き付け時の電子部品素体に加わる収縮応力が大きくなったり、外部電極の外側表面にメッキ層を形成した場合のメッキ膜の付着性が低下したりする。
【００１７】
ＳｉＯ₂は、上記のように０．５〜３重量％の割合で含有されている。ＳｉＯ₂は、ガラスフリットに溶け込み、ガラス成分の耐化学性を高めるように作用する。従って、ＳｉＯ₂を配合することにより、導電ペーストの塗布・焼き付けにより形成された電極膜上にメッキ層を形成した場合、メッキ液によるガラスの溶解を抑制することができ、外部電極のシール性が高められる。ＳｉＯ₂の配合割合が０．５重量％未満の場合には、このようなＳｉＯ₂を用いたことによる効果が十分に得られず、メッキ液によるガラスの溶融により電極膜のシール性が低下し、例えば積層コンデンサの場合、絶縁抵抗が低下する。他方、ＳｉＯ₂の配合割合が３重量％を超えると、外表面にメッキ層を形成した場合、メッキ膜の付着性が低下する。
【００１８】
セラミック粉末は、導電ペーストの固形分のうち、０．５〜３重量％の割合で用いられる。このセラミック粉末は、導電ペーストの塗布・焼き付けに際しての収縮を抑制するように作用し、それによってセラミックスを用いて構成された電子部品素体におけるクラックの発生を防止するように作用する。
【００１９】
また、ガラスはセラミックスとの濡れ性が高く、従って、上記セラミック粉末の添加により、ガラスフリットを構成しているガラス成分が外部電極内に確実に捕捉され、それによって外部電極のシール性を高めることができる。
【００２０】
セラミック粉末の添加割合が０．５重量％未満の場合には、セラミック粉末の添加によるこのような効果が得られず、焼き付けに際し電子部品素体においてクラックが生じ易くなり、かつ電極のシール性が低下し、３重量％を超えると、外表面にメッキ法によりメッキ層を形成した場合のメッキ膜の付着性が低下し、絶縁抵抗の低下などを引き起こす。
【００２１】
従って、本発明に係る導電ペーストでは、上記ＳｉＯ₂及びセラミック粉末の添加により、外部電極焼き付け時に電子部品素体に加わる収縮応力を低減することができ、電子部品素体におけるクラック発生を抑制することが可能とされており、さらに、シール性に優れた緻密な外部電極を形成することが可能とされている。
【００２２】
導電ペーストに用いられる金属粉末については、特に限定されず、従来よりセラミック電子部品の外部電極の形成に際し用いられている適宜の金属を用いることができる。例えば、Ａｇ、Ａｇ−Ｐｄ、Ａｕ、Ｐｔ、Ｎｉ、Ｃｕなどを用いることができる。
【００２３】
なお、上記固形分と、有機バインダ樹脂及び溶剤の配合割合については、導電ペーストを電子部品素体の外表面に塗布し、焼き付け得る限り、特に限定されない。通常、固形分１００重量部に対し、有機バインダ樹脂１０〜４０重量部を混合し、溶剤を用いて適宜の粘度となるように粘度を調整し、導電ペーストとされる。
【００２４】
請求項２に記載の発明に係る電子部品は、セラミックスを用いて構成された電子部品素体の外表面に、本発明に係る導電ペーストを塗布し、焼き付けることにより外部電極を形成した構造を有する。この場合、セラミックスを用いて構成された電子部品素体については、特に限定されず、様々なセラミック電子部品を構成するのに用いられる適宜の電子部品素体を用いることができる。このような様々な電子部品の例としては、上述した積層セラミックコンデンサの他、セラミックスを用いたサーミスタ、バリスタ、ＬＣ複合素子、圧電共振子、セラミック多層基板など任意である。また、上記電子部品素体は、複数の内部電極がセラミックスを介して重なり合うように配置された積層型のものに限定されず、内部電極を有するものでなくともよい。
【００２５】
また、好ましくは、外部電極を構成するのに用いられる導電ペースト中のセラミック粉末としては、電子部品素体を構成しているセラミックスと同じ種類のものが用いられる。このように、導電ペースト中のセラミック粉末を、電子部品素体を構成しているセラミックスと同一とすることにより、導電ペーストの焼き付けに際して電子部品素体に加わる収縮応力をより一層効果的に低減することができる。
【００２６】
また、上記電子部品においては、導電ペーストの塗布・焼き付けにより構成された外部電極の外表面にさらにメッキ層が形成される。すなわち、上述した従来技術のように、導電ペーストの塗布・焼き付けにより形成された電極膜上に、さらに、Ｎｉメッキ層、Ｓｎメッキ層などの１層以上のメッキ層が形成される。この場合、湿式メッキでメッキ層の形成を行ったとしても、導電ペーストの塗布・焼き付けにより形成された外部電極が十分緻密であり、シール性に優れているため、メッキ液の電子部品素体内への侵入を確実に防止することができる。
【００２７】
【実施例】
以下、本発明の非限定的な実施例を挙げることにより、本発明を明らかにする。
【００２８】
（実験例１）
チタン酸バリウム系セラミックスよりなり、パラジウムよりなる内部電極が複数層積層されており、１．０×０．５×０．５ｍｍの寸法のセラミック素体に、後述の各導電ペーストを塗布し、７８０℃の温度で焼き付けることにより、外部電極を形成し、さらに、外部電極の外表面に、Ｎｉメッキ層及びＳｎメッキ層を湿式メッキ法により形成し、図１に略図的に断面図で示す積層コンデンサ１を得た。
【００２９】
積層コンデンサ１においては、セラミック焼結体２内に、内部電極３ａ〜３ｄがセラミック層を介して積層されている。セラミック焼結体２の端面２ａに、内部電極３ａ，３ｃが引き出されており、端面２ａと対向し合う他方の端面２ｂに内部電極３ｂ，３ｄが引き出されている。端面２ａ，２ｂ上に、上述した工程により、導電ペーストの塗布・焼き付けにより形成された外部電極４，５がそれぞれ形成されており、外部電極４，５の外表面に、さらに、Ｎｉメッキ層６ａ，６ｂ及びＳｎメッキ層７ａ，７ｂが形成されている。
【００３０】
上記導電ペーストとしては、下記の表１に示すように固形分が配合されたものを用いた。なお、導電ペーストにおける固形分と、固形分以外の成分（有機バインダ樹脂及び有機溶剤の合計）とは、重量比で７２：２８との割合で配合した。また、各固形分において、表１に示す数値は、固形分全体を１００重量％とした場合の割合であり、表１に示されていない残りの部分は、金属粉末としてのＡｇ粉末が配合されている。例えば、試料番号１では、固形分のうち、５重量％がガラスフリットであり、残りの９５重量％がＡｇ粉末である。また、ガラスフリットとしては、Ｂ−Ｓｉ−Ｚｎ系ガラスからなり、平均粒径３μｍであるものを用い、ＳｉＯ₂粉末としては、平均粒径１μｍのものを、セラミック粉末としては、酸化チタンからなり、平均粒径０．６μｍのものを用いた。
【００３１】
上記のようにして、表１に示した試料番号１〜４の各外部電極が形成された積層コンデンサにつき、▲１▼クラックの発生の有無及び▲２▼絶縁抵抗（ＩＲ）の劣化について以下の要領で評価した。
【００３２】
▲１▼クラックの発生の有無…得られた積層コンデンサを研磨し、光学顕微鏡を用いて、セラミック焼結体表面にクラックが発生しているか否かを確認した。表１に示すクラック発生の有無の評価は、１００個の積層コンデンサについてクラック発生の有無を評価した場合に、クラックが発生していた積層コンデンサの数を表す。
【００３３】
▲２▼絶縁抵抗の劣化…上記積層コンデンサを得るにあたり、Ｎｉメッキ層及びＳｎメッキ層を形成する前に絶縁抵抗を測定し、Ｎｉメッキ層及びＳｎメッキ層を形成した後に再度絶縁抵抗を測定し、メッキ前の絶縁抵抗に対し、抵抗値が１桁以上低下した場合を絶縁抵抗不良とし、下記の表１においては、１０００個の積層コンデンサにおける絶縁抵抗不良と判断された積層コンデンサの数を示した。
【００３４】
【表１】

【００３５】
試料番号１〜４では、いずれもガラスフリットが５重量％用いられているが、ＳｉＯ₂及びセラミック粉末を用いていない試料番号１では、ＳｉＯ₂が添加されていないためか、絶縁抵抗の劣化が多くみられ、導電ペーストの塗布・焼き付けにより形成された電極膜のシール性が十分でないことがわかる。また、セラミック粉末を添加していないためか、焼き付けに際しての電極膜の収縮を抑制することが十分でなく、従って、セラミック焼結体においてクラックがかなりの割合で発生していた。
【００３６】
また、試料番号２では、セラミック粉末を用いておらず、同じく、電極膜の焼き付けに際しての収縮抑制が不十分であったためか、いくつかの積層コンデンサにおいて、セラミック焼結体にクラックが認められた。また、絶縁抵抗の劣化も、１０００個あたり、１個の積層コンデンサで認められた。
【００３７】
試料番号３では、ＳｉＯ₂粉末を用いていないためか、絶縁抵抗の劣化が１０００個中１０個の積層コンデンサで認められた。
これに対して、試料番号４では、固形分のうち、ガラスフリットが５重量％、ＳｉＯ₂粉末が１重量％、セラミック粉末が１重量％含有されているためか、クラックの発生が全ての積層コンデンサで認められず、絶縁抵抗の劣化不良も認められなかった。
そこで、ガラスフリット、セラミック粉末及びＳｉＯ₂粉末の配合割合による影響を調べるために、以下の実験例２〜４を行った。
【００３８】
（実験例２）
実験例２では、ＳｉＯ₂の配合割合を１重量％、並びにセラミック粉末の配合割合を１重量％と固定し、ガラスフリットの含有割合を下記の表２の試料番号５〜９に示すように変化させたことを除いては、実験例１と同様にして積層コンデンサを作製し、かつ評価した。結果を下記の表２に示す。
【００３９】
【表２】

【００４０】
表２から明らかなように、ガラスフリットの配合割合が３重量％の場合には、１０００個あたり１０個の積層コンデンサで絶縁抵抗の不良が認められ、７重量％の場合には、１０％の積層コンデンサにおいてクラックの発生が認められた。従って、ガラスフリットの含有割合は、４〜６重量％とすることが望ましいことがわかる。
【００４１】
（実験例３）
ガラスフリットの含有割合を５重量％、ＳｉＯ₂粉末の含有割合を１重量％に固定し、セラミック粉末の配合割合を下記の表３の試料番号１０〜１４に示すように変化させたことを除いては、実験例１と同様にして積層コンデンサを得、かつ評価した。結果を下記の表３に示す。
【００４２】
【表３】

【００４３】
表３から明らかなように、セラミック粉末の配合割合が０．３重量％の場合には、セラミック焼結体におけるクラックが２０％の積層コンデンサが認められ、絶縁抵抗不良と判断された積層コンデンサも１０００個あたり１８個認められた。また、セラミック粉末の配合割合が３重量％を超える５重量％とした場合には（試料番号１４）では、絶縁抵抗の不良が１０００個あたり１０個の積層コンデンサで認められた。これは、セラミック粉末の配合割合が多くなりすぎたため、外側に形成されたメッキ膜の付着性が低下したためと考えられる。
従って、セラミック粉末の配合割合は、０．５〜３重量％の範囲とすることが望ましいことがわかる。
【００４４】
（実験例４）
ガラスフリットの含有割合を５重量％及びセラミック粉末の含有割合を１重量％と固定し、ＳｉＯ₂粉末の配合割合を下記の表４の試料番号１５〜１９に示すように変化させたことを除いては、実験例１と同様にして各積層コンデンサを得、かつ評価した。結果を下記の表４に示す。
【００４５】
【表４】

【００４６】
表４から明らかなように、ＳｉＯ₂粉末の配合割合が０．３重量％の場合には、１００個あたり１９個の積層コンデンサにおいてクラックの発生が認められ、１０００個あたり１３個の積層コンデンサが絶縁抵抗不良であった。従って、ＳｉＯ₂粉末を固形分中０．５重量％以上配合することが望ましいことがわかる。
【００４７】
他方、ＳｉＯ₂粉末の配合割合が４重量％の場合には、クラックの発生は認められず、絶縁抵抗の劣化も認められなかった。しかしながら、下地のＮｉメッキ厚が規格値以下であるため、ＳｉＯ₂粉末の配合割合は、０．５〜３重量％の範囲とすることが望ましいことがわかる。
【００４８】
【発明の効果】
請求項１に記載の発明に係る導電ペーストでは、金属粉末以外に含有される固形分として、ガラスフリット４〜６重量％、ＳｉＯ₂０．５〜３重量部及びセラミック粉末０．５〜３重量％が用いられている。従って、ＳｉＯ₂が上記特定の割合で配合されているので、ガラス成分の耐化学性が高められ、外表面にメッキ層を形成したとしても、メッキ液によるガラス成分の溶解が抑制され、例えば絶縁抵抗不良などの電子部品の特性の劣化を抑制することができる。
【００４９】
また、セラミック粉末が上記特定の割合で配合されているので、焼き付けに際しての電極膜の収縮を抑制することができ、それによってセラミックを用いて構成された電子部品素体におけるクラックの発生を抑制することができる。加えて、上記セラミック粉末は、ガラス成分に対する濡れ性に優れているため、ガラス成分を電極膜内部に保持するように作用し、それによって緻密な電極膜を形成することができる。
【００５０】
従って、本発明に係る導電ペーストを用いて、セラミック電子部品の外部電極を形成した場合、緻密であり、外表面にメッキ層を形成した場合に、メッキ液による電子部品の特性の劣化が生じ難く、信頼性に優れた、請求項２に記載の発明に係る電子部品を提供することが可能となる。
【００５１】
また、外部電極の外表面にメッキ層が形成されているので、導電ペーストの塗布・焼き付けにより形成された外部電極が上記特定の組成を有し、従ってメッキ液に対するシール性に優れているため、メッキ液の侵入に起因する特性の劣化が生じ難い電子部品を提供することができる。
【００５２】
請求項３に記載の発明では、セラミック粉末が、電子部品素体を構成しているセラミック粉末と同一セラミック材料により構成されているので、焼き付けに際しての外部電極の電子部品素体に与える収縮応力を低減することができる。
【図面の簡単な説明】
【図１】実験例１で作製される積層コンデンサの構造を略図的に説明するための断面図。
【符号の説明】
１…電子部品としての積層コンデンサ
２…電子部品素体としてのセラミック焼結体
４，５…外部電極
６ａ，６ｂ…Ｎｉメッキ層
７ａ，７ｂ…Ｓｎメッキ層

Claims

外表面にメッキ層が形成されるセラミック電子部品の外部電極を形成するための導電ペーストであって、
固形分が、ガラスフリット４〜６重量％、ＳｉＯ₂０．５〜３重量％、セラミック粉末０．５〜３重量％及び残部の金属粉末により構成されていることを特徴とする、導電ペースト。
セラミックスを用いて構成された電子部品素体と、
前記電子部品素体の外表面に、請求項１に記載の導電ペーストを塗布・焼き付けることにより形成された外部電極と、該外部電極の外表面に形成されたメッキ層とを備えることを特徴とする、電子部品。
前記セラミック粉末が、電子部品素体を構成するセラミックスと同じセラミックスよりなる、請求項２に記載の電子部品。