KR20040008094A - 동 페이스트, 이것을 이용한 배선기판 및 배선기판의제조방법 - Google Patents

동 페이스트, 이것을 이용한 배선기판 및 배선기판의제조방법 Download PDF

Info

Publication number
KR20040008094A
KR20040008094A KR1020030048692A KR20030048692A KR20040008094A KR 20040008094 A KR20040008094 A KR 20040008094A KR 1020030048692 A KR1020030048692 A KR 1020030048692A KR 20030048692 A KR20030048692 A KR 20030048692A KR 20040008094 A KR20040008094 A KR 20040008094A
Authority
KR
South Korea
Prior art keywords
wiring board
conductor layer
copper
copper paste
less
Prior art date
Application number
KR1020030048692A
Other languages
English (en)
Inventor
스미히로시
미즈타니히데토시
사토마나부
Original Assignee
엔지케이 스파크 플러그 캄파니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엔지케이 스파크 플러그 캄파니 리미티드 filed Critical 엔지케이 스파크 플러그 캄파니 리미티드
Publication of KR20040008094A publication Critical patent/KR20040008094A/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49883—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials the conductive materials containing organic materials or pastes, e.g. for thick films
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24926—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including ceramic, glass, porcelain or quartz layer

Abstract

세라믹 그린 시트 상에 동(銅) 페이스트를 코팅한 후 소결하여 도체층 및 절연층을 형성하여 얻어지는 본 발명에 따른 배선기판에 있어서는 상기 동 페이스트가 동(銅)분말, 유기 비히클을 포함하는 동시에 50nm 이하의 평균입경을 갖는 SiO2입자와, 100nm 이하의 평균입경을 가지며 소결후 유리화되지 않는 세라믹 입자 중에서 한가지 이상을 더 포함한다.

Description

동 페이스트, 이것을 이용한 배선기판 및 배선기판의 제조방법{COPPER PASTE, WIRING BOARD USING THE SAME, AND PRODUCTION METHOD OF WIRING BOARD}
본 발명은 배선기판 상에 회로를 형성하기 위해 세라믹 그린 시트 상에 인쇄하여 동시 소성시킨 동(銅) 페이스트와, 이 구리 페이스트를 이용한 배선기판 및 이 배선기판의 제조방법에 관한 것이다. 특히 본 발명은 고주파회로를 형성하기 위해 이용되며, 전송손실이 작아 고밀도의 실장이 가능한 동(銅) 페이스트, 이 동 페이스트를 이용한 배선기판 및 이 배선기판의 제조방법에 관한 것이다.
근년 배선기판은 정보통신의 고속화에 따라 GHz 대역 이상의 고주파영역에서 사용되며, 전송손실의 저감이 요구된다. 이 때문에, 배선기판은 비교적 낮은 유전율을 가진 세라믹기판 상에 도체저항이 작고 저융점 금속인 은이나 동 등으로된 도체층을 형성하고 있다. 도체층은 회로의 고밀도화가 진행됨에 따라, 마이그레이션 (migration) 방지를 도모하기 위해 동(銅)이 이용된다.
도체층에 동(銅)을 이용하여 배선기판을 제조하기 위해서는 동(銅)의 산화를 방지하는 한편 높은 효율성으로 유기성분을 제거해야 한다. 이러한 요건을 실현하기 위해 습성 질소분위기 속(수증기와 질소가스의 혼합분위기 속)에서 소성이 행해지는 방법이 알려져 있다. 먼저, 일반적으로 세라믹 원료분말과 유기 바인더, 용매 등을 이용하여 조제한 슬러리를 닥터 블레이드 법(doctor blade method) 등의 시트성형법으로 세라믹 그린시트를 형성하고, 이 세라믹 그린시트 상에 동 페이스트를 이용하여 배선패턴의 인쇄를 행하여 건조시키고, 다음에, 이 세라믹 그린 시트를 수증기와 질소가스의 혼합분위기 속에서 수백 ℃의 온도로 탈바인더를 행하여 동 페이스트 및 세라믹 그린시트에 포함되는 유기성분을 제거하고, 거의 1000℃ 이상으로 소성함으로써 배선기판이 제조된다.
배선기판은 소성공정에서 동(銅)과 세라믹기판 간에 소결온도 및 소결하는 시간이 서로 다르다. 즉, 소성 수축 타이밍이 서로 다르므로 소성에 의해 휘어짐 또는 굴곡(파형모양)이 발생한다. 이러한 문제를 해소하기 위해 동(銅) 금속화 조성물 및 이 조성물을 이용하는 유리 세라믹 배선기판이 JP-A-10-95686호("JP-A"는 일본 미심사공개 특허출원을 의미함)에 개시되어 있고, 동(銅) 페이스트 및 다층배선기판이 JP-A-8-148783호 개시되어 있다.
JP-A-10-95686호에 기재된, 동(銅) 금속화 조성물 및 이 조성물을 이용한 유리 세라믹에 따르면, 특정 무기물질이 부가된 동(銅) 페이스트가 도체층으로 사용되어 유리 세라믹 자기와 동시 소성되며, 동 페이스트에 특정 무기물질을 첨가하여 동과 유리 세라믹 자기의 수축시 온도를 서로 근접하게 하여 소성 후의 기판의 휘어짐이나 굴곡의 형성을 억제하고 있다.
한편, JP-A-8-148783호에 개시된 다층 배선기판의 제조방법 및 동(銅) 페이스트에 따르면, 비결정성 SiO2- Al2O3- B2O3-RO(RO : 알카리 토금속 산화물) 계 유리분말을 1 - 4.5 체적부 만큼 함유시킨 동(銅) 페이스트를 세라믹 그린시트 상에 인쇄하여 소성한 것으로서, 극소량의 유리분말을 첨가하여 도금처리성, 납땜 습윤성을 손상시키지 않고 도체층의 접착강도가 높고 도체저항이 낮은 다층배선기판을 얻도록 하고 있다. 또한 동(銅)이 낮은 온도에서 급격히 소결되어 소결이후의 기판의 휘어짐이나 굴곡이 형성되는 것을 방지하고 있다.
그러나, 최근 배선기판의 소형화, 고밀도화,회로신호의 고주파화가 진행됨에 따라 미세한 배선패턴 상에 도금을 처리해야할 필요가 있으므로, 도체층의 표면에 유리가 부상하는 것을 더욱 억제할 필요가 있다.
JP-A-10-95686호 공보에 기재된 동(銅) 금속화 조성물 및 그것을 이용한 유리 배선기판에 의하면 동(銅) 페이스트에 특정 무기물질이 첨가되므로 도체층에 대한 동(銅) 소결작업을 할 수 없고, 그 결과 치밀한 소결이 이루어지지 않고 도체층은 높은 저항값을 갖는다. 또한 상기 공보에 기재된 동 금속화 조성물 및 그것을 이용한 유리배선기판에 의하면 세라믹 자기에 유리가 함유되기 때문에 이 유리가 도체층의 표면에 부상하게 되므로 미세한 배선 패턴에 고정밀도의 도금을 하기가 곤란하다는 문제가 있다.
또한, JP-A-8-148783호에 개시된 동 페이스트 및 다층배선기판은 유리 플리트(flit)가 동 페이스트에 첨가되기 때문에, 유리가 도체층 표면으로 부상하기 쉽고, 또한 소성 이후 그대로 남아 있게 되어 도금 또는 땜납 처리가 곤란한 문제가 있다.
본 발명의 목적은 이러한 문제점을 해소한 동 페이스트, 이 동 페이스트를 이용한 배선기판 및 배선기판의 제조방법을 제공하는 것으로서, 구체적으로는 도체층을 위해 동(銅)을 이용하는 배선기판에서 소결에 따른 휘어짐이나 굴곡의 형성을 억제하여 배선기판 표면에 미세하고도 치밀한 배선패턴을 형성하는 동시에 납땜 특성이 뛰어난 배선패턴을 제조할 수 있고, 도체 표면에 유리의 부상에 따른 도금실패를 방지할 수 있는 기술을 제공하는 것을 목적으로 한다.
도 1은 본 발명의 실시예에 따른 배선기판의 절단면을 SEM(Scanning-type Electron Microscope)으로 관찰했을 때의 사진단면도.
도 2는 비교예의 배선기판의 절단면을 SEM(Scanning-type Electron Microscope)으로 관찰했을 때의 사진단면도.
도 3은 본 발명에 적용되는 일실시예에 따른 배선기판의 구조를 나타내는 단면도.
*도면 부호 설명*
1, 2 : 세라믹 자기,
3, 4 : 도체층
5, 6 : 무기물질
상기 목적을 실현하기 위해 본 발명의 제1구성특징에 따른 배선기판은 세라믹 그린 시트 상에 동 페이스트를 코팅한 후 소결하여 도체층 및 절연층을 형성하여 얻어지는 배선기판으로서, 상기 동 페이스트는 동분말, 유기 비히클을 포함하는 동시에 50nm이하의 평균입경을 갖는 SiO2입자와, 100nm 이하의 평균입경을 가지며 소결후 유리화되지 않는 세라믹 입자 중에서 하나 이상을 더 포함하는 것을 특징으로 한다.
무기 비히클 양의 하한은 없지만, 바람직하게는 동 페이스트가 동분말 100질량부 당 유기 비히클 20 질량부 이상을 포함한다. 유기 비히클 양의 상한도 없으나 바람직하게는 동분말 100질량부 당 유기 비히클 40 질량부 이하(더욱 바람직하게는 25 질량부 이하)를 포함한다.
본 발명의 동 페이스트의 점성도에도 특별한 제한이 없으나 30 포이즈(poise)(3pa.sec) 이상 5000 포이즈 이하이며, 더욱 바람직하게는 23℃에서 300 내지 1000 포이즈 범위이다.
동 분말, 유기 비히클, 50nm 이하의 평균입경의 SiO2미세입자를 포함하는 동 페이스트가 습성 질소 분위기(습도 70℃) 하에서 노출되면, 정련시에 동분말의 소결능력이 향상된다. 그 결과 낮은 저항값을 갖는 치밀한 도체층의 형성이 가능하고, 양호한 도금 또는 납땜 특성을 확보하여 휘어짐 또는 굴곡이 줄어든 배선기판을 얻을 수 있다.
SiO2미세입자는 소결온도 보다 낮은 온도에서 행하는 탈바인더 공정에서 동분말의 소결초기화온도를 높이면서도 밀도를 높이지 않으며, 무기성분의 이탈을 촉진하는 효과를 가지고, 또한 동분말의 소결초기화온도를 세라믹 그린시트의 소결초기화온도에 가깝게 하는 효과가 있다. 반대로, 고온에서의 연속적인 소결공정에서 동분말의 소결을 촉진하여 탈바인더공정에서 습성 질소에 노출시킴으로써 치밀한 소결체를 형성하며, 그 결과 세라믹 기판의 휘어짐이나 굴곡형성을 방지할 수 있다. 이와 같이 본 발명의 동 페이스트는 산화 분위기에서 일정하게 소결되는 도체 페이스트(예를들면 은과 금같은 고급 금속을 기초로하는 페이스트)에 의해서는 얻을 수 없는 독특한 효과를 얻게되는 것이다.
SiO2미세입자의 평균입경은 50nm 이하가 바람직하고, 40nm 이 더욱 바람직하며, 더더욱 바람직한 것은 30nm 이하이다. 그 이유는 평균입경이 50nm을 초과하면 휘어짐과 굴곡이 배선기판 상에 쉽게 발생하기 때문이다. SiO2미세입자의 평균입경의 하한값은 특별히 정해지지 않지만 5nm이 바람직하다.
SiO2미세입자는 소수성이 아닌 친수성 표면을 갖는 것이 바람직한데 그 이유는 소수성일 경우 동 페이스트에 함유된 유기성분의 분해성이 악화되기 때문이다.
첨가되는 SiO2미세입자의 양은 동 100질량부 당 0.1 내지 5.0 질량부가 바람직하며, 더욱 바람직한 양은 동 100질량부 당 0.5 내지 2.0 질량부이며, 그 이유는 첨가량이 0.1질량부 이하이면 휘어짐과 굴곡부분이 배선기판에 쉽게 형성되고, 5.0질량부 이상이면 도체의 도금성 또는 납땜성이 악화된다.
동분말과, 100nm 이하의 평균입경을 가지면서 소결후의 유리화가 되지 않는 세라믹 입자를 포함하는 동 페이스트는 세라믹 그린 시트에 동 페이스트를 코팅하여 소결할 때 도체층 표면에 유리가 부상하는 것을 방지할 수 있고 휘어짐과 굴곡이 줄어들고 배선패턴에 결점이 없는 도금막을 형성할 수 있다.
일반적으로 동 페이스트에 함유된 유리화성분 또는 세라믹 그린 시트에 함유된 유리성분으로 인해 도체층에 처리되는 동의 소결성이 향상되어 소결시 동(銅)이 분산되며 그 결과 배선기판에 낮은 저항의 치밀한 도체층이 형성되는 것으로 간주된다. 동(銅)이 치말화됨에 따라 상기 설명한 유리 성분은 도체층 표면으로 부상하여 도금성을 악화시킨다.
그러나, 본 발명에 의한 동 페이스트에 따르면, 동 페이스트에 함유된 소결후 비유리화 세라믹 입자는 유리와는 달리 유동성을 갖지 않으므로 고체층에 균일하게 분산되고 동의 소결공정 중에 도체층 표면으로 부상하지 않는다. 즉, 도체층은 뛰어난 도금성을 가질 수 있다.
또한, 세라믹 입자의 평균입경은 100nm 이하 이므로 이 세라믹 입자가 도체층 표면에 근접하거나 노출되어도 도체층의 도금성이 악화되지 않는다.
본 발명에서 사용되는 소결후 비유리화 세라믹 입자는 세라믹 그린 시트 또는 동 페이스트에 함유된 첨가제와 반응하여 유리화가 되지 않는 결정 세라믹을 의미한다.
비유리화 세라믹 입자는 Al2O3, TiO2, CeO2및 물라이트 중 최소한 하나 이상을 함유하며, 특히 구성물질은 개별적으로 고려하여 세라믹 그린시트 또는 동 페이스트에 함유된 첨가제와 반응하지 않는 것을 적절히 선택한다. 특히 TiO2는 배선기판의 굴곡량을 줄일 수 있고, 도체층의 접착강도가 더욱 증대한다는 점에서 바람직한 구성물질에 속한다.
세라믹 입자의 평균입경은 100nm 이하가 바람직하며, 더욱 바람직한 것은 50nm 이하이며, 100nm 이하인 경우 소결후 배선기판에 크게 굴곡이 발생하거나 도체층의 도금성이 열화되는 것을 방지할 수 있다. 세라믹 입자의 평균입경의 하한값은 한정되지 않지만 5nm 이 바람직하다.
세라믹 입자의 양은 동분말 100질량부 당 0.1 내지 0.5 질량부가 바람직하며, 더욱 바람직한 것은 0.2 내지 2.0질량부이다. 첨가량이 0.1질량부 이하이면 도체층의 도금성이 열화되고, 0.5 질량부 이하이면 동의 소결성이 열화되지 않으면서 도체저항이 낮다.
본 발명의 바람직한 제2구성특징으로서 동 페이스트가 유리 세라믹 입자 또는 소결후 유리화 세라믹 입자를 포함할 수도 있다.
본 발명의 제2구성특징에 따르면, 유리화 세라믹입자와 비유리화 세라믹입자모두를 함유한다. 따라서 소결시 유리화 세라믹 입자에 의해 유리가 형성되어도 비유리화 세라믹 입자에 의해 유리의 부상을 방지할 수 있으며, 그 결과 유리가 도체층 표면으로 부상하지 않게 되어 뛰어난 도금특성을 갖는 도체층을 얻을 수 있다. 또한, 함유된 유리화 세라믹 입자는 휘어짐 또는 굴곡이 줄어든 배선기판을 얻는 효과를 제공한다.
본 발명에 따른 유리 세라믹 입자는 비결정 SiO2, 유리 플리트 등이다.
본 발명에 사용하는 소결후 유리화 세라믹 입자는 소성에 의해 유리로 용해되어 세라믹 그린 시트에 함유되는 세라믹 입자이며, 예를 들면 결정 SiO2, B2O3와 같은 유리성형 산화물, 알칼리 금속 산화물 MgO, CaO, Na2O 및 K2O와 같은 알칼리 토금속을 들 수 있다.
본 발명의 동 페이스트에서 동 분말의 평균입경은 0.5 내지 10㎛가 바람직하고, 더욱 바람직한 것은 1 내지 7㎛, 더더욱 바람직한 것은 2 내지 5㎛이다. 동분말의 평균입경이 0.5㎛ 이상이면, 동의 소결 초기화온도가 과도하게 감소하는 현상과, 배선기판에서 발생하는 휘어짐, 굴곡현상의 발생을 방지할 수 있다.반면, 동분말의 평균입경이 10㎛ 이하이면 배선기판 상에 미세배선패턴을 용이하게 형성할 수 있다. 동분말은 구형, 원통형, 박편형 등 어떠한 형태도 가능하다.
동 페이스트는 알칼리 금속 또는 알칼리 토금속 화합물이 없는 것이 바람직한데 그 이유는 알칼리 금속 또는 알칼리 토금속이 함유되면 배선기판에서 유전손실의 발생과 같이 전기적 특성이 악화되는 현상이 발생하기 때문이다.
동 페이스트는 또한 유리 플리트(flit)를 함유하지 않는 것이 바람직한데 그 이유는 유리 플리트가 함유되면 유리가 소결후 도체층 표면에 잔류하여 도금성 또는 납땜성을 악화시키기 때문이다.
유기 비히클은 유기 용매에서 한가지 이상의 유기 중합체를 용해하여 얻을 수 있으며, 그 사용되는 중합체로는 에틸 셀룰로우스, 아크릴 수지, 폴리메틸스티렌, 부티랄 수지, PTFE, 알키드 수지, 폴리알킬렌 카보네이트 등을 들 수 있다. 이중에서 특히 아크릴 수지가 바람직하며, 더욱 바람직한 것은 폴리-n-부틸 메탈크릴레이트 및 폴리-2-에틸헥실 메타크릴레이트 이며, 그 이유는 소결시의 분해능이 강화되고 낮은 저항을 갖는 치밀한 도체층을 얻을 수 있기 때문이다.
유기용매로는 테르피네올, 부틸카르비톨 아세테이트, 부틸카르비톨 및 디부틸 프탈레이트와 같은 높은 비등점의 용매가 바람직하다.
본 발명의 동 페이스트에서 가소제, 증점제제, 레벨링제, 소포제를 함유할 수도 있다.
본 발명의 제3구성특징에 있어서, 세라믹 그린 시트상에 제1구성특징 및 제2구성특징의 동 페이스트를 코팅하여 소결함으로써 도체층 및 절연층을 형성하고, 결과적으로 이와같이 형성된 배선기판을 얻을 수 있다.
본 발명의 배선기판에서는 뛰어난 소결성을 갖는 동 페이스트를 이용하며, 그 결과 도체층의 저항값이 낮고, 미세 배선패턴을 가지며, 소결시에 휘어짐 또는 굴곡과 같은 변형이 적어지는 효과를 얻게된다.
본 발명의 제4구성특징에 따르면, 세라믹 그린 시트 상에 동분말, 유기 비히클 및 세라믹 입자를 코팅한 후 소결하여 두께부분으로 분산되는 도체층을 형성하며, 여기서 사용되는 세라믹 입자는 평균입경이 100nm 이하이고 소결 후 비유리화되는 도체층으로서의 무기물질 입자이며, 그 평균입경이 2㎛이하이다. 여기서 무기물질이란 제1구성특징에서 설명한 바와같이 소결후 비유리화되는 세라믹 입자, 절연층으로부터 분산된 무기성분, 제2구성특징에서 설명한 유리세라믹 입자 또는 소결후 유리화 세라믹 입자 또는 그 집합체를 의미한다.
본 발명의 제4구성특징에 따르면, 평균입경 2㎛를 갖는 무기물질이 도체층에 분산되어 있으며 그 결과 배선기판의 굴곡현상을 감소시킬 수 있고, 무기물질이 도체층 표면으로 부상하지 않아 양호한 도금을 행할 수 있다.
또한, 제4구성특징의 배선기판에 있어서는 도체층에 2㎛의 입경을 갖는 무기물질이 분산되어 있어 도체층을 치밀하게 소성할 수 있고, 도체층의 저항을 3 ×10-6Ωㆍcm 이하로 할 수 있으며, 10GHz 이상의 고주파를 전송하는 배선기판에서도 전송손실을 감소시킬 수 있다.
본 발명의 제5구성특징에 따르면, 동분말, 유기 비히클, 평균입경 50nm 이하의 SiO2미세입자를 세라믹 그린시트 상에 코팅하여 소결함으로써 도체층 및 절연층을 형성한 배선기판을 얻고 있으며, 여기서 도체층은 3 ×10-6Ωㆍcm 이하이다.
본 발명의 제5구성특징에 있어서는 치밀한 소결도체층으로 인해 저항값이 3 ×10-6Ωㆍcm 이하이며, 그 결과 10GHz 이상의 고주파신호를 전송하는 배선기판에서도 전송손실을 감소시킬 수 있다.
본 발명의 제6구성특징에 따른 배선기판은 상기 제3구성특징, 제4구성특징또는 제5구성특징에서 절연층에 알칼리 금속함량이 산화물을 기준으로 0.5몰% 이하 함유한 것이다.
제6구성특징의 배선기판에 있어서는 유전손실과 같은 전기적 특성이 손상되지 않으며, 고주파 대역에서 안정된 전기적 특성을 가진다. 특히 산화물을 기준으로 알칼리 금속함량을 0.5몰% 이하로 규정함으로써 10GHz의 전송신호에서의 유전손실을 0.003 이하로 줄이고, 뛰어난 고주파 특성을 갖는 배선기판을 얻을 수 있다.
또한 알칼리 금속함량을 산화물을 기준으로 0.2몰%이하 또는 0.3몰% 이하로 규정함으로써 유전손실을 0.0015이하 또는 0.002 이하로 줄일 수 있어 고도의 향상된 주파수특성을 갖는 배선기판을 제조할 수 있다.
본 발명의 도체층 표면에는 도금처리를 행하는 것이 바람직하다(본 발명의 제7구성특징).
본 발명의 제7구성특징에 따르면, 도금에 의해 미세배선패턴을 가진 배선기판을 얻을 수 있으며, 낮은 저항값과 표면 거칠기가 낮은 배선패턴을 형성할 수 있다. 따라서, 고주파회로를 형성하기 위한 스트립라인(특히 마이크로파 스트립 라인)을 형성할 때, 신호전송손실을 줄이면서 높은 신뢰성을 얻을 수 있다. 예를들어 도체층폭이 100㎛ 이하일 때도 또한 50㎛ 이하 또는 70㎛ 이하일 때, 양호한 도금막을 얻을 수 있다.
본 발명에서 이용하는 도금처리는 예를들어 도체층에 Ni도금을 가하고 여기에 추가로 Au도금을 하는 방법, 또는 Cu도금과 같은 낮은 저항값을 갖는 금속종을 이용하여 금속도금을 하는 방법을 들 수 있다.
배선기판은 평균입경 2㎛ 이하의 무기물질이 내측으로 분산된 도체층을 포함하는 것이 바람직하다(본발명의 제8구성특징).
제8구성특징의 배선기판에 따르면, 도체층에 평균입경 2㎛ 이하의 무기물질이 도체층에 분산되며, 그 결과 배선기판에서의 휘어짐 또는 굴곡면의 형성을 억제할 수 있으며, 무기물질은 도체층의 표면으로 부상하지 않으므로 양호한 도금을 이룰 수 있다.
또한, 제8구성특징에 있어서, 도체층에 평균입경 2㎛ 이하의 무기물질이 분산되어있어 도체층이 치밀하게 소결되는 동시에 3 ×10-6Ωㆍcm의 낮은 저항을 가지게 되어 10GHz 이상의 고주파신호의 전송시에도 배선기판의 전송손실을 줄일 수 있다.
제9구성특징의 배선기판에 따르면, 도체층의 내측에 무기물질이 분산되어 있으며, 도체층의 단면 및 두께 방향으로 평균입경 2㎛ 이상의 무기물질의 전체영역은 도체층의 단면영역의 5% 이하이다.
제9구성특징의 배선기판에 따르면, 도체층의 두께방향으로의 단면영역에서, 도체층 내측에 분산된 평균입경 2㎛ 이상의 무기물질의 전체영역이 도체층의 단면영역의 5% 이하이며, 그 결과 배선기판의 휘어짐을 경감할 수 있고, 또한 도체층표면에 대한 무기물질의 부상을 억제할 수 있으며, 양호한 도금처리를 행할 수 있다.
또한, 본 발명의 배선기판에 있어서는 도체층이 치밀하게 소결되는 동시에 3 ×10-6Ωㆍcm의 낮은 저항을 가지게 되어 10GHz 이상의 고주파신호의 전송시에도배선기판의 전송손실을 줄일 수 있다.
제10구성특징의 배선기판에 따르면, 도체층의 내측에 무기물질이 분산되어 있으며, 도체층의 단면 및 두께 방향으로 평균입경 3㎛ 이상의 무기물질의 전체영역은 도체층의 단면영역의 2% 이하이다.
제10구성특징의 배선기판에 따르면, 도체층의 두께방향으로의 단면영역에서, 도체층 내측에 분산된 평균입경 3㎛ 이상의 무기물질의 전체영역이 도체층의 단면영역의 2% 이하이며, 그 결과 배선기판의 휘어짐을 경감할 수 있고, 또한 도체층표면에 대한 무기물질의 부상을 억제할 수 있으며, 양호한 도금처리를 행할 수 있다.
또한, 본 발명의 배선기판에 있어서는 도체층이 치밀하게 소결되는 동시에 3 ×10-6Ωㆍcm의 낮은 저항을 가지게 되어 10GHz 이상의 고주파신호의 전송시에도 배선기판의 전송손실을 줄일 수 있다.
본 발명의 제11구성특징은 제8구성특징의 배선기판에서 도체층의 표면에 도금처리를 행한 것이다.
본 발명의 제11구성특징에 따르면, 도금에 의해 미세배선패턴을 가진 배선기판을 얻을 수 있으며, 낮은 저항값과 표면 거칠기가 낮은 배선패턴을 형성할 수 있다. 따라서, 고주파회로를 형성하기 위한 스트립라인(특히 마이크로파 스트립 라인)을 형성할 때, 신호전송손실을 줄이면서 높은 신뢰성을 얻을 수 있다. 예를들어 도체층폭이 100㎛ 이하일 때도 또한 50㎛ 이하 또는 70㎛ 이하일 때, 양호한 도금막을 얻을 수 있다.
본 발명에서 이용하는 도금처리는 예를들어 도체층에 Ni도금을 가하고 여기에 추가로 Au도금을 하는 방법, 또는 Cu도금과 같은 낮은 저항값을 갖는 금속종을 이용하여 금속도금을 하는 방법을 들 수 있다.
본 발명의 제12구성특징은 배선기판의 제조방법으로서, 제3 내지 제11구성특징의 배선기판을 제1 또는 제2구성특징의 동 페이스트를 이용하여 제조하는 방법으로서, 여기서는 동 페이스트로 코팅된 세라믹 그린 시트에 대해 650 내지 900℃의 습성 질소분위기 하에서 유기성분의 제거공정을 행하게 된다(탈바인더공정). 이후 850 내지 1050℃에서 소결한다. 탈바인더 공정에서의 온도는 차후 소결공정 시의 온도를 초과하지 않는 범위로 설정된다.
먼저, 세라믹 그린시트와 동 페이스트에 함유된 유기성분이 650 내지 900℃ 온도에서 또한 습성 질로분위기에서 제거된다(탈바인더 공정). 여기서, 탈바인더 공정의 온도는 차후 소결공정시의 온도를 초과하지 않는 범위에서 설정된다. 탈바인더 공정은 동 페이스트 내의 동 분말의 주변에 SiO2미세입자가 분산된 상태에서 수행된다. 따라서 동 분말의 소결초기화를 탈바인더 공정 중에 억제할 수 있다. 그러나, 고온에서의 차후 소결공정에서는 탈바인더 공정중에 습성 질소에 노출됨에 따라 동분말의 소결이 촉진되므로 치밀한 도체층을 얻을 수 있다.
탈바인더 공정 이후의 소결공정에서 동(銅)과 세라믹 그린 시트가 동시에 질소 또는 습성 질소 분위기 하에서 850 내지 1050℃의 온도로 소결된다. 소결초기온도와 소결수축온도는 동(銅)과 세라믹 그린시트 사이에 근접하도록 제어되며, 그결과 휘어짐 또는 굴곡이 없고, 낮은 저항값을 가지며 동시에 고주파신호의 전송손실을 감소시킬 수 있는 배선기판을 제조할 수 있다.
다음에, 본 발명의 바람직한 실시예에 대하여 첨부도면을 참조하여 아래에 설명한다.
(1) 세라믹 그린 시트의 제조
입자 치수(입경) 2.5㎛, 0.2몰% 이하의 알칼리 금속 불순물을 갖는 알루미나 및 유리 혼합 분말을 조제하며, 이 혼합분말은 알루미나 충진재 50질량부와 유리분말 50질량부를 혼합하여 얻는다. 또한 유리분말은 SiO231.65질량부, B2O312.05 질량부, AlO32.85 질량부, CaO 3.45 질량부의 조성비를 갖는다.
이후, 아크릴 수지를 포함하는 바인더 20 질량부, 디부틸 프탈레이트를 포함하는 가소제 10 질량부, 적절한 양의 톨루엔 MEK 혼합 용매가 알루미나 및 유리 혼합 분말 100 질량부 당 첨가되어 슬러리를 조제한다.
얻어진 슬러리는 닥터 블레이드 법(Doctor Blade Method)과 같은 시트성형법에 의해 250㎛ 두께의 세라믹 그린 시트로 성형된다. 이 세라믹 그린시트는 저온 소결 그린 시트로서 상대적으로 낮은 온도(1000℃)에서 소결될 수 있다.
(2) 동 페이스트의 제조
이후, 비히클(vehicle) 25질량부 및 표 1의 첨가제를 평균치수 5㎛의 동(銅)분말 100질량부에 첨가하고, 이들을 3롤식 분쇄기(mill)에 의해 혼합하여 동 페이스트를 제조한다. 또, 비히클은 폴리이소부틸 메타크릴레이트 30질량부를 테르피네올 70질량부에 용해하여 조제한다.
Cu의 입경 첨가제(1) 첨가제(2) 굴곡량 저항 땜납습윤성 도금성
첨가제 첨가제입경(nm) 첨가량(질량부) 첨가제 첨가제입경(nm) 첨가량(질량부) 시험편2-A 시험편2-B
실예 1-A 4.7 SiO2 12 0.1 없음 - - 1.52 2.6 양호 양호 양호
1-B 4.7 SiO2 12 0.2 없음 - - 0.98 2.5 양호 양호 양호
1-C 4.7 SiO2 12 0.5 없음 - - 0.28 2.4 양호 양호 불량
1-D 4.7 SiO2 12 1.0 없음 - - -0.01 2.5 양호 양호 불량
1-E 4.7 SiO2 12 2.0 없음 - - -0.02 2.7 양호 양호 불량
1-F 4.7 SiO2 12 5.0 없음 - - 0.42 3.2 양호 양호 불량
1-G 0.7 SiO2 12 1.0 없음 - - 1.36 2.0 양호 양호 불량
1-H 2.7 SiO2 12 1.0 없음 - - -0.01 2.3 양호 양호 불량
1-I 8.8 SiO2 12 1.0 없음 - - -0.03 3.1 양호 양호 불량
1-J 4.7 SiO2 30 1.0 없음 - - 0.02 2.5 양호 양호 불량
1-K 4.7 SiO2 7 1.0 없음 - - -0.01 2.4 양호 양호 불량
비교예 1-A 4.7 없음 - - 없음 - - 2.07 2.5 양호 양호 양호
1-B 4.7 SiO2 200 1.0 없음 - - 1.98 2.5 양호 양호 양호
1-D 4.7 유리 2.5 1.0 없음 - - -0.06 2.2 불량 불량 불량
실예 2-A 4.7 Al2O3 13 1.0 없음 - - 1.02 4.4 양호 양호 양호
2-B 4.7 TiO2 21 0.2 없음 - - 1.50 2.6 양호 양호 양호
2-C 4.7 TiO2 21 0.5 없음 - - 1.01 2.5 양호 양호 양호
2-D 4.7 TiO2 21 1.0 없음 - - 0.64 2.6 양호 양호 양호
2-E 4.7 TiO2 21 2.0 없음 - - 0.45 2.6 양호 양호 양호
2-F 4.7 TiO2 21 1.0 SiO2 - - 0.20 2.4 양호 양호 양호
2-G 4.7 TiO2 21 1.0 SiO2 - - 0.02 2.4 양호 양호 양호
2-H 4.7 TiO2 21 1.0 SiO2 12 1.0 -0.02 2.6 양호 양호 양호
비교예 2-D 4.7 Al2O3 300 1.0 없음 - - 2.11 3.7 양호 양호 양호
2-E 4.7 Al2O3 300 3.0 없음 - - 1.61 4.6 양호 양호 불량
표1에 나타낸 바와 같이, 실예 1-A 내지 1-K 그리고 실예2-A 내지 2-H의 조성물을 갖는 동 페이스트는 본 발명의 실시예로서 제조될 수 있고, 또한 비교예1-A, 1-B, 1-D, 2-D 및 2-E의 조성물을 갖는 동 페이스트는 본 발명의 효과와 비교를 위해 생성되었다.
실예1-A 내지 1-F는 동 페이스트로서 입경12nm의 SiO2를 입경4.7㎛의 동분말에 첨가하였으며, 첨가된 SiO2의 양은 0.1 내지 0.5 질량부 범위에서 변화시킨 것이다.
실예 1-G 내지 1-I는 동 페이스트로서 입경12nm의 SiO21.0질량부를 입경0.7㎛, 또는 2.7㎛ 또는 8.8㎛의 동분말에 첨가시킨 것이다.
실예 1-J 내지 1-K는 동 페이스트로서 입경7nm 또는 30nm의 SiO21.0질량부를 입경4.7㎛의 동분말에 첨가시킨 것이다.
비교예 1-A는 동 페이스트로서 입경 4.7㎛의 동분말을 사용하였고, 첨가제는 첨가하지 않았다.
비교예1-B는 동 페이스트로서 입경200nm의 SiO21질량부를 입경4.7㎛의 동분말에 첨가시킨 것이다.
비교예1-D는 동 페이스트로서 2.5㎛의 유리분말 1.0질량부를 입경 4.7㎛의 동분말에 첨가시킨 것이다.
비교예2-A는 13nm의 평균입경을 갖는 Al2O31.0 질량부를 동분말에 첨가한 것이다.
비교예2-B, 2-C, 2-D, 2-E는 21nm의 평균입경을 갖는 TiO2를 0.5 내지 2.0 질량부의 범위에서 첨가량을 변화시키면서 동 분말에 가한 것이다.
실예 2-F, 2-G, 2-H는 동 페이스트로서 평균입경 21nm의 TiO21.0 질량부를 동분말에 첨가하고 또한 0.2 내지 1.0 질량부 범위에서 첨가량을 변화시키면서 SiO2를 가한 것이다.
비교예 2-D, 2-E는 동 페이스트로서 평균입경 300nm의 Al2O3를 1.0 질량부또는 3.0 질량부 첨가한 것이다.
(3)배선기판의 제조
이와같이 얻어진 그린시트 및 동 페이스트를 이용하여, 평가용 시험편으로서의 배선기판을 제조하였다.
먼저, 세라믹 그린 시트를 절단하여 50mm(길이) × 60mm(폭)의 치수로 절단하고 세라믹 그린시트 스트립 및 시험편1-A 및 2-A, 시험편1-B 및 2-B를 마련하였으며, 시험편 1-A 및 2-A 에는 세라믹 그린 시트 스트립의 거의 중심부에 15mm(길이) ×15mm(폭) ×20㎛(두께)의 치수로 동 페이스트를 인쇄하였고, 시험편 2-B에서는 세라믹 그린 시트 스트립의 상부면 중심부에 0.2mm(폭), 57mm(폭), 20㎛(두께)의 치수로 동 페이스트를 인쇄하였다.
시험편 1-A, 2-A, 1-B 및 2-B 각각은 수증기 및 질소가스의 혼합 분위기를 갖는 로에 노출시켜 850℃의 온도에서 9시간 동안 두었으며, 그 결과 동 페이스트 및 세라믹 그린시트에 함유된 유기성분을 감소시켰다. 건식 질소가스와 교체시킨 후 온도를 1000℃로 상승시킨 후 각 시험편을 2시간 동안 두어 소결함으로써 배선기판을 제조하였다.
시험편1-A을 사용함으로써 제조되는 배선기판의 굴곡량을 측정하였다. 굴곡량의 측정에서 배선기판의 동 페이스트와 함께 인쇄 또는 인쇄되지 않은 부분에서의 최대 요철량을 측정하였다. 배선기판의 동(銅) 패턴을 갖는 평면을 향하는 방향으로 볼록부 형상을 마크 "+", 배선기판의 동(銅) 패턴을 갖지 않는 평면을 향하는 방향에서의 볼록부 형상을 마크 "-"로 한다. 또한 얻어진 결과는 표 1에 나타내었다. 또한, Ni는 시험편1-A의 Cu 패턴에 도금되며, Au는 또한 Ni 도금의 상부면에 도금되고, 배선기판은 260℃의 공융점(eutectic point)을 갖는 납땜층에 침지시켜, 납땜 영역을 관찰하였으며, 납땜 습윤성을 비교, 평가 하였다. 납땜 영역이 95% 이상일 때 습윤성이 양호하고, 95% 이하일 때 습윤성이 불량이었다.
또한, 시험편 1-B를 사용하여 제조되는 배선기판은 동(銅) 패턴의 소정 길이당 폭, 두께, 길이 및 및 저항값을 측정하여 저항이 결정된다. 얻어진 결과는 표1에 나타내었다.
(4) 도금성 평가
또한 무전해 도금법을 사용하여 시험편 2-A 및 2-B의 도체층표면 상에 두께 4㎛의 도금을 하였다. 또, 무전해 도금법을 이용하여 두께 0.5㎛로 Au를 도금하였다.
Au 도금면을 확대경을 통해 관찰하여 비도금부분의 존재여부를 검사하였다. 도체층에서 99% 이상 도금부분이 점유하면 양호로 99%인 경우는 불량으로 하였으며, 그 결과를 표 1에 나타내었다.
표 1에서 볼 수 있는 바와같이, 본 발명의 실예 1-A 내지 1-K, 2-B 내지 2-H에 있어서, 굴곡량이 감소되고, 낮은 저항값을 갖는 배선기판을 얻을 수 있었으며, 여기서 배선기판의 굴곡량은 -0.03 내지 +1.52mm이고, 저항은 2.0 내지 3.2 μΩㆍcm 이다. 본 발명의 실예2-A에서, 굴곡량이 1.02mm 밖에안되는 배선기판을 얻을 수 있었다.
비교예1-A에서, 본 발명의 실예1-A 내지 1-F 와 비교할 때, 동(銅) 분말의 입경이 4.7㎛ 이며, 이것은 본 발명의 것과 동일하지만 첨가제로서의 SiO2는 첨가하지 않았다. 그 결과로서 회로기판의 굴곡량은 +2.07mm가 되었다.
비교예1-B에서, 본 발명의 실예1-D 와 비교할 때, 동(銅)분말의 입경이 4.7㎛ 이며, 이것은 본 발명의 실예1-D의 것과 동일하지만 SiO2의 입경은 200nm으로서 본 발명의 실예1-D에서의 입경(12nm) 보다 크며, 그 결과로서 회로기판의 굴곡량은 +1.98mm가 되었고, SiO2의 입경은 바람직하게는 50nm 이하가 된다.
비교예1-D에서, 본 발명의 실예1-D 와 비교할 때, 동(銅)분말의 입경이 4.7㎛ 이며, 이것은 본 발명의 실예1-D의 것과 동일하지만 첨가제로서는 SiO2대신에 같은 양의 유리를 첨가하였다. 그 결과로서 본 발명의 실예1-D에서와 거의 동일한굴곡량 및 저항값을 얻었음에도 불구하고 유리가 도체층 표면으로 부상하여 납땜 습윤성, 도금 또는 납땜성능을 손상시켰다.
본발명의 실예 중에서 실예 1-C, 1-D 및 1-E에서 배선기판의 굴곡량은 +0.28mm 내지 -0.02mm 정도로 작으며, 저항은 다른 실예와 같은 수준이다. 그리고 첨가된 SiO2의 양은 0.5 내지 2.0 질량부가 바람직하다.
표1에 나타낸 바와 같이, 본 발명의 실예1-A, 1-B, 2-A내지 2-H에서 굴곡량이 감소하고 양호한 도금특성을 갖는 배선기판을 얻을 수 있었으며, 배선기판의 굴곡량은 -0.02 내지 +1.52mm 이다.
비교예1-A를 본 발명의 실예2-A 내지 2-H와 비교할 때, 비교예1-A에서는 첨가제가 첨가되지 않았으며, 도체층의 양호한 도금성에도 불구하고 회로기판의 굴곡량이 2.07mm 만큼 크다.
비교예1-D에서 유리가 첨가제로서 사용되었으므로 배선기판의 굴곡 형성이 감소하였다. 그러나 배선기판의 도금성이 불량으로 되었다.
비교예2-D를 본 발명의 실예2-A와 비교할 때, 비교예2-D에서 300nm의 큰입경을 갖는 Al2O3를 첨가제로서 첨가하고 그 결과로서 배선기판의 굴곡량을 2.11mm로 크게하였다.
비교예 2-E를 본 발명의 실예2-A와 비교할 때, 배선기판의 도금성이 열화되고, 큰입경을 갖는 세라믹입자를 많은량으로 첨가할 때 미세배선패턴의 도금성이 악화되었다.
본발명의 실예 2-A 및 2-D를 비교하면, 실예 2-A에서 첨가된 Al2O3의 양은 1.0질량부이고, 이것은 실예2-D에 첨가된 TiO2의 양과 같지만 굴곡량은 실예2-D에서 더욱 감소한다. 여기서는 배선기판의 굴곡량을 감소시키기 위해 TiO2를 첨가하는 것이 바람직함을 알 수 있다.
본 발명의 실예2-A를 본 발명의 실예2-F, 2-G, 2-H와 비교할 때, TiO2가 첨가제로서 첨가되고, 추가로 SiO2가 추가될 때 배선기판의 굴곡량을 더욱 줄일 수 있다.
(실시예 2)
실시예1에서 제조된 세라믹 그린 시트와 실시예1의 실예1-I의 조성물을 갖는 동 페이스트를 이용하여 세라믹 그린시트에 도체패턴을 인쇄하였다. 이들 시트를 다수 적층하여 가압함으로써 그린시트 적층체를 제작하였다.
이 그린시트 적층체를 수증기 및 질소가스의 혼합분위기를 갖는 로 속에 노출시켜 850℃의 온도 하에서 탈지시키고, 다시 2시간 동안 1000℃의 온도에서 소결하였다.
이후 이 배선기판의 상부면에 노출된 도체층에 Ni도금을하고, Ni 상부면에 다시 Au 도금을 하여 배선기판을 완성하였다.
얻어진 배선기판은 10-40GHz의 고주파신호에 대해서도 전송손실이 낮고, 고주파특성이 우수한 배선기판이 얻어졌다. 또, 이 배선기판 상에 형성된 수십 미크론 폭의 도체층을 미세경으로 확대한 결과 도금부착면에 굴곡이 없고 고정밀도의 패턴이 얻어졌다.
(본 발명의 효과를 검증하기 위한 참고실험)
다음에, 본 발명의 실예에 의한 동 페이스트와 비교예에의한 동 페이스트와의 수축율을 비교하여 그 결과를 근거로 본 발명의 효과를 검증하였다.
먼저, 표 2에 표시한 바와같이, 상기 표1의 실예1-D 및 2-A 및 비교예1-A에서 사용된 첨가제 및 동(銅)의 혼합분말을 준비하였다. 이들 혼합분말을 이용하여 일축성형을 행한 후에 150MPA의 압력을 가하여 냉간 정수압 성형을 행하고, 동(銅)을 주성분으로 하는 3 ×3 ×18mm의 직방체의 성형체를 얻었다.
다음에, 상기 성형체를 질소분위기 속에서 20℃ - 1000℃ 까지 10℃/min의 속도로 승온하고, 이 때의 수축율을 TMA(열역학적 분석)을 이용하여 측정하고, 그 결과를 표 2에 표시하였다.
Cu 성형체의 조성 수축율(%)
Cu 입경(㎛) 첨가제 첨가제의 입경 첨가제의 첨가량(질량부)
실예1-D 4.7 SiO2 12nm 1.0 5.10
비교예1-A 4.7 없음 없음 없음 2.69
비교예2-A 4.7 Al2O3 13nm 1.0 5.86
표 2에 나타낸 바와같이, 실예1-D, 2-A는 수축율이 거의 같고, 비교예1-A가 가장 작다. 그러나, 실시예에 따라 제조된 배선기판에서 도체부를 SEM(Scanning-type electron microscope : 주사형 전자 현미경)으로 관찰한 결과, 본 발명의 실시예1-D의 도체부가 비교예1-A와 비교하여 더욱 치밀한 것으로 되어 있다.
따라서, 본 발명의 동 페이스트를 이용하여 배선기판을 제조함으로써 수축율의 대소에 관계없이, 도체층(동(銅))의 소결성이 현저하게 향상되는 것을 알 수 있다.
본 발명의 실시예에 따른 동 페이스트, 배선기판 및 그 제조방법의 효과를 설명하면 다음과 같다.
본 발명의 실시예에 따른 동 페이스트를 세라믹 그린 시트에서 인쇄할 때, 일단 습성 질소분위기 하에서 노출시켜 소성하면 치밀한 도체층이 형성되며, 휘어짐이나 굴곡이 줄어들고 작은 저항값을 갖는 배선기판을 얻을 수 있다.
본 발명의 실시예에 따른 배선기판에서는 치밀한 소결 도체층으로 인해 저항이 3 ×10-6Ωㆍcm 이하 이고, 10GHz 이상의 고주파 신호를 전송하는 경우에도 전송손실율을 줄일 수 있다.
또, 본 발명의 실시예에 의하면 배선기판은 유전손실 등의 전기특성이 손실되는 것이 없고, 고주파 대역에서 안정된 전기특성을 가지며, 특히 10GHz에서의 유전손실이 0.003 이하로되어 고주파특성이 우수하다.
본 발명에 따른 배선기판의 제조방법에 의하면, 동(銅)의 소결이 촉진되어 치밀한 소결결과를 얻을 수 있으므로 저항값이 작고 고주파신호의 전송손실이 작은 배선기판을 얻을 수 있다.
또, 본 발명의 실시예에서는 동 페이스트가 유리 플리트(glass flit)를 함유지하지 않지만 배선기판의 패턴설계에 따르면, 납땜 또는 도금성을 손상시키지 않는 정도의 극히 적은 양의 유리는 함유할 수도 있다.
본 발명의 실시예에서 Ni가 도체층으로서의 동(銅)의 상부면에 도금되고, Ni도금층의 위에 또 다시 Au가 도금된다. 그러나, 동(銅)의 상부면에는 낮은 저항값을 갖는 기타 금속을 도금할 수도 있다.
본 발명의 배선기판에서 도체층은 저항값이 낮고, 전기적 특성도 안정되어있다. 따라서, 이 배선기판 내에 반도체소자를 봉입한 반도체소자 수용용 패키지로서 이용하는 것도 바람직한 사용예이다.
(실시예 3)
실예2-G와 실시예1에서의 비교예2-E의 동 페이스트를 이용하여 세라믹 그린시트에 도체패턴을 인쇄하였다. 이들 시트를 다수 적층하여 가압함으로써 그린시트 적층체를 제작하였다.
이 그린시트 적층체를 수증기 및 질소가스의 혼합분위기를 갖는 로 속에 노출시켜 850℃의 온도 하에서 탈지시키고, 다시 2시간 동안 1000℃의 온도에서 소결한 배선기판을 제조하였다.
이후 이 배선기판을 절단하고, 절단면을 딱아서 도체층의 단면을 SEM으로 관찰하였으며, 도 1 및 도 2는 그 관찰결과를 나타내는 사진확대도이다.
도 1은 실예2-G의 동 페이스트를 사용한 배선기판의 사진단면도이고, 도 2는 비교예2-E의 동 페이스트를 사용한 배선기판의 사진 단면도이다.
도 1 및 도 2에서 부호 "1" 및 "2"는 세라믹 자기를 나타내고, "T1" 및 "T2"는 도체층(3)(4)의 두께범위를 나타내며, 이 도체층(3)(4) 내에는 TiO2또는 SiO2를 포함하는 무기물질(5)(6)이 도체층(3)(4) 내에 분산되어 있다.
본 발명의 실예2-G의 동 페이스트에 따르면, 도 1에 도시한 바와 같이, 무기물질(5)은 도체층(3)의 두께범위T1에서 균일하게 분산되어 있다(평균 1.5㎛의 간격으로 분산됨).
또한, 세라믹 자기(1 또는 2) 및 도체층(3)은 도체층의 각 경계면에 거의 평활하게 접착되어 있으며,세라믹 자기(1 또는 2)가 도체층(3)으로 확대성장되는 것 없이 소성을 행할 수 있다.
한편, 비교예2-E의 구리 페이스트에 따르면, 도 2에 도시한 바와 같이, 수 미크론에 이르는 상대적으로 큰 무기물질(6)이 도체층(4)의 두께범위T2로 함유되어 있으며, 도체층(4)으로 세라믹 자기의 확대성장을 도체층(4)과 세라믹 자기(1 또는 2)의 각 경계면에서 관찰할 수 있다.
또한, 비교예2-E이 동 페이스트를 이용하는 배선기판에서는 약 5미크론 정도의 큰 무기물질이 이 경계면에서 발견되고, 이 무기물질은 다량으로 또한 연속적으로 도체층(4) 표면에 나타난다.
이와 같이, 본 발명의 실예2-G에서 무기물질(5)은 비교예2-E와 비교할 때 도체층(3)의 두께범위T1에 균일하게 분산되어 있으며, 그 결과 무기물질이 배선기판표면으로 보다 적게 부상하여 뛰어난 도금성을 확보할 수 있다.
또한, 도체층(3)의 두께범위T1 내로 세라믹 자기(1 또는 2)의 확대성장을 야기하지 않고도 평활한 도체층(3)을 얻을 수 있으며, 그결과 도체 저항이 낮으면서도 미세한 배선패턴을 형성할 수 있다.
실예2-G의 도체층에 분산된 무기물질은 EPMA(Electron Probe Microanalsys)에 의해 분석되며, 그 결과, 구리 페이스트에 미리 첨가된 Ti 또는 Si 외에도 세라믹 자기(2)의 유리성분으로서 Ca 또는 Al이 관찰되었다. 즉, Ca 및 Al과 같은 유리성분은 도체층(3)에 무기물질로서 균일하게 분산되었으며, 도체층(3)의 표면으로 부상하지 않았다. 따라서 뛰어난 도금성을 갖는 도체층이 얻어진다. 또한, 도체층(3)의 저항은 3 ×10-6Ωㆍcm 이하, 또는 2.5 ×10-6Ωㆍcm 이하로 측정되었다. 따라서, 양호한 결과를 얻었다.
(실시예 4)
실시예3의 실예2-G의 배선패턴을 이용하여 무전해 도금법에 의해 두께 4㎛의 Ni도금을 배선기판의 상부면의 도체층에 가하였고, 다시 무전해 도금법에 의해 두께5㎛의 Au도금을 가하여 미세배선패턴을 갖는 구조파회로용 배선기판을 제조하였다.
얻어진 배선기판의 표면은 확대경으로 관찰하여으며, 그 결과 미세도체층에서도 도금층을 성공적으로 형성할 수 있었다.
이후 실예2-G 및 비교예2-E의 배선기판을 각각 절단하고, 절단면을 딱아서 도체층의 단면을 SEM으로 관찰하여 전자반사합성상(reflection electroncomposition image)을 얻었으며, 이 전자반사합성상에 따르면, 도체층의 임의의 담면적 4,000㎛2에 대해 입경2 또는 3㎛ 이상의 무기물질을 검출하였다. 전자반사합성상에서 밝은 부분(백색부분)은 Cu와 같은 무거운 원소를 나타내고, 어두운부분(검은색부분)은 무기물질을 나타낸다. 도체 단면적에 대해 무기물질(어두운부분)의 전체면적은 이미지 프로세싱으로 산출하였으며, 결과로서 실예G에서 입경2㎛ 이상의 무기물질의 비는 1.2%, 입경3㎛ 이상의 무기물질의 비는 0.7%이다. 비교예E에서, 입경 2㎛이상의 무기물질의 비는 6.1%이고, 입경 3㎛ 이상의 무기물질의 비는 2.5% 이다.
따라서, 도체층 단면적 대해 각 입경 이상의 무기물질의 전체영역을 산출하고, 동시에 도체층표면에 대한 도금성을 평가하였다. 그 결과 도체층의 단면적에 대한 각 입경 이상을 갖는 무기물질의 전체면적이 입경2㎛ 이상인 경우 5% 이하, 입경3㎛ 이상인 경우 2% 이하일 때 배선의 휘어짐이 억제되고, 도체층에 대한 무기물질의 부상을 경감할 수 있다. 또한, 도체층의 저항은 3 ×10-6Ωㆍcm 이하로 측정되어 양호한 결과를 얻었다.
(실시예 5)
실예2-G의 동 페이스트를 이용하여 다수의 세라믹층과 다수의 도체층을 적층하여 다층 배선기판을 얻었다.
도 3에서, 내부에 각각 비아홀을 형성한 다수의 세라믹 그린 시트의 표면에 동 페이스트를 인쇄하고, 비아홀에 동 페이스트를 충진하며, 이들 세라믹 그린시트를 적층하고, 이 적층체를 탈그리스 및 베이킹 작업을 행하여 배선기판(10)을 제조하였다. 이 배선기판(10)에서, 도체층(24-29)이 중첩 세라믹 층(11-14) 사이의 각 표면 상에서 형성되고, 이들 각 도체층(24-29)을 비아 도체(36-47)를 통해 접속하였다. 세라믹 층(11)의 바닥면에서 회로단자(18-23)가 형성되어 비아도체(36-41)에 각각 접속되었다. 이들 회로단자(18-23)가 비아도체(36 - 41)의 각 노출면 상에서 동 페이스트를 인쇄하여 형성되고, 동시소성하여 각 도체면에 Ni도금을 가하였으며, 이후 Au도금을 각 Ni도금면에 가하였다. 세라믹층(14)의 상부면에서 도금층(30-35)이 형성되어 각각 비아도체(42-47)와 연결된다. 이들 도금층(30-35)은 Ni도금을 비아 도체(42-47)의 각 노출면에 Ni도금하고, Ni도금에 Au도금을 가하여 형성된다. 여기에 반도체소자의 단자(도시안됨)이 도금층(30-35) 위에 놓이도록 납땜에 의해 접속된다.
이와 같이, 배선기판(10)에서 바닥세라믹층(11)에서 회로단자(18-23)를 비아도체(36-47), 도체층(24-29)을 통해 상부세라믹층(14)에서 도금층(30-50)에 접속하고, 도금층(30-35)을 통해 회로소자(도시안됨)의 단자에 접속하며, 그 결과로서의 전기회로를 구성한다.
이와같이 얻어진 배선기판(10)에서, 표면으로 유리의 부상이 없는 도체층(24-29)이 형성되고, 휘어짐이나 굴곡이 억제되고, 핀홀과 같은 결점이 없는 양호한 도금막을 미세한 배선패턴에서도 형성할 수 있다.
본 발명의 동 페이스트 및 배선기판의 작용효과를 설명하면 다음과 같다.
본 발명의 실시예에 따른 동 페이스트를 세라믹 그린 시트에서 인쇄하여 소성할 때, 표면으로 유리가 부상하지 않는 도체층을 형성할 수 있으며, 휘어짐이나 굴곡이 없고 핀홀과 같은 결점을 갖지 않는 양호한 도금막을 형성할 수 있다.
본 발명의 실시예에 따른 동 페이스트가 사용될 때, 저항이 낮고 표면거칠기가 줄어든 배선패턴을 형성할 수 있으며, 그 결과 고주파 회로를 형성하기 위한 스트립 라인(특히 마이크로웨이브 스트립 라인)이 형성되고, 신호전송손실이 적고 높은 신뢰성을 갖는 배선기판을 얻을 수 있다.
본 발명의 배선기판에 있어서는 치밀하게 소결된 도체층으로 인해, 저항은 3 ×10-6Ωㆍcm 이하 이고, 10GHz 이상의 고주파 신호를 전송하는 경우에도 전송손실율을 줄일 수 있다.
또, 본 발명의 구리 페이스트를 이용하는 배선기판에 따르면 미세도체층의 형성이 가능하고, 핀홀과 같은 결점이 없는 양호한 도금막을 미세도체층면에 형성할 수 있으므로, 배선기판을 반도체를 봉입하는 패키지용으로서 적절히 사용할 수 있다.
본 발명의 실시예에서 Ni가 도체층으로서의 동(銅)의 상부면에 도금되고, Ni도금층의 위에 또 다시 Au가 도금된다. 그러나, 동(銅)의 상부면에는 낮은 저항값을 갖는 기타 금속을 도금할 수도 있다.
본 출원은 2002년 7월 17 출원된 일본특허출원 제2002-208319호, 2002년 7월17일에 출원된 일본특허출원 제2002-208321호를 기초로 한 출원이다.

Claims (15)

  1. 세라믹 그린 시트 상에 동(銅) 페이스트를 코팅한 후 소결하여 도체층 및 절연층을 형성하여 얻어지는 배선기판으로서,
    상기 동 페이스트는 동(銅)분말, 유기 비히클을 포함하는 동시에 50nm이하의 평균입경을 갖는 SiO2입자와, 100nm 이하의 평균입경을 가지며 소결후 유리화되지 않는 세라믹 입자 중에서 하나 이상을 더 포함하는 것을 특징으로 하는 배선기판.
  2. 세라믹 그린 시트 상에 동(銅) 페이스트를 코팅한 후 소결하여 도체층 및 절연층을 형성하여 얻어지는 배선기판으로서,
    상기 동 페이스트는 동(銅)분말, 유기 비히클, 그리고 50nm이하의 평균입경을 갖는 SiO2입자를 포함하는 것을 특징으로 하는 배선기판.
  3. 세라믹 그린 시트 상에 동(銅) 페이스트를 코팅한 후 소결하여 도체층 및 절연층을 형성하여 얻어지는 배선기판으로서,
    상기 동 페이스트는 동(銅)분말, 유기 비히클, 그리고 100nm이하의 평균입경을 갖는 동시에 소결후 유리화되지 않는 세라믹입자를 포함하는 것을 특징으로 하는 배선기판.
  4. 제1항에 있어서,
    도체층의 저항은 3 ×10-6Ωㆍcm 이하인 것을 특징으로 하는 배선기판.
  5. 제1항에 있어서,
    절연층은 산소를 기준으로 0.5몰% 양으로 알칼리 금속을 포함하는 것을 특징으로 하는 배선기판.
  6. 제1항에 있어서,
    도체층은 평균입경 2㎛ 이하의 무기물질을 포함하며, 이 무기물질은 도체층의 외측으로 노출되지 않도록 도체층 내부에 분산되어 있는 것을 특징으로 하는 배선기판.
  7. 제1항에 있어서,
    도체층의 표면은 도금처리되는 것을 특징으로 하는 배선기판.
  8. 내부에 무기물질이 분산된 도체층을 포함하는 배선기판으로서,
    도체층의 두께방향 단면으로 3㎛ 이상의 입경을 가지는 무기물질의 전체영역이 도체층의 단면적의 2% 이하인 것을 특징으로 하는 배선기판.
  9. 내부에 무기물질이 분산된 도체층을 포함하는 배선기판으로서,
    도체층의 두께방향 단면으로 2㎛ 이상의 입경을 가지는 무기물질의 전체영역이 도체층의 단면적의 5% 이하인 것을 특징으로 하는 배선기판.
  10. 제8항에 있어서,
    도체층의 표면은 도금처리되는 것을 특징으로 하는 배선기판.
  11. 동(銅)분말, 유기 비히클을 포함하는 동시에 50nm이하의 평균입경을 갖는 SiO2입자와, 100nm 이하의 평균입경을 가지면서 소결후 유리화되지 않는 세라믹 입자 중에서 한가지 이상을 더 포함하는 것을 특징으로 하는 동 페이스트.
  12. 제11항에 있어서,
    상기 SiO2입자는 동(銅)분말 질량 100 질량부 당, 0.1 내지 0.5 질량부의 양으로 된 것을 특징으로 하는 동 페이스트.
  13. 제11항에 있어서,
    유리화 세라믹 입자 또는 소결후 유리화되는 세라믹입자를 더 포함하는 것을 특징으로 하는 동 페이스트.
  14. 제11항에 있어서,
    동(銅)분말 질량을 100질량부 당, 20질량부 이상의 유기 비히클을 더 포함하는 것을 특징으로 하는 동 페이스트.
  15. 배선기판 제조방법으로서,
    세라믹 그린 시트 상에 청구범위 제11항에 따른 동 페이스트를 코팅하는 단계와;
    코팅된 시트를 습성 질소 분위기 하에서 650℃ 내지 900℃ 노출시켜 무기성분을 제거하는 단계와;
    노출후 850℃ 내지 1050℃에서 상기 시트를 소성하는 단계를; 구비하는 것을 특징으로 하는 배선기판 제조방법.
KR1020030048692A 2002-07-17 2003-07-16 동 페이스트, 이것을 이용한 배선기판 및 배선기판의제조방법 KR20040008094A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2002-00208319 2002-07-17
JP2002208321 2002-07-17
JP2002208319 2002-07-17
JPJP-P-2002-00208321 2002-07-17

Publications (1)

Publication Number Publication Date
KR20040008094A true KR20040008094A (ko) 2004-01-28

Family

ID=29782055

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030048692A KR20040008094A (ko) 2002-07-17 2003-07-16 동 페이스트, 이것을 이용한 배선기판 및 배선기판의제조방법

Country Status (3)

Country Link
US (1) US20040023011A1 (ko)
EP (1) EP1383361A3 (ko)
KR (1) KR20040008094A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101102208B1 (ko) * 2011-04-27 2012-01-05 박광배 태양전지를 이용한 능동형 구간별 작동 전기목책기

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201037803A (en) * 2009-04-13 2010-10-16 High Conduction Scient Co Ltd Multi-layer packaging substrate, method for making the packaging substrate, and package structure of light-emitting semiconductor
JP5582944B2 (ja) 2009-09-28 2014-09-03 京セラ株式会社 配線基板、積層板及び積層シート
EP2630267B1 (de) * 2010-10-20 2020-07-22 Robert Bosch GmbH Ausgangswerkstoff für eine sinterverbindung
JP5693940B2 (ja) * 2010-12-13 2015-04-01 株式会社トクヤマ セラミックスビア基板、メタライズドセラミックスビア基板、これらの製造方法
JP5692419B2 (ja) 2012-01-27 2015-04-01 株式会社村田製作所 多層配線基板
CN103718288B (zh) * 2012-03-14 2016-08-17 日本特殊陶业株式会社 陶瓷基板及其制造方法
US10790232B2 (en) 2018-09-15 2020-09-29 International Business Machines Corporation Controlling warp in semiconductor laminated substrates with conductive material layout and orientation
CN112062607A (zh) * 2020-05-29 2020-12-11 南京凯泰化学科技有限公司 一种铜浆印制电路板的制备方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4234367A (en) * 1979-03-23 1980-11-18 International Business Machines Corporation Method of making multilayered glass-ceramic structures having an internal distribution of copper-based conductors
US4766027A (en) * 1987-01-13 1988-08-23 E. I. Du Pont De Nemours And Company Method for making a ceramic multilayer structure having internal copper conductors
US4880567A (en) * 1987-08-20 1989-11-14 General Electric Company Thick film copper conductor inks
US4816615A (en) * 1987-08-20 1989-03-28 General Electric Company Thick film copper conductor inks
DE69121449T2 (de) * 1990-04-12 1997-02-27 Matsushita Electric Ind Co Ltd Leitende Tintenzusammensetzung und Verfahren zum Herstellen eines dickschichtigen Musters
US5296189A (en) * 1992-04-28 1994-03-22 International Business Machines Corporation Method for producing metal powder with a uniform distribution of dispersants, method of uses thereof and structures fabricated therewith
US5336444A (en) * 1992-05-29 1994-08-09 International Business Machines Corporation Ceramic via composition, multilayer ceramic circuit containing same, and process for using same
JP2589433B2 (ja) * 1992-09-14 1997-03-12 第一工業製薬株式会社 メッキ付け可能な厚膜銅導体ペースト組成物
JP3376717B2 (ja) * 1994-10-11 2003-02-10 株式会社村田製作所 電子部品の外部電極用導電性組成物およびそれを用いて形成されるセラミック電子部品
US5698015A (en) * 1995-05-19 1997-12-16 Nikko Company Conductor paste for plugging through-holes in ceramic circuit boards and a ceramic circuit board having this conductor paste
JPH0945130A (ja) * 1995-07-28 1997-02-14 Tanaka Kikinzoku Internatl Kk 導体ペースト組成物
JP3517062B2 (ja) * 1996-09-20 2004-04-05 京セラ株式会社 銅メタライズ組成物及びそれを用いたガラスセラミック配線基板
JPH10256687A (ja) * 1997-03-14 1998-09-25 Matsushita Electric Ind Co Ltd ビアホール充填用導体ペースト組成物とそれを用いたプリント配線基板
JP3548775B2 (ja) * 1998-03-13 2004-07-28 株式会社村田製作所 導電ペースト及びセラミック電子部品
JP4038602B2 (ja) * 1998-12-02 2008-01-30 株式会社村田製作所 導電性ペースト及びセラミック多層基板
JP2000244123A (ja) * 1999-02-19 2000-09-08 Hitachi Ltd 多層セラミック回路基板
US6706975B2 (en) * 2000-07-13 2004-03-16 Ngk Spark Plug Co., Ltd. Paste for filling throughhole and printed wiring board using same
KR100779770B1 (ko) * 2002-07-17 2007-11-27 엔지케이 스파크 플러그 캄파니 리미티드 동 페이스트 및 그것을 이용한 배선기판

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101102208B1 (ko) * 2011-04-27 2012-01-05 박광배 태양전지를 이용한 능동형 구간별 작동 전기목책기

Also Published As

Publication number Publication date
US20040023011A1 (en) 2004-02-05
EP1383361A3 (en) 2006-01-04
EP1383361A2 (en) 2004-01-21

Similar Documents

Publication Publication Date Title
JP5104761B2 (ja) セラミック基板およびその製造方法
KR100779770B1 (ko) 동 페이스트 및 그것을 이용한 배선기판
US20090025855A1 (en) Insulating Substrate and Manufacturing Method Therefor, and Multilayer Wiring Board and Manufacturing Method Therefor
KR20040068494A (ko) 다층 세라믹 축전기용 말단 전극 조성물
KR20040008094A (ko) 동 페이스트, 이것을 이용한 배선기판 및 배선기판의제조방법
GB2361811A (en) Insulating thick film composition, ceramic electronic device and apparatus using the same.
JP3517062B2 (ja) 銅メタライズ組成物及びそれを用いたガラスセラミック配線基板
KR100731219B1 (ko) 다층 세라믹 축전기용 말단 전극 조성물
JP2020096120A (ja) セラミックス配線基板及びその製造方法
JP4528502B2 (ja) 配線基板
JP7256260B2 (ja) 窒化ケイ素及び他の基板用の導電性厚膜ペースト
JP5285016B2 (ja) 配線基板
JP2008030995A (ja) 多層セラミック基板およびその製造方法ならびに多層セラミック基板作製用複合グリーンシート
JPH04329691A (ja) 導体ぺーストおよび配線基板
JP2004055557A (ja) 銅ペーストとそれを用いた配線基板及び配線基板の製造方法
JP4646362B2 (ja) 導体組成物およびこれを用いた配線基板
JP3537698B2 (ja) 配線基板およびその製造方法
JP2004056148A (ja) 銅ペースト及びそれを用いた配線基板
JP2020015635A (ja) セラミックス組成物及び当該セラミックス組成物を用いた電子部品
JP4762564B2 (ja) 導体組成物及びこれを用いた配線基板とその製造方法
JPH11186727A (ja) 配線基板およびその製造方法
KR20040008093A (ko) 동 페이스트 및 그것을 이용한 배선기판
JP3652184B2 (ja) 導体ペースト、ガラスセラミック配線基板並びにその製法
JP2010278117A (ja) 配線基板の製造方法
JP2003277170A (ja) 配線導体用組成物

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application