KR100779770B1 - 동 페이스트 및 그것을 이용한 배선기판 - Google Patents

동 페이스트 및 그것을 이용한 배선기판 Download PDF

Info

Publication number
KR100779770B1
KR100779770B1 KR1020030048693A KR20030048693A KR100779770B1 KR 100779770 B1 KR100779770 B1 KR 100779770B1 KR 1020030048693 A KR1020030048693 A KR 1020030048693A KR 20030048693 A KR20030048693 A KR 20030048693A KR 100779770 B1 KR100779770 B1 KR 100779770B1
Authority
KR
South Korea
Prior art keywords
via conductor
wiring board
copper
parts
mass
Prior art date
Application number
KR1020030048693A
Other languages
English (en)
Other versions
KR20040008095A (ko
Inventor
스미히로시
미즈타니히데토시
사토마나부
Original Assignee
엔지케이 스파크 플러그 캄파니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엔지케이 스파크 플러그 캄파니 리미티드 filed Critical 엔지케이 스파크 플러그 캄파니 리미티드
Publication of KR20040008095A publication Critical patent/KR20040008095A/ko
Application granted granted Critical
Publication of KR100779770B1 publication Critical patent/KR100779770B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49883—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials the conductive materials containing organic materials or pastes, e.g. for thick films
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4061—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/25—Web or sheet containing structurally defined element or component and including a second component containing structurally defined particles
    • Y10T428/252—Glass or ceramic [i.e., fired or glazed clay, cement, etc.] [porcelain, quartz, etc.]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Dispersion Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Conductive Materials (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

본 발명은 비아 도체에 동(銅)을 이용하는 배선기판에서, 기밀성을 보증하고, 도금처리를 용이하게 하며, 비아도체의 내부 저항을 저하시킬 수 있는 동 페이스트와 그것을 이용한 배선기판을 제공하기 위한 것이다. 상기 목적달성을 위한 배선기판은 세라믹 그린시트 상에 형성된 비아홀에 동 페이스트를 충전(充塡)하고 소성하여 제조하며, 상기 동 페이스트는 동(銅)분말과, 유기 운반체와, 평균 입자크기가 100nm 이하의 세라믹 입자와 Fe2O3입자로 구성되는 그룹으로부터 선택된 적어도 하나를 함유하고, 상기 동분말 100질량부에 대해 상기 유기 운반체를 6질량부 내지 20질량부 함유하는 것을 특징으로 한다.

Description

동 페이스트 및 그것을 이용한 배선기판{COPPER PASTE AND WIRING BOARD USING THE SAME}
도 1은 본 발명이 적용된 1실시예에서의 소성 샘플의 절단면을 도시한 단면도.
도 2는 비교예의 소성 샘플의 절단면을 도시한 단면도.
도 3은 본 발명이 적용된 1실시예에서의 배선 기판의 절단면을 도시한 단면도.
- 도면의 부호에 대한 간단한 설명 -
1, 2 : 세라믹 자기 3, 4 : 비아 도체
5, 6 : 동(銅) 7, 8 : 무기물
10 : 배선기판 11, 12, 13, 14 : 세라믹층(절연층)
15 : 반도체 소자 16 : 커버
17 : 홀 18, 19, 20, 21, 22, 23 : 회로단자
24, 25, 26, 27, 28, 29 : 도체층
30, 31, 32, 33, 34, 35 : 도금층
36, 37, 38, 39, 40, 41, 42, 43, 44, 45, 46, 47 : 비아 도체
본 발명은 세라믹 그린 시트(ceramic green sheet)에 형성된 비아홀(via hole)에 충전(充塡)되어 동시 소성된 동(銅) 페이스트(copper paste) 및 그 동 페이스트를 이용한 배선기판에 관한 것이다. 보다 구체적으로, 본 발명은 반도체 소자 등의 회로부품이 적층체의 내측에 봉해지는 배선기판에 이용되는 동 페이스트, 그리고, 이 동 페이스트를 이용한 배선기판에 관한 것이다. 바람직한 구성으로서 본 발명의 배선기판은 LTCC(Low Temperature Co-fired Ceramics)에 의해 제조되며, 외부공기로부터 회로부품을 차단(절연)하는 기밀구조로 되는 것이 또한 바람직하다.
최근, 정보통신의 고속화에 수반하여, 배선기판은 GHz 대역 이상의 고주파 영역에서 사용되며, 전송손실의 저감이 요구되고 있다. 이러한 요구조건을 만족시키기 위해 배선기판은 낮은 도체저항과 낮은 융점을 가지는 은 및 동(銅) 등의 금속으로 이루어지는 도체층을 비교적 낮은 유전율을 갖는 세라믹 기판에 형성함으로써 제조된다. 또한 회로의 고밀도 패키지화 및 다층화의 진전에 따라 은보다 내마이그레이션성(migration resistance)에서 우수한 동(銅)을 이용함으로써 형성된 도체층 또는 비아 도체(via conductor)를 갖는 배선기판이 요구된다.
다층 배선기판을 제조하는 경우에는 세라믹층과 도체층이 번갈아 적층되며 세라믹층을 통해 서로 중첩된 도체층이 세라믹층을 관통하도록 형성된 비아 도체에 의해 접속된다.
도체층 또는 비아 도체에 동(銅)을 이용하여 배선기판을 만들기 위해서는 동(銅)의 산화를 방지하면서 좋은 효율을 갖도록 유기성분이 제거되어야만 한다. 이것을 실현하기 위한 방법으로서, 예를들면 습윤 질소분위기(수증기와 질소의 혼합 분위기) 중에서 소성하는 것이 알려져 있다.
보다 구체적으로 이 방법에 따라, 세라믹 원료분말과 유기 바인더, 용매 등을 이용하여 제조한 슬러리를 만들고, 닥터 블레이드법(doctor blade method) 등의 시트 성형법에 의해 세라믹 그린 시트를 성형한다. 다음으로 이 세라믹 그린시트에 비아홀을 형성하고 이 비아홀에 동(銅) 페이스트를 충전하고 건조시켜 소성전의 비아도체를 형성한다. 그리고 세라믹 그린시트의 표면에 동 페이스트를 이용하여 배선패턴으로 이루어지는 도체층을 인쇄하여 건조시키고, 비아 도체와 도체층이 접속된 세라믹 그린시트를 형성한다. 이어서 세라믹 그린시트를 복수 적층하여 적층체를 형성하고, 이 적층체를 수증기와 질소가스의 혼합 분위기 중에서 수백 ℃의 온도에서 탈바인더를 행하여 동 페이스트 및 세라믹 그린시트에 함유되는 유기성분을 제거하고, 약 1,000℃이상으로 온도를 상승시켜 소성을 행한다. 결국 세라믹층을 통해 적층된 도체층이 비아 도체에 의해 접속되어 다층화된 배선기판이 제조된다.
이와 같이 제조된 배선기판은 소성공정에서 비아도체로 되는 동(銅)과 절연층으로 되는 세라믹층의 소성온도 및 소성수축의 타이밍이 다르므로 소성 후에 비아도체가 배선기판의 표면에서 돌출되는 돌기의 문제가 발생하기 쉽다. 이 문제를 개선하기 위해 일본 특허공개공보 평11-53940호에 기재된 동(銅) 메탈라이징 조성물 및 그것을 이용한 유리 세라믹 배선기판이 알려져 있다. 일본 특허공개공보 평11-53940호에 기재된 동(銅) 메탈라이징 조성물 및 그것을 이용한 유리 세라믹 배선기판에서, 유리 세라믹 자기와 동(銅) 메탈라이징 조성물은 소성수축 동작에서 정합되어 유리 세라믹스 배선기판의 표면에서 비아도체의 돌기를 저감하도록 하는 것이며, 여기에서 동(銅) 메탈라이징 조성물은 주성분으로서의 동(銅)분말 100 질량부에 대하여 유리 전이점이 700∼750℃의 SiO2-Al2O3-RO (R: 알칼리토금속)-B 2O3계 유리플릿(glass flit)을 2∼20 질량부 함유한 비아홀용이며, 유리 세라믹 배선기판은 동(銅) 메탈라이징 조성물을 이용하여 700∼1,000℃의 온도에서 유리 세라믹 자기와 동시소성하여 얻어진다.
적층체 내부에 반도체 등의 회로부품을 밀봉하는 경우에는 상술한 바와 같이 만들어진 배선기판의 상부표면에 반도체 소자를 배치하여 접속시키고, 이어서 바닥면에 형성되어 반도체 소자를 수용하기 위한 하우징 홀을 갖는 커버를 반도체 소자를 덮도록 형성한다.
이와 같이 제조된 배선기판을, 반도체를 밀봉함으로써 반도체 패키지로서 사용할 때, 안정적인 전기적 특성을 유지시켜 반도체 소자를 외부의 수증기 또는 가스로부터 절연시켜 밀봉상태를 확보하는 것이 중요하다. 이것을 실현하기 위해서는 비아 도체와 세라믹층 간의 계면에 틈새가 발생하지 않아야 한다.
만약 배선기판의 비아 도체와 세라믹층의 계면에 틈새가 발생하면 세라믹층의 상부표면 또는 비아도체의 상부표면이 도금될 때 도금용액이 그 틈새를 통해 배선기판으로 스며들어 배선기판을 손상시킬 수 있다. 또한 이러한 문제점을 제거하기 위해 비아 도체와 세라믹층 사이의 계면에는 틈새가 발생되어서는 안된다.
비아 도체와 세라믹층 사이의 틈새발생을 방지하고 비아 도체의 돌기를 억제하는 기술로서는 일본 특허공개공보 평11-16418호 기재의 동(銅) 메탈라이징 조성물 및 그것을 이용하는 유리 세라믹 배선기판과 일본 특허공개공보 평6-56545호 기재의 금속함유 페이스트 조성물 및 그 소성방법이 알려져 있다.
일본 특허공개공보 평11-16418호 기재의 동(銅) 메탈라이징 조성물 및 그것을 이용하는 유리 세라믹 배선기판에서는, 700∼1,000℃의 연화점을 갖는 유리플릿(glass flit)이 첨가된 동(銅) 페이스트가 비아홀에 충전되고, 800∼1,000℃의 온도에서 유리 세라믹 자기와 함께 소성된다. 이것에 의해 세라믹 자기와 비아 도체 사이의 접착강도가 향상되어 틈새가 제거되는 동시에 비아 도체의 돌기도 저감된다.
일본 특허공개공보 평6-56545호 기재의 금속함유 페이스트 조성물 및 그 소성방법에서 이 페이스트 조성물과, 전기적으로 도전성인 제 1 금속, 산화가능한 제2금속 및 유기매체를 함유하는 페이스트 조성물이 비아홀에 충전되고, 세라믹 자기는 소성된다. 이것에 의해 세라믹 자기와 비아 도체 사이의 틈새가 제거된다.
배선기판의 소형화와 전송신호의 고속화가 진행됨에 따라, 배선기판상에 노출된 비아도체 상에 도금을 하여 회로단자를 형성하고, 이 회로단자 상에 반도체의 단자를 중첩시켜 납땜으로 직접 접합하는 프리칩(free chip) 구조가 요구되고 있다.
그러나 일본 특허공개공보 평11-53940호에 기재된 동(銅) 메탈라이징 조성물 및 그것을 이용한 유리 세라믹 배선기판에 따르면, 동(銅) 메탈라이징 조성물에 유리 플릿이 첨가되어 있으므로 비아 도체의 표면에까지 유리가 쉽게 다다르게 되어 잔류하기 쉽고, 비아홀 전극 표면에 도금처리를 행하여 배선회로를 형성하는 경우에는 도금처리가 어려워지는 문제점이 있었다.
본 발명의 목적은 상기 문제점을 해결하기 위한 것으로, 비아 도체에 동(銅)을 이용하는 배선기판에서, 소성에 의해 비아 도체의 돌기를 저감하고 비아 도체 표면에까지 유리가 다다르지 않게 하는 것에 기인해 도금처리를 용이하게 할 수 있는 동(銅) 페이스트와 그것을 이용한 배선기판을 제공하기 위한 것이다.
일본 특허공개공보 평11-16418호에 기재된 동 메탈라이징 조성물 및 유리 세라믹 배선기판에 의하면, 동 메탈라이징 조성물에 유리플릿이 첨가되어 있으므로 비아 도체의 표면에까지 유리가 다다르게 되어, 비아 도체 표면에 도금처리를 행하여 배선회로를 형성하는 경우에는 도금처리가 어려워지는 문제점이 있었다.
또한 일본 특허공개공보 평6-56545호에 기재된 비아용 금속함유 페이스트 조성물 및 그 소성방법에 의하면, 비아용 금속함유 페이스트가 산화가능한 제 2 금속을 함유하고 있으므로, 소성후 높은 비아 도체 저항이 초래되어 이 비아 도체가 고주파 회로의 전송로로 이용될 때 전송특성이 저하되는 문제점을 일으킨다.
본 발명의 목적은 상기 문제점을 해결하기 위한 것으로, 비아 도체에 동(銅)을 이용하는 배선기판에서, 기밀성을 보증하며, 비아도체의 돌기를 감축시키고, 비아 도체 표면에까지 유리가 다다르지 않게 하는 것에 의해 도금처리를 용이하게 하며, 비아도체의 내부 저항을 저하시킬 수 있는 동(銅) 페이스트와 그것을 이용한 배선기판을 제공하기 위한 것이며, 상기 배선기판이 기밀구조인 것이 바람직하다.
상술한 목적을 달성하기 위해 본 발명의 동(銅) 페이스트는 동(銅)분말과, 유기 운반체(organic vehicle)와, 평균 입자크기가 100nm 이하의 세라믹 입자와 Fe2O3입자 중의 적어도 하나를 함유하고, 상기 동(銅)분말 100질량부에 대해 상기 유기 운반체를 6질량부 내지 20질량부 함유하는 것을 특징으로 한다.
평균 입자크기가 100nm이하인 세라믹 입자를 함유하는 동 페이스트(본 발명의 제 1 특징)를 세라믹 그린시트상에 형성된 비아홀에 충전(充塡)하고 세라믹 그린 시트를 함께 소성시킴으로써, 비아도체의 돌기를 저감하고, 비아도체 표면에 유리가 다다르지 않게 하며, 도금처리를 용이하게 할 수 있는 배선기판을 얻을 수 있게 되는 작용효과가 얻어진다.
본 발명의 제 1 특징의 동 페이스트가 유리플릿을 함유하고 있지 않아도 배선기판의 비아도체의 돌기를 억제할 수 있는 이유를 이하에 설명한다.
일반적으로 비아도체의 돌기는 비아도체와 저온소성 자기의 소결 작용이 일치하지 않아서 발생하는 것으로 알려져 있다. 즉, 소성되어 비아도체를 형성하는 동(銅)분말은 저온소성 자기에 비해 소결개시는 이르지만 소결종료는 느리므로 비아도체의 돌기가 발생하기 쉽다. 따라서 비아도체의 돌기를 억제하기 위해 동분말의 소결개시를 지연시키는 효과(소결 저해효과)와 소결개시 후에는 소결을 빠르게 진행시켜 치밀화시키는 효과(소결 촉진효과)를 겸하여 구비하는 첨가물을 동 페이 스트 중에 함유시킬 필요가 있다.
이러한 목적을 위한 첨가물로서 종래부터 유리플릿이 알려져 있다. 이 유리플릿은 연화점 이하에서는 분말체이기 때문에 비아도체의 소결 저해효과를 갖지만, 연화점 이상에서는 유리플릿이 유동하여 비아도체의 소결 촉진효과를 갖는다. 그러나 비아도체의 소결개시를 지연시키기 위해서는 다량의 유리플릿을 첨가하지 않으면 안되므로 소성후에 비아도체 표면에 유리가 도달하여 잔류하게 되어 도금처리가 어렵게 된다.
본 발명의 제 1 특징의 동 페이스트에 의하면, 평균 입자크기가 100nm이하의 세라믹 입자가 첨가되어 있다. 이 세라믹 입자는 동 분말의 주위에 균일하게 분산되고, 소량의 첨가에도 비아도체의 소결 저해효과를 발휘할 수 있는 동시에 소결 개시 후에는 비아도체를 빠르게 소결(치밀화)하여 비아도체의 돌기를 억제할 수 있다. 또 상기 세라믹 입자는 유리플릿과 달리 유동성을 갖지 않고 비아도체 내부에 분산상태로 함유되기 때문에 도금처리를 저해하는 유리플릿 등의 첨가물의 구성부분을 주체로 하는 무기물이 비아도체 표면에까지 다다르지 않게 되어 도금처리가 용이한 우수한 배선기판을 얻을 수 있다.
상기 세라믹 입자의 평균 입자크기는 100nm이하에서 세라믹 입자가 비아도체 중에 균일하게 분산되어 양호한 돌기 억제효과가 달성될 수 있기 때문에 100nm로 하는 것이 바람직하다. 만약 평균 입자크기가 그 크기를 초과하면 비아도체의 돌기가 쉽게 발생하게 된다.
상기 세라믹 입자의 평균 입자크기는 50nm이하인 것이 보다 바람직하며, 30nm이하 또는 40nm이하가 더욱 더 바람직하다. 그 이유는 소량의 첨가에도 돌기 억제효과가 얻어지기 때문에 비아도체 내에 잔존하는 세라믹 성분을 줄일 수 있고 비아도체의 비저항을 감축시킬 수 있기 때문이다.
본 발명의 동 페이스트에 함유되는 평균입자 크기가 100nm 이하의 세라믹 입자는 동분말의 소결개시를 지연시키는 효과(소결 저해효과)와, 소결개시 후에는 빠르게 소결하여 치밀화시키는 효과(소결 촉진효과)를 갖는다. 동분말의 소결 개시온도를 상승시키기 위한 효과를 갖는, 평균입자 크기가 100nm 이하의 세라믹 입자는 Al2O3, TiO2, ZrO2, CeO2, 뮬라이트(mullite) 등의 융점이 높은 세라믹 입자이다. 또 동(銅)의 소결성을 향상시키는 효과를 갖는, 평균입자 크기가 100nm 이하의 세라믹 입자는 SiO2, B2O3 등의 유리 성형 산화물, 유리와 반응하여 액상을 형성하는 MgO, CaO, Na2O, K2O 등의 산화물, 또는 Bi2O3 등의 저융점 금속산화물 등이다.
상기 Fe2O3 입자를 함유하는 동(銅) 페이스트(본 발명의 제 2 특징)에 의하면, 소결시 세라믹층에 대한 접착성이 향상되고, 비아도체와 세라믹층 사이의 계면에 틈새가 없어 탁월한 기밀성을 갖는 배선기판을 얻을 수 있고, 도금특성을 저해하는 무기물이 배선기판 표면상에 덜 남게 되고 도금이 용이하게 실행되는 작용효과를 얻을 수 있다.
동(銅) 페이스트에 Fe2O3을 첨가함으로써 배선기판이 기밀성이 향상되는 이유는 다음과 같다.
일반적으로 비아도체가 배선기판의 제조에서 소결시에 불충분하게 소성되거나 비아도체와 세라믹층 사이의 계면에 틈새가 발생할 때, 배선기판의 기밀성이 손상된다. 비아도체와 세라믹층 사이의 계면에서의 틈새의 발생은 세라믹층을 형성하기 위한 저온소성 자기재료의 액상성분에 대하여 비아도체를 형성하기 위한 구리금속의 나쁜 습윤성 때문에 발생하는 것으로 생각된다. 산화된 동(銅)을 이용하여 습윤성을 향상시키는 방법이 알려져 있으나 이 방법에 따르면 소성시의 동(銅)의 소결성이 저하된다.
그러므로 제 2 특징에서는 Fe2O3 입자가 동(銅) 페이스트에 첨가되고, 그것에 의해 동(銅)금속의 소결성을 저하하지 않고도 저온소성 자기재료 내의 액상성분에 대한 습윤성이 향상되고, 비아도체와 세라믹층 사이의 계면에서의 기밀성이 향상된다.
Fe2O3 입자가 동(銅) 페이스트에 첨가되면, 소성단계에서 700℃ 이상의 온도로 계가 이동되면 다음의 화학식 1에 따라 화학적 반응이 발생한다.
2Cu + 3 Fe2O3 → Cu2O + 2Fe3O4
즉, Fe2O3가 소성온도 영역에서 Cu에 대한 산화제로서 작용하고 전체 Cu를 약간 산화시키는 것으로 생각된다.
이때, 산화된 Cu의 양은 매우 적으나 전체 Cu는 균일하게 산화되고, 결국 저온소성 자기재료의 액상성분에 대한 동(銅)금속의 습윤성이 향상되고, 비아도체와 세라믹층 사이의 계면 전체에 대한 기밀성이 향상된다. 또한 산화된 구리의 양이 매우 적기 때문에 동(銅)의 소결성을 저하시킴 없이 조밀한 소결체가 얻어진다.
Fe2O3 입자는 주로 Fe2O3을 함유하는 철산화물 입자이며 Fe 2O3 외에 철산화물(예를들어, Fe3O4, FeO3) 또는 금속 Fe를 함유할 수 있다.
Fe2O3의 평균입자 크기는 1㎛이하가 바람직하며, 500nm 이하가 보다 바람직하며, 100nm 이하가 더욱 더 바람직하다. 그 이유는 만약 평균입자 크기가 1㎛를 초과하면 Fe2O3가 비아도체와 세라믹층 사이의 계면에서 균일하게 분산될 수 없고, 기밀성을 향상시키는 효과가 저하되기 때문이다.
첨가된 Fe2O3의 양은 Fe 원소가 0.1 내지 0.5질량부인 것이 바람직하고, 0.1 내지 2.0질량부 또는 0.1 내지 1.0질량부인 것이 보다 바람직하다. 그 이유는 만약 첨가된 양이 0.1질량부 이하면 기밀성을 향상시키는 효과가 저하되지만 5.0질량부를 초과하면 도체저항이 증가하기 때문이다.
상기 유기 운반체의 함유량은 동(銅)분말 100질량부에 대하여 6질량부 ~ 20질량부(바람직하게는 12질량부 ~ 18질량부)의 범위로 규정된다. 그 이유는 유기 운반체의 함유량이 6질량부 미만의 경우, 동(銅) 페이스트의 유동성이 손상되고 비아홀로의 충전(充塡)불량이 발생하기 때문이며, 한편 유기 운반체의 함유량이 20질량부를 초과하는 경우, 비아홀에 동 페이스트를 충전하여 건조시키면, 세라믹 그린시트의 표면에서 비아도체가 후퇴되는 형상으로 형성되므로 좋지 않기 때문이다.
동분말의 평균입자 크기는 0.5㎛ 내지 10㎛의 범위가 바람직하고, 2~5㎛ 또는 1~7㎛가 더욱 바람직하다. 그 이유는 동분말의 평균입자 크기가 0.5㎛보다 작으면 동(銅)의 소결 개시온도가 과도하게 낮아져 비아도체가 상당히 돌출되기 때문이며, 한편 동(銅)분말의 평균입자 크기가 10㎛보다 크면, 작은 크기의 비아홀로의 충전성이 손상되어 치밀한 소결구조를 갖는 비아도체를 형성할 수 없게 되기 때문이다. 동(銅)분말의 형상은 대략 구형상, 나뭇가지 형상, 플레이크(flake) 형상 등 어느 것이나 사용될 수 있으나, 특히 대략 구형상의 동(銅)분말은 비아홀 내로 균일하게 충전될 수 있어 비아도체의 돌기도 정밀도 좋게 억제할 수 있으므로 구형상의 동(銅)분말이 바람직하다.
본 발명의 동(銅) 페이스트는 알칼리 금속 또는 알칼리토금속의 화합물을 함유하지 않는 것이 바람직하다. 그 이유는 알칼리 금속 또는 알칼리토금속의 화합물이 함유되어 있으면 이 화합물이 세라믹 그린시트와 함께 소성할 때 세라믹 그린시트의 조성물과 반응하고, 유전손실 등의 전기특성의 열화를 야기하기 때문이다.
유기 운반체는 유기 고분자를 유기용제에 용해시키는 것에 의해 얻어지며, 이 유기 고분자는 에틸셀룰로오스, 아크릴 수지, 폴리메틸스틸렌, 부티랄 수지, 알키드 수지, 폴리알킬렌카보네이트 등의 적어도 하나의 유기 고분자를 사용한다. 특히 아크릴 수지가 바람직하고, 폴리-n-부틸메타크릴레이트, 폴리-2-에틸헥실메타크릴레이트가 더욱 바람직하다. 그 이유는 소성시에 분해성을 향상시켜 저저항의 치밀한 비아도체를 얻는 것이 가능하기 때문이다.
유기용제는 테르피네올, 부틸카르비톨아세테이트, 부틸카르비톨 및 디부틸프 타레이트 등의 고비점 용제를 사용하는 것이 바람직하다.
본 발명의 동(銅) 페이스트에서, 비아도체의 도금성을 더욱 향상시키기 위하여 무기첨가제를 함유시켜도 좋고, 가소제, 증점제, 레벨링제, 소포제 등의 유기첨가제가 함유되어도 좋다.
본 발명의 동(銅) 페이스트는 23℃에서 점도가 5,000포아즈(poise) ~ 100만 포아즈(500 ~ 100,000 pa.sec)인 것이 바람직하며, 23℃에서 10,000포아즈 ~ 500,000포아즈인 것이 더욱 바람직하다. 그 이유는 비아홀에 동 페이스트를 충전(充塡)하여 건조시키면, 점도가 5,000포아즈 미만인 것은 세라믹 그린시트의 표면에서 비아도체가 후퇴되는 형상으로 형성되어 바람직하지 않기 때문이며, 한편 점도가 100만 포아즈를 초과하면 동 페이스트의 유동성이 손상되어 비아홀로의 충전불량이 발생하는 원인이 되므로 바람직하지 않기 때문이다. 점도를 상술한 범위로 조정함으로써 동 페이스트를 비아홀에 정밀도 좋게 충전(充塡)할 수 있다.
제1구성특징에 따른 동 페이스트는 세라믹 입자의 평균입자 크기가 100nm 이하인 SiO2 입자인 것을 특징으로 한다.
평균입자 크기가 100nm 이하의 세라믹 입자로서 SiO2 입자를 이용하면, 동(銅)분말 100질량부에 대하여 0.1~5.0질량부를 극소량 첨가하는 것으로, 동(銅)분말의 소결개시를 지연시키는 효과(소결 저해효과)와, 소결개시 후에는 빠르게 소결하여 치밀화시키는 효과(소결 촉진효과)가 발휘되어, 그 결과로서 한층 비아도체의 돌기를 저감할 수 있어 치밀하게 저저항화된 비아도체를 얻을 수 있고, 동시에 비 아도체 표면에 대한 납땜성 또는 도금성에서 탁월한 배선기판을 얻을 수 있게 된다.
SiO2 입자의 평균입자 크기는 50nm 이하인 것이 바람직하고, 40nm 이하, 특히 30nm 이하인 것이 보다 바람직하다. 그 이유는 소량의 첨가에도 돌기 억제효과를 얻을 수 있어, 비아도체 내에 잔존하는 세라믹 성분을 감소시킬 수 있고, 비아도체의 비저항을 작게 할 수 있기 때문이다.
SiO2 입자의 첨가량은 동(銅)분말 100질량부에 대하여 0.1~5.0질량부의 범위가 바람직하다. 그 이유는 SiO2 입자의 첨가량이 0.1 질량부보다 작으면 비아도체의 돌기가 증가하기 때문이며, 한편 5.0 질량부보다 많으면 비아도체의 표면에 SiO2가 잔류하여 도금성 또는 납땜성을 손상시키기 때문이다.
제 2 특징의 동(銅) 페이스트는 평균입자 크기가 100nm이하의 세라믹 입자를 함유하는 것이 바람직하며, 50nm이하의 세라믹 입자를 함유하면 더욱 바람직하며, 40nm이하의 세라믹 입자를 함유하면 더욱 더 바람직하며, 특히 30nm이하의 세라믹 입자를 함유하면 특히 바람직하다. 그 이유는 평균입자 크기가 100nm이하의 세라믹 입자가 첨가되면 동(銅)분말의 주변에 세라믹 입자가 균일하게 분포되어 동(銅)분말과 세라믹 그린시트가 소결온도와 소결시간에 근접하게 되고, 그 결과로서 배선기판의 상부표면으로부터 비아도체의 돌기가 줄어들 수 있게 된다. 또한 이 세라믹 입자는 유리플릿과 달리 유동성을 갖지 않고, 비아도체 내부에 분산상태로 함유되기 때문에 도금처리를 저해하는 무기물이 비아도체 표면에 다다르지 않게 되어 도 금처리에 용이한 배선기판을 얻을 수 있다.
한편, 세라믹 입자의 평균입자 크기가 10nm를 초과하면 비아도체의 돌기가 쉽게 발생되어 바람직하지 못하게 된다.
세라믹 입자의 평균입자 크기에 대한 하한은 한정되지는 않으나 5nm인 것이 바람직하다.
평균입자 크기가 100nm이하인 세라믹 입자는 동(銅)분말의 소결개시를 지연시키는 효과(소결 지연효과)와 소결개시 후에는 신속하게 소결을 촉진시켜 치밀화를 달성하는 효과(소결 촉진효과)를 갖는다. 동(銅)의 소결개시를 지연시키는 효과를 갖는 세라믹 입자로는 Al2O3, TiO2, ZrO2, CeO2 및 뮬라이트 등의 고융점을 갖는 세라믹 입자가 있다. 동(銅)의 소결성을 향상시키는 효과를 갖는 세라믹 입자로는 SiO2, B2O3 등의 유리성형 산화물, 유리와 반응하여 액상을 형성하는 산화물, 또는 Bi2O3 등의 저융점 금속산화물이 있다.
평균입자 크기가 100nm이하인 세라믹 입자는 SiO2입자인 것이 바람직하다. 그 이유는 극소량의 첨가만으로 동(銅)분말의 소결개시가 지연되고 소결개시 후에는 소결이 촉진되어 치밀화가 달성되므로, 비아도체의 돌기가 더욱 감축될 수 있고, 동시에 저저항의 치밀한 비아도체를 얻을 수 있게 되어, 비아도체 표면에 대한 납땜성과 도금성이 탁월한 배선기판을 얻을 수 있다.
SiO2입자의 평균입자 크기는 50nm이하이면 바람직하고, 40nm이하이면 더욱 바람직하며, 30nm이하는 더욱 더 바람직하다. 그 이유는 SiO2입자의 평균입자 크기가 50nm미만이면 비아도체의 돌기가 쉽게 생성되지 않기 때문이다. SiO2 미세입자의 평균입자 크기의 하한은 한정되어 있지 않으나 5nm가 바람직하다.
SiO2의 첨가량은 동(銅)분말 100질량부에 대하여 0.1 ~ 5.0 질량부가 바람직하다. 그 이유는 SiO2의 첨가량이 0.1질량부 미만이면 비아도체의 돌기가 감축되고, 한편 5.0질량부를 초과하면 비아도체 표면상에 SiO가 광범위하게 잔류하지 않게 되어 도금성과 납땜성이 손상되지 않기 때문이다.
본 발명의 배선기판은 세라믹 그린시트 상에 형성된 비아홀에 동(銅) 페이스트를 충전하고 소결하여 절연층과 비아도체를 동시에 형성(동시소결)함으로써 얻어지며, 그 동 페이스트는 동(銅)분말과, 유기 운반체와, 평균입자 크기가 100nm 이하의 세라믹 입자와 Fe2O3입자로 구성되는 그룹으로부터 선택된 적어도 하나를 함유하고, 상기 동(銅) 페이스트는 동(銅)분말 100질량부에 대해 상기 유기 운반체를 6질량부 내지 20질량부 함유한다.
이 배선기판에 따르면 소성후의 비아도체의 돌기와 비아도체 표면에 무기물의 부상 등이 줄어들게 되므로, 핀홀 등의 결점이 감소된 양호한 도금막을 비아도체 표면상에 형성할 수 있게 되고, 비아도체가 치밀하게 소결되어 도체층(배선패턴) 또는 회로소자가 이 비아도체를 이용하여 접속될 때 저저항을 갖게 되며, 전송손실이 감축된 고주파 회로를 형성할 수 있는 작용효과를 얻게 된다.
이 배선기판에서, 비아도체는 비아도체의 돌기를 억제할 수 있는 동(銅) 페이스트를 이용하여 형성되므로, 높은 접속 신뢰성을 갖는 배선기판의 비아도체로 구성되는 패키지 단자에 회로소자를 패키지할 수 있거나, 양호한 정밀도를 갖는 비아도체에 배선패턴을 형성할 수 있는 작용효과를 얻게 된다.
또한 이 배선기판에서, 비아도체의 치밀한 소성을 확보할 수 있고 도금을 저해하는 비아도체 표면에 무기물의 부상이 없는 동(銅) 페이스트가 사용되므로, 비아도체의 저항값이 낮고 도금이 용이한 작용효과를 얻을 수 있게 되어 비아도체가 고주파 신호의 전송로로서 사용될 때 전송손실이 감축된다.
평균입자 크기 100nm 이하의 세라믹 입자를 함유하는 동(銅) 페이스트를 이용하여 얻어지는 배선기판은 비아도체 내에 크기10㎛이하의 세라믹 입자를 주성분으로 하는 무기물을 함유하는 것이 바람직하다. 이 배선기판에서, 비아도체의 내부에 존재하는 무기물의 크기가 10㎛이하이므로, 비록 이 무기물이 비아도체 표면에 대해 노출되어 있다고 하더라도 비아도체 표면이 도금성에서 손상되지 않고 용이하게 도금될 수 있는 작용효과를 얻을 수 있다. 무기물은 동 페이스트에 이미 함유된 세라믹 입자 또는 세라믹 그린시트에 함유되어 있고 비아도체에 확산되어 있는 무기성분의 결합으로부터 얻어진다. 상기 비아도체에서, 상기 무기물은 구형, 거의 구형, 또는 비정질 형상으로 존재한다. 그 형상은 많은 경우에 거의 원형이므로 큰 직경이 무기물의 크기로서 취해진다. 무기물의 단면이 원형이 아닌 경우에는 그 면적을 원의 면적으로 환산하여 얻어진 직경 d의 식으로부터, 즉 무기물의 단면적 = π(d/2)2로부터, d=2×(무기물의 단면적/π)0.5가 무기물의 크기로서 사용된다.
제3구성특징으로서의 배선기판에서, 비아도체 표면상에 노출된 무기물의 크기는 10㎛이하인 것이 바람직하다. 비아도체 표면상에 노출된 무기물의 크기는 10㎛이하인 것이 바람직하므로, 비아도체 표면에 대한 도금성이 손상되지 않게 되고 핀홀 등의 결점이 줄어 든 도금막을 용이하게 형성할 수 있게 되는 작용효과를 얻게 된다.
제 3구성특징에서, 비아도체는 패키지 단자로서 그대로 이용될 수 있으나, 패키지 패드가 동시소성법 또는 후막법(thick film method)에 의해 그 상면에 형성되도록 구성될 수도 있다. 무기물은 패키지 패드 상에 거의 확산되지 않아서 양호한 도금막을 형성할 수 있다.
제 3 특징의 배선기판에서, 비아도체는 배선기판의 적어도 한쪽 면에 노출되는 것이 바람직하며, 비아도체의 노출된 표면상에는 도금층이 형성된다. 비아도체의 표면상에는 무기물이 거의 잔류하지 않기 때문에 도금처리가 용이해지는 작용효과를 얻을 수 있고, 도금 불균일이나 핀홀 등의 결점이 없는 양호한 도금층을 형성할 수 있으므로 온도부하, 습기부하 및 열부하 등에서 탁월한 내구력을 갖는 패키지 기판을 조립할 수 있다.
제 3 특징에서, 상부에 형성되는 도금층을 갖는 비아도체는 패키지 단자로서 그대로 이용될 수 있으나, 패키지 패드가 비아홀 상에 형성되어 도금층이 그 상부에 형성되도록 구성될 수도 있다. 패키지 패드 상에 무기물이 거의 다다르지 않게 되어 양호한 도금막이 형성될 수 있다.
제 3 특징의 배선기판에서는, 반도체 소자가 탑재되는 것이 바람직하며, 이 반도체 소자의 단자는 땜납 또는 납땜재료 등의 접합부재에 의해 비아도체에 접속되는 것이 바람직하다. 비아도체는 도체저항이 낮으며 접합부재를 통해 반도체 소자의 단자에 접속되므로, 반도체의 전기적 특성의 편차나 열화가 없는 탁월한 안정성을 갖는 배선기판을 제조할 수 있는 작용효과를 얻을 수 있다.
제 3 특징의 배선기판에서, 비아도체는 열전도로(heat conduction path)가 되는 열비아(thermal via)로서 구성되는 것이 바람직하다. 비아도체는 치밀하게 소성되고 열전도성이 향상되어 있으므로, 비아도체가 고밀도 패키지형 배선기판의 열비아로서 구성되어 있으면 탁월한 방열효과를 갖는 배선기판을 제조할 수 있게 되는 작용효과를 얻을 수 있다.
제 3 특징의 배선기판은 그 내부에 크기 10㎛이하의 무기물을 갖는 비아도체를 함유하는 것이 바람직하다. 비아도체의 내부에 존재하는 무기물의 크기는 10㎛이하이므로, 무기물의 일부가 비아도체 표면에 대하여 노출되어 있더라도 비아도체 표면의 도금성이 손상되지 않고 도금처리가 용이하게 실행될 수 있다. 무기물은 동 페이스트에 이미 함유된 세라믹 입자 또는 세라믹 그린시트에 함유되어 있고 비아도체에 확산되어 있는 무기성분의 결합으로부터 얻어진다. 상기 비아도체에서, 상기 무기물은 구형, 거의 구형, 또는 비정질 형상으로 존재한다. 그 형상은 많은 경우에 거의 원형이므로 큰 직경이 무기물의 크기로서 취해진다. 무기물의 단면이 원형이 아닌 경우에는 그 면적을 원의 면적으로 환산하여 얻어진 직경 d의 식으로부 터, 즉 무기물의 단면적 =π(d/2)2로부터, d=2×(무기물의 단면적/π)0.5가 무기물의 크기로서 사용된다.
비아도체 표면상에 노출된 무기물의 크기는 10㎛이하인 것이 바람직하다. 이 배선기판에서 비아도체 표면상에 노출된 무기물의 크기는 10㎛이하이므로, 비아도체 표면의 도금성이 손상되지 않게 되고 핀홀 등의 결점이 줄어 든 도금막을 용이하게 형성할 수 있게 되는 작용효과를 얻게 된다.
제 3 구성특징의 배선기판에서, 비아도체는 패키지 단자로서 그대로 이용될 수 있으나, 패키지 패드가 동시소성법 또는 후막법에 의해 그 상면에 형성되도록 구성될 수도 있다. 무기물은 패키지 패드 표면상에 거의 확산되지 않아서 양호한 도금막을 형성할 수 있다.
본 발명의 제4구성특징의 배선기판은 무기물을 내부에 분산시킨 비아도체를 포함하는 배선기판으로서, 배선기판의 두께 방향 단면에서 2㎛ 이상의 입경을 갖는 무기물의 전체영역이 비아도체의 단면적의 10% 이하이다.
제4구성특징의 배선기판에 따르면, 배선기판의 두께 방향 단면에서 비아도체에 분산되어 있는 2㎛ 이상의 입경을 갖는 무기물의 전체영역이 비아도체의 단면적의 10% 이하이므로 무기물의 일부가 비아 도체면에 노출되어도 비아 도체면이 도금성을 해치지 않고 용이하게 도금될 수 있다. 비아 도체에서 이 무기물질은 구형, 특히 거의 구형또는 비결정형으로 존재하며, 대부분의 경우는 원형이므로 큰 지름을 무기물질의 치수로 정한다. 무기물의 단면이 원형이 아니면, 원형으로 환산한 직경(d), 즉 무기물의 단면적 관계식 = π(d/2)2로부터 d = 2 ×(무기물/π)0.5 이 무기물의 치수로서 사용된다.
본 발명의 제5구성특징은 무기물이 내부에 분산된 비아도체를 포함하는 배선기판에 관한 것으로서, 배선기판의 두께 방향 단면에서 5㎛ 이상의 입경을 갖는 무기물의 전체영역이 비아도체의 단면적의 5% 이하이다.
제5구성특징의 배선기판에 따르면, 배선기판의 두께 방향 단면에서 비아도체에 분산되어 있는 5㎛ 이상의 입경을 갖는 무기물의 전체영역이 비아도체의 단면적의 5% 이하이므로 무기물의 일부가 비아도체면에 노출되어도 비어도체면이 도금성을 해치지 않고 용이하게 도금될 수 있다. 비아도체에서 이 무기물질은 구형, 특히 거의 구형또는 비결정형으로 존재하며, 대부분의 경우는 원형이므로 큰 지름을 무기물질의 치수로 정한다. 무기물의 단면이 원형이 아니면, 원형으로 환산한 직경(d), 즉 무기물의 단면적 관계식 = π(d/2)2로부터 d = 2 ×(무기물/π)0.5 이 무기물의 치수로서 사용된다.
본 발명의 제6구성특징의 배선기판은 무기물을 내부에 분산시킨 비아도체를 포함하는 배선기판으로서, 배선기판의 두께 방향 단면에서 10㎛ 이상의 입경을 갖는 무기물의 전체영역이 비아도체의 단면적의 2% 이하이다.
제6구성특징의 배선기판에 따르면, 배선기판의 두께 방향 단면에서 비아도체에 분산되어 있는 10㎛ 이상의 입경을 갖는 무기물의 전체영역이 비아도체의 단면적의 2% 이하이므로 무기물의 일부가 비아도체면에 노출되어도 비아도체면이 도금성을 해치지 않고 용이하게 도금될 수 있다. 비아도체에서 이 무기물질은 구형, 특히 거의 구형또는 비결정형으로 존재하며, 대부분의 경우는 원형이므로 큰 지름을 무기물질의 치수로 정한다. 무기물의 단면이 원형이 아니면, 원형으로 환산한 직경(d), 즉 무기물의 단면적 관계식 = π(d/2)2로부터 d = 2 ×(무기물/π)0.5 이 무기물의 치수로서 사용된다.
제 3 내지 6구성특징의 배선기판에서, 비아도체는 배선기판의 적어도 한쪽 면에 노출되는 것이 바람직하며, 비아도체의 노출된 상면에는 도금층이 형성되는 것이 바람직하다. 비아도체의 표면상에는 무기물이 거의 잔류하지 않기 때문에 도금처리가 용이해지는 작용효과를 얻을 수 있고, 도금 불균일이나 핀홀 등의 결점이 없는 양호한 도금층을 형성할 수 있으므로 온도부하, 습기부하 및 열부하 등에서 탁월한 내구력을 갖는 패키지 기판을 제조할 수 있다.
제 3 내지 6구성 특징에서, 상부에 형성되는 도금층을 갖는 비아도체는 패키지 단자로서 그대로 이용될 수 있으나, 패키지 패드가 비아홀 상에 형성되어 도금층이 그 상부에 형성되도록 구성될 수도 있다. 패키지 패드 상에 무기물이 거의 다다르지 않게되어 양호한 도금막을 형성할 수 있다.
제 3 내지 6 구성특징의 배선기판에서, 반도체 소자가 탑재되는 것이 바람직하며, 이 반도체 소자의 단자는 접합부재에 의해 비아도체에 접속되는 것이 바람직하다. 이 배선기판에 따르면 비아도체는 도체저항이 낮으며 땜납 또는 납땜재료 등의 접합부재를 통해 반도체 소자의 단자에 접속되므로, 반도체의 전기적 특성의 편 차나 열화가 없는 탁월한 안정성을 갖는 배선기판을 제조할 수 있는 작용효과를 얻을 수 있다.
제 3 내지 6구성특징의 배선기판에서, 비아도체는 열전도로가 되는 열비아(thermal via)로서 구성되는 것이 바람직하다. 이 배선기판에 따르면 비아도체는 치밀하게 소성되고 열전도성이 향상되어 있으므로, 비아도체가 고밀도 패키지형 배선기판의 열비아로서 구성되어 있으면 탁월한 방열효과를 갖는 배선기판을 제조할 수 있게 되는 작용효과를 얻을 수 있다.
제3 내지 6구성특징의 배선기판은 무기물을 내부에 분산시킨 비아도체를 포함하는 배선기판으로서, 배선기판의 두께 방향 단면에서 10㎛ 이하의 입경을 갖는 무기물이 비아도체 내부에 존재하므로, 무기물의 일부가 비아도체면에 노출되어도 비아도체면이 도금성을 해치지 않고 용이하게 도금될 수 있다. 무기물은 동 페이스트에 미리 함유된 세라믹 입자의 집합물 또는 세라믹입자에 함유된 무기원소 때문에 기인한다. 비아도체에서 이 무기물질은 구형, 특히 거의 구형또는 비결정형으로 존재하며, 대부분의 경우는 원형이므로 큰 지름을 무기물질의 치수로 정한다. 무기물의 단면이 원형이 아니면, 원형으로 환산한 직경(d), 즉 무기물의 단면적 관계식 = π(d/2)2로부터 d = 2 ×(무기물/π)0.5 이 무기물의 치수로서 사용된다.
비아도체면에 드러난 무기물질의 치수가 10㎛ 이하이므로, 비아도체면의 도금성을 손상시키지 않고 핀홀과 같은 결점이 줄어든 도금막을 용이하게 형성할 수 있다.
Fe2O3 입자를 함유하는 동 페이스트를 이용함으로써 얻어지는 배선기판에서(본 발명의 제7구성특징), 비아도체는 동(銅)분말(구리 원소) 100질량부에 대하여 Fe 원소를 5.0질량부보다 적게(0질량부는 제외) 함유하는 것이 바람직하다. 이 배선기판에 따르면 비아도체는 특정량의 Fe 원소를 함유하므로 비아도체의 저항값을 증가시키지 않고도 비아도체와 세라믹층 사이의 양호한 접합과 높은 기밀성을 확보할 수 있는 작용효과를 얻을 수 있게 된다. Fe 원소 함유량은 동분말 100질량부에 대해 5.0질량부보다 작게(0질량부는 제외) 하는 것이 바람직하다. 그 이유는 그 함유량이 5.0질량부를 초과하면 비아도체의 저항값이 상승하고 고주파 신호전송 특성이 열화하기 때문이다.
제 7구성특징의 배선기판에서, 비아도체는 배선기판의 적어도 한쪽 면에 노출되는 것이 바람직하며, 비아도체의 노출된 상부 표면에 도금층이 형성되는 것이 바람직하다. 청구항 6의 배선기판에 따르면, 비아도체 표면상에 무기물이 거의 잔류하지 않기 때문에 도금처리가 용이해지고, 세라믹층과 비아도체 사이의 계면에 기밀성이 확보되어 도금용액의 침투가 저지되고, 따라서 온도부하, 습도부하, 열부하 등에 있어서 내구력이 탁월한 배선기판을 형성할 수 있는 작용효과를 얻을 수 있다. 또한 비아도체 표면상의 도금층이 접속부재를 통해 회로부품에 접속하기 위한 단자전극으로서 사용될 때 높은 패키지 신뢰성을 얻을 수 있고 고밀도로 회로부품을 패키지할 수 있는 작용효과를 얻을 수 있다.
이 배선기판에 따르면, 비아도체, 비아도체상의 도금층 등은 매우 작은 직 경, 보다 구체적으로는 250㎛의 직경, 바람직하게는 150㎛의 직경, 보다 바람직하게는 150㎛의 직경을 갖도록 형성될 수 있으며, 용이하게 구할 수 있으므로 작은 크기의 배선기판, 고밀도의 패키지 및 고속 신호전송을 실현할 수 있는 효과를 얻을 수 있다.
비아도체를 형성하기 위해 동(銅)의 산화를 억제하고, 양호한 납땜 습윤성을 부여하도록 도금처리를 실행하는데, Ni 도금을 실행하고, 그 상부표면에 추가로 Au 도금을 실행하는 것이 바람직하다.
제 7구성 특징의 배선기판은 동(銅)원소 100질량부에 대하여 Fe원소를 5.0질량부보다 적게(0질량부는 제외) 함유하는 비아도체를 형성함으로써 얻어지는 것(본 발명의 제 8구성 특징)이 바람직하다.
제 8 구성특징의 배선기판에 따르면, 비아도체는 특정량의 Fe 원소를 함유하므로 비아도체의 저항값을 증가시키지 않고도 비아도체와 세라믹층 사이의 양호한 접합과 높은 기밀성을 확보할 수 있는 작용효과를 얻을 수 있게 된다. Fe 원소 함유량은 동(銅)분말 100질량부에 대해 5.0질량부보다 작게(0질량부는 제외) 하는 것이 바람직하다. 그 이유는 그 함유량이 5.0질량부를 초과하면 비아도체의 저항값이 상승하고 고주파 신호전송 특성이 열화하기 때문이다.
제 8 구성특징의 배선기판에서, 비아도체는 배선기판의 적어도 한쪽 면에 노출되는 것이 바람직하며, 비아도체의 노출된 상부 표면에 도금층이 형성되는 것이 바람직하다.
제8구성특징의 배선기판에 따르면, 비아도체 표면상에 무기물이 거의 잔류하 지 않기 때문에 도금처리가 용이해지고, 세라믹층과 비아도체 사이의 계면에 기밀성이 확보되어 도금용액의 침투가 저지되고, 따라서 온도부하, 습도부하, 열부하 등에 있어서 내구력이 탁월한 배선기판을 형성할 수 있는 작용효과를 얻을 수 있다. 또한 비아도체 표면상의 도금층이 접속부재를 통해 회로부품에 접속하기 위한 단자전극으로서 사용될 때 높은 패키지 신뢰성을 얻을 수 있고 고밀도로 회로부품을 패키지화할 수 있는 작용효과를 얻을 수 있다.
이 배선기판에 따르면, 비아도체, 비아도체상의 도금층 등은 매우 작은 직경, 보다 구체적으로는 250㎛의 직경, 심지어는 100㎛~150㎛의 직경을 갖도록 형성될 수 있으며, 용이하게 구할 수 있으므로, 작은 크기의 배선기판, 고밀도의 패키지 및 고속 신호전송을 실현할 수 있는 효과를 얻을 수 있다.
비아도체를 형성하기 위해 동(銅)의 산화를 억제하고, 양호한 납땜 습윤성을 부여하도록 도금처리를 실행하는데, Ni 도금을 실행하고, 그 상부표면에 추가로 Au 도금을 실행하는 것이 바람직하다.
(제 1 실시예)
이하에 실시예를 참조하여 본 발명을 설명하기로 한다.
(세라믹 그린시트의 제조)
우선, SiO2가 31.65 질량부, B2O3가 12.05 질량부, Al2O3가 2.85 질량부, CaO가 3.45 질량부의 조성을 갖는 유리분말을 알루미나 충전재 50 질량부와 혼합시켜 입자직경 2.5㎛, 알칼리 금속 불순물 함유량이 0.2몰% 이하의 혼합분말을 준비한다.
이어서, 알루미나와 유리의 혼합분말 100질량부에 대하여 아크릴 수지로 이루어진 바인더 20질량부와 디부틸프탈레이트로 이루어지는 가소제 10 질량부, 적당량의 톨루엔·MEK 혼합용제를 가하여 슬러리를 제조한다.
다음으로, 상기 슬러리를 이용하여 닥터 블레이드법(doctor blade method) 등의 시트성형에 의해 두께 250㎛의 세라믹 그린시트를 성형한다. 이 세라믹 그린시트는 비교적 저온(여기서는 1,000℃를 말함)에서 소성할 수 있는 저온소성 그린시트이다.
(동(銅) 페이스트의 제조)
이어서 평균입자 크기 5㎛의 구형상 동(銅)분말 100 질량부에 대하여 운반체 12 질량부와 표 1에 나타낸 첨가제를 가하고, 이들을 3개의 롤밀(roll mill)로 혼합하여 동 페이스트를 제조한다. 부수적으로 운반체는 70질량부의 테르비네올에 30질량부의 폴리이소부틸을 용해하여 제조한다.
첨가제 (1) 첨가제 (2) Fe의 양 돌기 유리의 부상 기밀성
첨가제 첨가제의 입자크기(nm) 첨가제의 양(질량부) 첨가제 첨가제의 입자크기(nm) 첨가제의 양(질량부)
실시예 1-A Al2O3 13 1.0 없음 - - 0 27 없음 나쁨
1-B TiO2 21 1.0 없음 - - 0 22 없음 나쁨
1-C SiO2 12 1.0 없음 - - 0 5 없음 나쁨
1-D SiO2 12 0.2 없음 - - 0 25 없음 나쁨
1-E SiO2 12 0.5 없음 - - 0 1 없음 나쁨
1-F SiO2 12 2.0 없음 - - 0 7 없음 나쁨
비교예 1-A 없음 - - 없음 - - 0 54 없음 나쁨
1-B Al2O3 300 1.0 없음 - - 0 53 없음 나쁨
1-C 유리 800 1.0 없음 - - 0 19 있음 나쁨
1-D 유리 800 5.0 없음 - - 0 2 있음 나쁨
실시예 2-A SiO2 12 0.5 Fe2O3 21 0.5 0.4 7 없음 양호
2-B SiO2 12 0.5 Fe2O3 21 1.0 0.7 8 없음 양호
2-C SiO2 12 0.5 Fe2O3 21 2.0 1.4 8 없음 양호
2-D SiO2 12 0.5 Fe2O3 21 5.0 3.5 10 없음 양호
2-E SiO2 12 0.5 Fe2O3 21 10.0 7.0 18 없음 양호
2-F SiO2 12 0.5 Fe2O3 21 0.2 0.1 12 없음 양호
2-G 없음 - - Fe2O3 21 1.0 0.7 47 없음 양호
비교예 2-B SiO2 12 0.5 유리 2.5 1.0 0 3 있음 나쁨
2-C SiO2 12 0.5 유리 2.5 3.0 0 2 있음 양호
표 1에 나타낸 바와 같이, 본 발명의 실시예로서 실시예 1-A ~1-F 및 2-A ~ 2-G의 조성을 갖는 동 페이스트를 제조하는 동시에 본 발명의 효과와 비교하기 위한 비교예 1-A~1-D와 2-C 및 2-D의 조성을 갖는 동 페이스트를 제조하였다.
실시예 1-E의 동 페이스트의 점성도는 800,000포아즈이다(참고로, 운반체의 14질량부가 사용되는 경우 점성도는 60,000포아즈로 변경되며, 운반체 16질량부가 사용되는 경우 점성도는 5,000포아즈로 변경됨).
실시예 1-A는 세라믹 입자로서 평균입자 크기 13nm의 Al2O3를 1.0 질량부 첨가한 동 페이스트이다.
실시예 1-B는 세라믹 입자로서 평균입자 크기 21nm의 TiO2를 1.0 질량부 첨 가한 동 페이스트이다.
실시예 1-C 내지 1-F는 세라믹 입자로서 평균입자 크기 12nm의 SiO2를 첨가하고, 그 때 SiO의 첨가량을 0.2~2.0질량부의 범위로 변화시켜 첨가한 동 페이스트이다.
비교예 2-A ~ 2-F는 동(銅)분말 100 질량부에 대하여 평균입자 크기 21nm의 Fe2O3를 0.2~10.0질량부의 범위에서 첨가량을 변화시켜 첨가하고, 평균입자 크기 12nm를 갖는 SiO2를 추가로 첨가한 동 페이스트이다. Cu 원소는 100질량부인 것으로 가정하고, Fe 원소의 동 페이스트 조성으로부터 계산하고 표 1의 Fe 원소(질량부)로서 나타냈다.
비교예 1-A는 첨가제가 없는 동 페이스트이다.
비교예1-B는 평균입자 크기가 300nm인 Al2O3 1.0질량부를 세라믹 입자로서 첨가한 동 페이스트이다.
비교예 1-C~1-D는 세라믹 그린시트의 제조시에 첨가되는 유리분말과 동일한 조성을 가지며, 입자크기가 800nm인 유리플릿이 1.0질량부 또는 0.5질량부 첨가된 동 페이스트이다.
비교예 2-B~2-C는 입자크기가 2.5nm인 유리플릿과 1.0질량부 또는 3.0질량부와 입자크기가 12nm인 SiO2입자 0.5질량부가 동분말 100질량부에 대하여 첨가된 동 페이스트이다. 여기에서 사용되는 유리플릿은 그린시트에 함유된 유리분말과 동일 한 조성을 갖는다.
(소성 샘플의 제조)
이와 같이 하여 얻어진 그린시트와 동 페이스트를 이용하여 평가용 샘플로 서의 소성 샘플을 제조한다.
우선, 세라믹 그린시트를 50mm(길이)× 60mm(폭)의 치수로 재단하여 2개의 세라믹 그린시트 스트립을 만들고, 이 세라믹 그린시트 스트립의 대략 중앙부에 500㎛의 피치로 10행 10열로, 250㎛의 내경을 갖는 총 100개의 비아홀을 형성한다.
이어서, 상기 비아홀에 맞추어 비아홀의 내경과 같은 크기를 갖는 관통공을 형성한 박막 금속 스크린으로 세라믹 그린시트 스트립의 상부를 덮으며, 이 금속 스크린의 상방으로부터 동 페이스트를 스퀴즈하여 인쇄하고, 세라믹 그린시트의 비아홀 내에 동 페이스트를 충전(充塡)한다.
그 다음으로 비아홀 내의 동 페이스트를 약 100℃의 온도분위기에서 건조하고, 2개의 세라믹 그린시트를 각 비아홀의 중심이 벗어나지 않고 중첩되도록 적층하여 압착하고 그린시트 적층체를 형성한다.
이 그린시트 적층체를 수증기와 질소가스의 혼합분위기(이슬점: 70℃)에서 제조한 노의 내부에 두고, 850℃의 온도하에서 방치하여 동 페이스트 및 세라믹 그린시트 적층체 중에 함유된 유기성분을 탈지한다. 이어서 온도를 1,000℃로 상승하여 2시간 방치하고 소성을 행하여 소성샘플을 제조한다.
(돌기량의 측정)
상술한 바를 통해 얻어진 소성샘플을 이용하여 소성샘플의 표면으로부터 노 출 및 돌출한 비아도체의 돌기치수를 측정한다.
비아도체의 돌기치수의 측정에서, 비아도체의 중심에서 400㎛떨어진 세라믹층의 상면을 기준치로 하여 그 기준치로부터 비아도체가 돌출한 높이의 최대치수를 현미경으로 측정하고 그 결과를 표 1에 나타냈다.
(비아도체 표면에 유리의 도달 유무)
상술한 바를 통해 얻어진 상기 소성샘플을 이용하여 소성샘플의 표면에 노출된 비아도체의 표면을 현미경으로 500배 확대하여 관찰하고, 비아도체 표면에 대한 유리의 부상의 여부를 조사하고 그 결과를 표 1에 나타냈다.
(기밀성의 평가)
상기 소성샘플의 세라믹층과 비아도체 사이의 계면에서의 기밀성을 He누설 검출기를 이용하여 측정하였다.
He누설 검출기를 구성하는 샘플용기에서, 소성샘플은 구획판으로서 고정 및 설계되었다. 이 소성샘플의 하부측의 압력은 상부측에 He가스를 충전하는 동안 0.1토르(torr)로 감축되고, 상측에서 하측으로의(비아도체와 세라믹층 사이의 계면을 통한) He 가스의 누설량을 측정하였다. 1×10 atm·ml/sec 이하의 He 가스 누설량을 주는 샘플은 실질상 아무 문제가 없고 양호한 것으로 평가되지만 1×10 atm·ml/sec를 초과하는 샘플은 나쁜 것으로 평가되었다. 그 결과를 표 1에 나타냈다.
표 1로부터 알 수 있는 바와 같이, 본 발명의 실시예 1-A~1-F에서 소성샘플 표면으로부터 돌출한 비아도체의 돌기량이 1~27㎛의 범위이고, 비아도체 표면에 유 리의 부상이 발생하지 않으므로, 도금처리가 용이하며, 회로부품을 정밀도 좋게 패키지할 수 있는 비아도체를 얻을 수 있게 된다.
비교예 1-A에서, 본 발명의 실시예 1-A~1-F와 비교하면 동 페이스트에 첨가물이 첨가되지 않으며, 그 결과 비아도체의 돌기량이 54㎛로 크게 된다.
또 비교예 1-B는 본 발명의 실시예 1-A와 비교하면 첨가제로서 Al2O3를 1.0 질량부 첨가하고, 첨가제의 종류와 첨가량이 실시예 1-A와 같으나, 입자크기가 300nm이고 본 발명의 실시예 1-A의 입자크기 13nm보다 크게되어 그 결과 비아도체의 돌기량이 52㎛로 크게 되었다.
비교예 1-C, 1-D에서, 본 발명의 실시예 1-A~1-F와 비교하면 유리플릿을 첨가하는 것에 의해 비아도체의 돌기량이 본 발명의 실시예 1-C, 1-E, 1-F와 동등한 수준까지 저감될 수 있으나, 비아도체 표면에 유리의 부상이 발생하고, 도금처리가 곤란하게 되었다. 또 비교예 1-C, 1-D에서, 비아도체 표면을 현미경으로 확대하여 관찰한 결과 15㎛정도 크기의 유리로 된 다수의 무기물이 표면에 떠올랐다.
본 발명의 실시예 중에서, 실시예 1-C는 실시예 1-A, 1-B와 비교하면, 실시예 1-A, 1-B의 비아도체의 돌기량이 27㎛, 22㎛이었지만 실시예 1-C의 비아도체의 돌기량은 5㎛로 작고, 유리의 부상도 없었다. 이로부터 세라믹 입자로서 SiO2를 첨가하면 특히 바람직한 것을 알 수 있다.
또 실시예 1-C~1-F에서는 첨가제로서 동일한 SiO 입자를 첨가하고 있으나, 실시예 1-D에 비해 실시예 1-C, 1-E, 1-F의 비아도체의 돌기량이 한층 더 작아지므 로, 이로부터 SiO2입자의 첨가량이 0.5 질량부~2.0질량부의 범위인 것이 바람직한 것을 알 수 있다.
표 1로부터 알 수 있는 바와 같이, 본 발명의 실시예 2-A~2-F의 동 페이스트를 이용하여 제조한 소성샘플에서, 비아도체 표면에 유리의 부상이 발생하지 않았고, 비아도체와 세라믹층 사이의 계면에서의 기밀성이 양호함을 알 수 있다.
비교예 2-B에서, 본 발명의 실시예 2-A와 2-B를 비교하면, Fe2O3 입자 대신 동 페이스트를 첨가하면, 그 결과로서 비아도체에 유리의 부상이 발생하여 비아도체 표면에 대한 도금성이 손상되는 동시에 기밀성이 저하되게 된다.
비교예 2-C에서, 본 발명의 실시예 2-D 및 2-E를 비교하면, 유리 3.0질량부를 첨가함으로써 양호한 기밀성을 얻을 수 있었으나 유리의 부상이 발생하여 도금성이 손상되었다.
부수적으로, 본 발명의 실시예 2-A~2-F와 비교예 2-B 및 2-C에서는 동 페이스트에 SiO2 입자를 첨가하므로, 소성샘플 표면으로부터 비아도체의 돌기가 생성되지 않게 되었다.
(비아도체의 단면관찰)
본 발명의 실시예 1-E의 소성샘플과 비교예 1-D의 소성샘플을 이용하여, 비아도체의 단면을 현미경으로 확대하여 관찰하고, 비아도체 내부의 무기물의 분산상태를 조사하였다.
도 1은 본 발명의 실시예 1-E의 소성샘플의 단면을 도시한 단면도이고, 도 2 는 비교예 1-D의 소성샘플의 단면을 도시한 단면도이다.
도 1 및 도 2에 있어서, 1과 2는 세라믹 자기, 3과 4는 비아도체, 5와 6은 소성된 구리(즉 동(銅)), 7과 8은 무기물이다.
도 1과 도 2를 이용하여 본 발명의 실시예 1-E와 비교예 1-D의 비아도체의 단면을 비교한다. 도 1에 도시된 본 발명의 실시예 1-E에서, 비아도체(3) 중에 함유되어 있는 무기물(7)이 약 5㎛ 이하의 크기로 균일하게 분산되고, 구리(5)가 치밀한 소결결정으로 소성되어 있다. 한편 도 2에 도시된 비교예 1-D에서는 비아도체(4) 중에 15㎛정도의 무기물(8)이 분산되고, 구리(6)의 소결구조가 조악하다. 이로부터 본 발명의 실시예 1-E에 따라 무기물(7)이 비아도체(3) 내에 미세하게 분산되어 치밀하게 소성된 비아도체(3)를 얻을 수 있다.
(제 2 실시예)
상기 제 1 실시예의 세라믹 그린시트를 이용하여 이 세라믹 그린시트에 직경 250㎛의 관통공을 형성한다.
그리고 본 발명의 실시예 1-E의 동 페이스트와 비교예 1-D의 동 페이스트를 각각 세라믹 그린시트의 비아홀에 충전하여 건조시킨 후, 세라믹 그린시트의 표면에 동 페이스트를 인쇄하여 배선패턴을 형성한다.
이어서, 상기 세라믹 그린시트를 복수매 적층하고 가압하여 그린시트 적층체를 제조하였다. 이 그린시트 적층체를 수증기와 질소가스의 혼합분위기로 만든 노의 내부에 두고, 850℃의 온도하에 방치하여 동 페이스트 및 세라믹 그린시트 중에 함유된 유기성분을 탈지하였다. 계속해서 건조 질소가스로 치환한 후 1,000℃의 온 도하에서 2시간 방치하여 소성을 행하였다.
그리고, 이 배선기판의 표면에 노출된 비아도체의 표면에 Ni를 도금하고, 또 Ni의 상면에 Au를 도금하여 직경 80㎛의 원형을 형성하도록 배선기판을 제조한다.
이와 같이 얻어진 배선기판의 표면을 관찰한 결과, 본 발명의 실시예 1-E의 동 페이스트를 이용하여 형성한 배선기판에서는 비아도체 표면에 직경 80㎛의 원형 Au 도금층이 정밀도 좋게 형성되고, 불균일이 없는 양호한 도금이 되었다. 한편, 비교예 1-D의 동 페이스트를 이용한 배선기판에서는 비아도체 표면에 대하여 유리가 떠올라 도금을 실행할 수 없었다.
이후, 실시예1-E 또는 비교예1-D의 동 페이스트를 이용하여 제조되는 배선기판을 각각 절결하여 이 절결면을 딱았다. 그리고, 비아도체의 단면을 SEM(Scanning - type Electron Microscope)으로 관찰하여 RECI(Reflection Electron Composition Image: "전자반사합성상" 정도로 해석될 수 있음)를 얻었다. RECI를 기초로 2㎛ 이상, 5㎛ 이상, 10㎛ 이상의 입자를 갖는 무기물질이 비아도체 4000㎛2의 임의 영역에서 검출되었으며, 이 RECI에서 밝은부분(흰색부분)은 Cu와 같은 무거운 원소를 나타내고, 어두운부분(검은색부분)은 무기물질을 나타낸다. 비아도체 단면적에 대해 무기물질(어두운부분)의 전체영역비율은 이미지 프로세싱으로 산출되며, 그 결과로서 실시예E에서 2 ㎛ 이상의 입경(입자치수)를 갖는 무기물질의 비율은 1.9%이고, 5㎛ 이상의 입경을 갖는 무기물질의 비율은 0%이다. 비교예D에서, 입자치수(또는 입경) 2㎛이상의 무기물질의 비율은 29.5%이고, 5㎛ 이상의 무기물질의 비율은 26.6%이며, 10㎛ 이상의 입경(입자치수)를 갖는 무기물질의 비율은 15.0%이다.
따라서, 비아도체에서 각 입자치수를 갖는 무기물질의 전체영역을 산출하는 동시에 비아도체의 도금성을 평가하였다. 그 결과, 비아도체의 단면적에 대해 각 입차치수 이상을 갖는 무기물질의 전체영역비율은 입차치수 2㎛ 이상 인 경우 10% 이하이고, 5㎛ 이상인 경우 5% 이상이며, 10㎛ 이상인 경우 2% 이하이다. 무기물질의 일부가 비아도체면에 노출되어도 비아도체면의 도금성에 손상이 없었으며, 용이하게 도금이 이루어졌다.
(제 3 실시예)
상기 제 1 실시예에서 제조된 세라믹 그린시트와, 본 발명의 실시예의 2-B 및 2-E와 비교예의 2-C의 동 페이스트를 이용하여 세라믹 그린시트에 형성된 비아홀에 각 동 페이스트를 충전하고 소성하였다. 이러한 방식으로 실시예 2-B의 동 페이스트로 충전된 5매의 세라믹 그린시트 실시예 2-B와, 실시예 2-E의 동 페이스트로 충전된 5매의 세라믹 그린시트 실시예 2-E와, 비교예 2-C의 동 페이스트로 충전된 5매의 세라믹 그린시트 비교예 2-C를 제조하였다.
이어서, 상기 동 페이스트를 비아홀에 충전하고 거의 100℃의 온도 분위기에서 소성하고, 세라믹 그린시트의 상면에 배선기판을 형성하기 위해 동 페이스트를 인쇄하고 건조하였다.
그 후, 5매의 세라믹 그린시트 실시예 2-B, 세라믹 그린시트 실시예 2-E, 세라믹 그린시트 비교예 2-C를 적층하고 가압접합하여 그린시트 적층체 실시예 2-B, 그린시트 적층체 실시예 2-E, 그린시트 적층체 비교예 2-C를 제조하였다. 각 그린시트 적층체를 수증기와 질소가스의 혼합 분위기로 만든 노의 내부에 두고 방치한 다음 850℃의 온도에서 탈지한 후, 다시 방치시키고 1,000℃의 온도에서 2시간 동안 소성하여 실시예2-B, 2-E 및 비교예 2-C의 배선기판을 제조하였다.
그리고, 각 배선기판의 상면에 노출된 비아도체에 Ni를 도금하고, 또 Ni의 상면에 Au를 도금하였다.
이와 같이 얻어진 실시예 2-B, 2-E 및 비교예 2-C의 배선기판의 비아도체의 표면을 관찰한 결과, 본 발명의 실시예 2-B와 2-E의 배선기판에서는 Au 도금부에 도금의 불균일성이 없고 도금 표면에 무기물이 없으며, 이들 배선기판의 노출성이 양호하였다. 한편, 비교예 2-C의 배선기판에서는 비아도체의 표면에 유리가 상당히 도달하게 되므로, Ni 및 Au의 도금이 어려워지고 심각한 도금 불균일 또는 도금 실패가 발생하였다.
본 발명의 실시예 2-B 및 2-E의 배선기판과 비교하면, 실시예 2-B의 배선기판에서는 비아도체에 함유된 Fe 원소의 양이 적으므로 비아도체의 내부저항이 낮아져, 고주파 신호 전송손실이 감소되고 탁월한 고주파 특성을 얻어진다.
(제 4 실시예)
제 1 실시예에서 제조된 세라믹 그린시트와 제 1 실시예의 실시예 1-E의 조성을 갖는 동 페이스트를 이용하여 반도체소자를 탑재한 배선기판을 제조한다.
도 3은 본 발명이 적용된 실시예에서 배선기판의 구성을 나타낸 단면도이다.
도 3에서, 10은 배선기판이고, 이 배선기판(10)은 복수의 세라믹 그린시트를 적층하고 소성하여 형성된 세라믹층(11~14)과, 이 세라믹층(11~14)의 상면에 배치된 반도체소자(15)와, 이 반도체 소자(15)를 구멍(17)에 수용하고 그 주위면에서 세라믹층(14)과 납땜재료(도시생략)로 접합한 커버(16)에 의해 구성되어 있다.
상기 세라믹층(11~14)에서는 각 중첩면 상에 내부 도체층(24~29)이 형성되어 있다. 이들 내부 도체층(24~29)은 세라믹층(11~14)을 관통하도록 형성된 비아도체(36~47)와 접속되어 있다.
세라믹층(11)의 하면에는 비아도체(36~41)에 각각 접속되도록 회로단자(18~23)가 형성되어 있다. 이들 회로단자(18~23)는 비아도체(36~41)의 각 노출면상에 동 페이스트를 인쇄하고, 동시소성을 실행하며, 각 도체의 표면상에 Ni 도금을 하고, 이어서 Ni 도금의 표면에 Au 도금을 행하여 형성한 것이다. 세라믹층(1)의 상면에는 비아도체(42~47)에 각각 접속되도록 도금층(30~35)이 형성되어 있다. 이들 도금층(30~35)은 비아도체(42~47)의 각 노출면에 Ni도금을 하고, Ni 도금의 표면에 Au 도금을 행하여 형성한 것이다. 상기 도금층(30~35)에 중첩되도록 반도체소자(15)의 단자(도시생략)가 납땜에 의해 접속되어 있다.
상기한 바와 같이, 배선기판(10)에서는, 하단의 세라믹층(11)의 회로단자(18~23)가 상기 비아도체(36~47), 내부전극(24~29) 등을 통해 상단의 세라믹층(14)의 도금층(30~35)과 접속되며, 상기 도금층(30~35)을 통해 반도체 소자(15)의 단자와 접속되어 전기회로를 구성한다.
이와 같이 하여 얻어진 배선기판(10)에서, 비아도체(36~47)는 치밀하게 소성되어 낮은 전기저항을 가지며, 반도체 소자(15)는 전기특성의 편차 또는 열화가 감 소된다. 또 비아도체(36~47)는 배선기판(10)으로부터의 거의 돌출되지 않아 도금처리도 용이하며, 양호한 도금층을 얻을 수 있다.
비아도체(36~47)는 양호한 열전도성을 가지며, 반도체소자(15)는 온도상승을 저감할 수 있다.
상술한 구성을 갖는 본 발명의 실시예에 따르는 동 페이스트와 배선기판의 작용효과를 이하에 설명한다.
본 발명의 실시예에 따르는 동 페이스트가 세라믹 그린시트 상에 형성된 비아홀에 충전(充塡)되고 소성되면, 세라믹층과 비아도체 사이의 접합이 향상되어 틈새가 없는 배선기판을 얻을 수 있다.
본 발명의 실시예에 따르는 동 페이스트가 세라믹 그린시트의 비아홀에 충전되고 일단 습윤질소 분위기 중에서 노출된 후 소성되면, 비아도체의 돌기가 감축되고, 비아도체 표면에 유리의 부상이 발생하지 않게 되어 도금처리가 용이하게 되고, 회로부품을 정밀도 좋게 패키지할 수 있는 비아도체를 얻을 수 있다.
본 발명의 실시예에 따르는 동 페이스트가 세라믹 그린시트의 비아홀에 충전되고, 일단 습윤질소 분위기 중에서 노출된 후 소성되면, 저저항의 치밀한 비아도체가 얻어져 고주파 신호의 전송손실이 감축된 배선기판을 얻을 수 있다.
본 발명의 실시예에 따르는 배선기판에서, 도금의 불균일성, 흠 및 분리가 없는 양호한 도금층이 비아도체의 표면상에 형성되므로 온도부하, 습도부하, 열부하 등에 있어서 탁월한 내구력을 갖는 전기회로를 형성할 수 있다.
본 발명의 실시예에 따르는 배선기판에서, 비아도체는 전기저항이 낮으며, 반도체 소자의 단자가 상기 비아도체의 표면 도금층을 통해 접속되면, 반도체의 전기적 특성의 편차 또는 열화가 없는 전기회로를 형성할 수 있다.
본 발명의 실시예에 따르는 배선기판에서, 비아도체는 치밀하게 소성되고 놓은 열전도성을 가지므로, 비아도체가 고밀도로 적층된 배선기판의 열비아로서 구성되면 탁월한 방열효과를 제공하게 된다.
본 발명의 실시예에서, 도전층은 동(銅)의 상면에 Ni를 도금하고, Ni 도금의 상면에 Au를 더 도금함으로써 형성되지만 저저항의 다른 금속을 동(銅)의 상면에 도금하여도 좋다.
본 발명의 실시예에서, 세라믹 그린시트를 관통하는 비아홀에 전기적으로 도전성인 페이스트가 충전되어 비아 도체를 형성하지만, 비아홀 대신에 배선기판의 단면상에 홈이 형성되고 본 발명의 전기적으로 도전성인 페이스트가 그 홈에 충전되어 배선기판의 접속도체를 형성하면, 이 접속도체는 배선기판으로부터 거의 돌출되지 않고, 저저항을 갖는 치밀한 접속도체가 얻어지므로 각종 전기회로의 형성에 적합하게 된다.
본 발명의 동 페이스트는 유리플릿을 함유하지 않는 것이 바람직하다. 그 이유는 유리플릿이 함유되면 비아도체의 도금성이 손상되기 때문이다. 그러나 배선기판의 패턴설계에 따라 소량의 유리가 납땜성 또는 도금성을 손상시키지 않을 정도로 함유될 수 있다.
본 출원은 2002년 7월 17일자 출원의 일본특허출원 2002-208322와, 2002년 7 월 17일자 일본특허출원 2002-208323에 기초한 것이다.

Claims (27)

  1. 세라믹 그린시트 상에 형성된 비아홀에 동 페이스트를 충전(充塡)하고 소성하여 절연층과 비아도체를 형성함으로써 얻어진 배선기판에 있어서,
    상기 동 페이스트는 동(銅)분말과, 유기 운반체(organic vehicle)와, 평균 입자크기가 100nm 이하의 세라믹 입자와 Fe2O3입자를 함유하고, 상기 동(銅)분말 100질량부에 대해 상기 유기 운반체를 6질량부 내지 20질량부 함유하는 것을 특징으로 하는 배선기판.
  2. 세라믹 그린시트 상에 형성된 비아홀에 동 페이스트를 충전(充塡)하고 소성하여 절연층과 비아도체를 형성함으로써 얻어진 배선기판에 있어서,
    상기 동 페이스트는 동(銅)분말과, 유기 운반체와, 평균 입자크기가 50nm 이하의 세라믹 입자를 함유하고, 상기 동(銅)분말 100질량부에 대해 상기 유기 운반체를 6질량부 내지 20질량부 함유하는 것을 특징으로 하는 배선기판.
  3. 세라믹 그린시트 상에 형성된 비아홀에 동 페이스트를 충전(充塡)하고 소성하여 절연층과 비아도체를 형성함으로써 얻어진 배선기판에 있어서,
    상기 동 페이스트는 동(銅)분말과, 유기 운반체와, 0.1 내지 5.0 질량부의 Fe2O3입자를 함유하고, 상기 동(銅)분말 100질량부에 대해 상기 유기 운반체를 6질량부 내지 20질량부 함유하는 것을 특징으로 하는 배선기판.
  4. 제 1 항에 있어서,
    상기 비아도체는 상기 세라믹 입자의 성분을 함유하는 동시에 소결후 크기가 10㎛이하의 무기물을 포함하며, 상기 무기물의 크기 치수는 긴직경이고, 반구형 또는 근사반구형 또는 이 것과 같은 직경을 갖는 비정질형인 것을 특징으로 하는 배선기판.
  5. 제 1 항에 있어서,
    상기 비아도체는 상기 배선기판의 적어도 하나의 표면에 노출되고, 상기 배선기판 표면에 노출된 비아도체 부분에 상기 세라믹 입자의 성분을 함유하는 동시에 소결후 크기가 10㎛ 이하의 무기물이 노출되어 있으며, 상기 무기물의 크기 치수는 긴직경이고, 반구형 또는 근사반구형 또는 이 것과 같은 직경을 갖는 비정질형인 것을 특징으로 하는 배선기판.
  6. 제 1 항에 있어서,
    상기 비아도체는 상기 배선기판의 적어도 하나의 표면에 노출되고, 상기 배선기판 표면에 노출된 비아도체 부분에 도금층이 형성되는 것을 특징으로 하는 배선기판.
  7. 제 6 항에 있어서,
    상기 배선기판 상에 반도체소자가 탑재되고, 상기 반도체 소자의 단자가 접합부재를 통해 상기 비아도체에 접속되는 것을 특징으로 하는 배선기판.
  8. 제 1 항에 있어서,
    상기 비아도체는 열 전도로(heat conduction path)가 되는 열 비아(thermal via)로서 구성되는 것을 특징으로 하는 배선기판.
  9. 삭제
  10. 세라믹 그린시트 상에 형성된 비아홀에 동 페이스트를 충전(充塡)하고 소성하여 절연층과 비아도체를 형성함으로써 얻어진 배선기판에 있어서,
    상기 비아도체는 내부에 소성후 크기 10㎛이하의 무기물을 가지며,
    상기 무기물의 크기 치수는 긴직경이고, 반구형 또는 근사반구형 또는 이 것과 같은 직경을 갖는 비정질형이고,
    상기 비아도체는 상기 배선기판의 적어도 하나의 표면에 노출되고, 상기 배선기판 표면에 노출된 비아도체 부분에 소성후 크기 10㎛ 이하의 무기물이 노출되어 있는 것을 특징으로 하는 배선기판.
  11. 세라믹 그린시트 상에 형성된 비아홀에 동 페이스트를 충전(充塡)하고 소성하여 절연층과 비아도체를 형성함으로써 얻어진 배선기판에 있어서,
    상기 비아도체는 내부에 소성후 크기 10㎛이하의 무기물을 가지며,
    상기 무기물의 크기 치수는 긴직경이고, 반구형 또는 근사반구형 또는 이 것과 같은 직경을 갖는 비정질형이며,
    상기 비아도체는 상기 배선기판의 적어도 하나의 표면에 노출되고, 상기 배선기판 표면에 노출된 비아도체 부분에 도금층이 형성되어 있는 것을 특징으로 하는 배선기판.
  12. 제 11 항에 있어서,
    상기 배선기판 상에 반도체소자가 탑재되고, 상기 반도체 소자의 단자가 접합부재를 통해 상기 비아도체에 접속되는 것을 특징으로 하는 배선기판.
  13. 세라믹 그린시트 상에 형성된 비아홀에 동 페이스트를 충전(充塡)하고 소성하여 절연층과 비아도체를 형성함으로써 얻어진 배선기판에 있어서,
    상기 비아도체는 내부에 소성후 크기 10㎛이하의 무기물을 가지며,
    상기 무기물의 크기 치수는 긴직경이고, 반구형 또는 근사반구형 또는 이 것과 같은 직경을 갖는 비정질형이며,
    상기 비아도체는 열 전도로(heat conduction path)가 되는 열 비아(thermal via)로서 구성되는 것을 특징으로 하는 배선기판.
  14. 제 1 항에 있어서,
    상기 비아도체는 구리원소(동(銅)) 100질량부에 대해 Fe 원소를 적어도 5.0질량부 함유하는 것을 특징으로 하는 배선기판.
  15. 세라믹 그린시트 상에 형성된 비아홀에 동 페이스트를 충전(充塡)하고 소성하여 절연층과 비아도체를 형성함으로써 얻어진 배선기판에 있어서,
    상기 비아도체는 배선기판의 표면에 노출되는 동시에, 무기물이 분산되어 있고, 배선기판의 두께방향에서의 단면으로 소성후의 입자치수 2㎛ 이상을 갖는 무기물의 전체영역이 비아도체의 단면적의 10% 이하인 것을 특징으로 하는 배선기판.
  16. 세라믹 그린시트 상에 형성된 비아홀에 동 페이스트를 충전(充塡)하고 소성하여 절연층과 비아도체를 형성함으로써 얻어진 배선기판에 있어서,
    상기 비아도체는 배선기판의 표면에 노출되는 동시에, 무기물이 분산되어 있고, 배선기판의 두께방향에서의 단면으로 소성후의 입자치수 5㎛ 이상을 갖는 무기물의 전체영역이 비아도체의 단면적의 5% 이하인 것을 특징으로 하는 배선기판.
  17. 세라믹 그린시트 상에 형성된 비아홀에 동 페이스트를 충전(充塡)하고 소성하여 절연층과 비아도체를 형성함으로써 얻어진 배선기판에 있어서,
    상기 비아도체는 배선기판의 표면에 노출되는 동시에, 무기물이 분산되어 있고 배선기판의 두께방향에서의 단면으로 소성후 입자치수 10㎛ 이상을 갖는 무기물의 전체영역이 비아도체의 단면적의 2% 이하인 것을 특징으로 하는 배선기판.
  18. 동(銅)분말과, 유기 운반체와, 평균 입자크기가 100nm 이하의 세라믹 입자와 Fe2O3입자를 함유하는 동 페이스트로서,
    상기 동 페이스트는 상기 동(銅)분말 100질량부에 대해 상기 유기 운반체를 6질량부 내지 20질량부 함유하는 것을 특징으로 하는 동 페이스트.
  19. 삭제
  20. 제 18 항에 있어서,
    상기 세라믹 입자는 평균입자 크기가 100nm이하인 SiO2입자인 것을 특징으로 하는 동 페이스트.
  21. 제 18 항에 있어서,
    상기 세라믹입자는 평균입자 크기가 50nm이하인 것을 특징으로 하는 동 페이스트.
  22. 제 1 항에 있어서,
    상기 동 페이스트는 유리 프리트(frit)를 함유하지 않는 것을 특징으로 하는 배선기판.
  23. 동(銅)분말과, 유기 운반체(organic vehicle)와, 평균 입자크기가 50nm 이하의 세라믹 입자를 함유하는 동 페이스트로서,
    상기 동 페이스트는 상기 동(銅)분말 100질량부에 대해 상기 유기 운반체를 6질량부 내지 20질량부 함유하는 것을 특징으로 하는 동 페이스트.
  24. 동(銅)분말과, 유기 운반체와, 0.1 내지 5.0 질량부의 Fe2O3입자를 함유하는 동 페이스트로서,
    상기 동 페이스트는 상기 동(銅)분말 100질량부에 대해 상기 유기 운반체를 6질량부 내지 20질량부 함유하는 것을 특징으로 하는 동 페이스트.
  25. 동(銅)분말과, 유기 운반체(organic vehicle)와, 평균 입자크기가 100nm 이하의 세라믹 입자와, Fe2O3입자를 함유하는 동 페이스트로서,
    상기 동 페이스트는 5000 내지 1000000 포이즈(poise)의 점도를 갖는 것을 특징으로 하는 동 페이스트.
  26. 동(銅)분말과, 유기 운반체(organic vehicle)와, 평균 입자크기가 50nm 이하의 세라믹 입자를 함유하는 동 페이스트로서, 상기 동 페이스트는 5000 내지 1000000 포이즈(poise)의 점도를 갖는 것을 특징으로 하는 동 페이스트.
  27. 동(銅)분말과, 유기 운반체(organic vehicle)와, 0.1 내지 5.0질량부의 Fe2O3입자를 함유하는 동 페이스트로서, 상기 동 페이스트는 5000 내지 1000000 포이즈(poise)의 점도를 갖는 것을 특징으로 하는 동 페이스트.
KR1020030048693A 2002-07-17 2003-07-16 동 페이스트 및 그것을 이용한 배선기판 KR100779770B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2002208322 2002-07-17
JPJP-P-2002-00208322 2002-07-17
JP2002208323 2002-07-17
JPJP-P-2002-00208323 2002-07-17

Publications (2)

Publication Number Publication Date
KR20040008095A KR20040008095A (ko) 2004-01-28
KR100779770B1 true KR100779770B1 (ko) 2007-11-27

Family

ID=29782056

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030048693A KR100779770B1 (ko) 2002-07-17 2003-07-16 동 페이스트 및 그것을 이용한 배선기판

Country Status (4)

Country Link
US (1) US6855399B2 (ko)
EP (2) EP2343956B1 (ko)
KR (1) KR100779770B1 (ko)
CN (1) CN100474999C (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100996467B1 (ko) * 2010-05-31 2010-11-24 김복용 세라믹 저저항 소자 및 그 제조방법

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040008094A (ko) * 2002-07-17 2004-01-28 엔지케이 스파크 플러그 캄파니 리미티드 동 페이스트, 이것을 이용한 배선기판 및 배선기판의제조방법
KR20040008093A (ko) * 2002-07-17 2004-01-28 엔지케이 스파크 플러그 캄파니 리미티드 동 페이스트 및 그것을 이용한 배선기판
JP4424306B2 (ja) * 2003-03-31 2010-03-03 Ｔｄｋ株式会社 グリーンシート用塗料、グリーンシート、グリーンシートの製造方法および電子部品の製造方法
CN101371624A (zh) * 2006-01-23 2009-02-18 日立金属株式会社 导体浆料、多层陶瓷基板以及多层陶瓷基板的制造方法
US7736544B2 (en) * 2007-04-26 2010-06-15 E. I. Du Pont De Nemours And Company Electrically conductive composition for via-holes
CN101339821B (zh) * 2008-08-15 2010-09-01 深圳市圣龙特电子有限公司 无铅无镉铜浆及其制造方法
KR20100085855A (ko) * 2009-01-20 2010-07-29 다이요 잉키 세이조 가부시키가이샤 도전성 페이스트 및 투광성 도전 필름과 그의 제조 방법
US9847308B2 (en) 2010-04-28 2017-12-19 Intel Corporation Magnetic intermetallic compound interconnect
US8939347B2 (en) 2010-04-28 2015-01-27 Intel Corporation Magnetic intermetallic compound interconnect
US8434668B2 (en) 2010-05-12 2013-05-07 Intel Corporation Magnetic attachment structure
US8609532B2 (en) * 2010-05-26 2013-12-17 Intel Corporation Magnetically sintered conductive via
JP5693940B2 (ja) * 2010-12-13 2015-04-01 株式会社トクヤマ セラミックスビア基板、メタライズドセラミックスビア基板、これらの製造方法
JP6269661B2 (ja) * 2013-05-08 2018-01-31 株式会社村田製作所 多層配線基板
WO2014195097A1 (de) * 2013-06-05 2014-12-11 Ceramtec Gmbh Metallisierung auf keramischen substraten
CN104505137A (zh) * 2014-12-10 2015-04-08 南京工业大学 一种导电铜浆及其制备方法和用途
JPWO2016140185A1 (ja) * 2015-03-05 2017-12-14 ナミックス株式会社 導電性銅ペースト、導電性銅ペースト硬化膜および半導体装置
CN106028640B (zh) * 2016-06-15 2018-09-18 杭州升达电子有限公司 一种银浆贯孔的双层贯孔印刷线路板及其制造工艺
CN106365507A (zh) * 2016-08-23 2017-02-01 廊坊市高瓷新材料科技有限公司 有机陶瓷基板组合物、有机陶瓷基板和覆铜板
KR102522114B1 (ko) * 2019-06-28 2023-04-14 주식회사 아모센스 전자 소자 어셈블리 패키지, 전자 소자 모듈용 회로 기판 및 이의 제조 방법
CN112509727B (zh) * 2020-11-10 2022-08-12 广东工业大学 一种用于低温共烧陶瓷的内电极铜浆及其制备方法和应用

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6248960B1 (en) * 1999-02-19 2001-06-19 Hitachi, Ltd. Ceramics substrate with electronic circuit and its manufacturing method

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4070518A (en) * 1976-10-15 1978-01-24 E. I. Du Pont De Nemours And Company Copper metallizations
DE3782522T2 (de) * 1986-03-31 1993-06-03 Tatsuta Densen Kk Leitfaehige kupferpastenzusammensetzung.
JP2568075B2 (ja) * 1986-11-20 1996-12-25 旭硝子株式会社 導体用組成物
JPH0581922A (ja) * 1991-05-10 1993-04-02 Asahi Glass Co Ltd 導体ペースト組成物及びセラミツクス多層基板
JP2584911B2 (ja) * 1991-06-18 1997-02-26 富士通株式会社 ガラス−セラミック多層回路基板の製造方法
JP3350949B2 (ja) * 1992-02-20 2002-11-25 株式会社村田製作所 導電性ペースト
US5296189A (en) * 1992-04-28 1994-03-22 International Business Machines Corporation Method for producing metal powder with a uniform distribution of dispersants, method of uses thereof and structures fabricated therewith
US5336444A (en) * 1992-05-29 1994-08-09 International Business Machines Corporation Ceramic via composition, multilayer ceramic circuit containing same, and process for using same
JPH0714421A (ja) * 1993-06-23 1995-01-17 Murata Mfg Co Ltd バイアホール用導電性ペーストおよびそれを用いた多層セラミック基板
JPH0945130A (ja) * 1995-07-28 1997-02-14 Tanaka Kikinzoku Internatl Kk 導体ペースト組成物
JPH1116418A (ja) 1997-06-25 1999-01-22 Kyocera Corp 銅メタライズ組成物及びそれを用いたガラスセラミック配線基板
JP4012601B2 (ja) 1997-07-30 2007-11-21 京セラ株式会社 銅メタライズ組成物及びそれを用いたガラスセラミック配線基板
JP3344956B2 (ja) * 1998-01-08 2002-11-18 日本特殊陶業株式会社 積層セラミック基板の製造方法
JP3548775B2 (ja) * 1998-03-13 2004-07-28 株式会社村田製作所 導電ペースト及びセラミック電子部品
JP2000276945A (ja) * 1999-03-25 2000-10-06 Murata Mfg Co Ltd 導体ペースト及びそれを用いた回路基板
JP4617493B2 (ja) 2001-01-10 2011-01-26 Ｄｏｗａエレクトロニクス株式会社 酸化物超電導合成粉およびその製造方法
JP2002208323A (ja) 2001-01-10 2002-07-26 Furukawa Electric Co Ltd:The 極細線または被覆極細線の製造方法
JP4480283B2 (ja) * 2001-01-30 2010-06-16 京セラ株式会社 配線基板

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6248960B1 (en) * 1999-02-19 2001-06-19 Hitachi, Ltd. Ceramics substrate with electronic circuit and its manufacturing method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100996467B1 (ko) * 2010-05-31 2010-11-24 김복용 세라믹 저저항 소자 및 그 제조방법
WO2011152579A1 (ko) * 2010-05-31 2011-12-08 Kim Bok Yong 세라믹 저저항 소자 및 그 제조방법

Also Published As

Publication number Publication date
EP1383362A2 (en) 2004-01-21
CN100474999C (zh) 2009-04-01
EP2343956B1 (en) 2015-01-14
EP1383362B1 (en) 2011-12-21
EP1383362A3 (en) 2006-01-04
KR20040008095A (ko) 2004-01-28
CN1476287A (zh) 2004-02-18
EP2343956A1 (en) 2011-07-13
US6855399B2 (en) 2005-02-15
US20040013860A1 (en) 2004-01-22

Similar Documents

Publication Publication Date Title
KR100779770B1 (ko) 동 페이스트 및 그것을 이용한 배선기판
US6426551B1 (en) Composite monolithic electronic component
KR20010090785A (ko) 모놀리식 세라믹 기판, 이의 제조 방법 및 설계 방법, 및전자 장치
US20020011659A1 (en) Insulating thick film composition, ceramic electronic device using the same, and electronic apparatus
US20040023011A1 (en) Copper paste, wiring board using the same, and production method of wiring board
JP4578134B2 (ja) コンデンサ内蔵ガラスセラミック多層配線基板
JP4528502B2 (ja) 配線基板
JP5285016B2 (ja) 配線基板
JP2009182285A (ja) 配線基板およびその製造方法
JP5110420B2 (ja) Ａｇ粉末、導体ペースト及び多層セラミック基板とその製造方法
JP2735776B2 (ja) 多層アルミナ質配線基板及び半導体素子収納用パッケージ
JP4646362B2 (ja) 導体組成物およびこれを用いた配線基板
JP2006093484A (ja) コンデンサ内蔵ガラスセラミック多層配線基板
JP5110419B2 (ja) Ａｇ粉末、導体ペースト及び多層セラミック基板とその製造方法
JP2012156314A (ja) 多層配線基板
JP4544838B2 (ja) ビア導体用銅ペーストとそれを用いたセラミック配線基板
JP2006179844A (ja) コンデンサ内蔵配線基板
JP4416342B2 (ja) 回路基板およびその製造方法
JP4610066B2 (ja) 多層配線基板およびその製造方法
JP3814446B2 (ja) 誘電体ペーストおよびセラミック回路基板の製法
JP4623851B2 (ja) 多層配線基板
JP2004055557A (ja) 銅ペーストとそれを用いた配線基板及び配線基板の製造方法
JP3652184B2 (ja) 導体ペースト、ガラスセラミック配線基板並びにその製法
JP4514301B2 (ja) 多層配線基板の製造方法
JP3330817B2 (ja) 多層セラミックス部品

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20121114

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131031

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141103

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20151016

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20161019

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20171018

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20181030

Year of fee payment: 12