CN1476287A - 铜浆料及使用该铜浆料的布线板 - Google Patents

铜浆料及使用该铜浆料的布线板 Download PDF

Info

Publication number
CN1476287A
CN1476287A CNA031786278A CN03178627A CN1476287A CN 1476287 A CN1476287 A CN 1476287A CN A031786278 A CNA031786278 A CN A031786278A CN 03178627 A CN03178627 A CN 03178627A CN 1476287 A CN1476287 A CN 1476287A
Authority
CN
China
Prior art keywords
wiring board
via conductor
copper
less
mass
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA031786278A
Other languages
English (en)
Other versions
CN100474999C (zh
Inventor
̩־
墨泰志
水谷秀俊
佐藤学
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Publication of CN1476287A publication Critical patent/CN1476287A/zh
Application granted granted Critical
Publication of CN100474999C publication Critical patent/CN100474999C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49883—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials the conductive materials containing organic materials or pastes, e.g. for thick films
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4061—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/25—Web or sheet containing structurally defined element or component and including a second component containing structurally defined particles
    • Y10T428/252—Glass or ceramic [i.e., fired or glazed clay, cement, etc.] [porcelain, quartz, etc.]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Dispersion Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Conductive Materials (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

一种布线板，通过将铜浆料填充在陶瓷生片上形成的通路孔中并进行烧制以形成绝缘层和通路导体，铜浆料包括铜粉、有机载剂和选自以下物质组成的组中的至少一种物质：具有100nm或更小平均颗粒尺寸的陶瓷颗粒；和Fe2O3颗粒，其中铜浆料在每100份质量铜粉中包括6到20份质量有机载剂。

Description

铜浆料及使用该铜浆料的布线板
发明领域
本发明涉及一种填充在陶瓷生片(green sheet)上形成的通路孔中并同时烧制的铜浆料。更具体地，本发明涉及在布线板中使用的铜浆料，其中半导体元件之类的电路部件封闭在层叠体内，本发明也涉及使用铜浆料的布线板。该布线板最好由低温共烧陶瓷(LTCC)制成。本发明最好要求气密性以使电路部件与外部空气之间绝缘。
背景技术
近年来，随着信息通讯的速度提高，布线板被用在GHz波段的高频区并要求减小传输损耗。为了满足这样的要求，通过在具有较低介电常数的陶瓷基板上形成具有低电阻和低熔点的导体层如银和铜来制造布线板。并且，在电路的高密度封装或多层形成工艺中，需要具有由采用迁移阻力(migration resistance)上比银更优秀的铜形成的导电层或通路导体的布线板。
在制造多层布线板时，陶瓷层和导体层交替堆叠，并且通过陶瓷层一个叠置在另一个上的导体层由穿入陶瓷层形成的通路导体连接。
为了通过在导体层或通路导体中使用铜来制造布线板，必须高效率地去除有机成分同时防止铜的氧化。例如，已知在湿氮气氛(在水蒸汽和氮气的混合气氛中)烧制是实现这一目的的方法。
更具体地，根据该方法，采用陶瓷原材料粉末和有机粘合剂、溶剂或类似物来制备浆料，并通过刮浆刀方法(doctor blademethod)之类的板成形方法制成陶瓷生片。此后，在烧制之前，在该陶瓷生片上形成通路孔，并在该通路孔中填充铜浆料以及使铜浆料干燥从而形成通路导体。并且，在陶瓷生片表面通过使用铜浆料来印刷设计成布线图形的导体层，并使之干燥，从而形成其中通路导体和导体层被连接起来的陶瓷生片。最后，堆叠多个陶瓷生片以形成层叠体并在水蒸汽和氮气的混合气氛中于数百℃的温度下使该层叠体去粘合剂(debinder)，从而去除铜浆料和陶瓷生片中的有机成分，然后通过将温度升高到近1,000℃或更高来烧制。结果，通过通路导体连接借助陶瓷层叠置的导体层，制成多层布线板。
这样制造的布线板很容易面临凸起的问题，由于设计成通路导体的铜和设计成绝缘层的陶瓷层之间在烧制步骤中的烧制温度和烧制收缩时限(firing shrinkage timing)不同，在烧制之后通路导体从布线板表面突出。作为改善这一问题的技术，已知JP-A-11-53940(术语“JP-A”在本文中用于表示“未审查日本专利申请公开”)公开了一种铜金属化合成物和使用该合成物的玻璃陶瓷布线板。
在JP-A-11-53940中描述的铜金属化合成物和使用该合成物的玻璃陶瓷布线板中，玻璃陶瓷和铜金属化合成物在烧制收缩行为上匹配，从而减少通路导体从玻璃陶瓷布线板表面的凸起，其中用于通路孔的铜金属化合成物在每100份重量的作为主要成分的铜粉中包括2到20份重量、具有700到750℃的玻璃转变温度的SiO2-Al2O3-RO(R：碱土金属)-B2O3基玻璃料(glass flit)，并且通过使用这种金属化合成物以及在700到1,000℃的温度下与玻璃陶瓷同时烧制来获得玻璃陶瓷布线板。
在封闭电路部件的情形下，如层叠体内的半导体，半导体元件被放置在以上制成的布线板的上表面上并被连接，并且最后形成覆盖层以覆盖半导体元件，在该覆盖层的下表面上已经形成了用于容纳半导体元件的容纳空腔。
在通过封闭半导体来使用这样制成的布线板作为半导体封装时，维持稳定的电性能以使半导体元件与外部水蒸汽或气体之间绝缘并且确保气密性是很重要的。为了实现这一目的，必须防止在通路导体和绝缘层之间产生间隙。
如果在通路导体和布线板的陶瓷层之间的界面处产生间隙，在对陶瓷层的上表面或通路导体的上表面进行镀覆时，镀液可能会通过间隙渗入布线板，从而破坏线路。同样，为了消除这一问题，必须防止在通路导体和陶瓷层之间的界面产生间隙。
作为防止在通路导体和陶瓷层之间产生间隙并抑制通路导体的凸起的技术，已知JP-A-11-16418中公开的一种铜金属化合成物和使用该合成物的玻璃陶瓷布线板，以及JP-A-6-56545中公开的一种用于通路孔的含金属浆料合成物及其烧制方法。
在JP-A-11-16418中描述的铜金属化合成物和使用该合成物的玻璃陶瓷布线板中，添加有软化点为700到1,000℃的玻璃料的铜浆料被填充到通路孔中并在800到1,000℃的温度下与玻璃陶瓷料同时烧制，从而增强陶瓷料与通路导体之间的粘结强度，以消除间隙，同时减少通路导体的凸起。
在JP-A-6-56545中公开的用于通路孔的含金属浆料合成物及其烧制方法中，这种浆料合成物和包括导电第一金属、可氧化第二金属及有机介质的一种浆料合成物被填充到通路孔中，并且陶瓷被烧制，从而消除陶瓷和通路导体之间的间隙。
发明内容
由于布线板的小型化和传输信号的速度提高，需要自由芯片结构(free chip structure)，其中对布线板上露出的通路导体进行镀覆以形成电路接线端，并且半导体的接线端叠置在该电路接线端上并直接通过锡焊与之键合。
然而，根据JP-A-11-53940中公开的铜金属化合成物和玻璃陶瓷布线板，在铜金属化合成物中添加玻璃料，结果玻璃容易出现在通路导体表面并残留在那里，导致如下问题：在镀覆通路孔电极表面以及在其上形成电路的情形下，镀覆处理变得困难。
本发明的一个目的是解决这些问题并提供一种铜浆料和使用该铜浆料的布线板，能够在用铜作为通路导体的布线板中减少由烧制引起的通路导体的凸起，并且由于没有玻璃出现在通路导体表面而便于镀覆处理。
根据JP-A-11-16418中公开的铜金属化合成物和玻璃陶瓷布线板，在铜金属化合成物中添加玻璃料，因此玻璃容易出现在通路导体表面并残留在那里，导致以下问题：在对通路导体表面进行镀覆并在其上形成电路的情形下，镀覆处理变得困难。
同样，根据JP-A-6-56545中公开的用于通路孔的含金属浆料合成物及其烧制方法，用于通路孔的含金属浆料包含可氧化的第二金属，因此烧制后产生了高的通路导体电阻，导致以下问题：在这种通路导体用于高频电路的传输路径时，传输性质劣化。
本发明的一个目的是解决这些问题并提供铜浆料和使用该铜浆料的布线板，可以在用铜作为通路导体的布线板中减少通路导体的凸起，由于没有玻璃出现在导体表面而便于镀覆处理，并降低通路导体的内电阻，并且最好可确保气密性。
为了实现上述目的，本发明的铜浆料包含铜粉、有机载剂以及以下物质中的至少一种：具有平均颗粒尺寸100nm或更小的陶瓷颗粒；和Fe2O3颗粒，并在每100份质量(重量)的铜粉中包含6到20份质量有机载剂。
包含具有平均颗粒尺寸100nm或更小的陶瓷颗粒的铜浆料(本发明的第一方面)被填充在陶瓷生片上形成的通路孔中，并和陶瓷生片同时烧制，这提供了如下的可行的效果：所获得的布线板可以减少通路导体的凸起，没有玻璃出现在通路导体表面上，并且便于镀覆处理。
即使不包含玻璃料，第一方面的铜浆料也可以抑制布线板通路导体的凸起，其原因如下所述。
通常，已知由于通路导体和低温烧制瓷之间的烧结行为上的不一致而发生通路导体的凸起。也就是说烧制成通路导体的铜粉比低温烧制瓷开始烧结要快但结束烧结要慢，因此容易发生通路导体的凸起。因此，为了减少通路导体的凸起，在铜浆料中需要包含同时具有延缓铜粉烧结起始的效果(烧结抑制效果)以及在烧结起始后具有快速推动烧结以实现致密化的效果(烧结加速效果)的添加剂。
作为实现这一目的的添加剂，传统上已知的有玻璃料。在高于软化点的温度下，玻璃料是粉末并提供抑制通路孔的烧结的效果，然而在软化点或更高温度，玻璃料被流态化(fluidized)并提供加速通路导体烧结的效果。然而，由于必须添加大量的玻璃料以延缓通路导体的烧结起始，所以在烧制之后玻璃出现在通路导体表面上并残留在那里，这使得难以进行镀覆处理。
根据第一方面的铜浆料，添加具有平均颗粒尺寸100nm或更小的陶瓷颗粒。这种陶瓷颗粒均匀地分散在铜粉周围，使得即使添加少量也能表现出抑制通路导体烧结的效果，并且同时，在烧结起始之后通路导体可以被快速烧结(致密化)，从而抑制突出。并且，与玻璃料不同，陶瓷颗粒没有流动性，并以分散态包含在通路导体内部，因此主要包括玻璃料之类添加剂的组成部分(组分)的无机物质不会出现在通路孔表面上从而抑制镀覆处理，并可以获得便于镀覆处理的优秀布线板。
陶瓷颗粒的平均颗粒尺寸最好是100nm，因为对于100nm或更小的平均颗粒尺寸，陶瓷颗粒均匀分散在通路导体中，并且可得到良好的凸起抑制效果。如果平均颗粒尺寸超过这一数值，容易产生通路导体的凸起。
因为即使添加少量也能获得凸起抑制效果，所以陶瓷颗粒的平均颗粒尺寸更优选为50nm或更小，更优选为30nm或更小，或40nm或更小，使得残留在通路导体中的陶瓷成分可以减少并且通路导体的电阻可以减小。
包含在本发明的铜浆料中、具有平均颗粒尺寸100nm或更小的陶瓷颗粒具有延缓铜粉烧结的效果(烧结抑制效果)以及在烧结起始之后快速推动烧结以实现致密化的效果(烧结加速效果)。具有平均颗粒尺寸100nm或更小并具有提高铜粉烧结起始温度的效果的陶瓷颗粒是具有高熔点的陶瓷颗粒，如Al2O3、TiO2、ZrO2、CeO2和莫来石。具有平均颗粒尺寸100nm或更小并具有增强铜的烧结性(sinterability)的效果的陶瓷颗粒是玻璃成形氧化物，如SiO2和B2O3；与玻璃反应以形成液相的氧化物，如MgO、CaO、Na2O和K2O；或低熔点金属氧化物，如Bi2O3。
通过含Fe2O3颗粒的铜浆料(本发明的第二方面)，可以获得在烧制时增强对陶瓷层的粘附力、在通路导体和陶瓷层之间的界面处没有间隙并且具有优秀的气密性的布线板，并且可以获得抑制镀覆性能的无机物质更少地残留在布线板表面上以及镀覆更容易进行的可行效果。
通过在铜浆料中添加Fe2O3颗粒来增强布线板的气密性，其原因在下文中详述。
通常，在制造布线板的过程中烧结时如果通路导体没有充分烧制，或者在通路导体和陶瓷层之间的界面处产生了间隙，布线板的气密性就会减弱。在通路导体和陶瓷层之间的界面处产生间隙被认为是由于用于形成通路导体的铜金属对用于形成陶瓷层的低温烧制瓷材料中的液相成分浸润性不好。已知通过使用氧化铜来改善浸润性的方法，然而根据这种方法，烧结时铜的烧结性退化。
因此，在第二方面中，在铜浆料中添加Fe2O3颗粒，藉此增强对低温烧制瓷材料中的液相成分的浸润性，而没有减弱铜金属的烧结性并改善通路导体和陶瓷层之间的界面处的气密性。
在向铜浆料中添加Fe2O3并且在烧制步骤中系统转移到高于700℃的温度时，发生根据下式(1)的化学反应：
             (1)
也即，认为Fe2O3在烧结温度区用作铜的氧化剂并轻微地氧化整个Cu。
这时，被氧化的Cu的数量非常小，但整个Cu被均匀地氧化，结果，在整个通路导体界面处增强了铜金属对低温烧制瓷材料中的液相成分的浸润性，并改善了气密性。同样，由于被氧化的铜的数量很小，获得了致密的烧结体，而不会减弱铜的烧结性。
Fe2O3颗粒是主要包括Fe2O3的氧化铁颗粒，也可能包括不同于Fe2O3的氧化铁(例如Fe3O4或FeO3)或金属Fe。
Fe2O3颗粒的平均颗粒尺寸最好是1μm或更小，更优选为500nm或更小，更优选为100nm或更小，因为如果平均颗粒尺寸超过1μm，Fe2O3就不会均匀地分散在通路导体和陶瓷层之间的界面上，减小改善气密性的效果。
按Fe元素计，添加的Fe2O3颗粒的数量最好占0.1到5.0份质量，更优选为0.1到2.0份质量或0.1到1.0份质量，因为如果添加量小于0.1份质量，改善气密性的效果就会减小，而如果添加量超过5.0份质量，导体电阻就会增加。
在每100份质量的铜粉中，有机载剂含量在6到20份质量的范围内取值(最好是12到18份质量)，因为如果有机载剂含量小于6份质量，铜浆料的流动性就会减弱并且发生在通路孔中填充失败，而如果有机载剂的含量超过20份质量，在将铜浆料填充在通路孔并干燥的时候，不利的是通路导体形成从陶瓷生片表面缩回的形状(recededshape)。
铜粉的平均颗粒尺寸最好在0.5到10μm之间，更优选为在2到5μm之间或在1到7μm之间，因为如果铜粉的平均颗粒尺寸小于0.5μm，铜的烧结起始温度会过分减小，并且通路导体严重突出，而如果铜粉的平均颗粒决尺寸超过10μm，就会减弱小尺寸通路孔中的填充性能，并且不能形成具有致密烧结结构的通路导体。铜粉可以是任何形状，如近似球形、枝状或片状，但最好是近似球形铜粉，因为这种铜粉可以均匀地填充在通路孔中并且可以按良好精度地抑制通路导体中的凸起。
本发明的铜浆料最好没有碱金属或碱土金属化合物，因为如果包含碱金属或碱土金属化合物，这种化合物在和陶瓷生片一起烧制时容易与陶瓷生片的成分发生反应，从而引起介电损耗之类的电性能的劣化。
通过将有机聚合物溶解在有机溶剂中来获得有机载剂，为此使用至少一种氯乙烷、丙烯酸树脂、聚甲基苯乙烯、丁醛树脂、醇酸树脂和聚碳酸亚烃酯之类的有机聚合物。特别地，优选丙烯酸树脂，更优选为聚n丁基甲基丙烯酸酯(poly-n-butyl methacrylate)和聚2乙基已基甲基丙烯酸酯(poly-2-ethylhexyl methacrylate)，因为增强了烧制时的分解性，所以可获得具有低电阻的致密通路导体。
有机溶剂最好是松油醇、丁基卡必醇醋酸酯(butylcarbitolacetate)、丁基卡必醇和二丁基酞酸酯之类的高沸点溶剂。
在本发明的铜浆料中，可以包含一种无机添加剂从而进一步改善通路导体的镀覆性能，并且也可包含增塑剂、增稠剂、平整剂(leveling agent)和去沫剂之类的有机添加剂。
本发明的铜浆料在23℃下最好具有5,000到1,000,000泊(500到100,000pa.sec)的粘度，更优选地在23℃下具有10,000到500,000泊的粘度，因为如果粘度小于5,000泊，在铜浆料填充在通路孔中并干燥时，不利地是通路导体按从陶瓷生片表面收缩的形状来形成，而如果粘度不大于1,000,000泊，就不会削弱铜浆料的流动性，并防止不利地导致在通路孔中填充失败的情形。
在第一方面的铜浆料中，陶瓷颗粒最好是具有平均颗粒尺寸100nm或更小的SiO2颗粒。
在SiO2颗粒用作具有平均颗粒尺寸100nm或更小的陶瓷颗粒时，仅通进添加每100份铜粉质量0.1到5.0份质量的很小数量，就可以实现延缓铜粉烧结起始的效果(烧结抑制效果)和在烧结起始之后快速推动致密化的效果(烧结加速效果)，结果可以进一步减小通路导体的凸起，可获得具有低电阻的致密通路导体，并且同时可获得在焊接方面和在通路导体表面上镀覆的性能上优秀的布线板。
因为仅通过添加少量就可获得抑制凸起的效果，SiO2颗粒的平均颗粒尺寸最好为50nm或更小，更优选为40nm或更小，更优选为30nm或更小，使得可以减少通路导体中残留的陶瓷成分，并且降低通路导体的电阻率。
添加的SiO2颗粒的量最好是每100份铜粉质量0.1到5.0份质量，因为如果SiO2颗粒的数量小于0.1份质量，通孔导体的凸起增加。而如果超过5.0份质量，SiO2就会残留在通路导体表面上，并且削弱镀覆或焊接性能。
第二方面的铜浆料最好包括具有平均颗粒尺寸100nm或更小的陶瓷颗粒，更优选为包括具有平均颗粒尺寸50nm或更小的陶瓷颗粒，更优选为包括具有平均颗粒尺寸40nm或更小的陶瓷颗粒，特别优选为包括具有平均颗粒尺寸30nm或更小的陶瓷颗粒。这是因为由于添加具有平均颗粒尺寸100nm或更小的陶瓷颗粒，陶瓷颗粒均匀地分散在铜粉的附近，并因此使铜粉和陶瓷基片在烧结温度和烧结时限上接近，结果，可以减少通路导体从布线板的上表面的凸起。并且，这种陶瓷颗粒不象玻璃料那样没有流动性并以分散状态包含在通路导体中，因此，抑制镀覆处理的无机物不会出现在通路导体表面上，并且获得了便于镀覆处理的布线板。
在另一方面，如果陶瓷颗粒的平均颗粒尺寸超过100nm，容易发生通路导体的凸起，这是不愿意发生的。
陶瓷颗粒的平均颗粒尺寸的下限没有限制，但优选为5nm。
具有100nm或更小的平均颗粒尺寸的陶瓷颗粒有着延缓铜粉烧结起始的效果(烧结抑制效果)以及在烧结起始之后快速推动烧结以实现致密化的效果(烧结加速效果)。具有延缓铜的烧结起始的效果的陶瓷颗粒是具有高熔点的陶瓷颗粒，如Al2O3、TiO2、ZrO2、CeO2和莫来石。具有增强铜的烧结性的效果的陶瓷颗粒是玻璃成形氧化物，如SiO2和B2O3；与玻璃发生反应以形成液相的氧化物，如MgO、CaO、Na2O和K2O；或低熔点金属氧化物，如Bi2O3。
具有平均颗粒尺寸100nm或更小的陶瓷颗粒优选为SiO2颗粒，因为仅通过添加少量就延缓了铜粉的烧结起始，并且在烧结起始之后加快了烧结，实现致密化，结果可以进一步减小通路导体的凸起，可以获得具有低电阻的致密通路导体，并且同时可获得在焊接方面或通路导体表面上的镀覆性能上优秀的布线板。
SiO2颗粒的平均颗粒尺寸最好是50nm或更小，更优选为40nm或更小，更优选为30nm或更小，因为如果SiO2颗粒的平均颗粒尺寸不大于50nm就不容易产生通路导体的凸起。SiO2细颗粒的平均颗粒尺寸下限没有限制，但优选为5nm。
添加SiO2颗粒的数量最好是每100份铜粉质量0.1到5.0份质量，因为如果添加的SiO2颗粒的数量不小于0.1份质量，就会减少通路导体的凸起，而如果不大于5.0份质量，在大范围上SiO2不会残留在通路导体表面上，并且不会削弱镀覆或焊接性能。
通过在陶瓷生片上形成的通路孔中填充铜浆料来获得本发明的布线板，并进行烧制以同时形成绝缘层和通路导体(同时烧制)，包括铜粉、有机载剂和选自包括以下物质的组中的至少一种：具有平均颗粒尺寸100nm或更小的陶瓷颗粒；以及Fe2O3颗粒，其中铜浆料在每100份质量铜粉中包括6到20份质量的有机载剂。
根据该布线板，可以减少烧制后通路孔的凸起、无机物质出现在通路导体表面上等等，这提供了如下的可行效果：可以在通路导体表面上形成如针孔之类的缺陷减少的良好镀膜，通路导体被致密烧结从而具有低电阻，并且在采用这种通路导体连接导体层(布线图形)或电路元件时可以形成传输损耗减小的高频电路。
在该布线板中，通过形成能够抑制通路孔凸起的铜浆料来形成通路导体，这提供了如下的可行效果：电路元件可以在由布线板的通路导体组成的封装接线端上以高可靠性来封装，或者布线图形可以在通路导体上以良好的精度来形成。
同样，在这种布线板中，使用能够确保通路导体的致密烧制并且没有无机物质出现在通路导体表面而抑制镀覆的铜浆料，这提供了以下的可行的效果：通路孔的导体电阻值很低，并且便于镀覆，结果，在通路导体被用作高频信号的传输路径时减小了传输损耗。
通过使用包括具有平均颗粒尺寸100nm或更小的陶瓷颗粒的铜浆料而获得的布线板(本发明的第三方面)在通路导体内最好包括主要包括陶瓷颗粒组分并且具有10μm或更小尺寸的无机物质。在这种布线板中，通路导体内出现的无机物质的尺寸是10μm或更小，这提供了如下的可行效果：即使部分这种无机物质在通路导体表面上露出，也不会削弱导体孔表面的镀覆性能，通路导体表面容易被镀覆。无机物质产生于之前包含在铜浆料中的陶瓷颗粒的聚结(aggregation)或包含在陶瓷生片中并在通孔导体中扩散的无机成分。在通路导体中，这种无机物质呈球形、近似球形或无定形。其形式在许多情形下是圆形，因此，其长直径取作无机物质的尺寸。在无机物质的截面不是圆形的情形下，通过将其面积转换成圆面积来得到直径(d)的关系，也就是说，无机物质的截面积＝π(d/2)2，d＝2×(无机物质的截面积/π)0.5作为无机物质的尺寸。
在第三方面的布线板中，通路导体表面显示出的无机物质的尺寸最好是10μm或更小。通路导体表面显示出的无机物质的尺寸最好是10μm或更小，这提供了如下的可行效果：通路导体表面上的镀覆性能没有削弱，容易形成针孔之类缺陷减少的镀膜。
在第三方面中，通路导体可以被实际用作封装接线端，但也可按通过同时烧制方法或厚膜方法在其上形成封装焊盘的方式构成通路导体。无机物质很少扩散在封装焊盘表面上，可以形成良好的镀膜。
本发明的第四方面是包括其内分散有无机物质的通路导体的布线板，其中在布线板厚度方向的截面上，具有2μm或更大颗粒尺寸的无机物质的总面积是通路导体截面积的10％或更小。
根据第四方面的布线板，在布线板厚度方向的截面上，分散在通路导体中的、具有2μm或更大颗粒尺寸的无机物质总面积是通路导体截面积的10％或更小，这提供了以下的可行效果：即使部分无机物质在通路导体表面露出，通路导体表面在镀覆性能上也不会削弱，可以容易地镀覆。在通路导体中，这种无机物质呈球形、近似球形或无定形。其形式在许多情形中是近似圆形，因此其长直径取作无机物质的尺寸。在无机物质的截面不是圆形的情形下，通过将其面积转换成圆面积来得到直径(d)的关系，也就是说，从无机物质的截面积＝π(d/2)2的关系得到d＝2×(无机物质的截面积/π)0.5，作为无机物质的尺寸。
本发明的第五方面是包括其内分散有无机物质的通路导体的布线板，其中在布线板厚度方向的截面上，具有5μm或更大颗粒尺寸的无机物质的总面积是通路导体截面积的5％或更小。
根据第五方面的布线板，在布线板厚度方向的截面上，分散在通路导体中的、具有5μm或更大颗粒尺寸的无机物质总面积是通路导体截面积的5％或更小，这提供了以下的可行效果：即使部分无机物质在通路导体表面露出，通路导体表面在镀覆性能上也不会削弱，可以容易地镀覆。在通路导体中，这种无机物质呈球形、近似球形或无定形。其形式在许多情形中是近似圆形，因此其长直径取作无机物质的尺寸。在无机物质的截面不是圆形的情形下，通过将其面积转换成圆面积来得到直径(d)的关系，也就是说，从无机物质的截面积＝π(d/2)2的关系得到d＝2×(无机物质的截面积/π)0.5，作为无机物质的尺寸。
本发明的第六方面是包括其内分散有无机物质的通路导体的布线板，其中在布线板厚度方向的截面上，具有10μm或更大颗粒尺寸的无机物质的总面积是通路导体截面积的2％或更小。
根据第六方面的布线板，在布线板厚度方向的截面上，分散在通路导体中的、具有10μm或更大颗粒尺寸的无机物质总面积是通路导体截面积的2％或更小，这提供了以下的可行效果：即使部分无机物质在通路导体表面露出，通路导体表面在镀覆性能上也不会削弱，可以容易地镀覆。在通路导体中，这种无机物质呈球形、近似球形或无定形。其形式在许多情形中是近似圆形，因此其长直径取作无机物质的尺寸。在无机物质的截面不是圆形的情形下，通过将其面积转换成圆面积来得到直径(d)的关系，也就是说，从无机物质的截面积＝π(d/2)2的关系得到d＝2×(无机物质的截面积/π)0.5，作为无机物质的尺寸。
在第三到第六方面的布线板中，最好在至少一个布线板表面露出通路导体，在通路孔的露出面上最好形成镀层。无机物质更少地残留在通路导体表面上，这提供了如下的可行效果：易于镀覆处理，可以形成没有镀覆不平整或针孔之类的缺陷的良好镀层，因此，可以制造具有优秀的耐久性如温度荷载、湿度荷载和热荷载的封装板。
在第三到第六方面中，具有其上形成镀层的通路导体可以被实际用作封装接线端，但也可按在通路孔上形成封装焊盘然后在其上形成镀层的方式构成通路导体。无机物质很少扩散在封装焊盘表面上，可以形成良好的镀膜。
在第三到第六方面的布线板中，最好安装半导体元件，并且半导体元件的接线端最好通过锡焊或铜焊材料之类的接合部件连接到通路导体上。通路孔的导体电阻很低并通过接合部件连接到半导体元件的接线端上，这提供了如下的可行效果：可以制造具有优秀可靠性的布线板，而不会引起半导体电性能的偏差或劣化。
在第三到第六方面的布线板中，通路导体最好构成为设计成导热路径的热通路。通路导体被致密烧制并提高了导热率，这提供了如下的可行效果：在通路导体构成为高密度封装类型的布线板中的热通路时，可以获得具有优秀散热效果的布线板。
第三到第六方面的布线板最好包括在其内具有尺寸为10μm或更小的无机物质的通路导体。在通路导体内的无机物质的尺寸是10μm或更小，这提供了如下的可行效果：即使部分无机物质出现在通路导体表面上，也不会削弱通路导体表面的镀覆性能，容易进行镀覆处理。无机物质产生于之前包含在铜浆料中的陶瓷颗粒的聚结或包含在陶瓷生片中并在通路导体内扩散的无机成分。在通路导体中，这种无机物质呈球形、近似球形或无定形。其形式在许多情形中是近似圆形，因此其长直径取作无机物质的尺寸。在无机物质的截面不是圆形的情形下，通过将其面积转换成圆面积来得到直径(d)的关系，也就是说，无机物质的截面积＝π(d/2)2，d＝2×(无机物质的截面积/π)0.5作为无机物质的尺寸。
通路导体表面显示出的无机物质的尺寸最好是10μm或更小。在这种布线板中，通路导体表面显示出的无机物质的尺寸最好是10μm或更小，这提供了如下的可行效果：通路导体表面上的镀覆性能没有削弱，容易形成针孔之类缺陷减少的镀膜。
在通过使用包括Fe2O3颗粒的铜浆料获得的布线板(本发明的第七方面)中，通路导体最好包含每100份质量铜粉(铜元素)少于5.0份质量(除了0份质量)的Fe元素。根据这种布线板，通路导体包含特定数量的Fe元素，这提供了如下的可行效果：可以确保通路导体和陶瓷层之间的良好粘附和高气密性，而不会引起通路导体电阻值的增加。Fe元素的含量最好小于每100份铜粉5.0份质量(除了0份质量)，因为如果含量超过5.0份质量，通路导体的电阻值会升高，并且高频信号传输性能会劣化。
在第七方面的布线板中，最好在至少一个布线板表面露出通路导体，镀层最好形成在通路导体的露出顶面上。根据这种布线板，无机物质较少残留在通路导体表面上，这提供了以下的可行的效果：易于镀覆，确保陶瓷层和通路导体之间的界面处的气密性，并因此防止镀液的渗入，结果，不会削弱布线板的性能，可以形成具有优秀耐久性如温度载荷、湿度载荷和热载荷以及气密性的布线板。并且，在通路导体表面上的镀层被用作接线端电极，用于通过连接部件连接到电路元件，这提供了如下的可行效果：可以获得很高的封装可靠性，并且可以按高密度来封装电路元件。
根据这种布线板，通路导体、通路导体上的镀层等等可以按非常小的直径形成，更具体地，直径为250μm，优选150μm，更优选150μm，可以容易地获得，这提供了以下的可行效果：可以实现小尺寸布线板、高密度封装和高速信号传输。
进行镀覆处理以防止用于形成通路导体的铜发生氧化并削弱良好的焊接浸润性，最好进行镀Ni并进一步在其顶面上进行镀Au。
第七方面的布线板最好通过形成每100份铜元素质量含少于5.0份质量(除了0份质量)的通路导体来获得(本发明的第八方面)。
根据第八方面的布线板，通路导体包含特定数量的Fe元素，这提供了以下的可行效果：可以确保通路导体和陶瓷层之间的良好粘附力和很高的气密性，而不会引起通路孔电阻值的增加。Fe元素的含量最好小于每100份铜粉质量5.0份质量(除了0份质量)，因为如果含量超过5.0份质量，通路导体的电阻值会升高，并且高频信号传输性能会劣化。
在第九方面的布线板中，其中最好在至少一个布线板表面露出通路导体，最好在通路导体的露出顶面上形成镀层。
根据这种布线板，无机物质较少残留在通路导体表面上，这提供了如下的可行效果：易于镀覆处理，确保陶瓷层和通路导体之间的界面处的气密性，并且因此防止镀液的渗入，结果，不会削弱布线板的性能，并且可以形成耐久性如温度载荷、湿度载荷和热载荷方面以及气密性方面优秀的布线板。并且，在通路导体表面上的镀层用作用于通过连接部件连接到电路元件上的接线端电极时，这提供了如下的可行效果：可以获得很高的封装可靠性，并且电路元件可以按高密度封装。
根据这种布线板，通路导体、通路导体上的镀层等等可以按非常小的直径形成，更具体地，直径为250μm、甚至100μm或150μm，可以容易地获得，这提供了如下的可行效果：可以实现小尺寸的布线板、高密度封装和高速信号传输。
进行镀覆处理以防止用于形成通路导体的铜发生氧化以及削弱良好的焊接浸润性，最好镀Ni并进一步在其顶面上镀Au。
附图说明
图1是表示在应用本发明的一个实施例中烧制样品的截面的截面图。
图2是表示对比例的烧制样品的截面的截面图。
图3是表示应用本发明的一个实施例中布线板结构的截面图。
[标记说明]
1和2：陶瓷，3和4：通路导体，5和6：铜，7和8：无机物质，10：布线板，11到14：陶瓷层(绝缘层)，15：半导体元件，16：覆盖层，17：孔，18到23：电阻接线端，24到29：导体层，30到35：镀层，36到47：通路导体。
具体实施方式
(实施例1)
在下文中通过参考一个实施例来描述本发明。
[陶瓷生片的制造]
通过将50份质量的铝填料与成分为SiO2是31.65份质量、B2O3是12.05份质量、Al2O3是2.85份质量以及CaO是3.45份质量的玻璃粉混合，制备颗粒尺寸为2.5μm并且碱金属杂质含量为0.2mol％或更小的混合粉末。
之后，每100份质量的氧化铝和玻璃混合粉末中添加20份质量的包括丙烯酸树脂的粘合剂、10份质量的包括二丁基酞酸酯的增塑剂和适量的甲苯-MEK混合溶剂，以制备浆料。
所获得的浆料通过刮浆刀方法之类的板形成方法形成厚度为250μm的陶瓷生片。这种陶瓷生片是低温烧制生片，可以在较低的温度(1,000℃)下烧制。
[铜浆料的制造]
之后，在平均颗粒尺寸为5μm的100份质量的球形铜粉中添加12份质量的载剂和表1所示的添加剂，采用三辊式磨料机对其进行研磨，以制成铜浆料。顺便提一下，通过在70份质量的松油醇中溶解30份质量的聚甲基丙烯酸异丁酯来制备载剂。
[表1]
                 添加剂(1)              添加剂(2)   Fe的数量    凸起 玻璃出现 气密性
  添加剂   添加剂的颗粒尺寸(nm)   添加剂的添加量(质量份数) 添加剂 添加剂的颗粒尺寸(nm) 添加剂的添加量(质量份数)
  例子   1-A   Al2O3     13     1.0 没有     -     -     0     27 没有   不好
  1-B   TiO2     21     1.0 没有     -     -     0     22 没有   不好
  1-C   SiO2     12     1.0 没有     -     -     0     5 没有   不好
  1-D   SiO2     12     0.2 没有     -     -     0     25 没有   不好
  1-E   SiO2     12     0.5 没有     -     -     0     1 没有   不好
  1-F   SiO2     12     2.0 没有     -     -     0     7 没有   不好
比较例   1-A   没有     -     - 没有     -     -     0     54 没有   不好
  1-B   Al2O3     300     1.0 没有     -     -     0     52 没有   不好
  1-C   玻璃     800     1.0 没有     -     -     0     19 发生   不好
  1-D   玻璃     800     5.0 没有     -     -     0     2 发生   良好
  例子   2-A   SiO2     12     0.5 Fe2O3     21     0.5     0.4     7 没有   良好
  2-B   SiO2     12     0.5 Fe2O3     21     1.0     0.7     B 没有   良好
  2-C   SiO2     12     0.5 Fe2O3     21     2.0     1.4     8 没有   良好
  2-D   SiO2     12     0.5 Fe2O3     21     5.0     3.5     10 没有   良好
  2-E   SiO2     12     0.5 Fe2O3     21     10.0     7.0     18 没有   良好
  2-F   SiO2     12     0.5 Fe2O3     21     0.2     0.1     12 没有   良好
  2-G   没有     -     - Fe2O3     21     1.0     0.7     47 没有   良好
比较例   2-B   SiO2     12     0.5 玻璃     2.5     1.0     0     3 发生   不好
  2-C   SiO2     12     0.5 玻璃     2.5     3.0     0     2 发生   良好
如表1所示，作为本发明的示例，制造具有例1-A到1-F和2-A到2-G成分的铜浆料，并且也制造具有比较例1-A到1-B、2-C和2-9成分的铜浆料，用于与本发明的效果进行比较。
例1-E的铜浆料粘度是800,000泊(作为参考，在使用14份质量载剂的情形下粘度变为60,000泊，在使用16份质量载剂的情形下粘度变为5,000泊)。
例1-A是其中作为陶瓷颗粒添加1.0份质量的、具有13nm平均颗粒尺寸的Al2O3的铜浆料。
例1-B是其中作为陶瓷颗粒添加1.0份质量的、具有21nm平均颗粒尺寸的TiO2的铜浆料。
例1-C到1-F是其中作为陶瓷颗粒添加具有12nm平均颗粒尺寸的SiO2的铜浆料，并且SiO2的添加量在0.2到2.0份质量的范围内变化。
例2-A到2-F是通过在每100份质量铜粉0.2到10.0份质量的范围内改变添加量来添加具有21nm平均颗粒尺寸的Fe2O3颗粒、并且还添加具有12nm平均颗粒尺寸的SiO2颗粒的铜浆料。假定Cu元素是100份质量，由铜浆料成分计算Fe元素的质量份数，如表1中的Fe(质量份数)所示。
比较例1-A是没有添加添加剂的铜浆料。
比较例1-B是其中作为陶瓷颗粒添加1.0份质量具有300nm平均颗粒尺寸的Al2O3的铜浆料。
比较例1-C和1-D其中按1.0份质量或5.0份质量添加与制造陶瓷生片时添加的玻璃粉相同成分的、具有800nm平均颗粒尺寸的玻璃料的铜浆料。
比较例2-B和2-C是每100份质量的铜粉添加1.0份质量或3.0份质量具有2.5nm颗粒尺寸的玻璃料以及0.5份质量具有12nm平均颗粒尺寸的SiO2颗粒的铜浆料。这里使用的玻璃料与生片中所含玻璃粉的成分相同。
[烧制样品的制造]
采用这样获得的陶瓷生片和铜浆料，制造用于评估样品的烧制样品。
首先，陶瓷生片被切割成50mm(长)×60mm(宽)的尺寸，以制备两个陶瓷生片条，并在陶瓷生片条的近似中心部分按10行10列以500μm的间距冲孔加工出总计100个通路孔，每一个通路孔具有250μm的内直径。
然后，在陶瓷生片条上覆盖其上形成有各自具有与通路孔内直径相同尺寸的穿透孔的薄膜金属遮挡物，同时对齐穿透孔和通路孔，并且，通过刮浆刀从这个金属遮挡物的上侧印刷铜浆料，从而在通路孔中填充铜浆料。
之后，在接近100℃的温度环境中对通路孔中的铜浆料进行干燥，然后叠置两个陶瓷生片使一个生片平放在另一个上，同时对准各个通路孔的中心并加压粘合以形成陶瓷生片层叠体。
这种陶瓷生片被暴露于炉中，其中已制备水蒸气和氮气的混合气氛(露点：70℃)，并在850℃停留以对铜浆料和陶瓷生片层叠体中包含的有机成分进行脱脂。最后，将温度升高到1,000℃并且使层叠体停留2小时，从而烧制成烧制样品。
[凸起量的测量]
采用以上获得的烧制样品，测量从烧制样品露出和突出的通路导体凸起尺寸。
在测量通路导体的凸起尺寸时，离通路导体的中心400μm的陶瓷层顶面取作标准值，采用显微镜测量凸起的通路导体偏离标准值的最大高度。结果如表1所示。
[玻璃在通路导体表面出现的发生或未发生]
采用以上获得的烧制样品，采用显微镜在500放大倍数下观察在烧制样品表面露出的通路导体表面，检查发生或未发生玻璃出现在通路导体表面。结果如表1所示。
[气密性的评估]
通过使用He检漏器来测量烧制样品的通路导体和陶瓷层之间的界面处的气密性。
在构成He检漏器的样品室中，固定烧制样品并设计成隔板。这个烧制样品的较低侧的压力减小到0.1torr或更小，同时在较高侧充入He气，测量从较高侧向较低侧He气漏气量(通过通路导体和陶瓷层之间的界面处)。给出1×10-7atm·ml/sec或更小的He气漏气量的样品在实际应用中没有问题并评价为良好，而超过1×10-7atm·ml/sec的样品评价为不好。得到的结果如表1所示。
如表1所示，在本发明的例1-A到1-F中，通路导体从烧制样品表面突出的凸起量是1到27μm，没有产生玻璃向通路导体表面的出现，并且因此可以获得便于进行镀覆处理和能够采用良好精度封装电路元件的通路导体。
在比较例1-A中，在与本发明的例1-A到1-F进行比较时，没有向铜浆料中添加添加剂，结果通路导体的凸起量大到54μm。
在比较例1-B中，在与本发明的例1-A比较时，添加1.0份质量的Al2O3作为添加剂，添加剂添加的种类和数量与例1-A相同，然而颗粒尺寸是300nm，大于本发明例1-A中的13nm颗粒尺寸，结果，通路导体的凸起量大到52μm。
在比较例1-C和1-D中，在与本发明的例1-A到1-F进行比较时，添加玻璃料从而将通路导体的凸起量减小到与本发明的例1-C、1-E和1-F相同的水平，然而产生玻璃出现在通路导体表面，镀覆处理变得困难。随便提一下，在比较例1-C和1-D中，在采用显微镜放大并观察通路导体表面时，许多由玻璃组成、尺寸约15μm的无机物质出现在表面上。
在本发明的示例中，在将例1-C与例1-A和1-B进行比较时，例1-A和1-B的凸起量是27μm和22μm，而例1-C中通路导体的凸起量小到5μm，并且没有产生玻璃的出现。由此，可见尤其优选添加SiO2作为陶瓷颗粒。
并且，在例1-C到1-F中，添加同样的SiO2颗粒作为添加剂，然而，与例1-D相比，例1-C、1-E和1-F中的通路导体凸起量更小，由此，可见SiO2颗粒的添加量优选从0.5到2.0份质量。
如表1所示，在采用本发明的例2-A到2-F的铜浆料制造的烧制样品中，没有发生玻璃向通路导体表面的出现，并且通路导体和陶瓷层之间的界面处的气密性良好。
在比较例2-B中，在与本发明的例2-A和2-B进行比较时，代替Fe2O3向铜浆料中添加玻璃料，结果，产生玻璃向通路导体表面的出现，从而削弱通路导体表面上的镀覆性能，并且同时使气密性劣化。
在比较例2-C中，在与本发明的例2-D和2-E进行比较时，添加3.0份质量的玻璃从而可以获得良好的气密性，然而，产生了玻璃的出现并削弱了镀覆性能。
随便提一下，在本发明的例2-A到2-F和比较例2-B和2-C中，在铜浆料中添加SiO2颗粒，因此没有产生通路导体从烧制样品表面的凸起。
[通路导体截面的观察]
采用本发明的例1-E烧制样品和比较例1-D烧制样品，通过显微镜放大并观察通路导体的截面，从而检查通路导体内的无机物质分散状态。
图1是表示本发明的例1-E烧制样品的截面的截面图，图2是表示比较例1-D烧制样品的截面的截面图。
在图1和2中，1和2表示陶瓷，3和4表示通路导体，5和6表示烧制铜，7和8表示无机物质。
采用图1和2，比较本发明例1-E和比较例1-D之间的通路导体的截面。在本发明的例1-E中，通路导体3中包含的无机物质7小到约5μm或更小并均匀分散，铜5被烧制成致密烧结晶体。另一方面，在图2所示的比较例1-D中，通路导体4中分散着约15μm的无机物质8，铜6的烧结结构粗大。由此，可见根据本发明的例1-E无机物质7细碎地分散在通路导体3中并且可以获得致密烧制的通路导体3。
(实施例2)
使用实施例1中的陶瓷生片，并在陶瓷生片上形成直径250μm的穿透孔。
然后在陶瓷生片的通路孔中填充本发明例1-E的铜浆料和比较例1-D的铜浆料，并进行干燥，之后，在陶瓷生片上印刷铜浆料以形成布线图形。
最后，叠置多个陶瓷生片并加压以制造陶瓷生片层叠体。这种陶瓷生片层叠体暴露在炉中，其内已制备水蒸气和氮气的混合气氛，并在850℃停留从而对铜浆料和陶瓷生片中包含的有机成分进行脱脂。在采用干燥氮气排水(displacement)之后，层叠体在1,000℃温度下停留2小时从而烧制成。
然后在布线板表面上露出的通路导体表面上镀Ni，接着在Ni的顶面上镀Au，以形成直径80μm的圆形，从而制成布线板。
观察所获得的布线板的表面，结果，在采用本发明例1-E的铜浆料制成的布线板中，在通路导体表面按良好精度形成了直径80μm的圆形Au镀层，并且镀覆没有不平整，而是良好的。另一方面，在采用比较例1-D的铜浆料的布线板中，玻璃出现在通路导体表面上，并且不能进行镀覆。
之后，分别切割采用例1-E和比较例1-D的铜浆料制造的布线板，对切割面抛光，采用SEM(扫描电子显微镜)观察通路导体截面，得到反射电子成分像。基于反射电子成分像，检测在通路导体4,000μm2的任意截面积中出现的具有2μm或更大、5μm或更大以及10μm或更大颗粒尺寸的无机物质。在反射电子成分像中，亮的部分(白区)表示Cu之类的重元素，暗的部分(黑区)表示无机物质。通过图像处理计算无机物质(暗的部分)的总面积对通路导体的截面积的比值，结果，具有2μm或更大颗粒尺寸的无机物质的比值是1.9％，具有5μm或更大颗粒尺寸的无机物质的比值是0％。在比较例D中，具有2μm或更大颗粒尺寸的无机物质的比值是29.5％，具有5μm或更大颗粒尺寸的无机物质的比值是26.6％，具有10μm或更大颗粒尺寸的无机物质的比值是15.0％。
因此，计算出通路导体截面积中具有各颗粒尺寸或更大的无机物质的总面积，评估通路导体的镀覆性能。结果，在具有各颗粒尺寸或更大的无机物质的总面积比值在颗粒尺寸2μm或更大的情形下是10％、在颗粒尺寸5μm或更大的情形下是5％、在颗粒尺寸10μm或更大的情形下是2％时，即使部分无机物质在通路导体表面上露出，通路导体表面在镀覆性能上也不会削弱，并且可以容易地镀覆。
(实施例3)
采用实施例1中制造的陶瓷生片以及本发明例2-B和2-E以及比较例2-C的铜浆料，每一种铜浆料被填充在陶瓷生片上形成的通路孔中并被干燥。这样，制造了5张填充有例2-B铜浆料的陶瓷生片例2-B、5张填充有例2-E铜浆料的陶瓷生片2-E和5张填充有比较例2-C铜浆料的陶瓷生片比较例2-C。
最后，在近似100℃的温度环境中对填充在通路孔中的铜浆料进行干燥，并且在陶瓷生片的顶面上印刷用于形成布线图形的铜浆料并进行干燥。
之后，5张陶瓷生片例2-B、陶瓷生片2-E和陶瓷生片比较例2-C分别被叠置并加压粘合，从而制造陶瓷生片层叠体例2-B、陶瓷生片层叠体例2-C和陶瓷生片比较例2-C。每一个陶瓷生片层叠体暴露在炉中，其内已制备水蒸气和氮气的混合气氛，在850℃停留从而脱脂，然后在1,000℃停留2小时从而烧制，以制造例2-B和2-E以及比较例2-C的布线板。
然后，在每一个布线板顶面上露出的通路导体上镀Ni，进而在Ni的顶面上镀Au。
观察这样获得的布线板例2-B、例2-E和比较例2-C的通路导体，结果，在本发明例2-B和2-E的布线板中，Au镀覆部分没有镀覆不平整，没有无机物质残留在镀覆表面上，显示出这些布线板是良好的。在另一方面，在比较例2-C的布线板中，玻璃严重地出现在通路导体表面上，因此镀Ni和Au非常困难，产生了严重的镀覆不平整或镀覆失败。
在比较本发明例2-B和2E的布线板时，在例2-B的布线板中通路导体中含Fe元素的量很小，因此通路导体的内电阻较低，减小了高频信号传输损耗，并且获得了优秀的高频性能。
(实施例4)
采用实施例1中制造的陶瓷生片和具有实施例1的例1-E成分的铜浆料，制造其上安装有半导体元件的布线板。
图3是表示应用本发明的实施例中布线板结构的截面图。
在图3中，10是布线板，这种布线板10由陶瓷层11到14、半导体元件15和覆盖层16构成，陶瓷层通过叠置多个陶瓷生片并烧制这些生片形成，半导体元件放置在陶瓷层11到14的顶面上，覆盖层在孔17中容纳半导体元件15并在其周边表面通过铜焊材料(未示出)与陶瓷层14接合。
在陶瓷层11到14中，在各重叠的表面上形成内导体层24到29。这些内导体层24到29连接到接合(piece)陶瓷层11到14而形成的通路导体36到47上。
在陶瓷层11的底面上，形成电路接线端18到23从而分别与通路导体36到41连接。通过在通路导体36到41的各露出面上印刷铜浆料来形成这些电路接线端18到23，同时进行烧制，在每一个导体表面上镀Ni然后在每一个镀Ni表面上镀Au。在陶瓷层14的顶面上，形成镀层30到35从而分别与通路导体42到47连接。通过在通路导体42到47的各露出面上镀Ni并在每一个镀Ni面上镀Au形成这些镀层30到35。半导体元件15的接线端(未示出)通过焊接连接，从而平放镀层30到35。
这样，在布线板10中，通过通路导体36到47、内电极24到29等将底陶瓷层11上的电路接线端18到23连接到顶陶瓷层14上的镀层30到35上，并通过镀层30到35连接到半导体元件15的接线端上，从而构成电路。
在这样获得的布线板10中，通路导体36到47被致密烧制并具有低电阻，半导体元件15减少了电性能的偏差和劣化。并且，通路导体较少从布线板10突出，从而便于镀覆处理并可获得良好的镀层。
通路导体36到47具有良好的导热率，并且可以减少半导体元件15的温度升高。
在下文中将描述具有上述结构的、根据本发明实施例的铜浆料和布线板的可行效果，
在根据本发明实施例的铜浆料被填充在陶瓷生片上形成的通路孔中并被烧制时，陶瓷层和通路导体之间的粘结被增强了，并且可以获得没有间隙的布线板。
在根据本发明实施例的铜浆料被填充在陶瓷生片的通路孔中时，一旦被暴露在湿氮气氛中并随后被烧制，就可以减少通路导体的凸起，没有产生玻璃在通路导体表面上出现，从而便于镀覆处理，并且可以获得能够按良好精度封装电路元件的通路导体。
在根据本发明实施例的铜浆料被填充在陶瓷生片的通路孔中时，一旦被暴露在湿氮气氛中并随后被烧制，就可以获得低电阻的致密通路导体，并且可以获得高频信号传输损耗减小的布线板。
在根据本发明实施例的布线板中，在通路导体表面上形成没有镀覆不平整、缺陷和分离的良好镀层，可以形成具有优秀耐久性如温度载荷、湿度载荷和热载荷的电路。
在根据本发明实施例的布线板中，通路导体的电阻很低，在通过这种通路导体的表面镀层连接半导体元件的接线端时可以形成半导体电性能没有偏差或劣化的电路。
在根据本发明实施例的布线板中，通路导体被致密烧制并具有高的导热率，因此在通路导体构成高密度封装的布线板中的热通路时，可以提供优秀的散热效果。
在本发明的实施例中，通过在铜的顶面上镀Ni并在Ni镀层的顶面上进一步镀Au来形成导体层，然而具有低电阻的其它金属也可被镀在铜的顶面上。
在本发明的实施例中，导电浆料被填充在接合陶瓷生片的通路孔中以形成导体，然而，在布线板的端面上于通路孔位置处形成凹槽并且本发明的导电浆料被填充在凹槽中以形成布线图形的连接导体时，这种连接导体较少从布线板突出，并且获得了具有低电阻的致密连接导体，因此这适用于各种电路的形成。
本发明的铜浆料最好不包含玻璃料，因为如果包含玻璃料，就会削弱通路导体的镀覆性能，然而，根据布线板图形设计，可以包含少量的玻璃，该含量不至于达到削弱焊接或镀覆性能的程度。
本申请基于2002年7月17号提交的日本专利申请JP2002-208322以及2002年7月17号提交的日本专利申请JP2002-208323，在此通过引用包含这些文献的全部内容，如同详述其内容。

Claims (21)

1.一种布线板，通过将铜浆料填充在陶瓷生片上形成的通路孔中并进行烧制以形成绝缘层和通路导体，铜浆料包括铜粉、有机载剂和选自以下物质组成的组中的至少一种物质：具有100nm或更小平均颗粒尺寸的陶瓷颗粒；和Fe2O3颗粒，其中铜浆料在每100份质量铜粉中包括6到20份质量有机载剂。
2.一种布线板，通过将铜浆料填充在陶瓷生片上形成的通路孔中并进行烧制以形成绝缘层和通路导体，铜浆料包括铜粉、有机载剂和具有100nm或更小平均颗粒尺寸的陶瓷颗粒，其中铜浆料在每100份质量铜粉中包括6到20份质量有机载剂。
3.一种布线板，通过将铜浆料填充在陶瓷生片上形成的通路孔中并进行烧制以形成绝缘层和通路导体，铜浆料包括铜粉、有机载剂和Fe2O3颗粒，其中铜浆料在每100份质量铜粉中包括6到20份质量有机载剂。
4.根据权利要求1的布线板，其中通路导体包括包含陶瓷颗粒成分并具有10μm或更小尺寸的无机物质。
5.根据权利要求1的布线板，其中在布线板的至少一个表面上露出通路导体，包含陶瓷颗粒成分并且具有10μm或更小尺寸的无机物质显露在通路导体的露出面上。
6.根据权利要求1的布线板，其中在布线板的至少一个表面上露出通路导体，在通路导体的露出面上提供镀层。
7.根据权利要求6的布线板，其中半导体元件被安装在布线板上，并且半导体元件的接线端通过接合部件被连接到通路导体上。
8.根据权利要求1的布线板，其中通路导体作为设计成导热路径的热通路构成。
9.一种布线板，包括其内具有10μm或更小尺寸的无机物质的通路导体。
10.根据权利要求9的布线板，其中在布线板的至少一个表面上露出通路导体，具有10μm或更小尺寸的无机物质显露在通路导体的露出面上。
11.根据权利要求9的布线板，其中在布线板的至少一个表面上露出通路导体，在通路导体的露出面上提供镀层。
12.根据权利要求11的布线板，其中半导体元件被安装在布线板上，并且半导体元件的接线端通过接合部件被连接到所述通路导体上。
13.根据权利要求9的布线板，其中通路导体作为设计成导热路径的热通路构成。
14.根据权利要求1的布线板，其中通路导体在每100份质量铜粉中包括少于5.0份质量的Fe元素。
15.一种布线板，包括其内分散有无机物质的通路导体，其中在布线板厚度方向的截面上，具有2μm或更大颗粒尺寸的无机物质总面积是通路导体截面积的10％或更小。
16.一种布线板，包括其内分散有无机物质的通路导体，其中在布线板厚度方向的截面上，具有5μm或更大颗粒尺寸的无机物质总面积是通路导体截面积的5％或更小。
17.一种布线板，包括其内分散有无机物质的通路导体，其中在布线板厚度方向的截面上，具有10μm或更大颗粒尺寸的无机物质总面积是通路导体截面积的2％或更小。
18.一种铜浆料，包括铜粉、有机载剂和选自以下物质组成的组中的至少一种物质：具有100nm或更小平均颗粒尺寸的陶瓷颗粒；和Fe2O3颗粒，其中铜浆料在每100份质量铜粉中包括6到20份质量有机载剂。
19.一种铜浆料，包括铜粉、有机载剂和选自以下物质组成的组中的至少一种物质：具有100nm或更小平均颗粒尺寸的陶瓷颗粒；和Fe2O3颗粒，其中铜粉具有5,000到1,000,000泊的粘度。
20.根据权利要求18的铜浆料，其中陶瓷颗粒是具有100nm或更小平均颗粒尺寸的SiO2颗粒。
21.根据权利要求18的铜浆料，还包括具有100nm或更小平均颗粒尺寸的陶瓷颗粒。
CNB031786278A 2002-07-17 2003-07-17 铜浆料及使用该铜浆料的布线板 Expired - Fee Related CN100474999C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2002208323 2002-07-17
JP2002208322 2002-07-17
JP208323/2002 2002-07-17
JP208322/2002 2002-07-17

Publications (2)

Publication Number Publication Date
CN1476287A true CN1476287A (zh) 2004-02-18
CN100474999C CN100474999C (zh) 2009-04-01

Family

ID=29782056

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031786278A Expired - Fee Related CN100474999C (zh) 2002-07-17 2003-07-17 铜浆料及使用该铜浆料的布线板

Country Status (4)

Country Link
US (1) US6855399B2 (zh)
EP (2) EP2343956B1 (zh)
KR (1) KR100779770B1 (zh)
CN (1) CN100474999C (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101339821B (zh) * 2008-08-15 2010-09-01 深圳市圣龙特电子有限公司 无铅无镉铜浆及其制造方法
CN101794637B (zh) * 2009-01-20 2013-08-07 太阳控股株式会社 导电性糊剂和透光性导电薄膜及其制造方法
CN104505137A (zh) * 2014-12-10 2015-04-08 南京工业大学 一种导电铜浆及其制备方法和用途
CN105230140A (zh) * 2013-05-08 2016-01-06 株式会社村田制作所 多层布线基板
CN106028640A (zh) * 2016-06-15 2016-10-12 杭州升达电子有限公司 一种银浆贯孔的双层贯孔印刷线路板及其制造工艺
CN107210085A (zh) * 2015-03-05 2017-09-26 纳美仕有限公司 导电性铜浆料、导电性铜浆料固化膜和半导体装置
CN112509727A (zh) * 2020-11-10 2021-03-16 广东工业大学 一种用于低温共烧陶瓷的内电极铜浆及其制备方法和应用

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040008093A (ko) * 2002-07-17 2004-01-28 엔지케이 스파크 플러그 캄파니 리미티드 동 페이스트 및 그것을 이용한 배선기판
KR20040008094A (ko) * 2002-07-17 2004-01-28 엔지케이 스파크 플러그 캄파니 리미티드 동 페이스트, 이것을 이용한 배선기판 및 배선기판의제조방법
CN100564317C (zh) * 2003-03-31 2009-12-02 Tdk株式会社 生片用涂料、生片及其制造方法、及电子部件的制造方法
US8501299B2 (en) * 2006-01-23 2013-08-06 Hitachi Metals, Ltd. Conductive paste, multilayer ceramic substrate and its production method
US7736544B2 (en) * 2007-04-26 2010-06-15 E. I. Du Pont De Nemours And Company Electrically conductive composition for via-holes
US8939347B2 (en) 2010-04-28 2015-01-27 Intel Corporation Magnetic intermetallic compound interconnect
US9847308B2 (en) 2010-04-28 2017-12-19 Intel Corporation Magnetic intermetallic compound interconnect
US8434668B2 (en) 2010-05-12 2013-05-07 Intel Corporation Magnetic attachment structure
US8609532B2 (en) * 2010-05-26 2013-12-17 Intel Corporation Magnetically sintered conductive via
KR100996467B1 (ko) * 2010-05-31 2010-11-24 김복용 세라믹 저저항 소자 및 그 제조방법
JP5693940B2 (ja) * 2010-12-13 2015-04-01 株式会社トクヤマ セラミックスビア基板、メタライズドセラミックスビア基板、これらの製造方法
US10207958B2 (en) * 2013-06-05 2019-02-19 Ceramtec Gmbh Metal coating on ceramic substrates
CN106365507A (zh) * 2016-08-23 2017-02-01 廊坊市高瓷新材料科技有限公司 有机陶瓷基板组合物、有机陶瓷基板和覆铜板
KR102522114B1 (ko) * 2019-06-28 2023-04-14 주식회사 아모센스 전자 소자 어셈블리 패키지, 전자 소자 모듈용 회로 기판 및 이의 제조 방법

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4070518A (en) * 1976-10-15 1978-01-24 E. I. Du Pont De Nemours And Company Copper metallizations
EP0239901B1 (en) * 1986-03-31 1992-11-11 Tatsuta Electric Wire & Cable Co., Ltd Conductive copper paste composition
JP2568075B2 (ja) * 1986-11-20 1996-12-25 旭硝子株式会社 導体用組成物
JPH0581922A (ja) * 1991-05-10 1993-04-02 Asahi Glass Co Ltd 導体ペースト組成物及びセラミツクス多層基板
JP2584911B2 (ja) * 1991-06-18 1997-02-26 富士通株式会社 ガラス−セラミック多層回路基板の製造方法
JP3350949B2 (ja) * 1992-02-20 2002-11-25 株式会社村田製作所 導電性ペースト
US5296189A (en) * 1992-04-28 1994-03-22 International Business Machines Corporation Method for producing metal powder with a uniform distribution of dispersants, method of uses thereof and structures fabricated therewith
US5336444A (en) 1992-05-29 1994-08-09 International Business Machines Corporation Ceramic via composition, multilayer ceramic circuit containing same, and process for using same
JPH0714421A (ja) * 1993-06-23 1995-01-17 Murata Mfg Co Ltd バイアホール用導電性ペーストおよびそれを用いた多層セラミック基板
JPH0945130A (ja) * 1995-07-28 1997-02-14 Tanaka Kikinzoku Internatl Kk 導体ペースト組成物
JPH1116418A (ja) 1997-06-25 1999-01-22 Kyocera Corp 銅メタライズ組成物及びそれを用いたガラスセラミック配線基板
JP4012601B2 (ja) 1997-07-30 2007-11-21 京セラ株式会社 銅メタライズ組成物及びそれを用いたガラスセラミック配線基板
JP3344956B2 (ja) * 1998-01-08 2002-11-18 日本特殊陶業株式会社 積層セラミック基板の製造方法
JP3548775B2 (ja) * 1998-03-13 2004-07-28 株式会社村田製作所 導電ペースト及びセラミック電子部品
JP2000244123A (ja) * 1999-02-19 2000-09-08 Hitachi Ltd 多層セラミック回路基板
JP2000276945A (ja) * 1999-03-25 2000-10-06 Murata Mfg Co Ltd 導体ペースト及びそれを用いた回路基板
JP4617493B2 (ja) 2001-01-10 2011-01-26 Ｄｏｗａエレクトロニクス株式会社 酸化物超電導合成粉およびその製造方法
JP2002208323A (ja) 2001-01-10 2002-07-26 Furukawa Electric Co Ltd:The 極細線または被覆極細線の製造方法
JP4480283B2 (ja) * 2001-01-30 2010-06-16 京セラ株式会社 配線基板

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101339821B (zh) * 2008-08-15 2010-09-01 深圳市圣龙特电子有限公司 无铅无镉铜浆及其制造方法
CN101794637B (zh) * 2009-01-20 2013-08-07 太阳控股株式会社 导电性糊剂和透光性导电薄膜及其制造方法
CN105230140A (zh) * 2013-05-08 2016-01-06 株式会社村田制作所 多层布线基板
US9844138B2 (en) 2013-05-08 2017-12-12 Murata Manufacturing Co., Ltd. Multilayer wiring board
CN105230140B (zh) * 2013-05-08 2018-09-25 株式会社村田制作所 多层布线基板
CN104505137A (zh) * 2014-12-10 2015-04-08 南京工业大学 一种导电铜浆及其制备方法和用途
CN107210085A (zh) * 2015-03-05 2017-09-26 纳美仕有限公司 导电性铜浆料、导电性铜浆料固化膜和半导体装置
CN106028640A (zh) * 2016-06-15 2016-10-12 杭州升达电子有限公司 一种银浆贯孔的双层贯孔印刷线路板及其制造工艺
CN106028640B (zh) * 2016-06-15 2018-09-18 杭州升达电子有限公司 一种银浆贯孔的双层贯孔印刷线路板及其制造工艺
CN112509727A (zh) * 2020-11-10 2021-03-16 广东工业大学 一种用于低温共烧陶瓷的内电极铜浆及其制备方法和应用
CN112509727B (zh) * 2020-11-10 2022-08-12 广东工业大学 一种用于低温共烧陶瓷的内电极铜浆及其制备方法和应用

Also Published As

Publication number Publication date
CN100474999C (zh) 2009-04-01
EP1383362A2 (en) 2004-01-21
KR100779770B1 (ko) 2007-11-27
EP2343956A1 (en) 2011-07-13
EP2343956B1 (en) 2015-01-14
EP1383362B1 (en) 2011-12-21
EP1383362A3 (en) 2006-01-04
US20040013860A1 (en) 2004-01-22
KR20040008095A (ko) 2004-01-28
US6855399B2 (en) 2005-02-15

Similar Documents

Publication Publication Date Title
CN1476287A (zh) 铜浆料及使用该铜浆料的布线板
CN1209771C (zh) 绝缘体陶瓷组合物
EP3661337B1 (en) Ceramic circuit board and production method therefor
JP4507012B2 (ja) 多層セラミック基板
CN1446768A (zh) 介电材料和介电材料烧结体以及使用该陶瓷的布线板
CN1356288A (zh) 用于陶瓷电子部件的玻璃－陶瓷组合物,陶瓷电子部件,和制造多层陶瓷电子部件的方法
JP5263226B2 (ja) 多層セラミック基板およびその製造方法
CN1826299A (zh) 绝缘体陶瓷组合物、绝缘性陶瓷烧结体及层叠型陶瓷电子部件
CN1914134A (zh) 陶瓷材料组合物、陶瓷衬底和不可逆电路元件
CN1903788A (zh) 电子部件、电介质陶瓷组合物及其制造方法
EP1383361A2 (en) Copper paste, wiring board using the same, and production method of wiring board
JP5051131B2 (ja) セラミックグリーンシート用スラリー組成物の製造方法、セラミックグリーンシートの製造方法、および積層型セラミック電子部品の製造方法
JP4528502B2 (ja) 配線基板
CN101054293A (zh) 电介质陶瓷组合物、电子部件及其制造方法
US7291789B2 (en) Copper paste and wiring board using the same
JP4544837B2 (ja) セラミック配線基板用銅ペースト、セラミック配線基板及びセラミック配線基板の製造方法
JP2007221115A (ja) 導体ペースト及び多層セラミック基板の製造方法
JP2012156314A (ja) 多層配線基板
JP2001143527A (ja) 導電ペースト及びそれを用いたセラミック配線基板
WO2023281838A1 (ja) 回路基板
JP2010239136A (ja) 配線基板
JP3652184B2 (ja) 導体ペースト、ガラスセラミック配線基板並びにその製法
JP2008037675A (ja) 低温焼結セラミック組成物、セラミック基板およびその製造方法、ならびに電子部品
JP5209563B2 (ja) 多層セラミック基板の製造方法
JP2004056148A (ja) 銅ペースト及びそれを用いた配線基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090401