JP4507012B2 - 多層セラミック基板 - Google Patents

多層セラミック基板 Download PDF

Info

Publication number
JP4507012B2
JP4507012B2 JP2007555006A JP2007555006A JP4507012B2 JP 4507012 B2 JP4507012 B2 JP 4507012B2 JP 2007555006 A JP2007555006 A JP 2007555006A JP 2007555006 A JP2007555006 A JP 2007555006A JP 4507012 B2 JP4507012 B2 JP 4507012B2
Authority
JP
Japan
Prior art keywords
conductor
powder
multilayer ceramic
diameter
mass
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007555006A
Other languages
English (en)
Other versions
JPWO2007083811A1 (ja
Inventor
初男 池田
耕司 市川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Metals Ltd
Original Assignee
Hitachi Metals Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Metals Ltd filed Critical Hitachi Metals Ltd
Publication of JPWO2007083811A1 publication Critical patent/JPWO2007083811A1/ja
Application granted granted Critical
Publication of JP4507012B2 publication Critical patent/JP4507012B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092Dispersed materials, e.g. conductive pastes or inks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4061Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203Fillers and particles
    • H05K2201/0263Details about a collection of particles
    • H05K2201/0272Mixed conductive particles, i.e. using different conductive particles, e.g. differing in shape
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24273Structurally defined web or sheet [e.g., overall dimension, etc.] including aperture
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24273Structurally defined web or sheet [e.g., overall dimension, etc.] including aperture
    • Y10T428/24322Composite web or sheet
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24273Structurally defined web or sheet [e.g., overall dimension, etc.] including aperture
    • Y10T428/24322Composite web or sheet
    • Y10T428/24331Composite web or sheet including nonapertured component
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24273Structurally defined web or sheet [e.g., overall dimension, etc.] including aperture
    • Y10T428/24322Composite web or sheet
    • Y10T428/24331Composite web or sheet including nonapertured component
    • Y10T428/24339Keyed
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24273Structurally defined web or sheet [e.g., overall dimension, etc.] including aperture
    • Y10T428/24322Composite web or sheet
    • Y10T428/24331Composite web or sheet including nonapertured component
    • Y10T428/24339Keyed
    • Y10T428/24347From both sides
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24893Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including particulate material
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24893Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including particulate material
    • Y10T428/24909Free metal or mineral containing

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dispersion Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Conductive Materials (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

本発明は、搭載した半導体、チップ部品等、及び内蔵したコンデンサ及びコイルを接続してなり、高い寸法精度及び接続信頼性を有する多層セラミック基板、及びその製造方法、並びにこれに用いる導体ペーストに関する。
近年、半導体LSI、チップ部品等は小型化及び端子間の狭ピッチ化が進んでおり、これらを実装する多層セラミック基板も、位置の高精度化及び狭ピッチ化への対応が求められている。現在広く用いられている多層セラミック基板は、絶縁性アルミナ焼結体基板の表面に、タングステン、モリブデン等の高融点金属からなる配線が形成されたものである。しかし、タングステン、モリブデン等の高融点金属は導体抵抗が大きく、高周波領域の損失が大きいため、低抵抗配線が必要な部品や高周波用部品では使用することが不可能であった。そこで、タングステン、モリブデン等の金属に変わって銅、銀、金等の低抵抗金属の使用が可能な、低温焼結セラミック基板が、特に携帯電話用部品を中心に使用されてきている。銅、銀、金等の融点が低い金属を用いた場合、セラミック基板は800〜1000℃程度の低温で焼結及び緻密化することが必要である。低温焼結セラミック基板は、低温焼結セラミックス(LTCC:Low Temperature Co-fired Ceramics)を用いた基板で、LTCC基板と呼ぶことができる。
多層セラミック基板を得るための焼結工程において、セラミックスは10〜20%程度収縮する。無機質原料粉のロット、グリーンシートのバインダの組成、グリーンシートを構成する粉体粒度等のばらつきにより、収縮率を一定に管理することは非常に困難であり、ロット間で±1%近くの変動がある。また銀等の低融点金属粉のペーストにより形成される内部配線パターンや表層の導体パターンは、焼結収縮挙動がセラミックスと異なるため、焼結後のLTCC基板は反り等の変形が生じる。これらの収縮率の変動や変形等を低減するため、グリーンシートのロットごとに内部や表層の配線パターンを選択したり、収縮率がグリーンシートと異なるセラミックペーストを積層体の表裏に塗布したりして対策する必要がある。
このような課題を解決するために、特許第2554415号は、有機バインダに分散させたセラミック粉末と、焼結性無機バインダ(ガラス成分)との混合物からなるセラミック成形体の表面に、非金属無機粒子を有機バインダに分散させた混合物からなる可撓性強制層を密着させ、有機バインダをセラミック成形体と強制層の両方から揮発させ、焼結した後に、得られたセラミック焼結体から強制層を除く方法を開示している。この方法によると、セラミック成形体に含まれる焼結性無機バインダは強制層に50μm以下の深さまで浸透し、セラミック成形体と強制層とを結合させるが、無機粒子からなる強制層は実質的に焼結しないために収縮せず、それに密着したセラミック成形体の積層面(X-Y面)での収縮が抑制される。このようにX-Y面の収縮を抑制して焼成する方法は、無収縮工法と呼ばれる。
最近では多層セラミック基板の小型化及び薄型化とともに素子数の増加及び回路の複雑化が進み、内部の導体パターンやビア導体の微細化が進んでいる。ビア導体は焼成後の孔径が150μm以下のものが主流であるが、今後更なる小径化につれて、100μm、80μmといった小径のものが必要とされる。微細ビア孔はレーザ加工により形成されるが、ビア孔にはテーパがつくため、ビア底部の穴径はさらに小さくなる。このようにビア孔径が小さくなってゆくと、ビアのアスペクト比(ビア長さ/ビア直径)が大きくなり、従来と同じ導体ペーストでは充填性が不十分となり、焼成後大きな空間ができてしまう。このような空間が生じると、上下の電極間での接続の信頼性が低下したり、ビア導体の抵抗値が高くなったり、場合によってはメッキ液の染み込み等により信頼性が低下したりする。
通常の収縮工法ではグリーンシートが10〜20%程度縮むため、焼成前のビア孔及び印刷パターンはともに縮み代の分だけ大きめに形成されるが、無収縮工法ではX-Y方向に収縮しないため、焼成前のビア孔及び印刷パターンはともに収縮工法の場合より小さくする必要がある。このため、無収縮工法の方が、印刷時のビア孔及びビアパッドの小径化が必要である。また無収縮工法ではX-Y方向に収縮しない分、厚さ方向に約30〜50%程度収縮するため、焼成後の目標厚さを得るためにグリーンシートをより厚くする必要がある。このため、印刷時のビア孔のアスペクト比が収縮工法に比べて大きく、ビア孔への導体の充填はさらに困難となる。
特開2000-285731号は、複数枚積層したグリーンシートと、その両面に配置した熱収縮抑制シートを焼成して、セラミック多層基板を製造する方法において、95重量%以上が平均粒径3〜10μmのAg粉末である導体粉末と有機ビヒクルとを含み、ガラスフリットを含まないビア孔充填用導体ペーストを、グリーンシートに設けられたビア孔に充填する方法を開示している。この方法によると、焼結により導体ペーストとグリーンシートとの間に大きなズレが生じないため、ビア導体と基板との間に空隙が生じ難く、基板にクラックも発生しにくい。しかしビア孔の径がさらに小さく、アスペクト比がさらに大きくなると、ビア孔への導体ペーストの充填性が悪くなり、十分な性能が得られない。
特開平1-107591号は、銀粉とロジウム粉及び/又は有機ロジウム化合物がビヒクル中に分散し、無機結合剤としてガラスフリットを実質的に含有しない導体組成物を、ガラス又は低温焼成セラミックの基体に塗布し、焼成することにより、半田濡れ性が改善された電気回路基板が得られることを開示している。しかし、この文献はビア孔径やビア孔への導体組成物の充填性について全く言及していない。ビア孔がさらに小さくなり、アスペクト比が大きくなると、ビア孔への導体組成物の充填性は著しく低下すると考えられる。
特開平8-274470号は、導体パターンが形成された複数の層を積層してなる多層配線基板であって、各層の導体パターン間に形成されたビアホールと、ビアホールに充填され導体パターン間を接続するビア導体とを有し、ビア導体の内部に直径約1〜5μmの複数の空隙部を散在させることによって、ビア導体の外面とビア孔の内壁とが密着した多層配線基板を開示している。しかし空隙部を形成させるために無機物質を多量に添加するので、ビア導体の抵抗値が増大するという問題がある。
特開2002-198660号は、平均粒径が5μm以上のAg粉末と、平均粒径が1μm以下のAg粉末とを含有する導体ペーストを用いて、グリーンシートにサーマルビアホールを複数形成することにより、半導体部品からの熱を効率良く放散できる多層回路基板を製造する方法を開示している。しかしこの導体ペーストはビアホールへの充填性が不十分であるため、配線に用いると上下の電極間の接続が不十分であるだけでなく、メッキ液の染み込み等による信頼性の低下の問題が生じる。
従って本発明の目的は、小径のビア孔であっても導体ペーストの充填性が良く、焼成後にビア孔に導体が十分に充填されている多層セラミック基板を提供することである。
本発明のもう一つの目的は、かかる多層セラミック基板に適した導体ペーストを提供することである。
本発明のさらにもう一つの目的は、かかる多層セラミック基板を製造する方法を提供することである。
上記目的に鑑み鋭意研究の結果、本発明者等は、導体パターンを有する複数のセラミックグリーンシートを積層し、焼成することにより多層セラミック基板を製造する場合に、セラミックグリーンシートのビア孔に充填する導体ペーストとして、Ag微粉末及び小量のPd粉末を含有するものを用いると、高い充填性及び穴埋め性が得られることを発見し、本発明に想到した。
すなわち、本発明の導体ペーストは、複数のセラミックグリーンシートの積層及び焼成により形成される多層セラミック基板のビア孔に充填されるもので、平均粒径2.5μm以下のAg粉末88〜94質量%及びPd粉末0.1〜3質量%を含有し、前記導体ペーストにおける前記Ag粉末及び前記Pd粉末の合計含有率が88.1〜95質量%であり、かつガラス成分を含まないことを特徴とする。
前記Ag粉末の平均粒径に対する前記Pd粉末の平均粒径の比は0.03〜1であるのが好ましい。本発明の導体ペーストはガラス成分を含まないのが好ましい。
本発明の導体ペーストは、特に直径が約120μm以下で、アスペクト比(ビア長さ/ビア直径)が1以上のビア孔を有するセラミックグリーンシート(焼成によりビア孔の直径は約150μm以下となり、アスペクト比は0.2〜1となる。)に用いると効果的である。無収縮工法の場合、焼成後のビア孔のアスペクト比を0.2〜1にするためには、導体ペーストの印刷時のアスペクト比は1〜2.5と非常に大きい。
本発明の多層セラミック基板は、複数のセラミックグリーンシートの積層及び焼成により得られ、内部に導体パターン及びビア導体が形成されており、前記ビア導体は、平均粒径2.5μm以下のAg粉末88〜94質量%及びPd粉末0.1〜3質量%を含有し、前記Ag粉末及び前記Pd粉末の合計含有率が88.1〜95質量%でありガラス成分を含まない導体ペーストを用いて、焼成後の孔径が150μm以下でアスペクト比(ビア長さ/ビア直径)が0.2〜1のビア孔内に形成され、粒径が25μm以上のAg結晶粒を含有し、かつ10%以下の空隙率を有することを特徴とする。
粒径が25μm以上のAg結晶粒の前記ビア導体における面積率は5〜50%であるのが好ましい。前記Ag結晶粒は12〜20μmの平均粒径を有するのが好ましい。
前記空隙の円相当径は15μm以下であるのが好ましい。
前記ビア導体は、上記いずれかの導体ペーストからなるのが好ましい。
複数のセラミックグリーンシートの積層及び焼成により、内部に導体パターン及びビア導体が形成されている多層セラミック基板を製造する本発明の方法は、前記ビア導体を、平均粒径2.5μm以下のAg粉末88〜94質量%及びPd粉末0.1〜3質量%を含有し、前記Ag粉末及び前記Pd粉末の合計含有率が88.1〜95質量%でありガラス成分を含まない導体ペーストを、焼成後の孔径が150μm以下でアスペクト比(ビア長さ/ビア直径)が0.2〜1のビア孔内に充填して焼成することによって形成することを特徴とする。
導体パターンの印刷及び/又は前記ビア孔内への前記導体ペーストの充填を行った複数のセラミックグリーンシートを積層し、前記セラミックグリーンシートの焼結温度では焼結しない無機粒子と有機物とを含有する拘束用グリーンシートを、前記セラミックグリーンシートの積層体の上面及び/又は下面に密着させて焼成し、その後前記拘束用グリーンシート部を除去するのが好ましい
本発明の導体ペーストは、抵抗率が十分に低く、小さな孔径のビア孔に対しても優れた充填性を有するとともに、焼成時の収縮が抑制されている(優れた穴埋め性を有する)ので、欠陥がなく、高い接続信頼性を有する多層セラミック基板を形成することができる。このような特徴を有する本発明の導体ペーストを無収縮工法に用いると、接続信頼性が高く、寸法精度に優れた多層セラミック基板を得ることができる。
多層セラミック基板の製造工程の一例を示す断面図である。 多層セラミック基板の製造工程の他の例を示す断面図である。 多層セラミック基板の製造工程のさらに他の例を示す断面図である。 多層セラミック集合基板の一例を示す斜視図である。 本発明のペーストからなるビア導体におけるAg結晶粒及び空隙を示す模式図である。 本発明の範囲外のペーストからなるビア導体におけるAg結晶粒及び空隙を示す模式図である。
[1] 構成
(1) 多層セラミック基板
セラミックグリーンシートの焼成により多層セラミック基板を形成する際収縮が起こり、ビア孔の深さ(シートの厚さに相当)は収縮し、直径は拡大する。この傾向は特に無収縮工法で強い。その上ビア孔のアスペクト比(ビア長さ/ビア直径)が大きいため、孔径が焼成後に約150μm以下と小さいビア孔では導体ペーストの充填及びビア導体の穴埋めを十分に行うのが難しい。本発明は、焼成による収縮を防止するために、焼成前には微細なAg結晶粒を焼成により著しく成長させる組成を有する導体ペーストを用いることを特徴とする。すなわち、焼成により一部のAg結晶粒を25μm以上に成長させることを特徴とする。これにより、焼成によりビア孔径が拡大しても、空隙率が小さいビア導体が得られる。しかしAg結晶粒が極端に大きく成長するとかえって空隙率が増大するので、Ag結晶粒の最大粒径は50μm以下であるのが好ましい。ここでAg結晶粒の粒径は、SEM写真等から求めた円相当径(Ag結晶粒の面積と同じ面積を有する円の直径)により表す。写真からの面積の算出は、面積計算ソフト(例えば、イメージセンス社の汎用画像処理ソフトNIH Image又はImage J)を使用して行うことができる。
粒径25μm以上のAg結晶粒のビア導体における面積率は5〜50%であるのが好ましい。25μm以上のAg結晶粒の面積率は、イオンポリッシュしたビア導体の断面の走査電子顕微鏡(SEM)写真から、ビア導体の断面積S0及び粒径25μm以上のAg結晶粒の面積の合計Sを求め、(S/S0)×100(%)により算出することができる。イオンポリッシュ加工は、アルゴンイオンにより露出断面を研磨する方法で、多層セラミック基板のように硬いセラミックと柔らかい金属が混在した断面でもきれいな鏡面に仕上げることができる。なお光学顕微鏡でもある程度の観察が可能であり、またFIB (Focused Ion Beam)によるSIM (Scanning Ion Microscope)像から求めることもできる。
Ag結晶粒の平均粒径は12〜20μmであるのが好ましい。20μmより大きなAg結晶粒のみになると、大きな空隙が生じてしまう。比較的大きなAg結晶粒と小さなAg結晶粒とを混在させることにより、大きな空隙の発生を防止することができる。
ビア導体に空隙が存在しない方が良いが、完全になくすことは難しい。実用的には空隙率を10%以下にすればよい。また大きな空隙が存在するより小さな空隙が分散している方が良い。空隙の径は15μm以下であり、望ましくは1μm以下である。大きな空隙がセラミック基板とビア導体との間に存在すると、断線の原因となるだけでなく、表面に露出した空隙からめっき液が浸入する。しかし小さな空隙が分散していると、それらの悪影響は低減される。空隙の径は、イオンポリッシュした断面のSEM写真から求めた空隙と同じ面積の円の直径(円相当径)と定義する。また空隙率は、ビア導体の断面積S0及び空隙の面積の合計Svを求め、(Sv/S0)×100(%)により算出することができる。
(2) 導体ペースト
本発明の導体ペーストは、3μm以下のAg粉末88〜94質量%と、Pd粉末0.1〜3質量%とを含有してなり、Ag粉末及びPd粉末の合計含有率は88.1〜95質量%である。Ag粉末及びPd粉末の合計含有率が95質量%を超えると、導体ペーストの粘度が高くなりすぎる。また88.1質量%未満であると、得られるビア導体の空隙率が大きくなりすぎる。
導体ペーストは、Ag粉末及びPd粉末の外に、エチルセルロース等の有機バインダ及びターピネオールやブチルカルビトール等の有機溶剤を含有する。Ag粉末の微粒子化とPd粉末の添加により、導体ペーストのビア孔への充填性(グリーンシートのビア孔への導体ペーストの充填し易さ)及びビア導体の穴埋め性(焼成後のビア導体の緻密性)がともに良好な導体ペーストが得られる。またビア導体の抵抗率を低くするために、導体ペーストにガラス成分を添加しないのが好ましい。
(i) Ag粉末
Ag粉末の平均粒径は3μm以下が好ましく、含有量は88〜94質量%であるのが好ましい。3μm以下の微粒子のAg粉末を使用することにより、小径のビア孔に対しても良好な充填性が得られる。Ag粉末の含有量が88質量%未満であると、焼結による導体ペーストの収縮量が大きすぎ、もってビア導体の空隙率が大きくなりすぎる。ビア導体の穴埋め性を良好にするためには、Ag粉末の含有量は90質量%以上が好ましい。Ag粉末の含有量が94質量%を超えると導体ペーストの粘度が高くなりすぎる。
(ii) Pd粉末
Pdは高温で膨張し、Agの収縮を相殺する効果があるため、Pd粉末を添加することにより焼成時の導体ペーストの収縮を抑制し、ビア孔をほとんど隙間なしに埋めることができる。Pd粉末の添加量は0.1〜3質量%である。Pd粉末の添加量がこの範囲内であれば、ビア導体は、実用上問題のない抵抗率を保持しつつ、優れた焼成収縮抑制効果を発揮する。Pd粉末の添加量が0.1質量%未満ではAgの収縮を抑制する効果が不十分であり、焼成後のビア導体に空隙が生じてしまう。またPd粉末の添加量が3質量%を超えるとビア導体の抵抗率が大きくなりすぎる。Pd粉末の添加量は2.5質量%未満であるのが好ましい。ビア充填性を良好に保つために、Pd粉末の平均粒径は1μm以下が好ましい。
(iii) Pd/Ag粒径比
Pd粒子の粒径はAg粒子の粒径より小さくするのが好ましい。これによりAg粒子の隙間にPd粒子が充填され、Pd粒子によるAgの収縮を抑制する効果が著しく発揮される。Ag粉末に対するPd粉末の粒径比(Pd/Ag粒径比)は0.03〜1であるのが好ましい。Pd/Ag粒径比が0.03未満であるとPd粉末同士が凝集し、またPd/Ag粒径比が1を超えるとPd粉末の分布が不均一になり、いずれの場合もAgの収縮抑制効果が不十分である。Pd/Ag粒径比はより好ましくは0.1〜0.5であり、最も好ましくは0.2〜0.4である。Pd/Ag粒径比が0.2〜0.4にあると、Ag粉末及びPd粉末のコスト及び供給性の観点から好ましい。なおPd粉末は微細一次粒子が凝集した二次粒子の形態にあるので、その粒径をレーザ回折式粒度分布測定器により測定した累積50%径により表す。
[2] 多層セラミック基板の製造方法
多層セラミック基板の製造方法の一例を図1(a)〜(c) を参照して説明する。なお工程順及び材料は限定的ではなく、複数の工程を同時に実施しても良く、目的に応じて不要な工程を省略しても良い。図2は分割前の多層セラミック集合基板の一例を示す。
(1) セラミックグリーンシートの作製
(i) 材料
セラミックグリーンシートに用いる低温焼結可能なセラミック材料としては、800〜1000℃で銀等からなる導体ペーストと同時焼成できるいわゆるLTCCセラミックスが好ましい。LTCCセラミックスの一例として、10〜60質量%(Al2O3換算)のAl、25〜60質量%(SiO2換算)のSi、7.5〜50質量%(SrO換算)のSr、及び0〜20質量%(TiO2換算)のTiからなる主成分100質量%に対して、副成分として、0.1〜10質量%(Bi2O3換算)のBi、0.1〜5質量%(Na2O換算)のNa、0.1〜5質量%(K2O換算)のK、及び0.1〜5質量%(CoO換算)のCoからなる群から選ばれた少なくとも1種と、0.01〜5質量%(CuO換算)のCu、0.01〜5質量%(MnO2換算)のMn、及び0.01〜5質量%のAgからなる群から選ばれた少なくとも1種とを含有するセラミック組成物が挙げられる。LTCCセラミックスを700〜850℃で仮焼した後、平均粒径0.6〜2μmに粉砕する。
(ii) シート化
LTCCセラミックス粉末、ガラス粉末、有機バインダ、可塑剤及び溶剤からなるスラリーをキャリアフィルム(例えば、PETフィルム)上にドクターブレード法により所望の厚さ(20〜200μm程度)に塗布し、複数のセラミックグリーンシート1a、1b、1c・・・を作製する。なおセラミックグリーンシートの作製はドクターブレード法に限定されず、圧延法、印刷法等によっても作製することができる。
(2) ビア導体と導体パターンの作製
セラミックグリーンシート1a、1b、1c・・・にレーザ加工により60〜120μm程度の孔径のビア孔を形成し、ビア孔に導体ペーストを印刷法等により充填し、ビア導体3を作製する。また所望のセラミックグリーンシートの表面に、同じくAg等の導体ペーストを印刷することにより、厚さ5〜35μmの導体パターン2を形成する。導体パターン2により、インダクタ、伝送線路、コンデンサ、グランド電極等の回路素子とともに、それらを接続する線路を構成する。図示の例では、全てのセラミックグリーンシートにビア導体3及び導体パターン2を形成した。ビア導体3と導体パターン2は、同じ導体ペーストを用いて同時に形成することができる。
(3) 未焼成多層セラミック体の作製
ビア導体3及び/又は導体パターン2を形成した複数のセラミックグリーンシート1a、1b、1c・・・を順次熱圧着し、未焼結多層セラミック体7を作製する。まず最上層となるセラミックグリーンシート1aをキャリアフィルムを付着したまま固定用フィルム上にセットし、例えば、10〜50 kgf/cm2(0.98〜4.9 MPa)の圧力及び30〜60℃の温度で3〜15秒間プレスし、熱圧着する。熱圧着用金型はヒーターを内蔵した平板で良い。熱圧着後キャリアフィルムを剥離しても、セラミックグリーンシート1aは固定用フィルムに固着したままである。
第2層として主面に導体パターン2が印刷されたセラミックグリーンシート1bを、主面をセラミックグリーンシート1a側にしてセラミックグリーンシート1aに積層し、プレスにより熱圧着する。プレス温度を導体ペースト内の有機バインダが軟化する温度にすることにより、導体ペーストはセラミックグリーンシート1aと接着し、セラミックグリーンシート1a,1bは導体ペーストを介して固着する。また導体ペーストがないセラミック部分も同様に軟化し、固着する。熱圧着温度は有機バインダの種類にもよるが、40〜90℃程度で良い。接合強度はプレス圧力を変えることにより調整できる。熱圧着後、セラミックグリーンシート1bのキャリアフィルムを剥離する。
第2層目のセラミックグリーンシート1bと同様にして、第3層目以降のセラミックグリーンシート1c・・・の積層を順次行う。全てのセラミックグリーンシートを積層後、得られた積層体からなる未焼結多層セラミック体7を強固に一体化させるため、さらに熱圧着を行ってもよい。熱圧着は、100〜400 kgf/cm2(9.8〜39.2 MPa)及び85℃の条件のCIPで行うのが好ましい。熱圧着は、勿論分割溝14及びオーバーコート5の形成後に行っても良い。このようにして図1(a)に示す一体的な未焼結多層セラミック体7が得られる。なお図1(a) に3層のみ示すが、勿論限定的ではなく、回路構成に応じて10層以上のグリーンシートを積層しても良い。
未焼結多層セラミック体の上下面に導体ペーストを印刷して、外部端子電極4,6を形成する。外部端子電極4,6の周囲にオーバーコート5を形成しても良い。オーバーコート5は、未焼結多層セラミック体に近い焼結収縮性を有するのが好ましい。このため、例えばセラミックグリーンシートと同組成のスラリーにコートの視認性を付与する成分を添加したものを用いるのが好ましい。オーバーコートは外部端子電極4,6を保護するとともに半田による短絡を防止する。なお外部端子電極4,6及びオーバーコート5は必ずしも未焼結状態で設ける必要はなく、焼結後の多層セラミック集合基板に形成しても良い。
(4) 分割溝の形成
未焼結多層セラミック体7の上面及び/又は下面(通常は両面)にカッター等により縦横の分割溝14(切り込み溝)を形成するのが好ましい。分割溝14に沿って焼成後の多層セラミック集合基板を切断し、個々の多層セラミック基板を得る。多層セラミック集合基板及びそれを構成する個々の多層セラミック基板の大きさにより、分割数を適宜設定することができる。通常V字型の分割溝14の深さは、上下面の分割溝14の深さの合計が未焼結多層セラミック体7の厚さの30%以下(例えば、0.01〜0.2 mm程度)になるように設定するのが好ましい。
(5) 拘束用グリーンシートの作製
無収縮工法を行うために、セラミックグリーンシートの焼結温度(800〜1000℃程度)では焼結せずに未焼結多層セラミックを収縮させない難焼結性拘束用グリーンシートを作製する。このシートは、拘束用グリーンシート用セラミック粉末、有機バインダ、可塑剤及び溶剤を含有するスラリーをドクターブレード法によりキャリアフィルムに所定の乾燥厚さ(100〜200μm程度)となるように塗布することにより得られる。拘束用グリーンシート用セラミック粉末はアルミナ粉末を主体とするものが好ましい。有機バインダ、可塑剤及び溶剤はセラミックグリーンシートに用いるものと同じで良い。
未焼結多層セラミック体7の上面及び下面に、たとえば200μm程度の厚さの拘束用グリーンシート8、9を積層する。拘束用グリーンシート8、9は各面に複数枚積層して用いても良い。CIPにより100〜400 kgf/cm2(9.8〜39.2 MPa)及び85℃で熱圧着し、図1(b)に示すように未焼結多層セラミック体7の両面に拘束用グリーンシート8、9が一体化した積層体10を得る。
(6) 拘束層を有する多層セラミック体の焼結と拘束層の除去
拘束用グリーンシート(拘束層)8、9が一体化した積層体10を800〜1000℃で加熱し、未焼結多層セラミック体の焼結と拘束層の脱バインダを行う。焼結した多層セラミック体から未焼結の拘束層を超音波洗浄やブラスト処理等により取り除き、図1(c)に示す多層セラミック集合基板11を得る。
多層セラミック集合基板11は、図2に示すように、縦横の分割溝14により分けられた複数の多層セラミック基板からなる。分割溝14に沿って破断するか、砥石により切断し、個々の多層セラミック基板を得る。このように、まず集合基板11を製造し、次いで分割することにより、多層セラミック基板を効率よく製造することができる。
(7) 多層セラミック基板
得られた多層セラミック基板は焼成により拡大したビア孔を有する。例えばグリーンシートの段階で120μm、80μm、及び60μmの径のビア孔は、焼成によりそれぞれ約150μm、約100μm、及び約80μmに拡大する。ビア孔中の導体には、粒径が25μm以上に成長したAg結晶粒が5〜50%の面積率で存在する。ビア導体中のAg結晶粒の平均粒径は12〜20μmであるのが好ましい。たビア導体の空隙率は10%以下である。絶縁不良が生じないように、空隙の平均径(円相当径)は15μm以下であるのが好ましい。ビア導体には大きな空隙が存在せず、セラミックス基板とビア導体の間も大きな隙間なしに密着している。ただし空隙率は、導体ペースト及びビア孔径に応じて異なる。ビア導体中のAg結晶粒及び空隙率は、ビア導体のイオンポリッシュした積層方向断面の走査電子顕微鏡写真から求めることができる。
本発明を以下の実施例によりさらに詳細に説明するが、本発明はこれらに限定されるものではない。
実施例1
48質量%のAl2O3、38質量%のSiO2、10質量%のSrO及び4質量%のTiO2からなる主成分100質量部に対して、2.5質量部のBi2O3、2質量部のNa2O、0.5質量部のK2O、0.3質量部のCuO及び0.5質量部のMnO2を含有するセラミック組成物を、800℃及び2時間で仮焼した後、ボールミルで20時間微粉砕し、平均粒径約1μmのセラミック粉を得た。このセラミック粉100質量部に、有機バインダとして15質量部のポリビニルブチラール(PVB)、可塑剤として10質量部のフタル酸ビス(2-エチルヘキシル)(DOP)及び溶剤としてエタノール及びブタノールを混合し、撹拌機で4時間分散した。得られたスラリーを減圧下で脱泡し、一部の溶剤を揮発させた後、ドクターブレード法により35μm、60μm、120μm、150μm及び190μmの厚さの5種類のセラミックグリーンシートをキャリアフィルム上に成形した。各セラミックグリーンシートをキャリアフィルムと一緒に所定の大きさに裁断し、120μm、80μm及び60μmの3種類の孔径のビア孔をレーザにより開けた。レーザ加工したビア孔はテーパ状であるので、広い方の径をビア孔径とした。
表1に示す組成のAg粉末又はAg粉末及びPd粉末からなる導体粉末100質量部に、ターピネオールで溶解した5〜14質量部のエチルセルロースを添加し、3本ロール装置を用いて混練することにより、ビア導体ペーストを作製した。セラミックグリーンシートのビア孔に導体ペーストを印刷法により充填した。さらにセラミックグリーンシートにAgペーストをスクリーン印刷し、導体パターンを形成した。なおビア孔と導体パターンは一度に印刷してもよい。
複数のセラミックグリーンシートの順次位置合わせした後、約50℃及び40 kgf/cm2(3.9 MPa)で予備熱圧着することにより、全体で17層(35μm及び60μmのシートが各4層、及び120μm、150μm及び190μmのシートが各3層)の未焼結多層セラミック体を得た。カッターにより未焼結多層セラミック体の表面に分割溝を形成した後、表層導体パターン及びオーバーコートを形成し、CIPにより100 kgf/cm2(9.8 MPa)及び85℃で本熱圧着し、一体的な未焼結多層セラミック体を得た。
100質量部のアルミナ粉(平均粒径15μm)に、有機バインダとして5質量部のPVB、可塑剤として3質量部のDOP、及び溶剤としてエタノール及びブタノールを混合し、ボールミルで10時間分散し、拘束用グリーンシート用のスラリーを得た。スラリーを減圧下で脱泡し、一部の溶剤を揮発させた後、ドクターブレード法によりキャリアフィルム上に拘束用グリーンシートを成形した。拘束用グリーンシートをキャリアフィルムから剥離し、未焼結多層セラミック体と同じ大きさに裁断した。このようにして得られた厚さ190μmの拘束用グリーンシートを未焼結多層セラミック体の両面にCIPにより120 kgf/cm2(11.8 MPa)及び85℃で熱圧着し、拘束用グリーンシートと未焼結多層セラミック体とを一体化した。
得られた積層体を脱バインダした後、900℃に2時間保持し、焼結多層セラミック体(多層セラミック集合基板)を得た。超音波洗浄により焼結多層セラミック体から拘束層を除去し得た後、分割溝に沿って切断することにより、90個の多層セラミック基板サンプルを得た。
多層セラミック基板サンプルを切断し、の厚さ及びビア孔径を測定した結果、焼結により、120μmのグリーンシートは45μmの厚さの層となり、また120μm、80μm及び60μmのビア孔径はそれぞれ150μm、100μm及び80μmとなったことを確認した。
各ビア導体の断面をイオンポリッシュ加工し、加速電圧10 kVでSEM観察した。各多層セラミック基板の試料につき3層(1層は約45μm)の断面観察を行った。結果を表1に示す。焼結後の150μm、100μm及び80μmの各孔径におけるビア導体の空隙の面積率及び最大径(円相当径の最大値)を測定し、ビア導体の穴埋め性を以下の基準に従って評価した。

空隙の面積率
○: 面積率が10%未満の場合
△: 面積率が10〜20%の場合
×: 面積率が20%より大きい場合
空隙の最大径
○: 最大径が10μm未満の場合
△: 最大径が10〜15μmの場合
×: 最大径が15μmより大きい場合
またビア導体と同じ導体により形成した長さ65 mm及び幅0.2 mmのラインを用いて、ビア導体の抵抗率ρ(=R×A/L)[ただし、Rは10ラインで測定した抵抗の平均値であり、Aは各ラインの3点で測定した断面積の平均値であり、及びLは各ラインの測定長である。]を求め、以下の基準に従って評価した。
抵抗率の評価
○: 抵抗率が3.0×10-8Ω・m未満の場合
△: 抵抗率が3.0×10-8〜4.5×10-8Ω・mの場合
×: 抵抗率が4.5×10-8Ω・mより大きい場合
ビア導体における空隙の面積率及び最大径、並びにビア導体の抵抗率を表1に示す。これらの評価において、○は優れた範囲であり、△は実用可能な範囲であり、×は実用不可な範囲である。ここでは、△以上を合格とする。
Figure 0004507012
表1(続き)
Figure 0004507012
表1に示す通り、Pdを含まないペースト1及びペースト16からなるビア導体は、孔径が150μm、100μm及び80μmの全てのビア孔において収縮が大きく、セラミックとの間に大きな空隙を生じ、穴埋め性が悪かった。Ag粉末の平均粒径が5μmと大きなペースト5は、ビア孔径が100μm及び80μmのときビア導体の充填性が悪く、ビア内部に空隙が発生した。またガラスを1質量%含んでいるため、抵抗率が高かった。Ag粉末を95質量%含有するペースト6は、印刷可能な粘度(100〜400 Pa・s)にならず印刷性が悪く、ビア孔に充分に充填できなかった。Ag粉末を88質量%含有するペースト7は、ビア導体の収縮が大きく、セラミックとの間に空隙を生じ、ビア導体の穴埋め性が悪かった。Ag粉末の平均粒径が3.5μmであるペースト9は、ビア導体の充填性が悪く、ビア孔径が80μmのときビア内部に空隙が発生した。Pd粉末を3.0質量%含有するペースト10は、抵抗率が高かった。Pd/Ag粒径比が1.2であるペースト19は、Pd粒がペースト中に不均一に分布し、Agの収縮抑制効果が小さいため、ビア内部に空隙が発生した。
これに対し、本発明の範囲内であるペースト2、3、4、8、11〜15、17及び18は、100μm及び80μmと小さいビア孔径でも、ビア導体の穴埋め性に優れていた。焼成により、厚さ120μmのグリーンシートのビア長さは約120μmから約45μmに変化し、ビア孔のアスペクト比は1.0〜2.0から0.3〜0.56に変化したが、充填性及び穴埋め性はともに実用上問題ないレベル以上であった。その他の厚さ(35〜190μm)のグリーンシートも含めると、焼結によりアスペクト比は0.28〜3.2から0.1〜1.1に変化したが、ペーストの充填性及びビア導体の穴埋め性はともに良好であった。また本発明のペーストは、孔径が約120μm以下でアスペクト比が1以上のビア孔に対しても、優れた充填性を発揮した。
実施例2
実施例1で作製した多層セラミック基板サンプルのうち表2に示すものを選択し、ビア導体におけるAg結晶の最大粒径、平均粒径及び最少粒径、ビア導体における25μm以上の粒径のAg結晶粒の面積率、ビア導体の最大空隙、空隙率及び絶縁不良率を測定した。各特性について測定は各サンプルの5箇所で行い、平均値を求めた。結果を表2に示す。
ビア導体中のAg結晶粒及び空隙率は、イオンポリッシュしたビア導体の積層方向断面を、走査電子顕微鏡(加速電圧10 kV)で反射電子像観察することにより求めた。図3及び4に反射電子像を元に作成したビア導体の断面を模式的に示す。図3はペースト13を使用したビア導体(本発明の範囲内)のAg結晶粒を示し、図4はペースト1を使用したビア導体(本発明の範囲外)のAg結晶粒を示す。両図において、白い部分AはAg結晶粒であり、黒い部分Vは空隙である。Ag結晶粒の粒径は、同じ面積の円の直径として算出した。図3及び4から明らかなように、本発明のビア導体には空隙は僅かしかないが、比較例のビア導体は大きな空隙を有していた。
多層セラミック基板サンプルに100VのDC電圧を印加し、抵抗値が100 MΩ未満の場合を絶縁不良として、絶縁不良率を算出した。この絶縁検査は1つのサンプルにつき5種類の経路間で行い、平均した。結果を表2に示す。
Figure 0004507012
表2(続き)
Figure 0004507012
Ag粉末の粒径が5μm以上であるペースト5(比較例)の場合、ペーストの充填性が悪かったため、ビア孔径が100μm及び80μmの場合ともにビア導体内に15μm以上の大きな空隙が生じ、空隙率は10%超であった。Ag結晶粒の平均粒径は、ビア孔径100μmのとき12μm未満であり、最大粒径はビア孔径が100μm及び80μmのときともに25μm未満であった。絶縁不良率は1.5%以上であった。絶縁性の劣化は、ビア導体の空隙が表面に露出し、めっき液が空隙を経てビア内部に浸入したためと考えられる。
Pdを含まないAg100%のペースト1(比較例)の場合、PdによるAgの収縮抑制効果がないため、焼結時に大きな空隙が生じた。このため、絶縁不良率は10%以上と非常に悪かった。これは、ペースト5の場合と同様に、表面に露出した空隙からめっき液がビア内部に浸入しためと考えられる。
Pd/Ag粒径比が1を超えるペースト19(比較例)の場合、Pd粒がペースト中に不均一に分布し、Agの収縮抑制効果も不均一になったため、ビア内部に15μm以上の大きな空隙が生じ、空隙率は10%超になった。このため絶縁不良率は2.2%と大きかった。
これに対し、本発明のペースト2、4、13、14、15、17の場合、孔径が100μm及び80μmと小さいビア孔でも、空隙率は10%以下で空隙も15μm以下であり、穴埋め性に優れていることが確認できた。Ag結晶粒径は、いずれも平均12μm以上であり、25μm以上のものも含んでいた。このため絶縁不良率は0%であり、信頼性の高い多層セラミック基板が得られた。なお焼結後の孔径が150μmのビア孔についても、同様の傾向が予測される。

Claims (6)

  1. 複数のセラミックグリーンシートの積層及び焼成により得られ、内部に導体パターン及びビア導体が形成されている多層セラミック基板であって、前記ビア導体は、平均粒径2.5μm以下のAg粉末88〜94質量%及びPd粉末0.1〜3質量%を含有し、前記Ag粉末及び前記Pd粉末の合計含有率が88.1〜95質量%でありガラス成分を含まない導体ペーストを用いて、焼成後の孔径が150μm以下でアスペクト比(ビア長さ/ビア直径)が0.2〜1のビア孔内に形成され、粒径が25μm以上のAg結晶粒を含有し、かつ10%以下の空隙率を有することを特徴とする多層セラミック基板。
  2. 請求項1に記載の多層セラミック基板において、前記導体ペーストは、前記Ag粉末の平均粒径に対する前記Pd粉末の平均粒径の比が0.03〜1であることを特徴とする多層セラミック基板。
  3. 請求項1又は2に記載の多層セラミック基板において、前記セラミックグリーンシートが、35〜190μmの厚さに成形されたものであることを特徴とする多層セラミック基板。
  4. 請求項1〜3のいずれかに記載の多層セラミック基板において、粒径が25μm以上のAg結晶粒の前記ビア導体における面積率が5〜50%であることを特徴とする多層セラミック基板。
  5. 請求項1〜4のいずれかに記載の多層セラミック基板において、前記Ag結晶粒は12〜20μmの平均粒径を有することを特徴とする多層セラミック基板。
  6. 請求項1〜5のいずれかに記載の多層セラミック基板において、前記空隙の円相当径は15μm以下であることを特徴とする多層セラミック基板。
JP2007555006A 2006-01-23 2007-01-23 多層セラミック基板 Active JP4507012B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2006013994 2006-01-23
JP2006013994 2006-01-23
JP2006104383 2006-04-05
JP2006104383 2006-04-05
PCT/JP2007/050993 WO2007083811A1 (ja) 2006-01-23 2007-01-23 導体ペースト、多層セラミック基板及び多層セラミック基板の製造方法

Publications (2)

Publication Number Publication Date
JPWO2007083811A1 JPWO2007083811A1 (ja) 2009-06-18
JP4507012B2 true JP4507012B2 (ja) 2010-07-21

Family

ID=38287753

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007555006A Active JP4507012B2 (ja) 2006-01-23 2007-01-23 多層セラミック基板

Country Status (6)

Country Link
US (1) US8501299B2 (ja)
EP (1) EP1981320B1 (ja)
JP (1) JP4507012B2 (ja)
CN (1) CN101371624A (ja)
TW (1) TW200733143A (ja)
WO (1) WO2007083811A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9468100B2 (en) 2012-01-27 2016-10-11 Murata Manufacturing Co., Ltd. Multilayer wiring substrate

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101075079B1 (ko) * 2007-09-14 2011-10-21 가부시키가이샤 무라타 세이사쿠쇼 적층 코일 부품 및 그 제조 방법
JP5456989B2 (ja) * 2008-06-02 2014-04-02 太陽誘電株式会社 電子部品の製造方法
JP5246103B2 (ja) * 2008-10-16 2013-07-24 大日本印刷株式会社 貫通電極基板の製造方法
JP4735767B2 (ja) * 2008-10-16 2011-07-27 大日本印刷株式会社 貫通電極基板及び半導体装置
JP5566271B2 (ja) * 2010-11-24 2014-08-06 京セラ株式会社 配線基板およびその製造方法
ES2390427B1 (es) 2011-04-14 2013-07-04 Roca Sanitario, S. A. Composición de una pasta conductora eléctrica co-sinterizable a altas temperaturas y su integración en materiales cerámicos en base porcelana, gres, gres porcelánico o similares
JP2013044591A (ja) * 2011-08-23 2013-03-04 Ngk Spark Plug Co Ltd 電子部品検査装置用配線基板およびその製造方法
KR20140024584A (ko) * 2012-08-20 2014-03-03 삼성전기주식회사 내부전극용 도전성 페이스트 조성물 및 이를 포함하는 적층 세라믹 전자부품
KR101558462B1 (ko) * 2012-10-30 2015-10-13 가켄 테크 가부시키가이샤 도전성 페이스트 및 다이 본딩 방법
JP6336829B2 (ja) * 2014-06-19 2018-06-06 京セラ株式会社 配線基板、パッケージおよび電子機器
US10347553B2 (en) * 2016-02-01 2019-07-09 Mitsubishi Electric Corporation Ceramic substrate and method for manufacturing the same
JP2017199854A (ja) 2016-04-28 2017-11-02 Tdk株式会社 貫通配線基板
US11352527B2 (en) 2017-11-13 2022-06-07 Nitto Denko Corporation Sinter-bonding composition, sinter-bonding sheet and dicing tape with sinter-bonding sheet
KR20200068499A (ko) * 2018-12-05 2020-06-15 삼성에스디아이 주식회사 태양전지 전극 형성용 조성물 및 이로부터 제조된 태양전지 전극
CN110248465B (zh) * 2019-06-20 2024-03-19 上海铠琪科技有限公司 一种厚膜和覆铜一体陶瓷电路板及其制备方法
CN110265876B (zh) * 2019-06-21 2021-02-12 中国科学院半导体研究所 基于低温共烧陶瓷的光电集成封装结构
CN114747301B (zh) * 2019-11-14 2024-06-04 株式会社村田制作所 电路基板以及电路基板的制造方法
JP2022032293A (ja) * 2020-08-11 2022-02-25 日本メクトロン株式会社 配線体およびその製造方法
JPWO2022085654A1 (ja) * 2020-10-20 2022-04-28
CN114141403A (zh) * 2021-09-30 2022-03-04 大连海外华昇电子科技有限公司 一种多层陶瓷电容器用银钯浆及其制作工艺和应用

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6280907A (ja) * 1985-04-23 1987-04-14 昭和電工株式会社 導電ペ−スト
JPH0497594A (ja) * 1990-08-15 1992-03-30 Hitachi Ltd 混成集積回路基板
JPH0782041A (ja) * 1993-06-30 1995-03-28 Tdk Corp 多層セラミック部品の製造方法および多層セラミック部品
JPH08186345A (ja) * 1994-12-28 1996-07-16 Sumitomo Metal Mining Co Ltd セラミックグリーンシートのスルーホール充填用ペースト
JPH08274470A (ja) * 1995-03-29 1996-10-18 Hitachi Ltd 多層配線基板
JP2000285731A (ja) * 1999-03-30 2000-10-13 Matsushita Electric Ind Co Ltd 導体ペーストおよびセラミック多層基板の製造方法
JP2005175504A (ja) * 2005-01-06 2005-06-30 Murata Mfg Co Ltd 積層型セラミック電子部品およびその製造方法ならびに電子装置
JP2005203710A (ja) * 2004-01-19 2005-07-28 Murata Mfg Co Ltd 多層構造部品のビアホール形成方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2632325B2 (ja) 1987-10-20 1997-07-23 株式会社住友金属エレクトロデバイス 電気回路基板
JPH01138793A (ja) * 1987-11-25 1989-05-31 Narumi China Corp セラミック多層回路基板
US5254191A (en) 1990-10-04 1993-10-19 E. I. Du Pont De Nemours And Company Method for reducing shrinkage during firing of ceramic bodies
JP3369633B2 (ja) * 1993-05-01 2003-01-20 太平洋セメント株式会社 導体ペースト及びそれを用いたセラミック多層配線基板
JPH06334351A (ja) * 1993-05-19 1994-12-02 Nippon Cement Co Ltd 導体ペーストおよびそれを用いたセラミック多層配線基板
JP3331083B2 (ja) 1995-03-06 2002-10-07 株式会社住友金属エレクトロデバイス 低温焼成セラミック回路基板
JP3666570B2 (ja) 2000-03-30 2005-06-29 松下電器産業株式会社 コピー防止方法、及びデジタル放送受信装置
JP2002198660A (ja) 2000-12-27 2002-07-12 Kyocera Corp 回路基板及びその製造方法
JP4074087B2 (ja) 2001-11-28 2008-04-09 富士通株式会社 導電性ペースト並びにそれを用いた配線基板及びその製造方法
KR100779770B1 (ko) * 2002-07-17 2007-11-27 엔지케이 스파크 플러그 캄파니 리미티드 동 페이스트 및 그것을 이용한 배선기판
JP2004319706A (ja) * 2003-04-15 2004-11-11 Ngk Spark Plug Co Ltd 導体ペースト並びに多層基板及びその製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6280907A (ja) * 1985-04-23 1987-04-14 昭和電工株式会社 導電ペ−スト
JPH0497594A (ja) * 1990-08-15 1992-03-30 Hitachi Ltd 混成集積回路基板
JPH0782041A (ja) * 1993-06-30 1995-03-28 Tdk Corp 多層セラミック部品の製造方法および多層セラミック部品
JPH08186345A (ja) * 1994-12-28 1996-07-16 Sumitomo Metal Mining Co Ltd セラミックグリーンシートのスルーホール充填用ペースト
JPH08274470A (ja) * 1995-03-29 1996-10-18 Hitachi Ltd 多層配線基板
JP2000285731A (ja) * 1999-03-30 2000-10-13 Matsushita Electric Ind Co Ltd 導体ペーストおよびセラミック多層基板の製造方法
JP2005203710A (ja) * 2004-01-19 2005-07-28 Murata Mfg Co Ltd 多層構造部品のビアホール形成方法
JP2005175504A (ja) * 2005-01-06 2005-06-30 Murata Mfg Co Ltd 積層型セラミック電子部品およびその製造方法ならびに電子装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9468100B2 (en) 2012-01-27 2016-10-11 Murata Manufacturing Co., Ltd. Multilayer wiring substrate

Also Published As

Publication number Publication date
TW200733143A (en) 2007-09-01
WO2007083811A1 (ja) 2007-07-26
US20090011201A1 (en) 2009-01-08
CN101371624A (zh) 2009-02-18
JPWO2007083811A1 (ja) 2009-06-18
US8501299B2 (en) 2013-08-06
EP1981320A1 (en) 2008-10-15
EP1981320B1 (en) 2016-01-20
EP1981320A4 (en) 2011-03-02

Similar Documents

Publication Publication Date Title
JP4507012B2 (ja) 多層セラミック基板
JP3687484B2 (ja) セラミック基板の製造方法および未焼成セラミック基板
US7569162B2 (en) Electrically conductive paste and multilayer ceramic substrate
US9648743B2 (en) Multilayer glass ceramic substrate with embedded resistor
WO2019059017A1 (ja) セラミック基板の製造方法、セラミック基板、及び、モジュール
KR20100005143A (ko) 비아홀용 전기 전도성 조성물
US20100038013A1 (en) Method for manufacturing multilayer ceramic electronic device
JP3652196B2 (ja) セラミック配線基板の製造方法
US8231961B2 (en) Low temperature co-fired ceramic material, low temperature co-fired ceramic body, and multilayer ceramic substrate
JP2008204980A (ja) 多層セラミック基板とその製造方法
JP3121822B2 (ja) 導体ペーストおよび配線基板
JP3630372B2 (ja) 多層セラミック基板およびその製造方法
JP2007221115A (ja) 導体ペースト及び多層セラミック基板の製造方法
JP4110536B2 (ja) 多層セラミック集合基板および多層セラミック集合基板の製造方法
JP2004228410A (ja) 配線基板
JP2005039164A (ja) ガラスセラミック配線基板の製造方法
JP4645962B2 (ja) 多層セラミック基板
JP4470158B2 (ja) 多層セラミック基板の製造方法および多層セラミック基板
JP2002197922A (ja) 導電性ペーストおよびセラミック回路基板の製法
JP2004273426A (ja) 導電ペーストおよびそれを用いたセラミック多層基板
JP4949945B2 (ja) セラミック配線基板及びセラミック配線基板の製造方法
JP2008235526A (ja) Ag粉末、導体ペースト及び多層セラミック基板とその製造方法
JP6455633B2 (ja) 多層セラミック基板及び電子装置
JP3872325B2 (ja) ガラスセラミック基板の製造方法
JP3850245B2 (ja) ガラスセラミック基板の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090804

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090804

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20090804

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20090826

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090909

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091104

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091209

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100226

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20100317

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100407

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100420

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130514

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4507012

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130514

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350