JP2022032293A - 配線体およびその製造方法 - Google Patents

配線体およびその製造方法 Download PDF

Info

Publication number
JP2022032293A
JP2022032293A JP2020135927A JP2020135927A JP2022032293A JP 2022032293 A JP2022032293 A JP 2022032293A JP 2020135927 A JP2020135927 A JP 2020135927A JP 2020135927 A JP2020135927 A JP 2020135927A JP 2022032293 A JP2022032293 A JP 2022032293A
Authority
JP
Japan
Prior art keywords
main surface
power supply
wiring body
supply line
sided
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020135927A
Other languages
English (en)
Inventor
文彦 松田
Fumihiko Matsuda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Mektron KK
Original Assignee
Nippon Mektron KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Mektron KK filed Critical Nippon Mektron KK
Priority to JP2020135927A priority Critical patent/JP2022032293A/ja
Priority to US17/321,605 priority patent/US11564313B2/en
Priority to CN202110542092.6A priority patent/CN114080091A/zh
Priority to TW110120046A priority patent/TW202207404A/zh
Publication of JP2022032293A publication Critical patent/JP2022032293A/ja
Priority to JP2022190649A priority patent/JP2023014202A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298Multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/425Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • H05K1/116Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4638Aligning and fixing the circuit boards before lamination; Detecting or measuring the misalignment after lamination; Aligning external circuit patterns or via connections relative to internal circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4673Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0137Materials
    • H05K2201/0141Liquid crystal polymer [LCP]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07Electric details
    • H05K2201/0707Shielding
    • H05K2201/0715Shielding provided by an outer layer of PCB
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/0929Conductive planes
    • H05K2201/09336Signal conductors in same plane as power plane
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09563Metal filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09672Superposed layout, i.e. in different planes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09736Varying thickness of a single conductor; Conductors in the same plane having different thicknesses
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06Lamination
    • H05K2203/061Lamination of previously made multilayered subassemblies
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107Using laser light
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4602Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

【課題】配線体の幅を増やすことなく、電力供給線の電流容量を増やすことができる配線体およびその製造方法を提供する。【解決手段】実施形態の配線体1は、第1の主面および第2の主面を有するコア絶縁基材11と、第1の主面に設けられ、配線体1の長手方向に延びる信号線LSおよび電力供給線LVaと、第2の主面に設けられ、配線体1の長手方向に延び、コア絶縁基材11に設けられたスルーホールTHにより電力供給線LVaに電気的に接続された電力供給線LVbと、信号線LSおよび電力供給線LVaを埋設するように第1の主面に積層された第1の誘電体層と、第1の誘電体層の上に設けられたグランド層22aと、電力供給線LVbを埋設するように第2の主面に積層された第2の誘電体層と、第2の誘電体層の上に設けられ、グランド層22aとともに少なくとも信号線LSを挟むグランド層32aとを備える。【選択図】図3

Description

本発明は、配線体およびその製造方法、より詳しくは、信号線および電力供給線を有する配線体、およびその製造方法に関する。
近年、スマートフォン、ノートパソコン、デジタルカメラ、ゲーム機などの電子機器においては、小型化および高速化の進展に伴い、情報処理量が急増している。このため、信号速度はますます高速化する傾向にある。スマートフォン等の携帯通信端末は、2019年から次世代通信規格5Gへの移行が始まっている。5Gでは、通信端末が送受信する信号の周波数は数GHzから20~30GHzになる。さらに2022年頃には、信号周波数は50GHz程度にまで高まる見込みである。信号周波数の増加に応じて信号の伝送損失が大きくなることから、信号線(伝送線路)が設けられる配線体には、伝送損失を低減することが求められている。
また、電子機器の小型化、高密度化に伴い、配線体には信号線だけでなく、電子機器の電源から供給される電力をプロセッサ等の電子部品に供給するための電力供給線(電源ライン)が設けられることがある。特にスマートフォン等の携帯端末の場合、配線体の幅方向の寸法に対して厳しい制約が課せられる。その一方、電子機器の高速化に伴って消費電力が増加するため、より大きな電源容量が必要となる。
なお、特許文献1および特許文献2には、高周波信号の伝送に用いられる高周波信号線路が記載されている。
国際公開2014-002785号パンフレット 国際公開2014-157031号パンフレット
上記のように配線体には電流容量を増やすことが求められるものの、配線体の幅に対する制約により、電力供給線の幅を増やすことが難しい。このため、所要の電流容量を確保することが困難であるという課題があった。
本発明は、上述の技術的認識に基づいてなされたものであり、配線体の幅を増やすことなく、電力供給線の電流容量を増やすことができる配線体およびその製造方法を提供することを目的とする。
本発明に係る配線体は、
信号および電力を伝送するための配線体であって、
第1の主面および、前記第1の主面の反対側の第2の主面を有するコア絶縁基材と、
前記第1の主面に設けられ、前記配線体の長手方向に延びる信号線と、
前記第1の主面に設けられ、前記配線体の長手方向に延びる第1の電力供給線と、
前記第2の主面に設けられ、前記配線体の長手方向に延びる第2の電力供給線であって、前記コア絶縁基材に設けられた層間接続手段により前記第1の電力供給線に電気的に接続された第2の電力供給線と、
前記信号線および前記第1の電力供給線を埋設するように前記第1の主面に積層された第1の誘電体層と、
前記第1の誘電体層の上に設けられた第1のグランド層と、
前記第2の電力供給線を埋設するように前記第2の主面に積層された第2の誘電体層と、
前記第2の誘電体層の上に設けられ、前記第1のグランド層とともに少なくとも前記信号線を挟む第2のグランド層と、
を備えることを特徴とする。
また、前記配線体において、
前記第1の電力供給線は、前記信号線よりも厚いようにしてもよい。
また、前記配線体において、
前記第1の電力供給線は、前記第1の主面に設けられた金属箔と、前記金属箔の上に形成されためっき層から構成され、前記信号線は前記第1の主面に設けられた金属箔から構成されるようにしてもよい。
また、前記配線体において、
前記第2の電力供給線は、前記信号線よりも厚いようにしてもよい。
また、前記配線体において、
前記第1のグランド層は、前記コア絶縁基材の前記第1の主面の法線方向から見たときに、前記第1の電力供給線および前記第2の電力供給線を実質的に覆うようにしてもよい。
また、前記配線体において、
前記第2のグランド層は、前記コア絶縁基材の前記第2の主面の法線方向から見たときに、前記第1の電力供給線および前記第2の電力供給線を実質的に覆うようにしてもよい。
また、前記配線体において、
前記信号線の端部の上に、受けランドが局所的に設けられており、
前記受けランドと、前記第1の誘電体層の上に設けられたパッドとが、フィルドビアにより電気的に接続されているようにしてもよい。
また、前記配線体において、
前記コア絶縁基材は、液晶ポリマーからなるようにしてもよい。
また、前記配線体において、
前記第1の誘電体層は、前記信号線および前記第1の電力供給線を埋設するように前記第1の主面に積層された第1の接着剤層と、前記第1の接着剤層の上に積層された第1の絶縁基材とを有し、
前記第2の誘電体層は、前記第2の電力供給線を埋設するように前記第2の主面に積層された第2の接着剤層と、前記第2の接着剤層の上に積層された第2の絶縁基材とを有するようにしてもよい。
また、前記配線体において、
前記第1の絶縁基材および/または前記第2の絶縁基材は、液晶ポリマーからなるようにしてもよい。
また、前記配線体において、
前記コア絶縁基材、前記第1の誘電体層および前記第2の誘電体層のうち少なくともいずれか1つについて、10GHzにおける比誘電率が2.0~3.5であり、誘電正接が0.001~0.005であるようにしてもよい。
また、前記配線体において、
前記第1の誘電体層の上に設けられ、フィルドビアを介して前記信号線に電気的に接続された第1のパッドと、
前記第1の誘電体層の上に設けられ、フィルドビアを介して前記第1の電力供給線に電気的に接続された第2のパッドと、
前記第1のパッドにはんだ接続された第1の端子と、前記第2のパッドにはんだ接続された第2の端子とを有する部品と、
をさらに備えてもよい。
本発明に係る配線体の製造方法は、
信号および電力を伝送するための配線体を製造する方法であって、
第1の主面、および前記第1の主面と反対側の第2の主面を有する第1の絶縁基材と、前記第1の主面に設けられた第1の金属箔と、前記第2の主面に設けられた第2の金属箔とを有する両面金属箔張積層板を用意する工程と、
前記両面金属箔張積層板に第1の導通用孔を形成する工程と、
少なくとも、電力供給線となる部分における前記第1および第2の金属箔の上、および前記第1の導通用孔の内壁にめっき層を形成する工程と、
前記第1の金属箔、前記第2の金属箔および前記めっき層をエッチング除去して信号線および電力供給線を形成し、それにより、両面コア基板を得る工程と、
第3の主面、および前記第3の主面と反対側の第4の主面を有する第2の絶縁基材と、前記第3の主面に設けられた第3の金属箔とを有する第1の片面金属箔張積層板を用意する工程と、
前記第4の主面に第1の接着剤層を積層し、前記第1の接着剤層の上に第1の保護フィルムを積層する工程と、
前記第1の保護フィルムの所定箇所にレーザ光を照射することにより、前記第1の保護フィルム、前記第1の接着剤層および前記第2の絶縁基材を除去して、底面に前記第3の金属箔が露出した有底の第2の導通用孔を形成する工程と、
前記第2の導通用孔内に第1の導電ペーストを充填し、それにより、第1の片面基板を得る工程と、
第5の主面、および前記第5の主面と反対側の第6の主面を有する第3の絶縁基材と、前記第6の主面に設けられた第4の金属箔とを有する第2の片面金属箔張積層板を用意する工程と、
前記第5の主面に第2の接着剤層を積層し、前記第2の接着剤層の上に第2の保護フィルムを積層する工程と、
前記第2の保護フィルムの所定箇所にレーザ光を照射することにより、前記第2の保護フィルム、前記第2の接着剤層および前記第3の絶縁基材を除去して、底面に前記第4の金属箔が露出した有底の第3の導通用孔を形成する工程と、
前記第3の導通用孔内に第2の導電ペーストを充填し、それにより、第2の片面基板を得る工程と、
前記第1の片面基板の前記第1の接着剤層から前記第1の保護フィルムを剥離し、前記第2の片面基板の前記第2の接着剤層から前記第2の保護フィルムを剥離する工程と、
前記第1の片面基板の前記第1の接着剤層を前記両面コア基板の一方の主面に対向させ、前記第2の片面基板の前記第2の接着剤層を前記両面コア基板の他方の主面に対向させて、前記第1の片面基板、前記第2の片面基板および前記両面コア基板間の位置合わせを行った後、前記第1の片面基板および前記第2の片面基板で前記両面コア基板を挟み込むように積層して積層体を形成する工程と、
前記積層体を加熱および加圧して一体化する工程と、
を備えることを特徴とする。
また、前記配線体の製造方法において、
前記めっき層を形成する工程において、前記信号線となる部分にはめっき層を形成しないようにしてもよい。
また、前記配線体の製造方法において、
前記両面コア基板をロールトゥロール工法により作製するようにしてもよい。
本発明によれば、配線体の幅を増やすことなく、電力供給線の電流容量を増やすことができる配線体およびその製造方法を提供することができる。
実施形態に係る配線体の平面模式図である。 実施形態に係る配線体の内部に設けられた複数本の配線の一部を示す平面図である。 実施形態に係る配線体の端部における幅方向の一部断面図である。 実施形態に係る配線体の信号線に沿う長手方向の一部断面図である。 実施形態に係る両面コア基板の製造方法を説明するための工程断面図である。 図5Aに続く、実施形態に係る両面コア基板の製造方法を説明するための工程断面図である。 実施形態に係る上側ビルドアップ用の片面基板の製造方法を説明するための工程断面図である。 図6Aに続く、実施形態に係る上側ビルドアップ用の片面基板の製造方法を説明するための工程断面図である。 実施形態に係る下側ビルドアップ用の片面基板の製造方法を説明するための工程断面図である。 図7Aに続く、実施形態に係る下側ビルドアップ用の片面基板の製造方法を説明するための工程断面図である。 実施形態に係る配線体の積層工程を説明するための工程断面図である。 (1)はソルダーレジスト層が形成された実施形態に係る配線体の一部断面図であり、(2)はコネクタ部品が実装された実施形態に係る配線体の一部断面図である。 実施形態の変型例に係る両面コア基板の製造方法を説明するための工程断面図である。 図10Aに続く、変型例に係る両面コア基板の製造方法を説明するための工程断面図である。
以下、本発明に係る実施形態について図面を参照しながら説明する。各図において同等の機能を有する構成要素には同一の符号を付している。図面は模式的なものであり、厚みと平面寸法との関係(縦横比)、各層の厚みの比率等は現実のものと必ずしも一致しない。
<配線体1>
まず、図1および図2を参照して、本実施形態に係る配線体1の概略的な構成について説明する。図1は配線体1の平面模式図であり、図2は配線体1の内部に設けられた複数本の配線の一部を示す平面図である。なお、図1において、X方向は配線体1の長手方向であり、Y方向は配線体1の幅方向である。
配線体1は、信号および電力を伝送するための配線体であって、スマートフォン、タブレット端末等の情報処理端末の筐体内に設けられる。たとえば、配線体1は、無線信号を送受信するRFモジュールと、信号処理チップ等が実装されたメイン基板とを電気的に接続するために用いられる。
図1に示すように、配線体1の内部には、電力供給線LV、信号線LSおよびグランド配線LGが配線体1の長手方向に延びるように設けられている。
電力供給線LVは、電力を伝送するための配線である。後ほど詳しく説明するが、この電力供給線LVは、配線体1のコア基材(後述の絶縁基材11)の上面および下面にそれぞれ形成された導電層をスルーホール等の層間接続手段で電気的に接続したものとして構成されている。これにより、配線体1の幅に対する制約下においても、電力供給線の実質的な厚みを増やすことができ、所要の電流容量を確保することができる。
信号線LSは、高速信号を伝送するための配線である。後ほど詳しく説明するが、この信号線LSは、電力供給線LVよりも薄く形成されており、線幅が高精度に制御されている。そのため、インピーダンス整合性に優れている。
グランド配線LGは、信号線LSの電位を安定化させるために設けられている。本実施形態では、図2に示すように、グランド配線LGが信号線LSの両側に設けられている。
図1に示すように、配線体1の両端部には、コネクタ等の部品(図示せず)を実装するための複数のパッドP1~P6が設けられている。パッドP1とパッドP2は、電力供給線LVにより電気的に接続されている。パッドP3とパッドP4は、グランド配線LGにより電気的に接続されている。パッドP5とパッドP6は、信号線LSにより電気的に接続されている。
なお、図1は本実施形態に係る配線体1を模式的に簡略化した図であり、各種配線およびパッドの数や配置はこれに限られない。たとえば、配線体1に複数本の信号線LSが設けられてよいし、電力供給線LVも複数本設けられてよい。パッドは、複数本の信号線LSに応じた数だけ設けられてもよい。
また、図2に示すように、信号線LSはグランド配線LGに挟まれるように配置されてもよい。信号線LSと同様に、電力供給線LVはグランド配線LGに挟まれるように配置されてもよい。
また、信号線LSは、シングルエンドの伝送線路に限られず、差動線路として設けられてもよい。この場合、2本の信号線がグランド配線LGを挟まずに並走するように設けられる。また、一対の差動線路がグランド配線LGを隔てて複数組設けられてもよい。その他、シングルエンドの伝送線路と差動線路とが混在して設けられてもよい。
また、各配線の平面形状は図2に示すような直線状に限らない。たとえば、特開2019-106508号公報に記載されているような形状であってもよい。
次に、図3および図4の断面図を参照して、配線体1の内部構造について詳しく説明する。図3は、配線体1の端部における幅方向の一部断面図である。図4は、配線体1の信号線に沿う長手方向の一部断面図である。
配線体1は、絶縁基材(コア絶縁基材)11と、この絶縁基材11に設けられた各種配線(信号線LS、電力供給線LVおよびグランド配線LG)と、絶縁基材11の上面に形成された接着剤層23と、この接着剤層23上に積層された絶縁基材21と、この絶縁基材21の上に設けられた導体部(グランド層22a,パッド22b,22c)と、絶縁基材11の下面に積層された接着剤層33と、この接着剤層33に積層された絶縁基材31と、絶縁基材31の上に設けられた導体部(グランド層32a,パッド32b)と、層間接続手段(スルーホールTH、フィルドビア25c,35c)と、ソルダーレジスト層26,36と、を備えている。以下、各構成要素について詳しく説明する。
絶縁基材11は、配線体1のコア基材であり、たとえば可撓性を有する絶縁樹脂フィルムからなる。この絶縁基材11の材料は、高速信号の伝送損失を低減する観点から、比誘電率および誘電正接(tanδ)が小さい絶縁材料を用いることが望ましく、たとえば、液晶ポリマー(LCP)である。なお、絶縁基材11の材料は、ポリイミド(PI)、変性ポリイミド(MPI)、ポリエチレンナフタレート(PEN)、ポリエーテルエーテルケトン(PEEK)、フッ素樹脂(PFA、PTFE等)などであってもよい。
なお、絶縁基材11の厚みは、配線体に要求される伝送特性や可撓性に応じて決定されてよい。たとえば、絶縁基材11の厚みは25~100μmである。
電力供給線LVは、電力供給線LVa(第1の電力供給線)および電力供給線LVb(第2の電力供給線)を有する。電力供給線LVaは、絶縁基材11の上面に設けられ、配線体1の長手方向に延びるように形成されている。電力供給線LVbは、絶縁基材11の下面に設けられ、配線体1の長手方向に延びるように形成されている。電力供給線LVaと電力供給線LVbは、絶縁基材11に形成されたスルーホールTHにより電気的に接続されている。
電力供給線LVaは、図3に示すように、2層の導体膜(金属箔12とめっき層14)から構成されており、一層の導体膜からなる信号線LSよりも厚い。同様に、電力供給線LVbは、2層の導体膜(金属箔13とめっき層14)から構成されている。なお、電力供給線LVa,LVbが2層の導体膜であることは必須でなく、少なくともいずれか一方が金属箔のみから構成されてもよい。
電力供給線LVaは、フィルドビア25cを介してパッド22bに電気的に接続されている。同様に、電力供給線LVbは、フィルドビア35cを介してパッド32bに電気的に接続されている。パッド22bは、配線体1に実装される部品の端子(図示せず)とはんだ接続される。このパッド22bは、絶縁基材21の上に設けられ、フィルドビア25cを介して電力供給線LVに電気的に接続されている。なお、本実施形態では、パッド32bは使用しないため、ソルダーレジスト層36で被覆されている。
なお、絶縁基材11の主面の法線方向から見たときに、電力供給線LVaと電力供給線LVbは互いに少なくとも一部が重なるように形成されている。本実施形態では、電力供給線LVaと電力供給線LVbは完全に重なるように形成されている。
信号線LSは、前述のように、絶縁基材11の上面に形成されている。図4に示すように、信号線LSは、フィルドビア25cを介して、絶縁基材21上に設けられたパッド22cに電気的に接続されている。パッド22cは、配線体1に実装される部品の端子(図示せず)とはんだ接続される。このパッド22cは、絶縁基材21の上に設けられ、フィルドビア25cを介して信号線LSに電気的に接続されている。
図4に示すように、信号線LSの端部とフィルドビア25cの間には、めっき層14が受けランドとして局所的に設けられている。これにより、めっき層14の厚さ分だけフィルドビア25cの長さを短くすることができる。その結果、層間接続に対する信頼性を向上させることができる。特に、絶縁基材21が熱膨張係数の大きい材料(液晶ポリマー等)からなる場合に効果的である。
グランド配線LGは、図3に示すように、本実施形態では、絶縁基材11の上面および下面にそれぞれ形成されている。各グランド配線LGは、電力供給線LVa,LVbと同様に、2層の導体膜から構成されている。このため、めっき層14の厚さ分だけフィルドビア25cの長さを短くすることができ、層間接続に対する信頼性を向上させることができる。
なお、絶縁基材11の上面に形成されたグランド配線LGと、絶縁基材11の下面に形成されたグランド配線LGは、電力供給線LVaと電力供給線LVbのようにスルーホール等の層間接続手段により電気的に接続されてもよい。なお、絶縁基材11の下面側のグランド配線LGは省略される場合もある。
接着剤層23は、図3に示すように、信号線LS、電力供給線LVa、および絶縁基材11の上面に形成されたグランド配線LGを埋設するように絶縁基材11の上面に積層されている。
接着剤層33は、電力供給線LVb、および絶縁基材11の下面に形成されたグランド配線LGを埋設するように絶縁基材11の下面に積層されている。
なお、接着剤層23,33の材料としては、熱硬化性を有し、十分な接着強度を確保できるものを用いる。たとえば、ポリオレフィン、ポリスチレン、ポリイミド等を主成分とする接着剤を用いる。
また、絶縁基材11の誘電特性と同等もしくはそれ以上の誘電特性を有する接着剤を用いてもよい。これにより、配線体1の伝送特性を向上させることができる。
絶縁基材21は、図3に示すように、接着剤層23に積層されている。この絶縁基材21は接着剤層23とともに、各配線とグランド層間の誘電体層(第1の誘電体層)を構成する。絶縁基材31は、接着剤層33に積層されている。この絶縁基材31は接着剤層33とともに、各配線とグランド層間の誘電体層(第2の誘電体層)を構成する。
絶縁基材21,31の材料は、高速信号の伝送損失を低減する観点から、比誘電率および誘電正接が小さい絶縁材料を用いることが望ましく、たとえば、液晶ポリマー(LCP)である。なお、絶縁基材21,31の材料は、ポリイミド(PI)、変性ポリイミド(MPI)、ポリエチレンナフタレート(PEN)、ポリエーテルエーテルケトン(PEEK)、フッ素樹脂(PFA、PTFE等)などであってもよい。
第1および第2の誘電体層は、伝送損失の観点からは厚い方が望ましいが、機器への組み込みや層間接続の信頼性の観点からは薄いほうが望ましい。これら両方の観点を考慮して、第1および第2の誘電体層の厚みは、たとえば、液晶ポリマーからなる絶縁基材21,31については各々25~100μmの範囲内とし、接着剤層23,33については各々25~75μmの範囲内とする。ここでは、第1および第2の誘電体層は、50μm厚のLCP樹脂層を50μm厚の接着材で貼り合わせた構造としている。
なお、絶縁基材21と絶縁基材31の厚みは同じである必要はなく、信号線LSが配線体1の断面中央付近に配置されるように、絶縁基材31を絶縁基材21よりも薄く(たとえば25μm厚)としてもよい。
グランド層22aは、絶縁基材21の上に設けられている。このグランド層22aは、フィルドビア25cを介して、絶縁基材11の上側のグランド配線LGに電気的に接続されている。
グランド層32aは、絶縁基材31の上に設けられている。このグランド層32aは、フィルドビア35cを介して、絶縁基材11の下側のグランド配線LGに電気的に接続されている。
図3に示すように、グランド層32aは、グランド層22aとともに信号線LSを挟むように設けられている。これにより、3層ストリップライン構造が形成されている。
なお、グランド層22aおよび/またはグランド層32aは、絶縁基材11の主面の法線方向から見たときに、電力供給線LVaおよび電力供給線LVbを実質的に覆うようにしてもよい。ここで、「実質的に覆う」とは、パッド22b,32bの周囲の開口部分を除いて覆うことを意味している。このように電力供給線LVをグランド層22aの内側に配置することで、電力供給線LVから放射されるノイズを効果的に遮蔽することができる。その結果、配線体1から漏洩する電磁波ノイズを低減することができる。
なお、絶縁基材11,21,31、および接着剤層23,33の各層のうち少なくともいずれか一つについて、10GHzにおける比誘電率が2.0~3.5であり、誘電正接が0.001~0.005であることが伝送特性を確保する観点から望ましい。これらの値は、JIS C 2138:2007において規定された方法で測定された値である。
また、本実施形態に係る配線体1では、絶縁基材21と接着剤層23が第1の誘電体層を構成し、絶縁基材31と接着剤層33が第2の誘電体層を構成したが、第1および第2の誘電体層の構成はこれに限られず、2層以上の絶縁基材や2層以上の接着剤層を含むものとして構成されてもよい。この際、誘電体層中に配線が設けられてもよい。たとえば、フィルドビア25cに電気的に接続された配線(電力供給線として機能する)が設けられてもよい。
また、本実施形態に係る配線体1では、絶縁基材11の上面に信号線LSが設けられていたが、絶縁基材11の下面にも信号線(図示せず)が設けられてもよい。この場合、配線体1を平面視したときに絶縁基材11の上面の信号線LSを重ならないように信号線が設けられる。
以上説明したように、本実施形態に係る配線体1では、電力供給線LVが電力供給線LVaと電力供給線LVbの2本から構成されるため、配線体1の幅に対する制約の下においても、電力供給線の実質的な厚みを増やすことができ、所要の電流容量を確保することができる。また、電力供給線LVa,LVbは2層の導体膜から構成されているため、さらに大きな電流容量を確保することができる。
さらに、本実施形態に係る配線体1では、電力供給線LVa,LVbは2層の導体膜から構成されるものの、信号線LSは1層の導体膜から構成されているため信号線LS厚みが電力供給線LVよりも薄いことから、線幅のばらつきが抑えられている。よって、特性インピーダンス整合を容易に図ることができる。
さらに、本実施形態に係る配線体1では、配線体1を平面視したときにグランド層22a,32aが電力供給線LVを実質的に覆うように設けられているため、電力供給線LVから放射されるノイズを効果的に遮蔽することができる。
上記のように、本実施形態に係る配線体では、限られた外形サイズで所要の電流容量を確保するために、2本の電力供給線LVaおよびLVbが両面コア基板100に設けられる。電力供給線からの放射ノイズを低減するために、両面コア基板100に設けられ、グランド層22aおよび32aで実質的に覆われた電力供給線LVa,LVbのみで電源ラインが構成される。
<配線体1の製造方法>
上述した配線体1の製造方法について、図5A~図9の工程団面図を参照しつつ説明する。
まず、図5Aおよび図5Bを参照して、両面コア基板の製造方法を説明する。
図5A(1)に示すように、絶縁基材11と、絶縁基材11の上面に設けられた金属箔12と、絶縁基材11の下面に設けられた金属箔13とを有する両面金属箔張積層板10を用意し、この両面金属箔張積層板10の所定の位置に導通用孔H1を形成する。
絶縁基材11は、たとえば25μm厚の液晶ポリマーフィルムである。なお、絶縁基材11が複数の絶縁層が積層されたものであってもよい。この際、絶縁基材11中に他の配線が設けられてもよい。
金属箔12,13は、たとえば18μm厚の銅箔である。このように金属箔12,13として比較的厚い金属箔を用いることで、電力供給線LVの電流容量を確保し易くすることができる。金属箔12,13は、銅以外の金属(銀、アルミニウムなど)からなるものでもよい。
本実施形態では、導通用孔H1は、レーザ加工、またはNCドリル等による機械加工により、両面金属箔張積層板10を厚さ方向に貫通する貫通孔として形成される。なお、導通用孔H1は貫通孔に限られず、底面に金属箔12または金属箔13が露出した有底の導通用孔であってもよい。
次に、図5A(2)に示すように、両面金属箔張積層板10の所定の位置にめっき用のレジストR1を形成する。レジストR1は、後段の工程で信号線LSが形成される領域を被覆し、電力供給線LVが形成される領域は被覆しないように形成される。
次に、図5A(3)に示すように、レジストR1が形成された両面金属箔張積層板10に対して、導電化処理を行い、パネルめっきを行う。本工程は、たとえば電解銅めっきにより行う。これにより、レジストR1で被覆されていない金属箔12,13の上にめっき層14が形成される。また、導通用孔H1の内壁にもめっき層14が形成され、金属箔12と金属箔13が電気的に接続される。めっき層14の厚みは、たとえば15μmである。
次に、図5A(4)に示すように、レジストR1を除去する。信号線LSが形成される領域にはめっき層14が形成されず、電力供給線LVa,LVbやグランド配線LGが形成される領域にめっき層14が形成されている。
次に、図5B(1)に示すように、両面金属箔張積層板10の所定の位置にエッチング用のレジストR2を形成する。レジストR2は、電力供給線LVa,LVb、信号線LSおよびグランド配線LGが形成される部分を被覆するように形成される。
次に、図5B(2)に示すように、レジストR2で被覆されていない金属箔12,13およびめっき層14をエッチング除去する。エッチング処理の際、信号線LSとなる部分は、めっき層14が形成されておらず、金属箔12のみであるため、サイドエッチングの影響を抑制し、高い寸法加工精度で信号線を形成することができる。
一方、線幅に対して高い精度が要求されない電力供給線LVとグランド配線LGについては、金属箔12,13の上にめっき層14が形成された部分(2層構成の部分)をエッチングして形成される。受けランドとして形成されためっき層14の厚みの分だけフィルドビア25c,35cの長さを短くすることができるため、層間接続の信頼性を向上させることができる。さらに、電力供給線LVについては、線幅を抑えつつ、電流容量を増やすことができる。
その後、図5B(3)に示すように、レジストR2を除去する。ここまでの工程で、両面コア基板100が得られる。両面コア基板100には、スルーホールTHを有する電力供給線LV、信号線LSおよびグランド配線LGが形成されている。
上記の両面コア基板100の製造工程は、いわゆるロールトゥロール工法で行うことが可能である。この場合、高い生産性で両面コア基板100を作製することができる。
なお、上記の方法では、層間接続手段としてスルーホールTHを形成したが、これに限らず、有底の導通用孔に導電ペーストを充填したフィルドビアを形成してもよい。
次に、図6Aおよび図6Bを参照して、片面基板(上側)の製造方法を説明する。
図6A(1)に示すように、絶縁基材21と、絶縁基材21の上面に設けられた金属箔22とを有する片面金属箔張積層板20(第1の片面金属箔張積層板)を用意する。絶縁基材21は、たとえば25μm厚の液晶ポリマーフィルムである。金属箔22は、たとえば12μm厚の銅箔である。なお、金属箔22は、銅以外の金属(銀、アルミニウムなど)からなるものでもよい。
次に、図6A(2)に示すように、公知のファブリケーション手法により片面金属箔張積層板20の金属箔22をパターニングして、グランド層22aおよびパッド22bを形成する。なお、図示しないが、前述の信号線用のパッド22cも本工程で形成される。
次に、図6A(3)に示すように、絶縁基材21の上に接着剤層23を形成し、接着剤層23の上に保護フィルム24を形成する。接着剤層23の厚さは、たとえば50μmであり、保護フィルム24の厚さは、たとえば15μmである。
接着剤層23の材料として、液晶ポリマーフィルム等の絶縁基材21との接着強度が確保できるものを使用する。絶縁基材21の誘電特性と同等以下の誘電特性を有する接着剤を用いてもよい。
保護フィルム24としては、たとえば、ポリエチレンテレフタレート(PET)からなるものを用いる。
なお、保護フィルム24の厚さは、後述の導電ペースト25の飛び出し量を規定することになる。保護フィルム24が厚すぎる場合は、導電ペースト25の突出量が大きくなりすぎて、後述の積層工程において接着剤層23により凹凸を吸収しきれないおそれがある。他方、保護フィルム24が薄すぎる場合、導電ペースト25の突出量が小さくなりすぎて、導電ペースト25と両面コア基板100の配線間の接続信頼性を十分に確保できないおそれがある。これらの点を考慮して、保護フィルム24の厚さは、たとえば15±10μmの範囲内としてもよい。
また、保護フィルム24の片面に接着剤層23が塗布された接着剤層付き保護フィルム(図示せず)を用いてもよい。この場合、接着剤層付き保護フィルムを片面金属箔張積層板20の絶縁基材21側に貼り合わせることで、図6A(3)に示す状態を得る。
次に、図6B(1)に示すように、保護フィルム24の所定箇所にレーザ光を照射することにより、保護フィルム24、接着剤層23および絶縁基材21を除去して、底面に金属箔(グランド層22a、パッド22b,22c)が露出した有底の導通用孔H2を形成する。導通用孔H2の径は、たとえばφ150μm~200μmである。炭酸ガスレーザを用いる場合は、ビーム径を上記の径としてレーザ加工を行う。
本工程では、まず、レーザパルスを照射して導通用孔H2を穿孔する。レーザ加工には、たとえば、三菱電機(株)製の炭酸ガスレーザ加工機(ML605GTXIII-5100U2)用い、所定のアパーチャー等でビーム径を150μmとし、パルス幅を10μSec、1パルスあたりのエネルギーを5mJとし、1箇所あたり5ショットのパルスを照射して導通用孔H2を穿孔する。穿孔後、デスミア処理を行い、絶縁基材21と金属箔間の境界における樹脂残渣や、金属箔の裏面処理膜(Ni/Cr膜等)を除去する。
次に、図6B(2)に示すように、導通用孔H2内に導電ペースト25を充填する。より詳しくは、スクリーン印刷等の印刷手法により、保護フィルム24を印刷マスクとして導通用孔H2内に導電ペースト25を充填する。ここで、導電ペースト25は、ペースト状の熱硬化性樹脂である樹脂バインダーに金属粒子を分散させたものである。
なお、本工程では、導通用孔H2内にエアボイドが混入することを防止するために、真空環境下で導電ペースト25の印刷を行うことが好ましい。たとえば、スクリーン印刷用の真空印刷機を用いることが好ましい。これにより、導電ペーストの印刷中に導通用孔H2内にボイドが発生したとしても、真空状態を解放する時に大気圧により当該ボイドは押し潰されて消失する。
上記の工程を経て図6B(2)に示す片面基板200が得られる。
次に、図7Aおよび図7Bを参照して、片面基板(下側)の製造方法を説明する。
図7A(1)に示すように、絶縁基材31と、絶縁基材31の上面に設けられた金属箔32とを有する片面金属箔張積層板30(第2の片面金属箔張積層板)を用意する。絶縁基材31の材料および厚みは、前述の絶縁基材21と同様である。また、金属箔32の材料および厚みは、前述の金属箔22と同様である。
次に、図7A(2)に示すように、公知のファブリケーション手法により片面金属箔張積層板30の金属箔32をパターニングして、グランド層32aおよびパッド32bを形成する。
次に、図7A(3)に示すように、絶縁基材31の上に接着剤層33を形成し、接着剤層33の上に保護フィルム34を形成する。保護フィルム34の片面に接着剤層33が塗布された接着剤層付き保護フィルム(図示せず)を用いてもよい。この場合、接着剤層付き保護フィルムを片面金属箔張積層板30の絶縁基材31側に貼り合わせることで、図7A(3)に示す状態を得る。
接着剤層33の厚さは、たとえば50μmであり、保護フィルム34の厚さは、たとえば15μmである。接着剤層33の材料および厚さは、前述の接着剤層23と同様である。また、保護フィルム34の材料および厚さは、前述の保護フィルム24と同様である。
次に、図7B(1)に示すように、保護フィルム34の所定箇所にレーザ光を照射することにより、保護フィルム34、接着剤層33および絶縁基材31を除去して、底面に金属箔(グランド層32a、パッド32b)が露出した有底の導通用孔H3を形成する。導通用孔H3の径は、たとえばφ150μm~200μmである。本工程の詳細は、前述の導通用孔H2の場合と同様である。
次に、図7B(2)に示すように、導通用孔H3内に導電ペースト35を充填する。本工程の詳細は、前述の導電ペースト25の場合と同様である。
上記の工程を経て図7B(2)に示す片面基板300が得られる。
次に、両面コア基板100の上下に片面基板200および片面基板300を位置合わせして積層し、加熱・加圧により一体化する。詳しい工程は以下の通りである。
まず、図8に示すように、片面基板200の接着剤層23から保護フィルム24を剥離する。これにより、導通用孔H2に充填された導電ペースト25は保護フィルム24の厚みに相当する量だけ接着剤層23から飛び出る。同様に、片面基板300の接着剤層33から保護フィルム34を剥離する。これにより、導通用孔H3に充填された導電ペースト35は保護フィルム34の厚みに相当する量だけ接着剤層33から飛び出る。
次に、図8に示すように、片面基板200の接着剤層23を両面コア基板100の上面に対向させ、片面基板300の接着剤層33を両面コア基板の下面に対向させて、両面コア基板100、片面基板200および片面基板300間の位置合わせを行う。
詳しくは、接着剤層23から飛び出た導電ペースト25が電力供給線LV、信号線LSおよびグランド配線LGに各々当接するように、片面基板200を両面コア基板100に対して位置合わせする。また、接着剤層33から飛び出た導電ペースト35が電力供給線LVおよびグランド配線LGに各々当接するように、片面基板300を両面コア基板100に対して位置合わせする。
上記のように位置合わせを行った後、両面コア基板100、片面基板200および片面基板300を積層し、積層体を形成する。すなわち、片面基板200および片面基板300で両面コア基板100を挟み込むように積層して積層体を形成する。
その後、真空プレス装置または真空ラミネータ装置を用いて、積層体を加熱および加圧して一体化する(一体化工程)。本工程では、導電ペースト25,35の金属結合と、接着剤層23,33の硬化が同時に進行する。
一体化工程では、たとえば、積層体を200℃程度に加熱するとともに、数MPa程度の圧力で加圧する。絶縁基材11,21,31が液晶ポリマーからなる場合、加熱温度は液晶ポリマーの軟化温度に比べて十分に(たとえば50℃以上)低く設定することが好ましい。
真空プレス装置を用いる場合、たとえば、上記の加熱・加圧条件で30分~60分程度、積層体を保持する。これにより、接着剤層23,33の熱硬化、および導電ペースト25,35のバインダー樹脂の熱硬化が完了する。
真空ラミネータ装置を用いる場合、加熱・加圧時間は数分程度であり、その終了時点で熱硬化反応は未だ完了していない。このため、真空ラミネータ装置からオーブン装置に積層体を移送し、ポストキュア処理を行う。ポストキュア処理では、たとえば、200℃前後の温度で60分程度、積層体を加熱する。これにより、接着剤層23,33の熱硬化、および導電ペースト25,35のバインダー樹脂の熱硬化が完了する。
真空プレス装置および真空ラミネータ装置のいずれを用いた場合も、所定温度での加熱により、導電ペースト25,35に含まれる金属粒子が互いに金属結合するとともに、めっき層14と金属結合する。これにより、図9に示すように、層間接続用のフィルドビア25c,35cが形成される。さらに、この加熱により、導電ペースト25,35に含まれる樹脂バインダーの熱硬化反応、および接着剤層23,33の熱硬化反応がいずれも実質的に終了する。
なお、一体化工程において、積層プロセス温度(たとえば200℃程度)の加熱により、導電ペースト25,35に含まれる金属粒子同士が金属結合するためには、金属粒子の融点が積層プロセス温度以下であることが好ましい。このような低融点金属として、たとえば、In、SnIn、SnBiが挙げられる。よって、導電ペースト25,35としては、これらの低融点金属のいずれかからなる金属粒子を含むものを用いることが好ましい。
また、金属箔22,32が銅箔であり、めっき層14が銅めっき層である場合には、導電ペースト25,35としては、Sn、Zn、Al、Ag、Ni、Cu、又はこれらの合金からなる金属粒子を含む導電ペーストを用いることが好ましい。これにより、積層プロセス温度(たとえば200℃程度)の加熱により、導電ペースト25,35に含まれる金属粒子が銅と合金層を形成して金属結合する。
一体化工程の後、外側に露出した導電層の表面処理を行った後、図9(1)に示すように、表面保護膜としてソルダーレジスト層26,36を形成する。ソルダーレジスト層26には、パッド22ap,22b,22cが露出するように開口部が設けられている。なお、パッド32bが使用される場合は、パッド32bが露出するようにソルダーレジスト層36に開口部が設けられる。
その後、図9(2)に示すように、コネクタ部品500を配線体1に実装する。コネクタ部品500は端子501および端子502を有する。なお、コネクタ部品500は、信号線LS用のパッド22cに電気的に接続される端子(図示せず)してもよい。
端子501は、電力供給線LV用のパッド22bにはんだ27を介して電気的に接続される。端子502は、グランド配線LG用のパッド22apにはんだ27を介して電気的に接続される。パッド22apは、グランド層22aの一部であり、ソルダーレジスト層26の開口部に露出している。このパッド22apは、絶縁基材21の上に設けられ、フィルドビア25cを介してグランド配線LGに電気的に接続されている。
以上の工程を経て、コネクタ付き配線体1000が得られる。
なお、金属箔22,32のパターニング(グランド層22a,32aおよびパッド22b,22c,32bの形成)は、一体化工程の後に行ってもよい。
また、上記の製造方法では、電力供給線となる部分等にめっき層を形成した後にエッチング処理を行って各種配線を形成したが、反対に、エッチング処理を先に行って各種配線を形成した後に電力供給線等の必要な部分にのみ、部分めっきにより、めっき層を形成してもよい。
また、層間接続手段として、フィルドビア25c,35cを形成したが、これに限られず、絶縁基材21,31がポリイミド等の熱膨張係数の比較的小さい材料からなる場合には、層間接続手段としてスルーホールを形成してもよい。
また、電力供給線LVに接続するフィルドビア35cは、パッド32bを使用しない場合は省略してもよい。
また、配線体1に実装される部品はコネクタ部品に限られず、他の部品(チップ等)であってもよい。
<両面コア基板の変型例>
最後に、図10Aおよび図10Bの工程断面図を参照して、両面コア基板の変型例について説明する。本変型例では、信号線LSにもめっき層を形成する。
図10A(1)に示すように、両面金属箔張積層板10を用意し、この両面金属箔張積層板10の所定の位置に導通用孔H1を形成する。
次に、図10A(2)に示すように、両面金属箔張積層板10に対して、めっき処理を施す(パネルめっき)。本工程は、たとえば電解銅めっきにより行う。これにより、金属箔12,13の上、および導通用孔H1の内壁にめっき層15が形成される。
次に、図10A(3)に示すように、両面金属箔張積層板10の所定の位置にエッチング用のレジストR3を形成する。レジストR3は、電力供給線LVa,LVb、信号線LSおよびグランド配線LGが形成される部分を被覆するように形成される。
次に、図10B(1)に示すように、レジストR3で被覆されていない金属箔12,13およびめっき層14をエッチング除去する。その後、図10B(2)に示すように、レジストR3を除去する。ここまでの工程で、本変型例に係る両面コア基板100Aが得られる。この両面コア基板100Aには、スルーホールTHを有する電力供給線LV、信号線LSおよびグランド配線LGが形成されており、信号線LSの厚みは電力供給線LVを同じである。
信号線LSの線幅に対する要求が比較的緩い場合は、本変型例による方法で両面コア基板を作製してもよい。工程数が少ない分だけ生産効率を向上させることができる。
上記の記載に基づいて、当業者であれば、本発明の追加の効果や種々の変形を想到できるかもしれないが、本発明の態様は、上述した実施形態に限定されるものではない。特許請求の範囲に規定された内容およびその均等物から導き出される本発明の概念的な思想と趣旨を逸脱しない範囲で種々の追加、変更および部分的削除が可能である。
1 配線体
10 両面金属箔張積層板
11 絶縁基材
12,13 金属箔
14,15 めっき層
20,30 片面金属箔張積層板
21,31 絶縁基材
22,32 金属箔
22a,32a グランド層
22ap,22b,22c,32b パッド
23,33 接着剤層
24,34 保護フィルム
25,35 導電ペースト
25c,35c フィルドビア
26,36 ソルダーレジスト層
27 はんだ
100,100A 両面コア基板
200,300 片面基板
500 コネクタ部品
501,502 端子
1000 コネクタ付き配線体
H1,H2,H3 導通用孔
LG グランド配線
LS 信号線
LV 電力供給線
LVa,LVb 電力供給線
P1,P2,P3,P4,P5,P6 パッド
R1,R2,R3 レジスト

Claims (15)

  1. 信号および電力を伝送するための配線体であって、
    第1の主面および、前記第1の主面の反対側の第2の主面を有するコア絶縁基材と、
    前記第1の主面に設けられ、前記配線体の長手方向に延びる信号線と、
    前記第1の主面に設けられ、前記配線体の長手方向に延びる第1の電力供給線と、
    前記第2の主面に設けられ、前記配線体の長手方向に延びる第2の電力供給線であって、前記コア絶縁基材に設けられた層間接続手段により前記第1の電力供給線に電気的に接続された第2の電力供給線と、
    前記信号線および前記第1の電力供給線を埋設するように前記第1の主面に積層された第1の誘電体層と、
    前記第1の誘電体層の上に設けられた第1のグランド層と、
    前記第2の電力供給線を埋設するように前記第2の主面に積層された第2の誘電体層と、
    前記第2の誘電体層の上に設けられ、前記第1のグランド層とともに少なくとも前記信号線を挟む第2のグランド層と、
    を備えることを特徴とする配線体。
  2. 前記第1の電力供給線は、前記信号線よりも厚いことを特徴とする請求項1に記載の配線体。
  3. 前記第1の電力供給線は、前記第1の主面に設けられた金属箔と、前記金属箔の上に形成されためっき層から構成され、前記信号線は前記第1の主面に設けられた金属箔から構成されることを特徴とする請求項2に記載の配線体。
  4. 前記第2の電力供給線は、前記信号線よりも厚いことを特徴とする請求項2に記載の配線体。
  5. 前記第1のグランド層は、前記コア絶縁基材の前記第1の主面の法線方向から見たときに、前記第1の電力供給線および前記第2の電力供給線を実質的に覆うことを特徴とする請求項1~4のいずれかに記載の配線体。
  6. 前記第2のグランド層は、前記コア絶縁基材の前記第2の主面の法線方向から見たときに、前記第1の電力供給線および前記第2の電力供給線を実質的に覆うことを特徴とする請求項5に記載の配線体。
  7. 前記信号線の端部の上に、受けランドが局所的に設けられており、
    前記受けランドと、前記第1の誘電体層の上に設けられたパッドとが、フィルドビアにより電気的に接続されていることを特徴とする請求項1~6のいずれかに記載の配線体。
  8. 前記コア絶縁基材は、液晶ポリマーからなることを特徴とする請求項1~7のいずれかに記載の配線体。
  9. 前記第1の誘電体層は、前記信号線および前記第1の電力供給線を埋設するように前記第1の主面に積層された第1の接着剤層と、前記第1の接着剤層の上に積層された第1の絶縁基材とを有し、
    前記第2の誘電体層は、前記第2の電力供給線を埋設するように前記第2の主面に積層された第2の接着剤層と、前記第2の接着剤層の上に積層された第2の絶縁基材とを有することを特徴とする請求項1~8のいずれかに記載の配線体。
  10. 前記第1の絶縁基材および/または前記第2の絶縁基材は、液晶ポリマーからなることを特徴とする請求項9に記載の配線体。
  11. 前記コア絶縁基材、前記第1の誘電体層および前記第2の誘電体層のうち少なくともいずれか1つについて、10GHzにおける比誘電率が2.0~3.5であり、誘電正接が0.001~0.005であることを特徴とする請求項1~10のいずれかに記載の配線体。
  12. 前記第1の誘電体層の上に設けられ、フィルドビアを介して前記信号線に電気的に接続された第1のパッドと、
    前記第1の誘電体層の上に設けられ、フィルドビアを介して前記第1の電力供給線に電気的に接続された第2のパッドと、
    前記第1のパッドにはんだ接続された第1の端子と、前記第2のパッドにはんだ接続された第2の端子とを有する部品と、
    をさらに備える請求項1~11のいずれかに記載の配線体。
  13. 信号および電力を伝送するための配線体を製造する方法であって、
    第1の主面、および前記第1の主面と反対側の第2の主面を有する第1の絶縁基材と、前記第1の主面に設けられた第1の金属箔と、前記第2の主面に設けられた第2の金属箔とを有する両面金属箔張積層板を用意する工程と、
    前記両面金属箔張積層板に第1の導通用孔を形成する工程と、
    少なくとも、電力供給線となる部分における前記第1および第2の金属箔の上、および前記第1の導通用孔の内壁にめっき層を形成する工程と、
    前記第1の金属箔、前記第2の金属箔および前記めっき層をエッチング除去して信号線および電力供給線を形成し、それにより、両面コア基板を得る工程と、
    第3の主面、および前記第3の主面と反対側の第4の主面を有する第2の絶縁基材と、前記第3の主面に設けられた第3の金属箔とを有する第1の片面金属箔張積層板を用意する工程と、
    前記第4の主面に第1の接着剤層を積層し、前記第1の接着剤層の上に第1の保護フィルムを積層する工程と、
    前記第1の保護フィルムの所定箇所にレーザ光を照射することにより、前記第1の保護フィルム、前記第1の接着剤層および前記第2の絶縁基材を除去して、底面に前記第3の金属箔が露出した有底の第2の導通用孔を形成する工程と、
    前記第2の導通用孔内に第1の導電ペーストを充填し、それにより、第1の片面基板を得る工程と、
    第5の主面、および前記第5の主面と反対側の第6の主面を有する第3の絶縁基材と、前記第6の主面に設けられた第4の金属箔とを有する第2の片面金属箔張積層板を用意する工程と、
    前記第5の主面に第2の接着剤層を積層し、前記第2の接着剤層の上に第2の保護フィルムを積層する工程と、
    前記第2の保護フィルムの所定箇所にレーザ光を照射することにより、前記第2の保護フィルム、前記第2の接着剤層および前記第3の絶縁基材を除去して、底面に前記第4の金属箔が露出した有底の第3の導通用孔を形成する工程と、
    前記第3の導通用孔内に第2の導電ペーストを充填し、それにより、第2の片面基板を得る工程と、
    前記第1の片面基板の前記第1の接着剤層から前記第1の保護フィルムを剥離し、前記第2の片面基板の前記第2の接着剤層から前記第2の保護フィルムを剥離する工程と、
    前記第1の片面基板の前記第1の接着剤層を前記両面コア基板の一方の主面に対向させ、前記第2の片面基板の前記第2の接着剤層を前記両面コア基板の他方の主面に対向させて、前記第1の片面基板、前記第2の片面基板および前記両面コア基板間の位置合わせを行った後、前記第1の片面基板および前記第2の片面基板で前記両面コア基板を挟み込むように積層して積層体を形成する工程と、
    前記積層体を加熱および加圧して一体化する工程と、
    を備えることを特徴とする配線体の製造方法。
  14. 前記めっき層を形成する工程において、前記信号線となる部分にはめっき層を形成しないことを特徴とする請求項13に記載の配線体の製造方法。
  15. 前記両面コア基板をロールトゥロール工法により作製することを特徴とする請求項13または14に記載の配線体の製造方法。
JP2020135927A 2020-08-11 2020-08-11 配線体およびその製造方法 Pending JP2022032293A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2020135927A JP2022032293A (ja) 2020-08-11 2020-08-11 配線体およびその製造方法
US17/321,605 US11564313B2 (en) 2020-08-11 2021-05-17 Wiring body and method for manufacturing same
CN202110542092.6A CN114080091A (zh) 2020-08-11 2021-05-18 布线体及其制造方法
TW110120046A TW202207404A (zh) 2020-08-11 2021-06-02 佈線體及其製造方法
JP2022190649A JP2023014202A (ja) 2020-08-11 2022-11-29 配線体およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020135927A JP2022032293A (ja) 2020-08-11 2020-08-11 配線体およびその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2022190649A Division JP2023014202A (ja) 2020-08-11 2022-11-29 配線体およびその製造方法

Publications (1)

Publication Number Publication Date
JP2022032293A true JP2022032293A (ja) 2022-02-25

Family

ID=80223687

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2020135927A Pending JP2022032293A (ja) 2020-08-11 2020-08-11 配線体およびその製造方法
JP2022190649A Pending JP2023014202A (ja) 2020-08-11 2022-11-29 配線体およびその製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2022190649A Pending JP2023014202A (ja) 2020-08-11 2022-11-29 配線体およびその製造方法

Country Status (4)

Country Link
US (1) US11564313B2 (ja)
JP (2) JP2022032293A (ja)
CN (1) CN114080091A (ja)
TW (1) TW202207404A (ja)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11220263A (ja) * 1998-01-29 1999-08-10 Oki Electric Ind Co Ltd プリント配線板
JP2002232143A (ja) * 2001-01-31 2002-08-16 Toppan Printing Co Ltd 同軸ビアホールおよびその製造方法ならびにこれを用いた多層配線基板およびその製造方法
JP2004335704A (ja) * 2003-05-07 2004-11-25 Internatl Business Mach Corp <Ibm> プリント配線基板の製造方法およびプリント配線基板
WO2007083811A1 (ja) * 2006-01-23 2007-07-26 Hitachi Metals, Ltd. 導体ペースト、多層セラミック基板及び多層セラミック基板の製造方法
JP2009239184A (ja) * 2008-03-28 2009-10-15 Toppan Printing Co Ltd 多層印刷配線板
JP5658399B1 (ja) * 2014-05-21 2015-01-21 株式会社フジクラ プリント配線板
JP2015226035A (ja) * 2014-05-30 2015-12-14 京セラサーキットソリューションズ株式会社 配線基板
JP2019106508A (ja) * 2017-12-14 2019-06-27 日本メクトロン株式会社 高周波伝送用プリント配線板
WO2020031875A1 (ja) * 2018-08-07 2020-02-13 株式会社村田製作所 アンテナモジュール、およびアンテナモジュールの製造方法
JP2020088318A (ja) * 2018-11-30 2020-06-04 イビデン株式会社 配線基板の検査方法及び配線基板の製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4904968A (en) * 1989-04-07 1990-02-27 Tektronix, Inc. Circuit board configuration for reducing signal distortion
US20080093726A1 (en) * 2006-10-23 2008-04-24 Francesco Preda Continuously Referencing Signals over Multiple Layers in Laminate Packages
US20100006334A1 (en) * 2008-07-07 2010-01-14 Ibiden Co., Ltd Printed wiring board and method for manufacturing the same
JP5990828B2 (ja) * 2010-03-09 2016-09-14 日立化成株式会社 電磁結合構造、多層伝送線路板、電磁結合構造の製造方法、及び多層伝送線路板の製造方法
CN204257793U (zh) 2012-06-29 2015-04-08 株式会社村田制作所 高频信号线路
KR101472633B1 (ko) * 2012-10-16 2014-12-15 삼성전기주식회사 하이브리드 적층기판, 그 제조방법 및 패키지 기판
WO2014157031A1 (ja) 2013-03-26 2014-10-02 株式会社村田製作所 高周波伝送線路、および電子機器
WO2014156422A1 (ja) 2013-03-26 2014-10-02 株式会社村田製作所 樹脂多層基板および電子機器
JP6177639B2 (ja) * 2013-09-20 2017-08-09 日本メクトロン株式会社 多層プリント配線板の製造方法、および多層プリント配線板
JP6669547B2 (ja) * 2016-03-23 2020-03-18 京セラ株式会社 配線基板
JP2020043172A (ja) * 2018-09-07 2020-03-19 キオクシア株式会社 電子機器

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11220263A (ja) * 1998-01-29 1999-08-10 Oki Electric Ind Co Ltd プリント配線板
JP2002232143A (ja) * 2001-01-31 2002-08-16 Toppan Printing Co Ltd 同軸ビアホールおよびその製造方法ならびにこれを用いた多層配線基板およびその製造方法
JP2004335704A (ja) * 2003-05-07 2004-11-25 Internatl Business Mach Corp <Ibm> プリント配線基板の製造方法およびプリント配線基板
WO2007083811A1 (ja) * 2006-01-23 2007-07-26 Hitachi Metals, Ltd. 導体ペースト、多層セラミック基板及び多層セラミック基板の製造方法
JP2009239184A (ja) * 2008-03-28 2009-10-15 Toppan Printing Co Ltd 多層印刷配線板
JP5658399B1 (ja) * 2014-05-21 2015-01-21 株式会社フジクラ プリント配線板
JP2015226035A (ja) * 2014-05-30 2015-12-14 京セラサーキットソリューションズ株式会社 配線基板
JP2019106508A (ja) * 2017-12-14 2019-06-27 日本メクトロン株式会社 高周波伝送用プリント配線板
WO2020031875A1 (ja) * 2018-08-07 2020-02-13 株式会社村田製作所 アンテナモジュール、およびアンテナモジュールの製造方法
JP2020088318A (ja) * 2018-11-30 2020-06-04 イビデン株式会社 配線基板の検査方法及び配線基板の製造方法

Also Published As

Publication number Publication date
US20220053636A1 (en) 2022-02-17
US11564313B2 (en) 2023-01-24
JP2023014202A (ja) 2023-01-26
CN114080091A (zh) 2022-02-22
TW202207404A (zh) 2022-02-16

Similar Documents

Publication Publication Date Title
US9119322B2 (en) Wiring board and method for manufacturing the same
US8383948B2 (en) Flex-rigid wiring board and method for manufacturing the same
TWI621388B (zh) Method for manufacturing multilayer printed wiring board and multilayer printed wiring board
JP4767269B2 (ja) 印刷回路基板の製造方法
JP4876272B2 (ja) 印刷回路基板及びその製造方法
JP5658399B1 (ja) プリント配線板
TWI714953B (zh) 印刷電路板
US10779414B2 (en) Electronic component embedded printed circuit board and method of manufacturing the same
KR100920824B1 (ko) 인쇄회로기판 및 전자기 밴드갭 구조물의 제조방법
KR101046084B1 (ko) 메탈 코어 기판 및 이를 포함하는 다층 인쇄회로 기판과 이들의 제조방법
US9253873B2 (en) Printed circuit board and method of manufacturing the same
US11564313B2 (en) Wiring body and method for manufacturing same
JP2006344887A (ja) プリント配線板およびその製造方法
JP2004327482A (ja) 多層配線板、多層基板用基材およびその製造方法
JP6746817B1 (ja) プリント配線板およびその製造方法
JP5303532B2 (ja) プリント配線板、その製造方法、多層プリント配線板、及びその製造方法
JP2022176786A (ja) フレキシブル回路基板およびその製造方法、ならびに電子機器
JP2022083748A (ja) 配線基板
TW202329779A (zh) 配線基板及配線基板之製造方法
JP2021002538A (ja) 配線基板及び配線基板の製造方法
KR200412591Y1 (ko) 내층 알씨씨에 범퍼가 구비된 범프 홀을 갖는 다층인쇄회로기판
JP2012079767A (ja) プリント配線板、その製造方法、多層プリント配線板、及びその製造方法
JP2021002536A (ja) 配線基板及び配線基板の製造方法
WO2012164720A1 (ja) 部品内蔵基板及びその製造方法
KR20160014432A (ko) 절연 필름, 이를 이용한 인쇄회로기판 및 그 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220307

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20220307

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220405

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220520

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220624

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220822

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221004

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20230328