JP2020088318A - 配線基板の検査方法及び配線基板の製造方法 - Google Patents

配線基板の検査方法及び配線基板の製造方法 Download PDF

Info

Publication number
JP2020088318A
JP2020088318A JP2018224865A JP2018224865A JP2020088318A JP 2020088318 A JP2020088318 A JP 2020088318A JP 2018224865 A JP2018224865 A JP 2018224865A JP 2018224865 A JP2018224865 A JP 2018224865A JP 2020088318 A JP2020088318 A JP 2020088318A
Authority
JP
Japan
Prior art keywords
layer pad
inner layer
pad
surface layer
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018224865A
Other languages
English (en)
Inventor
普崇 谷口
Hirotaka Taniguchi
普崇 谷口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2018224865A priority Critical patent/JP2020088318A/ja
Publication of JP2020088318A publication Critical patent/JP2020088318A/ja
Pending legal-status Critical Current

Links

Images

Abstract

【課題】単一の導電路で内層パッドが表層の導体に接続されている場合でも、内層パッドと表層の導体との導通不具合を容易に検出することができる配線基板の検査方法を提供する。【解決手段】配線基板の検査方法は、表裏いずれかの表面に設けられている第1表層パッド2と、第1表層パッド2に電気的に接続されている内層パッド3と、少なくとも部分的に内層パッド3と対向する導体パターン5と、導体パターン5と電気的に接続されている第2表層パッド4と、を備える配線基板1を用意することと、第1表層パッド2と内層パッド3との間の導通状態を、第2表層パッド4を用いて検査することと、を含んでいる。そして、導通状態を検査することは、第1表層パッド2と、内層パッド3と絶縁されている第2表層パッド4との間の電気的特性を測定することを含んでいる。【選択図】図3

Description

本発明は配線基板の検査方法及び配線基板の製造方法に関する。
特許文献1には、接地導体板と、接地導体板と対向していて給電線路に接続された放射導体素子と、接地導体板及び放射導体素子と絶縁された無給電導体素子と、無給電導体素子と放射導体素子との結合量を調整する結合量調整導体板とを備えるアンテナが開示されている。
国際公開第2011/092918号
特許文献1のアンテナを構成する放射導体素子は、多層基板の内層に設けられ、ビア導体を介して、給電線路に接続されている。給電線路における給電部(外部信号の印加箇所)から放射導体素子までの線路では、製造条件のばらつきによって不具合が生じることがある。例えばビア導体において断線不良が生じることがある。このような不具合を含むアンテナは除去される必要がある。しかし、特許文献1のアンテナでは、放射導体素子は多層基板の内層に設けられていて一つの給電線路にしか接続されていない。そのため、アンテナの外部から、給電線路と放射導体素子との導通検査を実施するのは困難であると推定される。不良品の流出を招く虞がある。
本発明の配線基板の検査方法は、表裏いずれかの表面に設けられている第1表層パッドと、前記第1表層パッドに電気的に接続されている内層パッドと、少なくとも部分的に前記内層パッドと対向する導体パターンと、前記導体パターンと電気的に接続されている第2表層パッドと、を備える配線基板を用意することと、前記第1表層パッドと前記内層パッドとの間の導通状態を、前記第2表層パッドを用いて検査することと、を含んでいる。そして、前記導通状態を検査することは、前記第1表層パッドと、前記内層パッドと絶縁されている前記第2表層パッドとの間の電気的特性を測定することを含んでいる。
本発明の配線基板の製造方法は、導体層及び絶縁層を交互に複数組形成し、且つ前記導体層をパターニングすることによって、表裏いずれかの表面に第1表層パッドを備えると共に前記第1表層パッドに電気的に接続されている内層パッドを備える、導体層と絶縁層との積層体を形成することと、前記第1表層パッドと前記内層パッドとの間の導通状態を検査することと、を含む配線基板の製造方法であって、前記積層体を形成することは、少なくとも部分的に前記内層パッドと対向する導体パターンを形成することと、前記導体パターンに電気的に接続されるように第2表層パッドを形成することと、を含んでいる。そして、前記導通状態を検査することは、前記第1表層パッドと、前記内層パッドと絶縁されている前記第2表層パッドとの間の電気的特性を測定することを含んでいる。
本発明の実施形態によれば、単一の導電路で内層パッドが表層の導体に接続されている場合でも、内層パッドと表層の導体との導通不具合を容易に検出することができるので、配線基板の品質を高めることができる。
本発明の一実施形態の配線基板の検査方法の一例を示すフローチャート。 一実施形態の検査方法及び一実施形態の配線基板の製造方法の一例を示す図。 一実施形態の検査方法の概念を示す模式図。 一実施形態の検査方法が用いられる配線基板の導電路の他の例を示す断面図。 一実施形態の検査方法が用いられる配線基板の他の例を示す断面図。 一実施形態の検査方法が用いられる配線基板の他の例を示す断面図。 一実施形態の検査方法の他の例を配線基板の変形例と共に示す図。 図6Aに示される配線基板の一部を示す平面図。 一実施形態の検査方法の他の例を図6Aの配線基板の変形例と共に示す図。 一実施形態の配線基板の検査方法のさらに他の例を示す図。 本発明の一実施形態の配線基板の製造方法の一例を示す断面図。 本発明の一実施形態の配線基板の製造方法の一例を示す断面図。
つぎに、本発明の一実施形態の配線基板の検査方法が図面を参照しながら説明される。図1には、一実施形態の配線基板の検査方法のフローチャートが示されている。また、図2には、図2に断面図で示される配線基板1の検査を例に、一実施形態の配線基板の検査方法が示されている。図1及び図2に示されるように、本実施形態の配線基板の検査方法は、検査対象の配線基板1を用意することと(図1のS1)、配線基板1にそれぞれ備えられている第1表層パッド2と内層パッド3との間の導通状態を、第2表層パッド4を用いて検査することと(図1のS2)、を含んでいる。そして、第1表層パッド2と内層パッド3との間の導通状態を検査することは、第1表層パッド2と、内層パッド3と絶縁されている第2表層パッド4との間の電気的特性を測定することを含んでいる。そのため、内層パッド3が、図2の例のように導電路Pだけで表層の導体層(最も外側の導体層であって図2の例では導体層11a)と電気的に接続されている場合でも、表層の導体層と内層パッド3との間の導通に関する不具合を検出することができる。
図2に例示される配線基板1は、交互に積層されているそれぞれ複数の導体層(導体層11a〜11n)及び絶縁層(コア絶縁層20及び複数の層間絶縁層21)を含んでいる。配線基板1は、第1面1F及び第2面1S(表側及び裏側それぞれの表面)を有し、第1面1F及び第2面1Sのいずれか(図2の例では第1面1F)に設けられている第1表層パッド2を備えている。また、配線基板1は、第1表層パッド2に電気的に接続されている内層パッド3、及び、少なくとも部分的に内層パッド3と対向する導体パターン5を備えている。図2の例では、内層パッド3は導体層11jに、導体パターン5は導体層11iにそれぞれ設けられている。配線基板1は、導体パターン5と電気的に接続されている第2表層パッド4をさらに備えている。第2表層パッド4は、図2の例では第2面1S側の表層の導体層である導体層11nに設けられている。内層パッド3と導体パターン5とは、絶縁層の一部(具体的には、導体層11jと導体層11iとの間に介在する層間絶縁層21の一部)を介して対向している。内層パッド3は導体パターン5と絶縁されており、第2表層パッド4と内層パッド3との間も電気的に接続されずに絶縁されている。
配線基板1は、コア絶縁層20並びにその両面に設けられた導体層11g及び導体層11hを含むコア基板と、このコア基板の両面それぞれに形成されたビルドアップ層とを含む、所謂ビルドアップ多層配線板である。各ビルドアップ層は、導体層11a〜11f又は導体層11i〜11nと各導体層間に介在する層間絶縁層21との積層体によって構成されている。配線基板1は、導体層11gと導体層11hとを接続するスルーホール導体22、及び、各層間絶縁層21の両側の導体層同士を接続する複数のビア導体23を含んでいる。導体層11aと導体層11fとの間に積み重ねられた複数のビア導体23(スタックビア導体)、導体層11f、並びに、導体層11fと導体層11jとの間のスタックビア導体及びスルーホール導体22によって導電路Pが形成されている。また、第2表層パッド4は、導体層11iと導体層11nとの間に形成されたスタックビア導体23sによって、導体パターン5を含む導体層11iに接続されている。
配線基板1は、さらに、第1面1Fにソルダーレジスト層24F、及び、第2面1Sにソルダーレジスト層24Sを備えている。ソルダーレジスト層24Fは、第1表層パッド2及び第1表層パッド2の他に導体層11aに設けられた表層パッド11a1を露出させる開口を備え、ソルダーレジスト層24Sは第2表層パッド4を露出させる開口を備えている。ソルダーレジスト層24Fの開口内の第1表層パッド2及び表層パッド11a1上に、例えばはんだなどを用いてバンプ25が形成されている。
導体層11a〜11n、各ビア導体23及びスルーホール導体22は、好ましくは金属製の導電体、例えば、銅箔などの金属箔、及び/又は、銅の電解若しくは無電解めっき膜によって構成され得る。コア絶縁層20及び各層間絶縁層21は、例えばエポキシ樹脂、ビスマレイミドトリアジン樹脂(BT樹脂)又はフェノール樹脂などの絶縁性樹脂を用いて形成され得る。各絶縁層は、ガラス繊維などの補強材及び/又はシリカなどの無機フィラーを含んでいてもよい。ソルダーレジスト層24F、24Sは、例えばエポキシ樹脂又はポリイミド樹脂などを用いて形成され得る。
図2の例の配線基板1は、さらに、第2面1S側の表層の導体層11nに設けられた第3表層パッド6を備えている。第3表層パッド6は、導体層11n内の他の導体パッド及び配線パターン、並びに他の導体層11a〜11mのいずれとも絶縁されている所謂フローティングパッドである。第3表層パッド6は、内層パッド3と、複数の層間絶縁層21を介して平面視で重なっており、内層パッド3及び導体パターン5と共に、送信及び/又は受信用のアンテナ31を形成している。アンテナ31は、導電路Pを介して第1表層パッド2から内層パッド3に信号が送られることによって送信アンテナとして機能し得る。この場合、内層パッド3はアンテナ31の一部を構成する放射素子である。アンテナ31は、外来の電波を受信すると、受信した信号を導電路Pを介して第1表層パッド2に送り得る。
図2の例では、測定器70が用いられている。測定器70に接続された二つの接触子(プローブ)71の一方が第1表層パッド2上のバンプ25に、他方が第2表層パッド4に、それぞれ接している。測定器70によって、第1表層パッド2と第2表層パッド4との間の電気的特性が測定される。図2に例示される測定器70は、交流電源70a、電圧計70b及び電流計70cを備えている。測定器70は、このように測定用信号の生成機能と任意の電気量の計測機能とを一括して有する、例えばLCRメータのような単一の機器であってもよく、個別に形成された電源と計器とが接続されたものでもよい。測定器70は、少なくとも内層パッド3と第1表層パッド2との断線を検出し得るように第1表層パッド2と第2表層パッド4との間の電気的特性を測定し得るものであれば、特に限定されない。しかし、後述されるように、測定器70は、交流を第1表層パッド2と第2表層パッド4との間に印加し得るものであることが好ましい。
図3を参照して、第2表層パッド4を用いた内層パッド3と第1表層パッド2との導通状態の検査の有意性が、さらに詳細に説明される。図3には、層間絶縁層21に挟まれた内層パッド3と、導電路Pを介して内層パッド3と電気的に接続された第1表層パッド2と、内層パッド3と部分的に対向する導体パターン5と、第2表層パッド4とが模式的に示されている。図2におけるスタックビア導体23sは省略されており、第2表層パッド4は導体パターン5と一体的に描かれている。第2表層パッド4及び導体パターン5は、下側の絶縁層21内に埋まっており、一面だけをこの絶縁層21の露出面に露出させている。測定器70を用いて、第1表層パッド2と第2表層パッド4との間の電気的特性が測定される。
図3及び図2に示されるように、内層パッド3は、配線基板1の表層の導体層(導体層11a又は導体層11n)へは、単一の導電路で、すなわち導電路Pだけで電気的に接続されている。そのため、導電路P及び内層パッド3を通る経路の通電可否を確認することによる、内層パッド3と第1表層パッド2との導通状態の検査は困難である。さらに、前述したように内層パッド3がアンテナ31の構成要素である場合、内層パッド3と導体層11a又は導体層11nとの間に検査用の導電路を付加することは好ましくない。その理由は、例えば、付加した導電路が外来ノイズを感知してノイズ源となってしまったり、導電路の付加によってアンテナ31の特性が変動したりするからである。
そこで、本実施形態の配線基板の検査方法では、第1表層パッド2と第2表層パッド4との間の電気的特性を測定することによって、内層パッド3と第1表層パッド2との間の導通状態が検査される。この電気的特性は、少なくとも内層パッド3と第1表層パッド2との間の断線を検出し得る特性であれば特に限定されない。しかし、第2表層パッド4と内層パッド3とは絶縁されている。そのため、互いに対向する部分を有する導体パターン5と内層パッド3との間の容量的結合又は電磁的結合により生じる特性を、単独で又は他の特性と組み合わせて含む電気的特性が測定される。
例えば、互いに対向する部分を有する内層パッド3と導体パターン5との間には、コンデンサCが形成され得る。コンデンサCの静電容量は、第1表層パッド2と内層パッド3とが導通していれば、第1表層パッド2と第2表層パッド4とを用いて測定することができる。コンデンサCの静電容量は、内層パッド3と導体パターン5との対向している部分の面積並びに両者の間に介在する層間絶縁層21の誘電率及び厚さから推定することができる。
一方、ビア導体23(図2参照)の断線などによって内層パッド3と導体パターン5とが断線していると、コンデンサCが本来有するべき静電容量を含む電気的特性は、第1表層パッド2と第2表層パッド4との間には表れない。従って、上限値及び/又は下限値を設定したうえで、第1表層パッド2と第2表層パッド4との間の電気的特性を測定することによって、内層パッド3と第1表層パッド2との間の導通状態を検査することができる。また、上限値及び下限値を適切に設定することによって、内層パッド3などの面積の変動となって表れ得る導体層のパターニングの適否の確認が可能なこともある。このように、第1表層パッド2と第2表層パッド4との間の電気的特性を測定することは、内層パッド3と導体パターン5との間の静電容量を測定することを含んでいてもよい。
第1表層パッド2と第2表層パッド4との間の電気的特性には、第2表層パッド4から導体パターン5までの導電路及び導電路Pそれぞれの抵抗及び自己インダクタンス、並びに、内層パッド3と導体パターン5との間の相互インダクタンスも含まれ得る。従って、本実施形態において測定される電気的特性は、コンデンサCの静電容量単独ではなく、第1表層パッド2と第2表層パッド4との間のインピーダンス若しくはアドミタンスであってもよい。
本実施形態では、このように、好ましくはコンデンサCの静電容量又はその静電容量を含むインピーダンスなどが測定される。そのため、図2などに示される測定器70には、交流信号を送出可能な機器が適しており、測定器70としては、前述したLCRメータ、又は、インピーダンスアナライザなどが例示される。前述したように、測定器70は、個別に形成された電源と計器とを接続することによって構成されてもよい。その場合、例えば、自動平衡ブリッジ法、又は、定電流放電法などの測定法を用い得るように、電源及び計器が接続され得る。
なお、図2の例のように、配線基板1が、内層パッド3を用いて形成されたアンテナ31を備えている場合、本実施形態の配線基板の検査方法は、第1表層パッド2に試験信号を印加することによって、アンテナ31の特性を検査することをさらに含んでいてもよい。具体的には、内層パッド3と第1表層パッド2とが適切に導通している場合に得られるべきアンテナ31の放射特性、例えば、放射パターン、利得、及び偏波などが、一般的なアンテナの特性の測定方法を用いて測定されてもよい。
内層パッド3と対向する導体パターン5は、単純化して図3に示されているように、配線基板1の表層(第1面1F側又は第2面1S側の最も外側)の導体層に設けられていてもよい。従って、導体パターン5及び第2表層パッド4は、同一の表層の導体層(図2の例では導体層11a又は導体層11n)に共に設けられていてもよい。換言すると、導体パターン5は、検査対象となる内層パッド3と少なくとも部分的に対向していれば、任意の内層又は表層の導体層に設けられ得る。導体パターン5が接地されることによって、アンテナ31としてマイクロストリップアンテナが構成され得る。導体パターン5は、任意の導体層の所定の領域全面に広がる、所謂ベタパターンのようなプレーン状(板状)の導体であってもよい。導体パターン5は、配線基板1の使用時、特にアンテナ31の使用時にグランド電位に接続されるべき導体であってもよい。
第1表層パッド2及び第2表層パッド4としては、外部との接続用の導体パッド、任意の電気部品又は機構部品の実装用の導体パッド、又は、任意の試験用のテストパッドなどが例示される。また、図2の例のように、バンプ25などの外部との接続に用いられる部材又は防食用の保護膜などが第1表層パッド2及び第2表層パッド4の露出面に形成されていてもよい。さらに、第1表層パッド2及び第2表層パッド4は、配線パターン又はベタパターンの一部であってもよい。また、第1表層パッド2及び第2表層パッド4は、共に、第1面1F又は第2面1Sのいずれか一方に設けられていてもよい。第1表層パッド2及び第2表層パッド4は、外部から電気的特性の測定用の接触子と導通させ得るものであれば特に限定されない。
内層パッド3も、配線基板1の内層に形成される導体層に設けられるパッドであれば、その平面形状、大きさ、厚さなどについて、何ら限定されない。図2の例のようにビア導体23を介して、他の導体層と接続されていてもよく、自身が設けられている導体層(図2における導体層11j)において他の導体パターンと接続されていてもよい。
本実施形態では、前述したように、第1表層パッド2と第2表層パッド4との間の電気的特性を測定することによって、単一の導電路Pだけで接続されている表層の導体層(第1表層パッド2)と内層パッド3との導通状態を検査することができる。「単一の導電路」は、内層パッド3から表層の導体層までの経路の少なくとも一部において、電気的に並列接続状態の迂回路を有していない導電路を意味している。
例えば図2の例では、内層パッド3は、導体層11d及びスタックビア導体23tを介して、表層パッド11a1にも電気的に接続されている。しかし、内層パッド3から導体層11dまでの間は、単一の導電路Pの一部を介して接続されている。従って、表層パッド11a1を用いても、第1表層パッド2と内層パッド3との導通状態を確認することはできない。従って本実施形態の検査方法が有益である。
さらに、図4には、配線基板1の変形例が部分的に示されており、この例では、内層パッド3と第1表層パッド2とは、導電路Pに加えて、スタックビア導体23uを介する導電路でも部分的に接続されている。しかし、導体層11aと導体層11dとの間、及び、導体層11fと導体層11jとの間は、単一の導電路Pの一部を介して接続されている。従って、第1表層パッド2と内層パッド3との導通状態を、内層パッド3を通る導電路への外部からの通電の可否によって確認することは困難である。このような場合も本実施形態の検査方法は有益である。
換言すると、図2及び図4の例の内層パッド3は、電気的に分離された別個の導電路を介して第1面1F側の表層の導体層及び第2面1S側の表層の導体層それぞれと接続されていない。加えて、内層パッド3は、電気的に分離された別個の導電路で別個の表層パッドそれぞれに接続されていない。本実施形態の検査方法は、そのように形成された内層パッド3と、表層の導体層(第1表層パッド2)との導通状態の検査に有益である。特に、配線基板1の使用時の性能への影響などの観点から、検査用の付加的な導電路を設け難い場合に、本実施形態の検査方法が有効に用いられ得る。
図5A及び図5Bには、配線基板1が備えるアンテナ31の他の例が示されている。本実施形態の検査方法は、前述したようにアンテナ31の性能などへの影響を回避すべく付加的な導電路を内層パッド3に設けられない場合に特に有益であり、図5A及び図5Bにそれぞれ示される配線基板の検査にも有効に適用され得る。なお、図5A及び図5Bでは、配線基板1の第1面1F側のビルドアップ層の構造は、図2の例と同様なので、その大半の図示は省略されている。また、図5A及び図5Bにおいて、アンテナ31以外の構造は、図2に示される配線基板1の構造と同様なので、同様の構成要素については、図2と同じ符号が付され、その説明は適宜省略される。
図5Aに例示される配線基板1は、図2の例における第3表層パッド6が備えられていない点で、図2に示される配線基板1と異なっている。図5Aの配線基板1においてアンテナ31は、内層パッド3と、例えばグランドに接続される導体パターン5だけで構成されている。アンテナ31の広帯域化の観点では図2の例の構造が有利であるが、図5Aの例では、より単純な構造でアンテナを構成することができる。
図5Bに示される配線基板1は、導体層11k、導体層11l、導体層11mにも、内層パッド31k、内層パッド31l、内層パッド31mがそれぞれ設けられている点で、図2に示される配線基板1と異なっている。導体パターン5、内層パッド3、内層パッド31k〜31m及び第3表層パッド6によって多層構造のマイクロストリップパッチアンテナが形成されている。内層パッド31k〜31mを設けることによって、内層パッド3と第3表層パッド6との間の磁界結合が強くなり、さらに広帯域化を実現できることがある。
図6Aには、一実施形態の検査方法の他の例が、配線基板1の変形例である配線基板1aと共に示されている。図6Bには、図6Aに示される配線基板1aの導体層11jよりも第2面1S側の構成要素が省略された状態で、配線基板1aの部分的な平面図が示されている。図6Aに示される配線基板1aの断面図は、図6Bに示されるVIB−VIB線での断面を含んでいる。配線基板1aは、図6Bに示されるように、互いに絶縁された複数の内層パッド3a〜3iを備えている。図6Bには示されていないが、第1表層パッドも内層パッド3a〜3iの数と同じ数で複数個設けられている。図6Aに示されるように、内層パッド3aは単一の導電路P1で第1表層パッド2aに、内層パッド3bは単一の導電路P2で第1表層パッド2bに、そして、内層パッド3cは単一の導電路P3で第1表層パッド2cに、それぞれ電気的に接続されている。図示されていないが、他の内層パッド3d〜3iも同様の方法で対応する第1表層パッドに電気的に接続されている。
導体パターン5は、複数の内層パッド3a〜3iの形成領域と対向する領域においてベタパターンであり、スタックビア導体23sを介して第2表層パッド4に電気的に接続されている。導体パターン5は、内層パッド3a〜3iそれぞれと導体層11hとを接続するビア導体23が形成される領域において開口5aを有している。また、複数の内層パッド3a〜3iに平面視で重なるように、導体層11k〜導体層11mに、それぞれ複数の内層パッド31k〜31mが設けられている。そして複数の内層パッド3a〜3iに平面視で重なるように、導体層11nに第3表層パッド6が複数設けられている。導体パターン5、内層パッド3a〜3i、それぞれ複数の内層パッド31k〜31m、及び複数の第3表層パッド6によって、複数のストリップパッチアンテナが形成されている。複数の内層パッド3a〜3iと平面視で重なる領域以外の部分の構造は図2に示される配線基板1と同様である。
図6A及び図6Bに例示される配線基板1aにおいても、各内層パッド3a〜3iは、それぞれ、開口5aを通る単一の導電路(例えば導電路P1〜P3)で、表層の第1導体層11a(例えば第1表層パッド2a〜2c)に電気的に接続されている。また、第2表層パッド4に接続された導体パターン5は、図6Bにおいてハッチングを付された領域によって示されるように、開口5aの周囲に各内層パッド3a〜3iと対向する部分を有している。そのため、この対向する部分それぞれにおいてコンデンサが形成され得る。従って、本実施形態の検査方法を用いて、内層パッド3a〜3iそれぞれと第1表層パッド(例えば第1表層パッド3a〜3c)それぞれとの導通状態を検査することができる。
図6Aに示されるように、測定器70に接続された二つの接触子71の一方が例えば第1表層パッド2a〜2cと接触させられ、他方が第2表層パッド4と接触させられる。そして、各第1表層パッドと第2表層パッド4との間の電気的特性の測定を通じて、内層パッド3a〜3iそれぞれと第1表層パッド(例えば第1表層パッド2a〜2c)それぞれとの間の導通状態が検査され得る。この検査は、例えば、各第1表層パッドに順に接触子71の一方を接触させることによって、内層パッド3a〜3iそれぞれに関して順に実施される。導通状態の良否の判定が容易であると考えられる。
しかし、この検査において、複数の第1表層パッドそれぞれ(例えば第1表層パッド2a〜2c)に、図6Aに二点鎖線で示されるように複数の接触部71aを有する一方の接触子71の各接触部71aを同時に接触させてもよい。そして、複数の第1表層パッド2a〜2cと複数の内層パッド3a〜3cそれぞれとの導通状態の検査が略同時に行われてもよい。複数の内層パッドに関して効率的に導通状態の検査を行うことができる。
図6Aから理解されるように、複数の第1表層パッド2a〜2cに一方の接触子71の接触部71aを同時に接触させた場合、二つの接触子71の間は、各内層パッド3a〜3cによって形成されるコンデンサが並列接続された状態となる。そのため、いずれか又は全部の内層パッド3a〜3cにおいて第1表層パッド2a〜2cとの間で断線が生じた場合は、測定される電気的特性が変動する。従って、少なくともいずれかの内層パッド3a〜3cに関して断線が生じていることを検出することができる。従ってその配線基板1aを不良品として除去することができる。また、そのような同時測定にて導通不良を検出した場合、その後に、内層パッド3a〜3cそれぞれについて検査することによって断線箇所を特定することもできる。同時に検査される複数の内層パッドの数は特に限定されず、3個より少なくても多くてもよい。複数の内層パッドの数も9個より少なくても多くてもよい。
図6Cには、図6Aに示される配線基板1aの変形例が示されている。図6Cの例では、内層パッド3cの導電路P3は内層パッド3bの導電路P2と導体層11eを介して接続されており、図6Aの例における第1表層パッド2cは設けられていない。内層パッド3cは第1表層パッド2bと電気的に接続されている。この例においても内層パッド3cと第1表層パッド2bとの間は、単一の導電路(導電路P3及び導電路P2の一部)で電気的に接続されている。内層の導体パッド3cの導電路P3に関する点を除いて、図6Cの配線基板1aの構造は図6Aに示される構造と同じであり、同一の構成要素についての説明は適宜省略される。
図6Cの例において、図示されるように、第1表層パッド2a、2bと第2表層パッド4とを用いて各内層パッドと各第1表層パッドとの導通状態が検査される。この際、一つの第1表層パッド(図6Cの例では第1表層パッド2b)だけを用いて、複数の内層パッド3b、3cに関する導通状態の検査が行われ得る。図6Aを参照して前述したように、内層パッド3b及び内層パッド3cのいずれか又は両方に関して断線が生じた場合は、第1表層パッド2bと第2表層パッド4との間の電気的特性が変動する。従って、少なくとも内層パッド3b及び内層パッド3cのいずれかに関して断線が生じたことを検出することができる。理解されるように、内層パッド3b及び内層パッド3cの検査と同時に他の内層パッド3aなどに関する導通検査が行われてもよい。
図6A〜図6Cを参照して説明された、複数の内層パッド11a〜11iに対する同時の導通検査は、良否判定の限界値を適切に設定することによって可能となる。例えば、同時に検査される内層パッドの数がn個と仮定され、製造条件のばらつきによるコンデンサC(図3参照)の静電容量のばらつきが±d%と仮定される。さらに、導通状態が正常な場合にn個の内層パッドに関して測定される静電容量の標準値がC0と仮定される。その場合、導通状態が良品と判定される下限値SLを、(C0×(n−1)/n×(1+(d/100)))以上、(C0×(1−(d/100)))以下の値に設定することによって、誤判定の確率を少なくすることができる。
本実施形態の検査方法が用いられる配線基板としては、図2の例において、内層パッド3と導体パターン5とが対向する領域の面積が0.1mm2以上、9.0mm2以下であり、導体層11iと導体層11jとの間に介在する層間絶縁層21の比誘電率及び厚さがそれぞれ3.0以上、4.0以下、及び、100μm以上、200μm以下であることが好ましい。このような条件が満たされた配線基板では、例えば静電容量が測定される場合に、配線基板への印加電圧などの測定条件に対する制約が少なく、しかも導通不良に関して高い検出性能が得られると考えられる。
図7には、本実施形態の配線基板の検査方法のさらに他の例が示されている。図7の例では、互いに連結された複数の配線基板1が用意されている。複数の配線基板1が効率良く用意されると考えられる。本実施形態の配線基板の検査方法は、このように連結された複数の配線基板1を有する編集基板10に対して用いられてもよい。図7の例では、4行2列に配列された全部で8個の配線基板1が編集基板10において互いに連結されている。なお、連結される配線基板1の数は任意であり、8個より多くても少なくてもよい。
図7の配線基板1は、図2及び図6Aなどの各図面を参照して先に説明された構造と同様の構造を有し得る。すなわち、一部しか図示されていないが、少なくとも、第1表層パッド2と、第2表層パッド4と、第1表層パッド2に電気的に接続されている内層パッドと、内層パッドに対向する部分を有していて第2表層パッド4に接続されている導体パターンとが備えられている。第1表層パッド2と第2表層パッド4との電気的特性の測定が測定器70を用いて行われる。
図7に示されるように、連結された複数の配線基板1が用意される場合、本実施形態の配線基板の検査方法は、複数の配線基板1それぞれが備える内層パッドと第1表層パッド2との導通状態の検査を少なくとも2つの配線基板1において略同時に行うことを含んでいてもよい。すなわち、測定器70に接続された二つの接触子71の一方及び他方のそれぞれが、複数(図7の例では二つ)の接触部を有し、各接触部が、複数の配線基板1それぞれの第1表層パッド2及び第2表層パッド4に接触させられる。
そして、同時に複数の第1表層パッド2と複数の第2表層パッド4との間に測定用の信号が印加され、第1表層パッド2と第2表層パッド4との間の静電容量などの電気的特性が測定される。二つの接触子71同士の間は、図6Aを参照して先に説明されたように、複数のコンデンサC(図3参照)が並列接続された状態となる。従って、複数の配線基板1のいずれかにおいて内層パッドと第1表層パッド2との間に生じた断線を検出することができる。編集状態で形成された複数の配線基板1を効率よく検査することができる。
なお、本実施形態の検査方法が適用される配線基板は、図2などに例示されるコア基板を有するビルドアップ配線基板に限定されない。本実施形態の検査方法は、複数の配線板が一括して積層された配線基板、及び、コア基板を有さないビルドアップ配線基板などを含む、任意の製法で形成された任意の構造を有する配線基板に対して適用され得る。
つぎに、図2に示される配線基板1を例に、一実施形態の配線基板の製造方法が、図8A及び図8B、並びに、適宜、図2〜図7を参照して説明される。
本実施形態の配線基板の製造方法は、表裏いずれかの表面に第1表層パッド2を備えると共に第1表層パッド2に電気的に接続されている内層パッド3を備える、導体層と絶縁層との積層体100(図8B参照)を形成することを含んでいる。積層体100は、導体層(例えば導体層11a〜11n)及び絶縁層(コア絶縁層20及び層間絶縁層21)を交互に複数組形成し、且つ、導体層11a〜11nを適切にパターニングすることによって形成される。図8Bに示されるように、積層体100を形成することは、少なくとも部分的に内層パッド3と対向する導体パターン5を形成することと、導体パターン5に電気的に接続されるように第2表層パッド4を形成することと、を含んでいる。本実施形態の配線基板の製造方法は、さらに、第1表層パッド2と内層パッド3との間の導通状態を検査することを含んでいる。そして、第1表層パッド2と内層パッド3との間の導通状態を検査することは、第1表層パッド2と、内層パッド3と絶縁されている第2表層パッド4との間の電気的特性を測定することを含んでいる(図2参照)。
積層体100の形成には、多層基板に対する任意の形成方法が用いられ得る。例えば、絶縁層と導体層との積層に関して、絶縁層と導体層とを含む複数の配線板が一括して積層されてもよく、ビルドアップ工法が用いられてもよい。また、各導体層の導体パターンの形成も、サブトラクティブ法、フルアディティブ法、又は、セミアディティブ法などが任意に用いられ得る。ビア導体23及びスルーホール導体22(図8B参照)の形成方法も任意である。例えば、炭酸ガスレーザーなどを用いたレーザー加工、又はドリル加工などによって層間絶縁層21などに貫通孔が形成され、その貫通孔の側壁に又は貫通孔内全体に、電解めっきなどによって導体膜が形成される。本実施形態の配線基板の製造方法では、図6Aに示される配線基板1aを構成する、導体層と絶縁層との積層体が形成されてもよい。本実施形態の配線基板の製造方法で形成される導体層と絶縁層との積層体は、内層パッドに電気的に接続された第1表層パッド、及び、この内層パッドと対向する部分を有する導体パターンに接続された第2表層パッドを有していれば、その層数及び構造について全く限定されない。
単なる一例として、図2の配線基板1が製造される場合の積層体100の形成方法が以下に説明される。図8Aに示されるように、コア絶縁層20及び導体層11g及び導体層11hを含むコア基板200が形成される。例えば両面銅張積層板が用意され、スルーホール導体22のための貫通孔が形成される。そして、例えばセミアディティブ法を用いて、例えば銅のめっき膜を含み、所望の導体パターンを有する導体層11g及び導体層11h、並びにスルーホール導体22が形成される。
図8Bに示されるように、コア基板200の両面にビルドアップ層101、102が形成される。例えば一般的なビルドアップ工法が用いられる。例えば層間絶縁層21となるべきフィルム状のエポキシ樹脂がコア基板200の両面に積層され、ビア導体23用の開口が形成され、セミアディティブ法を用いて、所望の導体パターンを有する導体層11f及び導体層11i、並びにビア導体23が形成される。同様の工程がコア基板200の両面において6回ずつ行われ、導体層11a〜11f及び複数の層間絶縁層21を含むビルドアップ層101、並びに、導体層11i〜11n及び複数の層間絶縁層21を含むビルドアップ層102が形成される。その結果、導体層と絶縁層との積層体100が形成される。
積層体100の形成における導体層11iの形成では、例えばセミアディティブ法で用いるめっきレジストパターンを適切に形成することによって、後に形成される内層パッド3と少なくとも部分的に対向するように導体パターン5が形成される。例えば、導体パターン5は、所謂ベタパターンのようなプレーン状(板状)となるように形成される。また、導体層11jの形成では、導体パターン5と対向する部分を有し、且つ、導体パターン5と絶縁されるように内層パッド3が形成される。さらに、表層の導体層(導体層11a及び導体層11n)の形成では、第1表層パッド2及び第2表層パッド4が形成される。ビア導体23を適切に形成し、且つ、各導体層を適切にパターニングすることによって、第1表層パッド2は内層パターン3と電気的に接続される。また、第2表層パッド4は、導体パターン5と電気的に接続され、且つ、内層パッド3とは絶縁される。
また、導体層11k〜11mの形成において、先に参照した図6Aの例のように、フローティングパッドである内層パッド31k〜31mが形成されてもよい。すなわち、積層体100を形成することは、一つ又は複数の電気的に独立した導体パッドを、内層パッド3に関して導体パターン5の反対側に内層パッド3と重なるように形成することを含んでいてもよい。前述したように、内層パッド3と第3表層パッド6との間にアンテナ31が形成される場合、広帯域の特性が得られることがある。
このようにして、図2の配線基板1を構成し得る積層体100の形成が完了する。必要により、第1面1F側にソルダーレジスト層24Fが形成され、第2面1S側にソルダーレジスト層24Sが、例えば、感光性のエポキシ樹脂またはポリイミド樹脂などを用いて形成される。ソルダーレジスト層24F、24Sには、露光及び現像によって、第1表層パッド2及び第2表層パッド4を露出させる開口が形成される。また、必要に応じて、バンプ25が、はんだボールの搭載及びリフローなどによって形成される。
積層体100の形成方法から理解されるように、本実施形態の製造方法では、内層パッド3の形成後、内層パッド3と第1表層パッド2との導通状態の検査の前に、層間絶縁層21が内層パッド3の上に積層される。図6Aに示される配線基板1aが製造される場合は、さらに、内層パッド31k〜31mも形成される。そのため、内層パッド3に検査用のプローブなどを接触させることは極めて困難である。また、内層パッド3は、表層の導体層と単一の導電路で電気的に接続されているため、内層パッド3を通る経路への通電の可否によって内層パッド3と第1表層パッド2との導通状態を検査することは困難である。
しかし、本実施形態の配線基板の製造方法では、内層パッド3と対向する部分を有する導体パターン5に電気的に接続された第2表層パッド4と第1表層パッド2との間の電気的特性が測定されるので、内層パッド3と第1表層パッド2との導通状態を検査することができる。例えば、内層パッド3と第1表層パッド2との間の導電路P(図2参照)の断線を検出することができる。図2の例では、前述したように、内層パッド3及び導体パターン5は第3表層パッド6と共にアンテナ31を構成し得る。内層パッド3は放射素子としてアンテナ31の一部を構成し得る。導体パターン5は、例えばアンテナ31の使用時にグランド電位に接続され得る。本実施形態では、このようにアンテナ31を構成し得る内層パッド3と導体パターン5との電気的特性の測定を通じて、アンテナ31の形成の適否を検査することができる。
第1表層パッド2と第2表層パッド4との間の電気的特性の測定には、図1〜図7を参照して説明された、一実施形態の配線基板の検査方法における電気的特性の測定方法が用いられる。従って、第1表層パッド2と第2表層パッド4との間の電気的特性を測定することは、内層パッド3と導体パターン5との間の静電容量を測定することを含んでいてもよい。或いは、測定される電気的特性は、第1表層パッド2と第2表層パッド4との間のインピーダンス又はアドミタンスであってもよい。そのような電気的特性を測定することによって、内層パッド3と第1表層パッド2との間の導通状態を、内層パッド3と絶縁されている第2表層パッド4を用いて適切に検査することができる。
また、本実施形態の配線基板の製造方法において、図6Aに示される配線基板1aのように、複数の内層パッド3が形成される場合、各内層パッド3に関する導通状態の検査が略同時に行われてもよい。さらに、本実施形態の配線基板の製造方法において、先に参照した図7に示されるように、配線基板1が連結状態で形成されてもよい。その場合、複数の配線基板1それぞれが備える内層パッド3に関する導通状態の検査が少なくとも2つの配線基板1において略同時に行われてもよい。
1、1a、1b 配線基板
100 積層体
2、2a、2b、2c 第1表層パッド
3、3a、3b、3c 内層パッド
31 アンテナ
4 第2表層パッド
5 導体パターン
10 編集基板
11a〜11n 導体層
21 層間絶縁層
23 ビア導体
23s、23t、23u スタックビア導体
70 測定器
C コンデンサ
P、P1〜P3 導電路

Claims (9)

  1. 表裏いずれかの表面に設けられている第1表層パッドと、前記第1表層パッドに電気的に接続されている内層パッドと、少なくとも部分的に前記内層パッドと対向する導体パターンと、前記導体パターンと電気的に接続されている第2表層パッドと、を備える配線基板を用意することと、
    前記第1表層パッドと前記内層パッドとの間の導通状態を、前記第2表層パッドを用いて検査することと、
    を含む配線基板の検査方法であって、
    前記導通状態を検査することは、前記第1表層パッドと、前記内層パッドと絶縁されている前記第2表層パッドとの間の電気的特性を測定することを含んでいる。
  2. 請求項1記載の配線基板の検査方法であって、前記電気的特性を測定することは、前記内層パッドと前記導体パターンとの間の静電容量を測定することを含んでいる。
  3. 請求項1記載の配線基板の検査方法であって、前記配線基板は、互いに絶縁された複数の前記内層パッドを備えており、前記導通状態を検査することは、前記第1表層パッドと複数の前記内層パッドのそれぞれとの導通状態の検査を略同時に行うことを含んでいる。
  4. 請求項1記載の配線基板の検査方法であって、
    前記配線基板を用意することは、互いに連結された複数の前記配線基板を用意することを含み、
    前記導通状態を検査することは、複数の前記配線基板それぞれが備える前記内層パッドと前記第1表層パッドとの導通状態の検査を少なくとも2つの前記配線基板において略同時に行うことを含んでいる。
  5. 導体層及び絶縁層を交互に複数組形成し、且つ前記導体層をパターニングすることによって、表裏いずれかの表面に第1表層パッドを備えると共に前記第1表層パッドに電気的に接続されている内層パッドを備える、導体層と絶縁層との積層体を形成することと、
    前記第1表層パッドと前記内層パッドとの間の導通状態を検査することと、
    を含む配線基板の製造方法であって、
    前記積層体を形成することは、
    少なくとも部分的に前記内層パッドと対向する導体パターンを形成することと、前記導体パターンに電気的に接続されるように第2表層パッドを形成することと、を含み、
    前記導通状態を検査することは、前記第1表層パッドと、前記内層パッドと絶縁されている前記第2表層パッドとの間の電気的特性を測定することを含んでいる。
  6. 請求項5記載の配線基板の製造方法であって、前記電気的特性を測定することは、前記内層パッドと前記導体パターンとの間の静電容量を測定することを含んでいる。
  7. 請求項5記載の配線基板の製造方法であって、
    前記積層体を形成することは、前記導通状態の検査の前に、前記内層パッドに関して前記導体パターンの反対側に、一つ又は複数の電気的に独立した導体パッドを前記内層パッドと重なるように形成することを、さらに含んでいる。
  8. 請求項5記載の配線基板の製造方法であって、前記内層パッドは、アンテナを構成する放射素子である。
  9. 請求項5記載の配線基板の製造方法であって、前記導体パターンは、配線基板の使用時にグランド電位に接続されるべきプレーン状の導体である。
JP2018224865A 2018-11-30 2018-11-30 配線基板の検査方法及び配線基板の製造方法 Pending JP2020088318A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018224865A JP2020088318A (ja) 2018-11-30 2018-11-30 配線基板の検査方法及び配線基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018224865A JP2020088318A (ja) 2018-11-30 2018-11-30 配線基板の検査方法及び配線基板の製造方法

Publications (1)

Publication Number Publication Date
JP2020088318A true JP2020088318A (ja) 2020-06-04

Family

ID=70908957

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018224865A Pending JP2020088318A (ja) 2018-11-30 2018-11-30 配線基板の検査方法及び配線基板の製造方法

Country Status (1)

Country Link
JP (1) JP2020088318A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021149805A1 (ja) * 2020-01-24 2021-07-29 株式会社村田製作所 多層基板、電子機器、および多層基板の検査方法
JP2022032293A (ja) * 2020-08-11 2022-02-25 日本メクトロン株式会社 配線体およびその製造方法
WO2022137619A1 (ja) * 2020-12-21 2022-06-30 株式会社フジクラ アンテナ基板

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021149805A1 (ja) * 2020-01-24 2021-07-29 株式会社村田製作所 多層基板、電子機器、および多層基板の検査方法
JP2022032293A (ja) * 2020-08-11 2022-02-25 日本メクトロン株式会社 配線体およびその製造方法
US11564313B2 (en) 2020-08-11 2023-01-24 Nippon Mektron, Ltd. Wiring body and method for manufacturing same
WO2022137619A1 (ja) * 2020-12-21 2022-06-30 株式会社フジクラ アンテナ基板

Similar Documents

Publication Publication Date Title
US11715701B2 (en) Semiconductor device and method of inspecting the same
US9903887B2 (en) Wiring board for device testing
KR100769537B1 (ko) 회로기판에 장착된 성분을 테스트하는 장치 및 방법
KR102163707B1 (ko) 전자기간섭 차폐층을 갖는 반도체 패키지 및 테스트 방법
JP2020088318A (ja) 配線基板の検査方法及び配線基板の製造方法
US8378346B2 (en) Circuit architecture for the parallel supplying during electric or electromagnetic testing of a plurality of electronic devices integrated on a semiconductor wafer
CN102196662A (zh) 用于高速总线的测试点设计
US7656166B2 (en) Multilayer wiring board and method for testing the same
WO2003093840A1 (fr) Connecteur pour mesurer la resistance electrique, appareil et procede pour mesurer la resistance electrique d'une carte a circuit
US7659727B2 (en) Multilayer wiring board and method for testing the same
US6558168B2 (en) Probe card
US20120032700A1 (en) Multilayer wiring board and method for evaluating multilayer wiring board
JP3252085B2 (ja) 多層配線基板およびその製造方法
KR20090070017A (ko) 프로브 카드의 인터포저 및 그 제조 방법
KR20080004988A (ko) 인쇄회로기판
US20170318671A1 (en) Multi-layer circuit board
JP5258497B2 (ja) プリント配線板のはんだ接合検査用配線構造
JP4045841B2 (ja) プローブカード
US11751326B2 (en) Electronic apparatus and inspection method
JP4131137B2 (ja) インターポーザ基板の導通検査方法
JP7468164B2 (ja) 配線基板、及びその検査方法
WO2022107225A1 (ja) プローブカード用多層配線基板及びプローブカード
JP2023001607A (ja) 配線基板積層体
US20150108997A1 (en) Inspection apparatus and inspection method
JP3436183B2 (ja) 半導体検査装置およびそれを用いた検査方法