JP3436183B2 - 半導体検査装置およびそれを用いた検査方法 - Google Patents

半導体検査装置およびそれを用いた検査方法

Info

Publication number
JP3436183B2
JP3436183B2 JP12213699A JP12213699A JP3436183B2 JP 3436183 B2 JP3436183 B2 JP 3436183B2 JP 12213699 A JP12213699 A JP 12213699A JP 12213699 A JP12213699 A JP 12213699A JP 3436183 B2 JP3436183 B2 JP 3436183B2
Authority
JP
Japan
Prior art keywords
gnd
insulating substrate
wiring
circuit
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP12213699A
Other languages
English (en)
Other versions
JP2000315710A (ja
Inventor
英生 大矢
ひろみ 土田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP12213699A priority Critical patent/JP3436183B2/ja
Publication of JP2000315710A publication Critical patent/JP2000315710A/ja
Application granted granted Critical
Publication of JP3436183B2 publication Critical patent/JP3436183B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、多層絶縁基板を
用いた半導体検査装置およびそれを用いた検査方法に関
するものである。
【0002】
【従来の技術】近年、実使用状態の電気的特性を保証す
るために、半導体素子の外付け部品や周辺回路を接続し
た状態で、半導体素子の電気的特性を検査する試みがな
されている。一方では、大集積化や多機能化された半導
体素子(LSI等)を検査する場合、半導体素子の周辺
部に数多くの回路部品を配置する必要があり、小規模の
半導体素子(集積度の小さいICやディスクリート等)
を検査する場合、複数の半導体素子を同時に測定して1
個当たりの検査コストを極力小さくする必要がある。こ
れらの要請は、半導体素子の完成品を検査する場合は比
較的に容易に実現できるが、途中行程のウエハ状態の検
査であっても同様の性能保証が要望される。
【0003】半導体素子(例えば、ディスクリート、半
導体集積回路等)を検査する上で従来より使用されてい
る検査ボードでは、上面と下面に配線を施す両面基板が
使用されていた。そして、その検査ボード上に回路部品
(例えば、抵抗、コンデンサ、インダクタンス、リレー
等)を配置して測定回路を構成し、検査ボード上に設け
た接続手段(例えば、ハンドラに接続するための接触
子、プローブ針等)を介して半導体素子と測定回路との
接続を行なって、検査ボードに接続されたテスタによっ
て検査を行なっていた。
【0004】
【発明が解決しようとする課題】しかし、大集積の半導
体素子の検査や、複数個の半導体素子の同時検査に対応
して、両面基板の検査ボードの上面と下面の両方に回路
部品を配置して高密度実装すると、上面に配置された回
路から下面の回路に信号が飛び込んだり、逆に、下面に
配置された回路から上面の回路に信号が飛び込むという
相互干渉(クロストーク)の問題が生じて、干渉によっ
てビート信号が発生したり、SN比の悪化や波形歪みの
発生が起こり、高精度の測定ができないという問題があ
った。
【0005】このような相互干渉を無くすには、検査ボ
ードの上面に配置された回路部品の位置に対応した下面
の位置にGND配線を施すという手段が考えられるが、
相互干渉を抑制するには広い面積のGND配線が必要と
される。しかし、下面に広い面積のGND配線を施す
と、回路部品を下面にほとんど配置できず、実装密度を
高めることができないという問題が生じる。
【0006】また、複数の測定回路を同時に動作させる
と、回路動作に応じて回路電流(電源電流および出力電
流)が変化して、GND配線の配線抵抗による電圧降下
でGND配線の電位が変動し、ある測定回路の回路動作
に応じて他の測定回路用GND配線の電位を変動させて
しまうという一次的な問題が生じる。通常、被測定半導
体素子の動作点を設定するためのバイアス回路も、測定
回路の動作点を設定するためのバイアス回路も接地電位
を基準に動作するため、前述のように、ある測定回路の
回路動作でGND配線が電位変動を起こすと、その電位
変動がバイアス回路を通じて他の測定回路(または他の
被測定半導体素子)に混入して、信号成分以外に混入信
号も増幅したり、混入信号で誤動作を起こすという二次
的な問題が発生することもあった。
【0007】本発明は、測定回路同士の相互干渉を無く
して、複数の被測定半導体素子を同時測定することを可
能にし、同時測定する被測定半導体素子の個数が変更さ
れた場合にも容易に対応できる半導体検査装置を提供す
ること、及びその半導体検査装置を用いた検査方法を提
供することを目的とする。
【0008】
【課題を解決するための手段】本発明の半導体検査装置
は、複数に分割されたGND幅広部を中間層に有した多
層絶縁基板であって、前記多層絶縁基板の上面或いは下
面の前記GND幅広部に対応した位置に回路部品を配置
して構成された測定回路と、前記測定回路と被測定半導
体素子とを接続するための接続手段と、前記多層絶縁基
板の上面或いは下面に設けられ、前記複数のGND幅広
部を互いに導通させるための連結配線とを具備した構成
である。
【0009】上記構成の半導体検査装置によると、多層
絶縁基板の中間層にGND幅広部が設けてあるため、測
定回路を多層絶縁基板の上面と下面とに分けて配置して
も、上面と下面との回路間での相互干渉が起こらず、測
定回路を構成する回路部品を高密度に配置することがで
きる。また、複数のGND幅広部に対応させて同種の測
定回路を配置し、GND幅広部の間を結線している連結
配線を切断すれば、接地電位の変動が測定回路間で干渉
しなくなり、1枚の多層絶縁基板で複数個の被測定半導
体素子を安定に回路動作させて、同時に測定(マルチ測
定)することを可能にできる。
【0010】本発明の半導体検査装置を用いた検査方法
は、複数に分割されたGND幅広部を中間層に有し、上
面或いは下面の前記複数のGND幅広部に対応した位置
に測定回路を構成し、且つ前記複数のGND幅広部を互
いに導通させるための連結配線ならびに、前記測定回路
と被測定半導体素子とを接続するための手段を前記上面
或いは前記下面に有した多層絶縁基板と、前記複数のG
ND幅広部をテスタ内の接地点に接続し、且つ互いに電
気絶縁して前記多層絶縁基板からテスタの近傍まで配線
することが可能なケーブルとを使用し、品種変更に応じ
て同時に測定する前記被測定半導体素子の個数が増える
場合、その品種用の同種の測定回路を複数個に分けて構
成し、その品種変更に応じて前記多層絶縁基板上の前記
連結配線を切断して、前記被測定半導体素子の複数個を
同時に測定するものである。
【0011】上記の検査方法により、複数個の被測定半
導体素子を同時に測定する場合には、それぞれの被測定
半導体素子に対応した測定回路用のGND配線同士がテ
スタの近傍まで分離されたまま、それぞれテスタ内の接
地点に接続して測定するため、回路電流の変動が複数の
測定回路のGND配線間で互いに影響しなくなり、複数
個の被測定半導体素子を同時測定することを可能にでき
る。また、外部端子数の多い大集積の被測定半導体素子
に対応した測定回路の変更も可能になる。
【0012】また、別発明の検査方法は、品種毎に同種
の測定回路を複数個に分けて構成し且つそれに応じて連
結配線を切断してGND幅広部を分離した第1の多層絶
縁基板や、全ての連結配線を残したまま測定回路を構成
した第2の多層絶縁基板を予め準備し、品種変更に応じ
て第1,第2の多層絶縁基板を選択し、被測定半導体素
子の品種に応じた測定を行なうものである。
【0013】上記の検査方法により、予め準備した第1
の多層絶縁基板と第2の多層絶縁基板を選択して、大集
積の被測定半導体素子を検査する場合にも、小規模の被
測定半導体素子を同時測定する場合にも、品種に応じた
測定回路に変更することが容易にできる。
【0014】
【発明の実施の形態】以下、図面を参照しながら本発明
の半導体検査装置およびそれを用いた検査方法について
説明する。
【0015】(実施形態1)まず、本発明の一実施形態
による半導体検査装置について、図1および図2を用い
て説明する。図1は、検査ボードである多層絶縁基板の
構成を示す展開図であり、図2は図1中のA−A断面を
示す要部断面構造図である。
【0016】図1において、1aは第1絶縁基板、1b
は第2絶縁基板、2a,2b,2c,2dはGND幅広
部、3a,3b,3c,3dは部品配置領域、4〜7,
12a,12b,12c,12dは上下連結部、8は
窓、9a,9b,9c,9dは連結配線、10a,10
b,10c,10dは通常配線、11a,11b,11
c,11dはGND除外領域である。そして、GND幅
広部2a,2b,2c,2d、連結配線9a,9b,9
c,9dおよび通常配線10a,10b,10c,10
dは、銅のような導電材料の箔を張り付けたもの、また
は導電ペースト(金粉や銀粉を含有した樹脂)を印刷し
たもので構成される。
【0017】半導体検査装置を構成する多層絶縁基板1
は、図1中の第1絶縁基板1aと第2絶縁基板1bを重
ね合わせて一体構成されたものであるが、図1の展開図
を用いて全体的な構成を説明する。第2絶縁基板1b上
には、多層絶縁基板1の中間配線層となるGND幅広部
2a,2b,2c,2dがそれぞれ分割して設けられ、
GND幅広部2a,2b,2c,2dを合計した面積は
第2絶縁基板1b上の面積の大半を占める。
【0018】一体化した多層絶縁基板1の上面となる第
1絶縁基板1aの上面には、隣り合ったGND幅広部を
接続するための連結配線9a,9b,9c,9dおよ
び、測定回路を構成するための通常配線10a,10
b,10c,10dが設けられている。そして、多層絶
縁基板1の下面となる第2絶縁基板1bの下面にも、通
常配線(図示せず)を設けて測定回路(図示せず)を構
成できるようにしている。ただし、上面に連結配線9
a,9b,9c,9dを設けた場合には下面に連結配線
を設ける必要は無い。即ち、連結配線9a,9b,9
c,9dは上面若しくは下面の何れかに設ければ良く、
図1に示す実施形態にこだわらない。
【0019】そして、図1中の破線で示す部分3a,3
b,3c,3dが回路部品(例えば、抵抗、コンデン
サ、インダクタンス、リレー等)を配置する部品配置領
域であり、測定回路の位置とほぼ一致する。GND幅広
部2aに対応した第1絶縁基板1a上面の位置を部品配
置領域3aとし、GND幅広部2bに対応した位置を部
品配置領域3bとし、GND幅広部2cに対応した位置
を部品配置領域3cとし、GND幅広部2dに対応した
位置を部品配置領域3dとする。
【0020】窓8は、多層絶縁基板1のほぼ中央部に設
けられ、多層絶縁基板1の上面から下面まで貫通してお
り、多層絶縁基板1をプローブカードとして使用する場
合は半導体素子の位置を確認するための覗き窓として活
用できる。
【0021】窓8の周囲に沿って複数の接続手段(図示
せず)が設けられるが、この接続手段は多層絶縁基板1
上の配線で測定回路と結線されている。この多層絶縁基
板1をプローブカードとして使用する場合は、接続手段
としてプローブ針を設け、半導体素子チップの電極に接
触させて、被測定半導体素子と測定回路との接続を行
う。
【0022】一方、形状の小さいプローブカードを別途
使用し、この多層絶縁基板1をマザーボードとして使用
する場合は、多層絶縁基板1とプローブカードを電気接
触させるための接触子を窓8の周縁に沿って設ける。こ
の場合、プローブカードに代えてハンドラ(図示せず)
のヘッド部への接続も可能となり、マザーボードをウエ
ハ状態の検査工程に活用した後、完成品を自動送りしな
がら検査するハンドラに同じマザーボードを装着して検
査することができ、各検査工程毎に専用の検査ボードを
作成する必要が無く、検査ボードを一本化することがで
きる。
【0023】次に、図2に示す要部断面構造図を中心
に、図1も参照しながら中間配線層と上面または下面の
配線とを結合する構造について説明する。
【0024】図2において、中間配線層として設けられ
た2a,2bはGND幅広部であり、多層絶縁基板1の
上面に配置された通常配線10a,10bに接続される
上下連結部12a,12b,12c,12dは、GND
幅広部2aおよび2bと接触しないように図1中のGN
D除外領域11a,11bの中央を貫通して多層絶縁基
板1の下面にある配線とを接続する。この上下連結部
は、多層絶縁基板1の所定箇所に穴開けを行った後、そ
の穴の中をメタライズ加工して上面と下面との電気的接
続を行う。そして、GND幅広部2a,2bと結合した
上下連結部4は多層絶縁基板1上の連結配線9aとも結
合されている為、GND幅広部2aと2bとの電気的接
続が連結配線9aを通じてなされる。従って、図2に示
す切り欠き箇所13に沿って連結配線9aを切断すれ
ば、GND幅広部2aと2bとを電気的に分離すること
ができる。
【0025】連結配線9aは、通常配線10a,10
b,10c,10d等のその他の配線の線幅と比べて2
倍〜5倍の幅広い線幅を使用するのが良い。そうする
と、多層絶縁基板1上の配線が複雑になった場合でも、
連結配線9aの位置を探すときに見つけ易くできる。
【0026】以上のように構成された半導体検査装置
は、多層絶縁基板1の中間層にGND幅広部2a,2
b,2c,2dが設けてあるため、部品配置領域3a,
3b,3c,3dに対応して構成する測定回路を多層絶
縁基板1の上面と下面とに分けて配置しても、上面の回
路と下面の回路との間で相互干渉が起こらず、回路部品
を高密度に配置することができる。また、複数のGND
幅広部に対応させて同種の測定回路を複数個配置し、G
ND幅広部の間を結線している連結配線を切断すれば、
接地電位の変動が測定回路間で干渉しなくなり、1枚の
多層絶縁基板上で複数個の被測定半導体素子を安定に回
路動作させ、同時に測定(マルチ測定)することができ
る。
【0027】(実施形態2)次に、半導体検査装置とテ
スタとの接続状態を示す模式図である図3を参照しなが
ら、半導体検査装置を用いた検査方法について説明す
る。
【0028】図3において、14はテスタ、15はテス
タ14と多層絶縁基板1を接続するためのケーブル、1
6a,16b,16c,16dはケーブル15内のGN
D配線、17a,17b,17c,17dはGND引き
込み配線、18はコネクタ部であり、図1および図2中
の同じ構成要件には同じ符号を付与して説明を省く。
【0029】ここでは、発明の要点を理解し易くするた
め、多層絶縁基板1の一部である第2絶縁基板1bのG
NDの配線方法を中心に説明する。
【0030】まず、第2絶縁基板1b上面の配線(多層
絶縁基板1の中間層の配線)は、図3に示したように、
GND幅広部2a,2b,2c,2dは面積の総和が第
2絶縁基板1b上面の過半数を占めるように幅広い面積
で4分割して配置され、第2絶縁基板1b上面内ではそ
れぞれが電気的に絶縁分離され、電気的に絶縁分離され
た線幅の狭いGND引き込み配線17a,17b,17
c,17dでコネクタ部18まで配線されている。
【0031】そして、GND引き込み配線17a,17
b,17c,17dはコネクタ部18を経由してケーブ
ル15内のGND配線16a,16b,16c,16d
に接続される。また、GND配線16a,16b,16
c,16dはそれぞれ独立して絶縁物で被覆されてお
り、テスタ14の近傍で共通接続され、テスタ14内の
接地点に接続される。なお、図3では、ケーブル15内
のGND配線16a,16b,16c,16dがテスタ
15の内部で共通接続されているが、必ずしもその必要
は無く、テスタ14外の近傍で一旦共通接続した後テス
タ14内に引き込んでテスタ14内の接地点に接続して
も良い。また、図3では、ケーブル15内の配線として
GND配線16a,16b,16c,16dのみを開示
しているが、被測定半導体素子(図示せず)または測定
回路(図示せず)とテスタ14との間を接続する信号用
配線もケーブル内に収納されている。
【0032】そして、図1に示すような多層絶縁基板1
(第1絶縁基板1a)の上面に連結配線9a,9b,9
c,9dを有して、GND幅広部2a,2b,2c,2
dの隣り合ったもの同士を連結した多層絶縁基板1を標
準とする汎用検査ボードとして使用する。このような汎
用検査ボードを如何に活用するかについて、次に説明す
る。
【0033】テスタ14の1台で測定可能な端子数(配
線の数)は自ずと限界があり、端子数が100pin以
上の被測定半導体素子を測定する場合は、所定の検査時
間内に1個の被測定半導体素子しか測定できない。この
ような場合は、測定に必要な測定回路も大規模なものと
なるので、図1中の部品配置領域3a,3b,3c,3
dの全てに回路部品(図示せず)を分散させて配置し、
被測定半導体素子の複数の端子にそれぞれ接続された測
定回路を構成し、連結配線9a,9b,9c,9dは連
結されたまま使用する。従って、GND用の配線は、テ
スタ14内の接地点で共通接続され、多層絶縁基板1に
おいても連結配線9a,9b,9c,9dで共通接続さ
れている。
【0034】次に、端子数が50pin程度の被測定半
導体素子の同品種2個を同時に測定する場合は、例え
ば、部品配置領域3a,3dに被測定半導体素子1個分
の測定回路を構成し、部品配置領域3b,3cに別の被
測定半導体素子1個分の測定回路を構成する。そして、
図2中の連結配線9aの切り欠き箇所13を切断し、図
1中の連結配線9dも同様に切断する。この状態で2つ
の被測定半導体素子および2つの測定回路にバイアスを
与えて同時に動作させる。
【0035】すると、一方の被測定半導体素子と測定回
路の回路電流は、多層絶縁基板1内のGND幅広部2
a,2d、GND引き込み配線17a,17d及びケー
ブル15内のGND配線16a,16dに流れ、他方の
被測定半導体素子と測定回路の回路電流は、多層絶縁基
板1内のGND幅広部2b,2c、GND引き込み配線
17b,17c及びケーブル15内のGND配線16
b,16cに流れる。このように、テスタ14内の接地
点近傍で共通接続した点から被測定半導体素子に至るま
で、回路電流が独立したGND配線に流れるため、一方
のGND配線の電位が変動しても、その電位変動が他方
のGND配線に影響しない。従って、GND配線の電位
変動が測定回路間の相互干渉に影響せず、また、多層絶
縁基板1の上面と下面に分散して測定回路を構成して
も、中間層に在るGND幅広部が上面と下面の測定回路
間を電磁遮蔽して、それらの相互干渉も抑制する。従っ
て、同品種の被測定半導体素子2個を同時に動作させて
測定しても、測定回路間やGND配線間の相互干渉が無
く安定な測定が出来る。
【0036】次に、端子数が20pin程度の被測定半
導体素子の同品種4個を同時に測定する場合は、例え
ば、部品配置領域3a,3b,3c,3dの各々に被測
定半導体素子1個分の同じ回路構成の測定回路をそれぞ
れ配置する。そして、図1中の連結配線9a,9b,9
c,9dは全て切断する。この状態で4つの被測定半導
体素子及び4つの測定回路にバイアスを与えて同時に動
作させる。
【0037】すると、GND幅広部2a,2b,2c,
2dおよびGND引き込み配線17a,17b,17
c,17dが独立しており、ケーブル15内のGND配
線16a,16b,16c,16dの一端であるテスタ
14内の接地点で共通に接続されている。従って、テス
タ14内の接地点から被測定半導体素子に至るまで、G
NDの回路電流が独立したGND配線に流れ、或るGN
D配線の電位が変動しても、その電位変動がその他のG
ND配線に影響しないため、GND配線に起因した測定
回路間の相互干渉は生じない。また、部品配置領域3
a,3b,3c,3d内に構成する測定回路を多層絶縁
基板1の上面と下面に分散して構成しても、中間層に在
るGND幅広部2a,2b,2c,2dが上面と下面の
測定回路間を電磁遮蔽して、それらの相互干渉も抑制す
る。従って、同品種の被測定半導体素子4個を同時に動
作させた測定でも、測定回路間やGND配線間の相互干
渉が無く安定な測定が出来る。
【0038】以上に説明したように、複数個の被測定半
導体素子を同時に測定する場合には、それぞれの被測定
半導体素子に対応した測定回路用のGND配線同士がテ
スタの近傍まで絶縁分離されたまま配線され、それらの
配線がテスタ内の接地点で共通接続される。その状態で
テスタ14から複数の測定回路にバイアスを与え、各測
定回路の出力信号を測定するため、ある測定回路の電流
変動がその他の測定回路に影響しなくなる。即ち、複数
の測定回路のGND配線間で互いに影響しなくなり、複
数個の被測定半導体素子を精度良く測定することができ
る。また、外部端子数の多い大集積の被測定半導体素子
に対応した測定回路への変更も可能になる。
【0039】次に、上記の検査方法に付随した別形態の
検査方法として、次のようなことが考えられる。品種毎
に異なる多層絶縁基板を予め準備し、品種変更に応じて
第1,第2の多層絶縁基板を選択し、被測定半導体素子
の品種に応じた測定を行なうものである。
【0040】更に詳しく述べると、例えば、同種の測定
回路の4個を部品配置領域3a,3b,3c,3dに分
けて構成し、且つ連結配線9a,9b,9c,9dを切
断して各GND幅広部を分離した小集積半導体素子用の
多層絶縁基板(第1の多層絶縁基板)を予め準備し、そ
れとは別に、全ての連結配線9a,9b,9c,9dを
放置したまま全ての部品配置領域(3a,3b,3c,
3d)を活用して測定回路を構成した大集積半導体素子
用の多層絶縁基板(第2の多層絶縁基板)を予め準備す
る。そして、同じテスタ14で検査する品種が当初は大
集積半導体素子であった時、当然、それまでは大集積半
導体素子用の多層絶縁基板(第2の多層絶縁基板)を使
用して検査する。その検査の終了後、新しい被測定物が
小集積半導体素子となった場合、テスタ14に繋ぐ多層
絶縁基板を小集積半導体素子用のもの(第1の多層絶縁
基板)に置き換えて、その小集積半導体素子を検査す
る。なお、上記の第1の多層絶縁基板と第2の多層絶縁
基板との関係が、小集積用と中集積用との違いであって
も良いし、同じ小集積用であっても異なる品種用の測定
回路を搭載した多層絶縁基板であっても良い。
【0041】上記の検査方法により、予め準備した第1
の多層絶縁基板と第2の多層絶縁基板を選択して、大集
積の被測定半導体素子を検査する場合にも、小集積の被
測定半導体素子を同時測定する場合にも、品種に応じた
測定回路の変更を容易に行なうことができる。
【0042】なお、上述の実施形態1および実施形態2
では、被測定半導体素子4個までの同時測定を可能とし
た検査ボードについて説明したが、GND幅広部の分割
数を増やせば、それに対応する個数の半導体素子の検査
が可能であり、又、中間配線層の数を増やしても同様の
効果を得ることができる。
【0043】
【発明の効果】以上に説明したように、本発明の半導体
検査装置は、複数のGND幅広部に対応させて同種の測
定回路を配置し、GND幅広部の間を結線している連結
配線を切断すれば、接地電位の変動が測定回路間で干渉
しなくなり、1枚の多層絶縁基板で複数個の被測定半導
体素子を精度良く同時測定(マルチ測定)することが可
能になる。
【0044】また、本発明の半導体検査装置を用いた検
査方法は、複数の測定回路のGND配線間で互いに影響
しなくなり、複数個の被測定半導体素子を精度良く測定
することができる。また、外部端子数の多い大集積の被
測定半導体素子に対応した測定回路への変更も可能にな
る。
【0045】また、品種毎に複数の多層絶縁基板を予め
準備しておけば、品種に応じた多層絶縁基板の切り替え
が容易であり、品種毎に対応した精度良い検査を行なう
ことができる。
【図面の簡単な説明】
【図1】本発明の一実施形態における半導体検査装置の
展開図
【図2】図1中のA−A断面を示す要部断面構造図
【図3】本実施形態の半導体検査装置とテスタとの接続
状態を示す模式図
【符号の説明】
1 多層絶縁基板 1a 第1絶縁基板 1b 第2絶縁基板 2a,2b,2c,2d GND幅広部 3a,3b,3c,3d 部品配置領域 4〜7,12a,12b,12c,12d 上下連結部 8 窓 9a,9b,9c,9d 連結配線 10a,10b,10c,10d 通常配線 11a,11b,11c,11d GND除外領域 13 切り欠き箇所 14 テスタ 15 ケーブル 16a,16b,16c,16d ケーブル内のGND
配線 17a,17b,17c,17d GND引き込み配線 18 コネクタ部
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 21/66 G01R 1/073 G01R 31/26

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】 複数に分割されたGND幅広部を中間層
    に有した多層絶縁基板であって、 前記多層絶縁基板の上面或いは下面の前記GND幅広部
    に対応した位置に回路部品を配置して構成された測定回
    路と、 前記測定回路と被測定半導体素子とを接続するための接
    続手段と、 前記多層絶縁基板の上面或いは下面に設けられ、前記複
    数のGND幅広部を互いに導通させるための連結配線と
    を具備した半導体検査装置。
  2. 【請求項2】 複数に分割されたGND幅広部を中間層
    に有し、上面或いは下面の前記複数のGND幅広部に対
    応した位置に測定回路を構成し、且つ前記複数のGND
    幅広部を互いに導通させるための連結配線ならびに、前
    記測定回路と被測定半導体素子とを接続するための手段
    を前記上面或いは前記下面に有した多層絶縁基板と、 前記複数のGND幅広部をテスタ内の接地点に接続し、
    且つ互いに電気絶縁して前記多層絶縁基板からテスタの
    近傍まで配線することが可能なケーブルとを使用し、 品種変更に応じて同時に測定する前記被測定半導体素子
    の個数が増える場合、その品種用の同種の測定回路を複
    数個に分けて構成し、その品種変更に応じて前記多層絶
    縁基板上の前記連結配線を切断して、前記被測定半導体
    素子の複数個を同時に測定することを特徴とする半導体
    検査装置を用いた検査方法。
  3. 【請求項3】 品種毎に同種の測定回路を複数個に分け
    て構成し且つそれに応じて連結配線を切断してGND幅
    広部を分離した第1の多層絶縁基板や、全ての連結配線
    を残したまま測定回路を構成した第2の多層絶縁基板を
    予め準備し、品種変更に応じて第1,第2の多層絶縁基
    板を選択し、被測定半導体素子の品種に応じた測定を行
    なうことを特徴とする請求項2記載の半導体検査装置を
    用いた検査方法。
JP12213699A 1999-04-28 1999-04-28 半導体検査装置およびそれを用いた検査方法 Expired - Fee Related JP3436183B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12213699A JP3436183B2 (ja) 1999-04-28 1999-04-28 半導体検査装置およびそれを用いた検査方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12213699A JP3436183B2 (ja) 1999-04-28 1999-04-28 半導体検査装置およびそれを用いた検査方法

Publications (2)

Publication Number Publication Date
JP2000315710A JP2000315710A (ja) 2000-11-14
JP3436183B2 true JP3436183B2 (ja) 2003-08-11

Family

ID=14828515

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12213699A Expired - Fee Related JP3436183B2 (ja) 1999-04-28 1999-04-28 半導体検査装置およびそれを用いた検査方法

Country Status (1)

Country Link
JP (1) JP3436183B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4744884B2 (ja) * 2005-01-11 2011-08-10 ルネサスエレクトロニクス株式会社 ウエハ検査装置及びウエハ検査方法

Also Published As

Publication number Publication date
JP2000315710A (ja) 2000-11-14

Similar Documents

Publication Publication Date Title
US4764723A (en) Wafer probe
US5625299A (en) Multiple lead analog voltage probe with high signal integrity over a wide band width
US20050242826A1 (en) Methods for testing continuity of electrical paths through connectors of circuit assemblies
JPH06160457A (ja) 回路板試験装置
WO1999041812A1 (en) Ic socket
US9869697B2 (en) Wiring substrate with filled vias to accommodate custom terminals
US8878559B2 (en) IC current measuring apparatus and IC current measuring adapter
JPH02141681A (ja) 試験プローブ
US7388424B2 (en) Apparatus for providing a high frequency loop back with a DC path for a parametric test
GB2353399A (en) Testing printed or integrated circuits
US6103978A (en) Printed wiring board having inner test-layer for improved test probing
JP3436183B2 (ja) 半導体検査装置およびそれを用いた検査方法
KR102195561B1 (ko) 전기적 접속 장치
US6498299B2 (en) Connection structure of coaxial cable to electric circuit substrate
JPH0964126A (ja) ウェーハプローバ用接続リング
US8476919B2 (en) Prober unit
JPH1144709A (ja) プローブカード
JPH0348171A (ja) 混成集積回路板の電気的特性検査を行う方法
JPH0540131A (ja) 試験用治具
JP3070437U (ja) 半導体試験装置
JP2010054487A (ja) プローバ装置
JP4131137B2 (ja) インターポーザ基板の導通検査方法
US6987397B2 (en) Method and probe structure for implementing a single probe location for multiple signals
US8203356B2 (en) Device, system and method for testing and analyzing integrated circuits
CN117330800A (zh) 测试探针卡和测试设备

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080606

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090606

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100606

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees