JPH02141681A - 試験プローブ - Google Patents
試験プローブInfo
- Publication number
- JPH02141681A JPH02141681A JP24786089A JP24786089A JPH02141681A JP H02141681 A JPH02141681 A JP H02141681A JP 24786089 A JP24786089 A JP 24786089A JP 24786089 A JP24786089 A JP 24786089A JP H02141681 A JPH02141681 A JP H02141681A
- Authority
- JP
- Japan
- Prior art keywords
- test
- conductor
- membrane
- holes
- contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 53
- 239000000523 sample Substances 0.000 title abstract description 20
- 239000004020 conductor Substances 0.000 claims abstract description 17
- 239000004065 semiconductor Substances 0.000 abstract description 7
- 239000012528 membrane Substances 0.000 description 20
- 235000012431 wafers Nutrition 0.000 description 12
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000003187 abdominal effect Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000001939 inductive effect Effects 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 238000010998 test method Methods 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 241000121220 Tricholoma matsutake Species 0.000 description 1
- 230000006735 deficit Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000005459 micromachining Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000003908 quality control method Methods 0.000 description 1
- 238000012372 quality testing Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/06711—Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/073—Multiple probes
- G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
- G01R1/0735—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card arranged on a flexible frame or film
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/18—Screening arrangements against electric or magnetic fields, e.g. against earth's field
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の技術分野］
本発明は一般に半導体試験の分野に関するものであり、
−層詳細には試験中の半導体デバイス（ＤＵＴ）を試験
するのに使用する試験プローブに関する。
−層詳細には試験中の半導体デバイス（ＤＵＴ）を試験
するのに使用する試験プローブに関する。
［発明の技術的背景及びその問題点］
集積回路を試験する非破壊的方法は半導体製作の当業者
には既知である。集積回路はウェーハと言う薄い平面基
板上に一層一層成長される。多数のチップが一つのウェ
ーハ上に形成される。つ工−ハを次に保護パッケージに
封入して仕上り製品を作る個々のチップに切断する前に
、回路を検査し、チエツクしなければならない。
には既知である。集積回路はウェーハと言う薄い平面基
板上に一層一層成長される。多数のチップが一つのウェ
ーハ上に形成される。つ工−ハを次に保護パッケージに
封入して仕上り製品を作る個々のチップに切断する前に
、回路を検査し、チエツクしなければならない。
試験は通常チップ回路ダイかなお単一のウェーハ上に共
に載っている間に行われる。ダイを切り離してパッケー
ジしてから試験するのは法外な費用がかかるからである
。各ウェーハ上の分離された数百のチップ・デバイスを
、入力信号を各チップ・デバイスに通し、小さな回路の
所定の出力位置の電圧レベルを監視することにより解析
する。
に載っている間に行われる。ダイを切り離してパッケー
ジしてから試験するのは法外な費用がかかるからである
。各ウェーハ上の分離された数百のチップ・デバイスを
、入力信号を各チップ・デバイスに通し、小さな回路の
所定の出力位置の電圧レベルを監視することにより解析
する。
チップ回路がまだ共にウェーハに載っている間にこれら
チップ回路をチエツクするのに伝統的な試験プローブが
使用されている。これら試験プローブは試験を非常に高
速の入力信号を使用して行うとき不正確な結果を生ずる
ことが非常に多い。
チップ回路をチエツクするのに伝統的な試験プローブが
使用されている。これら試験プローブは試験を非常に高
速の入力信号を使用して行うとき不正確な結果を生ずる
ことが非常に多い。
従前の試験機器は接点を通して試験デバイスからの信号
を導く一組のマイクロストリップ線を支持する可撓膜を
保持しているプローブ・カードを組込んでいる。しかし
ながら、この従来の試験器は試験中のデバイスに接触す
る接点として膜の同じ側に信号線路を備えている。
を導く一組のマイクロストリップ線を支持する可撓膜を
保持しているプローブ・カードを組込んでいる。しかし
ながら、この従来の試験器は試験中のデバイスに接触す
る接点として膜の同じ側に信号線路を備えている。
しかしながら、前述の従来の試験法には少なくとも二つ
の問題がある。
の問題がある。
第１に、プローブ・カードに発生する電気試験信号は試
験デバイスに存在する能動電子構成要素により生ずる電
磁的及び電気的妨害から遮蔽されていない。膜上の信号
線と試験ウェーハ上の回路との間の容量性および誘導性
の結合により試験手順中に取った測定値がゆがむ可能性
がある。
験デバイスに存在する能動電子構成要素により生ずる電
磁的及び電気的妨害から遮蔽されていない。膜上の信号
線と試験ウェーハ上の回路との間の容量性および誘導性
の結合により試験手順中に取った測定値がゆがむ可能性
がある。
第２に、プローブ・カードについてのもっと多いとも考
えられる問題は未遮蔽回路が試験中のチップ・ダイ・デ
バイスに隣接するチップ・ダイの入出力パッドに物理的
に接触する可能性があることである。試験測定値の正確
さを傷つけることの他に、偶然の接触によりたとえば電
気的短絡を生ずることにより隣接するチップ・ダイを損
傷する可能性がある。
えられる問題は未遮蔽回路が試験中のチップ・ダイ・デ
バイスに隣接するチップ・ダイの入出力パッドに物理的
に接触する可能性があることである。試験測定値の正確
さを傷つけることの他に、偶然の接触によりたとえば電
気的短絡を生ずることにより隣接するチップ・ダイを損
傷する可能性がある。
それ故、半導体工業における技術者への大きな挑戦は集
積回路を高速で、信号または試験のゆがみを極力少くし
て解析することができる非常に確実な試験システムを提
供することである。この障害を克服することができる改
良された試験プローブが開発されれば集積回路の製作の
分野に大きな技術的前進が見られることになる。このよ
うな革新的装置を使用して達成することができる品質管
理および試験の信鯨性のレベルが向上すれば産業内部の
長い間の情実な必要性を満足し、チップ製造業者が時間
および金銭の実質的な消費を節約することができるであ
ろう。
積回路を高速で、信号または試験のゆがみを極力少くし
て解析することができる非常に確実な試験システムを提
供することである。この障害を克服することができる改
良された試験プローブが開発されれば集積回路の製作の
分野に大きな技術的前進が見られることになる。このよ
うな革新的装置を使用して達成することができる品質管
理および試験の信鯨性のレベルが向上すれば産業内部の
長い間の情実な必要性を満足し、チップ製造業者が時間
および金銭の実質的な消費を節約することができるであ
ろう。
［発明の目的］
本発明はＤＵＴ上の信号線とのクロストークの少ない構
造を有する試験プローブを提供することを目的とする。
造を有する試験プローブを提供することを目的とする。
［発明の概要］
本発明は高速試験信号をウェーハ上に既に形成されてい
る集積回路チップに伝えることができる試験システムを
提供する。発明者が使用した設計は（ａ）信号のゆがみ
を極力少くすることにより、および（ｂ）試験回路と試
験中のデバイスとの間の妨害および偶然の接触を防止す
ることにより、確実な試験結果を生ずる。本発明は主と
して自動試験システムの一部として使用しようとするも
のであるが、高周波試験信号を使用して正確な試験測定
値を得なければならないどんな状況にも使用することが
できる。
る集積回路チップに伝えることができる試験システムを
提供する。発明者が使用した設計は（ａ）信号のゆがみ
を極力少くすることにより、および（ｂ）試験回路と試
験中のデバイスとの間の妨害および偶然の接触を防止す
ることにより、確実な試験結果を生ずる。本発明は主と
して自動試験システムの一部として使用しようとするも
のであるが、高周波試験信号を使用して正確な試験測定
値を得なければならないどんな状況にも使用することが
できる。
本発明は集積回路の高速試験に共通の信号が甚だゆがむ
という現存する問題を克服するものである。本発明は試
験ウェーハが移動チャックによってプローブの下を歩進
している間に静止チャックに保持されている従来のプロ
ーブ・カードと関連して使用することができる。
という現存する問題を克服するものである。本発明は試
験ウェーハが移動チャックによってプローブの下を歩進
している間に静止チャックに保持されている従来のプロ
ーブ・カードと関連して使用することができる。
本発明は支持台に保持されている可撓膜（ｆｌｅｘｉｂ
ｌｅ ｍｅｍｂｒａｎｅ）を備えている。膜には、その
上面に形成された電流径路とも呼ぶ、電流伝達信号線の
パターンがある。膜の反対の下側に付着している接地平
面は解析を必要とするウェーハに載っている集積回路の
方を向いている。接地平面は試験デバイスと信号線路と
の間のクロストークを減らす助けとなる。
ｌｅ ｍｅｍｂｒａｎｅ）を備えている。膜には、その
上面に形成された電流径路とも呼ぶ、電流伝達信号線の
パターンがある。膜の反対の下側に付着している接地平
面は解析を必要とするウェーハに載っている集積回路の
方を向いている。接地平面は試験デバイスと信号線路と
の間のクロストークを減らす助けとなる。
膜の貫通孔を通して信号線路と接続されている電気接触
バンプは試験デバイスと関連する入出力パッドに打ち当
てるのに使用される。これらバンプは、接地平面を越え
て突出し、試験中のデバイスの方向に延びるように、膜
のヴアイアホール（ｖ−ｉａ ｈｏｌｅ）を通してめっ
きすることにより形成される。
バンプは試験デバイスと関連する入出力パッドに打ち当
てるのに使用される。これらバンプは、接地平面を越え
て突出し、試験中のデバイスの方向に延びるように、膜
のヴアイアホール（ｖ−ｉａ ｈｏｌｅ）を通してめっ
きすることにより形成される。
信号線路の膜の上面に試験デバイスから離して設置すれ
ば試験ウェーハ上の能動回路との容量性および誘導性の
結合が大幅に減少する。この新規な設計により試験デバ
イスの入出力パッド上の信号線路が偶然に短絡する事故
が無くなる。クロストークにより生ずる試験信号のゆが
みが実質上減少するので、試験プローブはこの妨害の障
害を処理するように設計されていない従来の装置で可能
であるよりも高い速さで動作することができる。
ば試験ウェーハ上の能動回路との容量性および誘導性の
結合が大幅に減少する。この新規な設計により試験デバ
イスの入出力パッド上の信号線路が偶然に短絡する事故
が無くなる。クロストークにより生ずる試験信号のゆが
みが実質上減少するので、試験プローブはこの妨害の障
害を処理するように設計されていない従来の装置で可能
であるよりも高い速さで動作することができる。
本発明は集積回路上の回路を解析する確実且つ正確なシ
ステムを提供するものであり、これにより半導体工業に
おける技術者が一層良好で一層経済的な試験機器を構成
することができる。
ステムを提供するものであり、これにより半導体工業に
おける技術者が一層良好で一層経済的な試験機器を構成
することができる。
［発明の実施例］
本発明の他の目標および目的の認識および本発明の一層
完全且つ包括的な理解は好適実施例の下記記述を調べ、
付図を参照することにより達成することができる。
完全且つ包括的な理解は好適実施例の下記記述を調べ、
付図を参照することにより達成することができる。
システムの概要
特許請求範囲にしたがって作ることができるすべての見
本構造のうち、発明者はここに説明する特定の見本構造
を特許請求の範囲に記した発明を実用化する最良の見本
構造（すなわち、最良の態様）であると考えている。
本構造のうち、発明者はここに説明する特定の見本構造
を特許請求の範囲に記した発明を実用化する最良の見本
構造（すなわち、最良の態様）であると考えている。
一般的に述べれば、本発明は試験中のデバイス（ＤＵＴ
）（図示せず）との電気接触を確立するシステムを提供
するものである。
）（図示せず）との電気接触を確立するシステムを提供
するものである。
本発明の腹式試験プローブ・システム１０は第１の導体
１４および第２の導体２５を備えている。平面手段１２
が設けられており、これは第１の導体および第２の導体
に結合するように設計された第１の面を備えている。更
に、平面手段１２は第２の面、およびそれ自身を貫く第
１および第２の貫通孔１７．２３を備えている。平面手
段１２はたわみやすく形成される。
１４および第２の導体２５を備えている。平面手段１２
が設けられており、これは第１の導体および第２の導体
に結合するように設計された第１の面を備えている。更
に、平面手段１２は第２の面、およびそれ自身を貫く第
１および第２の貫通孔１７．２３を備えている。平面手
段１２はたわみやすく形成される。
更に、電磁妨害極小化手段として働くように形成され、
平面手段の第２の面と結合するように形成されているシ
ールド１６が設けられている。第１の接触手段１８は試
験中のデバイスと接触を行うように形成され、実質上第
１の貫通孔１７を埋めると共に第２の面を越えて突出し
ながら第１の導体１４に電気的に結合するように形成さ
れる。
平面手段の第２の面と結合するように形成されているシ
ールド１６が設けられている。第１の接触手段１８は試
験中のデバイスと接触を行うように形成され、実質上第
１の貫通孔１７を埋めると共に第２の面を越えて突出し
ながら第１の導体１４に電気的に結合するように形成さ
れる。
第２の接触手段２４は試験中のデバイスと接触を行う。
手段２４は実質上第２の貫通孔２３を埋め第２の面を越
えて突出しながら第２の導体２５と結合している。
えて突出しながら第２の導体２５と結合している。
システムの詳細
第１図は腹式試験プローブ１０の構造例を断面図で示す
ものである。可撓膜１２は支持台（図示せず）により支
持され、その上面で信号線路１４のパターンを、その下
面で接地平面１６のパターンを支持している。バイアホ
ール１７は、信号線路１４に接続し、接触パン１１８を
形成する、膜１２を通る溝を提供する。
ものである。可撓膜１２は支持台（図示せず）により支
持され、その上面で信号線路１４のパターンを、その下
面で接地平面１６のパターンを支持している。バイアホ
ール１７は、信号線路１４に接続し、接触パン１１８を
形成する、膜１２を通る溝を提供する。
接触パン１１８は試験中のデバイス２０の上方を試験プ
ローブ１０により案内される。試験デバイス２０は、多
数の集積回路から構成されるウェーハであるが、接触バ
ンプ１８の目標である多数の入出力パッド２２を備えて
いる。
ローブ１０により案内される。試験デバイス２０は、多
数の集積回路から構成されるウェーハであるが、接触バ
ンプ１８の目標である多数の入出力パッド２２を備えて
いる。
第２図は第１図に示す膜１２および信号線路パターンの
上面図を示す。第３図、第４図、および第５図は、プロ
ーブ１０を製作するにつれて進展する図を示す。第３図
において、信号線路１４のパターンは貫通孔のある膜１
２の上側にリソグラフにより形成されている。本発明の
好適実施例によれば、膜１２に対して絶縁性ポリイミド
材料を使用した。
上面図を示す。第３図、第４図、および第５図は、プロ
ーブ１０を製作するにつれて進展する図を示す。第３図
において、信号線路１４のパターンは貫通孔のある膜１
２の上側にリソグラフにより形成されている。本発明の
好適実施例によれば、膜１２に対して絶縁性ポリイミド
材料を使用した。
線路１４の幅は接地平面１６を付加したとき所要線イン
ピーダンスになるように選定する。次にエキシマレーザ
（図示せず）を使用する従来のレーザ・マイクロ加工法
により貫通孔のパターンを作る。
ピーダンスになるように選定する。次にエキシマレーザ
（図示せず）を使用する従来のレーザ・マイクロ加工法
により貫通孔のパターンを作る。
膜１２を貫く貫通孔の幾つかは接触バンブ１８のヴアイ
アホール１７として使用されるが、他は接地接触バンプ
２４の接地平面ヴアイアホール２３として働（。
アホール１７として使用されるが、他は接地接触バンプ
２４の接地平面ヴアイアホール２３として働（。
接触バンブ・ヴアイアホール１７は信号線路１４の端に
設置されている。同様に、接地平面１６に関するヴアイ
アホールの第２の組２３は接地平面１６が接地接触バン
プ２４と、および信号線路１４と交互すなわちはさみ込
み構成として膜１２の上面に付着することができる接地
線路２５のパターンと、に結合しなければならない場所
に設置される。
設置されている。同様に、接地平面１６に関するヴアイ
アホールの第２の組２３は接地平面１６が接地接触バン
プ２４と、および信号線路１４と交互すなわちはさみ込
み構成として膜１２の上面に付着することができる接地
線路２５のパターンと、に結合しなければならない場所
に設置される。
二組の穴１７および２３を次に導電金属で埋めて接地平
面１６を越えて延びる一般に半球形のすなわち「マツシ
ュルーム」形の突出を作る。この段階中、可撓膜１２は
それ自身のめっきマスクとして働く。
面１６を越えて延びる一般に半球形のすなわち「マツシ
ュルーム」形の突出を作る。この段階中、可撓膜１２は
それ自身のめっきマスクとして働く。
接地平面パターン１６を次に第５図に示すように膜ｌ２
の下側に付着させる。
の下側に付着させる。
この最後の段階で接地バンプ２４および接地平面１６は
接地ヴアイア２３を通して接地線路２５と結合するので
共通モード接地インピーダンスが極小になる。信号パタ
ーンおよび接地パターンを膜１２に設置するのに使用さ
れるフォトリソグラフ製作法は半導体技術の当業者には
周知である。
接地ヴアイア２３を通して接地線路２５と結合するので
共通モード接地インピーダンスが極小になる。信号パタ
ーンおよび接地パターンを膜１２に設置するのに使用さ
れるフォトリソグラフ製作法は半導体技術の当業者には
周知である。
［発明の効果］
以上説明したように、本発明を用いることにより、ＤＵ
Ｔ上の信号線とのクロストークを少なくすることができ
る。
Ｔ上の信号線とのクロストークを少なくすることができ
る。
第１図は本発明による一実施例の断面図である。
第２図は電気信号線の放射状パターンが見える該実施例
の平面図である。 第３図、第４図、及び第５図はそれぞれ接触バンプが形
成される前、形成された後、接地接触バンプに接地平面
が形成された後の状態を示す図である。 １２：可撓膜 １４．２５；信号線路１６：接地平
面 ２４：接触バンプ
の平面図である。 第３図、第４図、及び第５図はそれぞれ接触バンプが形
成される前、形成された後、接地接触バンプに接地平面
が形成された後の状態を示す図である。 １２：可撓膜 １４．２５；信号線路１６：接地平
面 ２４：接触バンプ
Claims (1)
- 【特許請求の範囲】 第１導体と、 第２導体と、 前記第１、第２導体に結合する第１表面を有し、第１及
び第２貫通孔を有する可撓性平面手段と、前記平面手段
の第２表面に結合し、電磁妨害を最小とする機能を持つ
シールドと、 試験デバイスと接触するべく前記第１貫通孔を実質的に
満たして前記第２表面に突出する、前記第１導体に電気
的に結合した第１接触手段と、前記試験デバイスと接触
するべく前記第２貫通孔を実質的に満たして前記第２表
面に突出する、前記第２導体に電気的に結合した第２接
触手段と、を備えて成る装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US24947488A | 1988-09-26 | 1988-09-26 | |
| US249,474 | 1988-09-26 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02141681A true JPH02141681A (ja) | 1990-05-31 |
Family
ID=22943616
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24786089A Pending JPH02141681A (ja) | 1988-09-26 | 1989-09-22 | 試験プローブ |
Country Status (2)
| Country | Link |
|---|---|
| EP (1) | EP0361779A1 (ja) |
| JP (1) | JPH02141681A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007502429A (ja) * | 2003-05-23 | 2007-02-08 | カスケード マイクロテック インコーポレイテッド | デバイス試験用のプローブ |
| JP2008115860A (ja) * | 2003-10-31 | 2008-05-22 | Woodward Governor Co | ディーゼルエンジンの燃焼室でイオン電流を検出するイオン検知装置 |
| US7420381B2 (en) | 2004-09-13 | 2008-09-02 | Cascade Microtech, Inc. | Double sided probing structures |
| KR100864916B1 (ko) * | 2002-05-23 | 2008-10-22 | 캐스케이드 마이크로테크 인코포레이티드 | 피시험 디바이스를 테스트하기 위한 프로브 |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2239744B (en) * | 1989-11-07 | 1994-03-16 | Sharp Kk | Tester head |
| US5090118A (en) * | 1990-07-31 | 1992-02-25 | Texas Instruments Incorporated | High performance test head and method of making |
| EP0779987A4 (en) * | 1994-09-09 | 1998-01-07 | Micromodule Systems Inc | EXPLORATION OF THE CIRCUIT MEMBRANE |
| JPH10505162A (ja) * | 1994-09-09 | 1998-05-19 | マイクロモジュール・システムズ | 回路のメンブレンプローブ |
| EP0788729A4 (en) * | 1994-10-28 | 1998-06-03 | Micromodule Systems Inc | PROGRAMMABLE HIGH DENSITY ELECTRONIC TEST DEVICE |
| US5621333A (en) * | 1995-05-19 | 1997-04-15 | Microconnect, Inc. | Contact device for making connection to an electronic circuit device |
| US5886877A (en) | 1995-10-13 | 1999-03-23 | Meiko Electronics Co., Ltd. | Circuit board, manufacturing method therefor, and bump-type contact head and semiconductor component packaging module using the circuit board |
| US6046599A (en) * | 1996-05-20 | 2000-04-04 | Microconnect, Inc. | Method and device for making connection |
| EP0902296A1 (de) * | 1997-09-11 | 1999-03-17 | Photo Print Electronic GmbH | Adapteranordnungen zum Testen von Leiterplatten |
| US6343369B1 (en) | 1998-09-15 | 2002-01-29 | Microconnect, Inc. | Methods for making contact device for making connection to an electronic circuit device and methods of using the same |
| US6496026B1 (en) | 2000-02-25 | 2002-12-17 | Microconnect, Inc. | Method of manufacturing and testing an electronic device using a contact device having fingers and a mechanical ground |
| US9435855B2 (en) | 2013-11-19 | 2016-09-06 | Teradyne, Inc. | Interconnect for transmitting signals between a device and a tester |
| US9594114B2 (en) | 2014-06-26 | 2017-03-14 | Teradyne, Inc. | Structure for transmitting signals in an application space between a device under test and test electronics |
| US9977052B2 (en) | 2016-10-04 | 2018-05-22 | Teradyne, Inc. | Test fixture |
| US10677815B2 (en) | 2018-06-08 | 2020-06-09 | Teradyne, Inc. | Test system having distributed resources |
| US11363746B2 (en) | 2019-09-06 | 2022-06-14 | Teradyne, Inc. | EMI shielding for a signal trace |
| US11862901B2 (en) | 2020-12-15 | 2024-01-02 | Teradyne, Inc. | Interposer |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3596228A (en) * | 1969-05-29 | 1971-07-27 | Ibm | Fluid actuated contactor |
| EP0230348A2 (en) * | 1986-01-07 | 1987-07-29 | Hewlett-Packard Company | Test probe |
| US4912399A (en) * | 1987-06-09 | 1990-03-27 | Tektronix, Inc. | Multiple lead probe for integrated circuits in wafer form |
-
1989
- 1989-09-20 EP EP89309587A patent/EP0361779A1/en not_active Withdrawn
- 1989-09-22 JP JP24786089A patent/JPH02141681A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100864916B1 (ko) * | 2002-05-23 | 2008-10-22 | 캐스케이드 마이크로테크 인코포레이티드 | 피시험 디바이스를 테스트하기 위한 프로브 |
| JP2007502429A (ja) * | 2003-05-23 | 2007-02-08 | カスケード マイクロテック インコーポレイテッド | デバイス試験用のプローブ |
| KR100865112B1 (ko) * | 2003-05-23 | 2008-10-24 | 캐스케이드 마이크로테크 인코포레이티드 | 피시험 장치 테스트용 프로브 |
| JP2008115860A (ja) * | 2003-10-31 | 2008-05-22 | Woodward Governor Co | ディーゼルエンジンの燃焼室でイオン電流を検出するイオン検知装置 |
| US7420381B2 (en) | 2004-09-13 | 2008-09-02 | Cascade Microtech, Inc. | Double sided probing structures |
| US8013623B2 (en) | 2004-09-13 | 2011-09-06 | Cascade Microtech, Inc. | Double sided probing structures |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0361779A1 (en) | 1990-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02141681A (ja) | 試験プローブ | |
| US4891585A (en) | Multiple lead probe for integrated circuits in wafer form | |
| US6097203A (en) | Integrated or intrapackage capability for testing electrical continuity between an integrated circuit and other circuitry | |
| KR101384714B1 (ko) | 반도체 검사장치 | |
| EP0304868A2 (en) | Multiple lead probe for integrated circuits in wafer form | |
| JPS62163973A (ja) | プロ−ブ装置 | |
| US6724181B2 (en) | Method of calibrating a test system for semiconductor components, and test substrate | |
| US5949245A (en) | Probe card with ground shield structure to minimize noise coupling effect during multiple-chip testing | |
| JPH06300783A (ja) | プローバ用コンタクタ | |
| US7344899B2 (en) | Die assembly and method for forming a die on a wafer | |
| JP2003050262A (ja) | 高周波ｉｃソケット、半導体試験装置および半導体試験方法ならびに半導体装置の製造方法 | |
| JP2976321B2 (ja) | プローブ装置 | |
| US7285973B1 (en) | Methods for standardizing a test head assembly | |
| JP2657315B2 (ja) | プローブカード | |
| JPH1144709A (ja) | プローブカード | |
| JP3135135B2 (ja) | 半導体装置，その製造方法，その試験方法及びその試験装置 | |
| JPH01318245A (ja) | プローブカード検査用治具 | |
| JPH06181246A (ja) | プローブ装置 | |
| KR960005098B1 (ko) | 칩 내부의 패드를 측정하는 프로우브 카드 | |
| JPH04288847A (ja) | 半導体試験装置 | |
| JPH10209235A (ja) | 半導体集積回路装置およびその解析方法 | |
| JPS6137776B2 (ja) | ||
| JPH04217337A (ja) | 半導体集積回路試験装置 | |
| JPS6235644A (ja) | 半導体装置 | |
| JP2557685B2 (ja) | プロ−ブカ−ド |