JP2007502429A - デバイス試験用のプローブ - Google Patents

Abstract

高周波数において集積回路の電気的特性を測定するプローブ測定システムは、誘電体基板８８を有するマイクロストリッププローブを支持するとともに、電気的に接続された同軸ケーブル（４０）と、細長形状のコンダクター（９２）と、誘電体基板８８の第２の側によって支持された接地信号に電気的に結合された導電性部材（９０）とを具えている。前記導電性部材は、前記誘電体基板の第１の側に位置する細長形状コンダクターのほぼ全体に亘る長さ部分の下方に位置する。また、前記プローブ測定システムは、誘電体基板（８８）の前記第１の側及び前記第２の側の間に位置する導電性パス（９４）と、試験下にあるデバイスとの接触を図るために前記導電性パスの電気的に接続した接触部とを具える。

Description

本発明は、集積回路や高周波で動作させるその他のマイクロ電子デバイスに対する電気的特性を測定するための、プローブ測定システムに関する。

集積回路やその他の形態のマイクロ電子デバイスなどの測定に供するための、種々の型のプローブアセンブリが開発されている。このようなアセンブリの代表的なタイプとしては、上方部分において信号及び接地ラインとして機能する細長形状の導電性トレースが形成された回路カードを挙げることができる。この回路カードにおいては、中央に開口部が形成され、その開口部に近接した各信号トレースの端部には、針状のプローブチップが取り付けられている。前記針状のプローブチップは、下方に向けて配置されるとともに、半径方向に延在するようにして配置されており、試験に供すべきマイクロ電子デバイスの、互いに近接して配置されたパッドに対して選択的に接続するようにして使用する。このようなタイプのプローブアセンブリは、例えばHarmonによるUSP3,445,770などに示されている。しかしながら、このようなタイプのプローブアセンブリは、ギガヘルツ程度のマイクロ波を含む高周波数において使用する場合には、前記針状のプローブがインダクタンス素子として機能し、抵抗効果を有するブロードバンド特性を生ぜしめるような方法において、容量効果を有する前記インダクタンス素子のインダクタンスロスを適切に低減できるような素子も隣接させていないため、適していない。したがって、記載されたようなプローブアセンブリは、前記針状のプローブチップにおいて生じる高度の信号反射及び実質的なインダクタンスロスに起因して、マイクロ波の周波数帯域で使用するのは適切でない。

上述したような基本となるプローブカードシステムにおいて、高周波数でのデバイス測定を可能とするために、種々の関連したプローブシステムが開発されている。例えば、EvansによるUSP3,849,728、Kukuchiよる日本公開公報、特開平１−２０９３８０号、SangらのUSP4,749,942、LaoらによるUSP4,593,243、ShahriaryによるUSP4,727,319などを挙げることができる。また、kawanabeによる日本公開公報、特開昭６０−２２３１３８号などにおいても、その他の関連したシステムが開示されている。このシステムでは、プローブカードの代わりに同軸ケーブル状構造から延在した針状チップを有するプローブアセンブリが開示されている。これらのシステムにおいては、各針状プローブチップの独立した部分の長さが、不連続の領域を最小化するとともにインダクタンスロスを最小限とするために、試験すべきデバイスを覆う領域を直ちに限定してしまうという共通の特徴が存在する。しかしながら、このようなアプローチは、プローブの構成において種々の実態的な制限を課することになり、高周波数での改良の度合いを制限してしまう結果となる。例えば、Laoらにおいては、各針状チップの長さを、各チップとその支持プローブカードとの間の距離をスパンするための高導電性ブレードを用いることによって最小化している。これらのブレードは、ストリップライン型のトランスミッションライン構造を形成するために、互いに関連した状態で配置するように設計されている。しかしながら、実際問題として、ブレード間の対向するスペースを適当な間隔に維持し、針状プローブチップ間のピッチを正確に維持した状態で、各ブレードの極薄い垂直端をカードの相当するトレース部分に対して接続することは困難である。

入力端子とプローブチップとの間において、制御されたインピーダンスローパスを実現することが可能なプローブアセンブリの例がLochkwoodらによるUSP4,697,143に開示されている。Lochkwoodにおいては、ストリップ状の導電性トレースにおける接地−信号−接地の配列がアルミナ基板の上面側に形成されており、前記基板上において、コプレナー型のトランスミッションラインを形成している。接地トレースとその相当する信号トレースとの対は、一端側において、同軸ケーブルコネクターの外部コンダクター及び中心コンダクターと接続している。前記一端と相対向する一端側においては、耐摩耗性材料が設けられ、試験すべきデバイスのパッドと電気的に高い信頼性の下に接続されている。フェライト含有マイクロ波吸収材料からなる層が基板上に設けられ、各接地−信号−接地のトレースパターンの長さの大部分における不要なマイクロ波エネルギーを吸収する。このような構造のタイプに基づいて、制御された高周波数インピーダンス（例えば、５０オーム）を試験下にあるデバイスのプローブチップに設けることができ、例えば、１８ギガヘルツのDCブロードバンド信号を前記プローブアセンブリの一端から、各接地−信号−接地のトレースパターンによって形成されたコプレナー型のトランスミッションラインに沿って、一方の端までほとんどロスを生じることなく伝送するようにすることができる。しかしながら、Lochkwoodに示されたプローブアセンブリは、高いマイクロ波周波数において満足できるような電気的特性を与えるものではなく、段差のあるプローブパッドを調整できるようなマイクロ波プローブ技術が必要となる。

プローブのチップ導電体と非平面のデバイスパッドすなわち表面との空間的段差を解消するために、種々の高周波プローブアセンブリが開発されている。例えば、DrakeらによるUSP4,894,612、CoberlyらによるUSP4,116,523及びBollらによるUSP4,871,964などを挙げることができる。Drakeらによるプローブアセンブリは、コプレナー型のトランスミッションラインを形成する複数の導電性トレースが上面側に形成された基板を含む。しかしながら、Drakeらによって示される例では、基板のチップ端においてノッチが形成され、各トレースが分離したトゥースの端部にまで延在し、前記基板がある程度の柔軟性を有する非セラミック系の材料から構成される。このような柔軟性を有する基板においては、各トゥースのその他のトゥースに関してそれぞれ許容範囲内で独立に屈曲することができ、試験下にあるデバイス上において、トレース端を非平面の接触表面に対してある程度の割合で一致させることができるようになる。しかしながら、Drakeらによるプローブアセンブリは、高周波数のおいて十分な特性を発揮することができない。

上述のBollらによるプローブアセンブリにおいては、接地コンダクターは一対のリーフスプリング（leaf-spring）形状の部材を具えている。前記部材の後方部分は、小型同軸ケーブルの端部において対角線上に形成されたスロット部に収容できるように構成され、前記ケーブルの円筒形状の外部コンダクターと電気的に接続するように構成されている。前記ケーブルの中心コンダクターはその端部を越えて（すなわち、外部コンダクターと内部絶縁体とで画定されるような端部を越えて）延在するとともに、徐々に細くなって丸先を有するピン状の部材を形成する。この構成にしたがって、中心コンダクターからピン状に延在した部分は、前記リーフスプリング形状部材の前方部分間に中心部分に位置し、これらのリーフスプリング形状部材と結合した状態で、接地−信号−接地コプレナー型のトランスミッションライン構造を形成する。このような構成の利点は、ケーブル中心コンダクターのピン状延在部と、前記リーフスプリング状部材の前方部分とが互いに独立に可動の状態を呈し、各部材の端部が試験下にあるデバイスの非平面接触領域と平面的に一致するような形態で接触することができる点にある。一方、ピン状部材及びリーフスプリング状部材間の横方向のスペースは、これらの部材が試験下にある接触パッドに対して如何なる力で付勢されているかに依存して変化する。換言すれば、このプローブ構造のトランスミッション特性は、前記チップ部材間の間隔に依存し、特に高周波数では各プローブサイクル中に良好な状態で変化することがない。

BurrらのUSP5,565,788では、外部コンダクターによって同軸状に覆われた内部コンダクターを有する同軸ケーブルの支持部材を含むマイクロ波プローブが開示されている。このマイクロ波プローブのチップ部は、中心信号コンダクター及び１以上の接地コンダクターを含んでいる。前記接地コンダクターは、前記中心信号コンダクターと共通の面内において互いに平行となるようにして配置され、制御インピーダンス構造を形成している。

図１Ａに示すように、前記信号コンダクターは、前記内部コンダクターと電気的に接続され、前記接地コンダクターは前記外部コンダクターと電気的に接続されている。前記接地コンダクターにはシールド部材が相互接続されており、前記チップ部の下側における信号コンダクターの少なくとも一部を覆っている。前記シールド部材は前記チップに向けて先細るように構成されており、前記チップに対しては開口部が設けられている。前記信号コンダクター及び前記接地コンダクターは、それぞれ前記シールド部材を超えて延在する端部を有しており、この端部は前記シールド部材の存在にも拘らず弾性を有している。また、前記端部は前記共通の面内から離隔して存在しており、前記プローブデバイスが非平坦な表面を有するように構成している。

Burrらの他の例では、図２Ａ、２Ｂ及び２Ｃなどに示されているように、外部コンダクターによって同軸状に覆われた内部コンダクターを含む同軸ケーブルの支持部材を含むマイクロ波プローブが開示されている。前記マイクロ波プローブのチップは、プローブ触指が前記内部コンダクターと接合してなる誘電体基板の上側に沿って延在する信号ラインを含む。前記誘電体基板の上側には金属シールドを設けるようにすることができ、外部金属コンダクターと電気的に接続するようにすることができる。接地するように構成された触指を前記信号ラインコンダクターに近接させて配置させることができ、前記誘電体基板のバイアホールを通じて前記金属シールドに接続するようにすることができる。前記信号コンダクターは、前記内部コンダクターに電気的に接続されており、前記接地面は前記外部コンダクターに電気的に接続されている。前記信号コンダクター及び前記接地コンダクター触指（バイアホールを通じて前記シールドに接続された）は、それぞれ前記シールド部材を超えて延在している端部を有しており、この端部は前記シールド部材の存在にも拘らず弾性を有している。また、前記端部は前記共通の面内から離隔して存在しており、前記プローブデバイスが非平坦な表面を有するように構成している。Burrらによって開示された構造は、高周波数範囲において均一な特性を発揮できるように構成されたものではあるが、マイクロ波の高周波数領域においては非均一な特性しか示さない。

本発明者らは、コプレナー型の触指形態及びこの触指形態から延在した触指を有するマイクロストリップ形態を含む、Burrらによって開示されたコプレナー型の触指状プローブデバイスに対して考察を加えた。双方の技術においては、触指間で検査を行っている間に、電磁場が生成される。この電磁場は各触指を取り囲み、信号触指を接地触指に電気的に結合させるとともに、接地触指を互いに電気的に結合させる。プローブデバイスが検査において用いられる場合、前記触指を取り囲む結果として生成された電磁場は、そのウエハ環境と相互作用を引き起こす。ウエハの異なる領域で検査を実施している場合、前記触指の周囲の電磁場と前記ウエハとの間の相互作用は、非公知な方法で変化する。このような非公知な相互作用変化が生じる場合において、不可能ではないものの、デバイスを試験する間に環境条件を正確に補正することは困難である。

ウエハの同一部分を検査するために多重プローブを同時に使用する際には、プローブチップを互いに近接させ、通常はクロストークと呼ばれる、プローブ間の付加的な結合を生ぜしめる結果となる。また、誘電体基板などの触指に対する支持体及び前記触指の延在した部分間の領域はキャパシターを形成し、高周波数での測定を妨害するようになる。

本発明者らは、Burrらによって開示されたマイクロストライプ構造は例えば７０ＧＨｚを超えるような高い周波数では、驚くべきことに、補正中に試験基板に対する補正を十分に行うことができないことを見出した。この補正は、後の実際のデバイス試験におけるウエハとの潜在的な相互作用とは全く独立である。このような予期不可能な非補正効果の試験の後、本発明者らは、そのような周波数では、主となるエネルギーモードの他に好ましくないエネルギーモードが生成することを見出した。この好ましくないエネルギーモードが生じる結果として、信号パスからは予期しない電流リークが生じ、信号品位を劣化させる結果となる。また、本発明者らは、このような好ましくないエネルギーモードが、例えば接地面とケーブルの外方部分との接続を含む、接地パスにおける不連続性の結果として、その接地面内に共鳴エネルギーを含むものであることの推測を立てた。この接地面共鳴エネルギーは、試験下にあるデバイスに対して信号パス内の予期しないエネルギー変化をもたらすことになり、その特性を劣化させることになる。この劣化は、比較的低い動作周波数では顕著ではなく、そのプローブのデザインを変更してそのような劣化を排除するに足るような動機付けは全く存在しない結果となる。

図３には、半剛体の同軸ケーブル４０が示されている。この同軸ケーブルにおいては、その後方端が図示しないコネクターに電気的に接続されている。同軸ケーブル４０は、内部コンダクター４１、誘電体材料４２、及び外部コンダクター４３を含む。同軸ケーブル４０は、所望に応じて他の材料からなる層を含むこともできる。ケーブル４０の前方端は、好ましくは自由端であって、プローブ端に対して可動式の支持構造を形成する。

マイクロチップ形状のプローブチップ８０は、同軸ケーブル４０の端部に固定された誘電体基板８８を含む。同軸ケーブル４０の下部は切り取られてシェルフ８８を構成している。誘電体基板８８はシェルフ８５に固定されている。また、誘電体基板８８は前記ケーブルから切り取られて形成された、上向きのシェルフによって支持するようにすることもできるし、シェルフを用いることなくケーブルの端部で支持するようにすることもできる。図４に示すように、好ましくは平面状である導電性シールド９０を基板８８の下面に取り付けるようにすることもできる。導電性シールド９０は、例えば基板８８に設けた薄い導電性材料（あるいはその他のもの）から構成することができる。一般に目立たない平板状の導電性材料を用いることによって、シールド９０は試験に供すべきデバイスに対して何ら障害を与えることなく、前記デバイスの試験を効果的に行うことができる。導電性シールド９０は、外部コンダクター４３と電気的に接続されて、接地面を形成する。外部コネクター４３は接地することもできるし、ＤＣあるいはＡＣの適当な電圧を印加するようにすることもできる。導電性シールド９０は、好ましくは基板８８の下面の全体を覆うようにして形成する。また、導電性シールド９０は、基板８８の相対向する側に設けられた導電性信号トレースのほぼ全体の長さ部分の下方に位置する領域の、５０％以上、６０％以上、７０％以上、８０％以上、あるいは９０％以上を覆うようにすることができ、又は前記領域の総てを覆うようにすることができる。

１以上の導電性信号トレース９２を基板８８の上面で支持するようにすることができる。導電性トレース９２は、例えば基板８８の前記上面で支持できるような任意の技術を用いて蒸着により形成することができる。導電性トレース９２は同軸ケーブル４０の内部コンダクター４１と電気的に相互結合することができる。同軸ケーブル４０の内部コンダクター４１及び導電性トレース９２は、所定の信号を試験下のデバイスに対して送信し、あるいは前記デバイスから受信する。導電性トレース９２はシールド層９０から誘電体基板８８によって電気的に分離され、マイクロストリップ型のトランスミッション構造を形成する。所望の場合には、シールド層９０及び導電性トレース９２の下側、上側及び／又はこれらの間において、その他の層を設けるようにすることもできる。

上述した予期しない高周波数信号劣化の効果を低減するために、本発明者らは、信号パスが基板８８を貫通した導電性バイア９４を含むことができることを見出した。導電性バイア９４によれば、信号パスを基板８８の上面側から下面側に伝送することができるようになる。導電性バイア９４を設けることにより、基板８８の端部から延在するような導電性触指を用いる必要はなくなる。この結果、前記触指と基板８８の端部との間においてキャパシタを形成することがなくなる。導電性バイア９４は、基板８８の一方の側から基板８８の他方の側へのパスを提供する。また、シールド層９０はバイア９４を超えて延在し、付加的なシールドをさらに構成する。

図５においては基板８８の下面側が描かれ、かかる面においては、バイア９４と電気的に接続されるとともに、基板８８の下面下に延在したトレース９２及びシールド９０と電気的に接続されたコンタクトバンプ１００が形成され、試験下のデバイスと接触できるように構成されている。導電性シールド９０は、コンタクトバンプ１００の周囲にパターン化領域を有することができ、シールド層９０及び信号パスが電気的に相互結合しないようにすることができる（例えば、シールド層９０は前記接触部の５０％以上あるいは７５％以上とすることができ、前記接触部の横方向の総ての領域を囲むようにすることができる。）。なお、前記接触は、バンプ形状の他、パターン構造、導電性構造、針状構造及び細長形状のコンダクターなどの適当な形状を取ることができる。導電性シールド９０は、導電性バンプを横方向に囲い込み、外部電磁場に対する抵抗を増大させている。また、導電性バンプ９０を超えて導電性シールド９０を延在させることにより、他のプローブとのクロストークを低減することができる。また、所望の場合には、１以上のシールドコンタクトを設けることもできる。前記シールド層及び前記導電性トレースは、マイクロストリップトランスミッション制御インピーダンス構造を構成する。前記信号ラインはテスト信号を有し、前記シールドは接地電位を有する。一方、これら２つの導電性パスは、平衡入力などの接地状態を変化させ得るその他の形態にすることもできる。

図６は、前記プローブが外部コーン形状の上部シールド１１０を有する場合を示している。同軸ケーブルの外部コンダクター４３は上部シールド１１０に接続され、その結果、電気的に接地されている。このようなデザインは、同軸ケーブルとプローブ端との間のスムースな遷移を可能とする。したがって、前記プローブがコーン部分の先端に遷移した際に、前記プローブはシールドされることになる。

上部シールド１１０は先端部分が狭小化された円筒部を有しており、その前方先端部がテーパー型のチップを構成し、その後端部がその周囲に設けられた外部同軸コンダクターと連続的に接触した外形部分を構成している。前記外部コンダクターと前記シールドとの間にはギャップが存在しないので、プローブ測定に影響を与えるようなフリンジング場を生成するようなことがない。同様に、シールド１１０は任意の形状とすることができる。また、前記前方端は、好ましくは前記バイアを通り越して延在し、実質的に閉構造を構成するようにする。この場合、前記前方端でのフリンジング場を低減することができる。前記シールドは、金属片から構成する場合に、任意の外部構造に対する寄生的な結合を低減するとともに、シールド構造を簡易化してアセンブリ構造を簡易化することができる。前記シールドは、好ましくは薄膜から構成することができ、通常の製造過程を経て製造することができる。前記シールドは蒸着で形成することもできるし、その他の材料から作製することもできる。

図７は、導電性触指１１２及びその他の細長形状の導電性素子がバイアを通じて電気的に相互結合している様子を示している。１以上の付加的な触指１１４は下側シールド材と電気的に結合しており、所望の場合において、各触指は基板から下側に延在して存在するカンチレバー部を含むことができる。前記カンチレバー部は好ましくは互いに横方向に離隔して配置し、協同して制御インピーダンストランスミッションを形成し、前記ケーブル上のコンダクターと試験下のデバイス上のパッドとの間で低ロス遷移を可能ならしめている。

曲面を含む上部シールド１１０を用いることにより信号品質を改善できる一方、上部シールドの構造変化は高周波数での信号品質を制限し、インピーダンス特性を制限することになる。例えば、上部シールドの高さの変化は、信号コンダクターの長さに沿った電磁場パターンを変化させることになる。また、前記上部シールドに関して、全体の製造プロセスが複雑化する場合がある。多くの場合において、マイクロ波マイクロチップトランジション構造は導電体ケースなどのハウジングによって囲まれているので、上述したような上部シールド構造を含めるような動機付けは減少する。

高周波数での特性を増大させるために、本発明者らは基板材料の効果について検討した。多くの場合に、誘電体基板の材料の誘電率は、例えばＡｌ_２Ｏ_３などの９．９に見られるように高い。このような高誘電率を有する材料は電磁場を収束させ、前記電磁場を減少させて他のデバイスの影響を受けやすくなる傾向を有する。また、基板の厚さは機械的安定性を担保するためには、約２５０−５００μｍとする。したがって、前記電磁場は前記基板内で収束するようになる。

図８に示すように、本発明者らは、剛性基板８８に代えて柔軟性を有する膜基板を用いることを想到した。膜基板の材料としては、USP5,914,613などにも開示されており、その内容は他の文献の内容とともに本明細書中に含まれる。一般に、膜ベースプローブは、柔軟性（半柔軟性）の基板によって特徴づけることができる。前記基板上には、その基板によって支持されるトレースが設けられるとともに、接触部位が前記基板によって保持されている。

前記プローブの膜部分は犠牲基板から構成することができ、その基板内には凹部を生成することができる。この凹部内には導電性材料を位置させることができ、必要に応じてトレースを位置させることができる。柔軟性の誘電体基板は、前記トレースの上又は下に位置させることができる。また、前記犠牲基板は、プローブチップ、トレース及び膜材料を残存させた状態で除去することができる。前記接触部は試験下のデバイスに接触させるとともに、前記トレースは、バイアを介して前記接触部の接続した前記膜基板の相対向する側に位置させる。このような膜基板はセラミック基板（例えば基板８８）などよりも十分に薄くすることができる。例えば、４０，３０，２０，１０，５又は３μｍ程度に薄くすることができる。また、膜基板の誘電率は７程度、特に材料に依存して６，５，４程度にまで小さくすることができる。一般に、低誘電率の基板を用いることは適当ではないが、比較的低い誘電率であって十分に薄い基板を用いる場合は、１００ＧＨｚ程度までの周波数領域での信号伝送を理論上は可能にすることができる。このように十分に薄い基板を用いることによって、下部シールド材を厚いセラミック基板よりも信号トレースに対して近接して配置することができる。したがって、電磁場をそれらの間により確実に閉じ込めることができるようになる。膜材料中に電磁場を確実に閉じ込めることにより、本発明者らは、前記膜材料の高周波特性がその膜材料上に上部シールド材を配置することによって増大できることを見出した。また、上部シールド材は、信号パスに近接して配置することにより、先に前記信号パスから十分に離隔して配置して用いた曲面の上部シールド材は最早十分な効果を発揮することがない。したがって、上部シールド材は、信号トレースと上部シールド材との間の誘電率を有する膜材料の上面においてパターニングすべきである。また、信号トレースとこの信号トレース上に直接設けた上部シールドとの距離は、信号トレースと下部シールド材との距離の１０倍以下とすべきであって、好ましくは７，５，４あるいは２倍以下とすべきである。

従来のプローブの一例を示す図である。 従来のプローブの他の例を示す図である。 同じく、従来のプローブの他の例を示す図である。 同じく、従来のプローブの他の例を示す図である。 本発明のプローブの一例を示す図である。 図３に示すプローブの一部を示す側面図である。 図３に示すプローブの一部を示す底面図である。 本発明のプローブの他の例を示す図である。 本発明のプローブのその他の例を示す図である。 本発明のプローブのさらに他の例を示す図である。

Claims (57)

1. （ａ）誘電体基板と、
   （ｂ）前記誘電体基板の第１の側で支持されるとともに、試験信号と電気的に相互接続された細長形状のコンダクターと、
   （ｃ）前記誘電体基板の第２の側で支持されるとともに、接地信号と電気的に相互接続され、前記細長形状コンダクターの長さ方向のほぼ全体に亘る部分の下方に位置する導電性部材と、
   （ｄ）前記誘電体基板の前記第１の側と前記誘電体基板の前記第２の側との間に位置し、前記誘電体基板の少なくとも厚さ方向において、前記誘電体基板の端部との間に隙間を生じないような形態を呈するとともに、前記導電性部材と電気的に接触していない導電性パスと、
   （ｅ）デバイスを試験する間に、前記導電性パスと電気的に相互接続した接触部と、
   を具えることを特徴とする、プローブ。
2. 前記細長形状のコンダクターは、同軸ケーブルの中心コンダクターと電気的に相互接続していることを特徴とする、請求項１に記載のプローブ。
3. 前記導電性部材は、前記同軸ケーブルの前記中心コンダクターを囲むコンダクターに電気的に接続されていることを特徴とする、請求項２に記載のプローブ。
4. 前記誘電体基板は、前記同軸ケーブルによって支持されていることを特徴とする、請求項３に記載のプローブ。
5. 前記誘電体基板は、前記同軸ケーブルのシェルフで支持されていることを特徴とする、請求項４に記載のプローブ。
6. 前記導電性部材は、実質的に平坦であることを特徴とする、請求項１に記載のプローブ。
7. 前記誘電体基板は、半柔軟性を呈することを特徴とする、請求項１に記載のプローブ。
8. 前記誘電体基板は、膜基板であることを特徴とする、請求項７に記載のプローブ。
9. 前記誘電体基板の誘電率が７以下であることを特徴とする、請求項１に記載のプローブ。
10. 前記誘電体基板の誘電率が５以下であることを特徴とする、請求項１に記載のプローブ。
11. 前記誘電体基板の誘電率が４以下であることを特徴とする、請求項１に記載のプローブ。
12. 前記誘電体基板の誘電率が２以下であることを特徴とする、請求項１に記載のプローブ。
13. 前記接地信号は０Ｖであることを特徴とする、請求項１に記載のプローブ。
14. 前記導電性部材は、前記基板の前記第２の側の５０％以上を覆っていることを特徴とする、請求項１に記載のプローブ。
15. 前記導電性部材は、前記基板の前記第２の側の６０％以上を覆っていることを特徴とする、請求項１に記載のプローブ。
16. 前記導電性部材は、前記基板の前記第２の側の７０％以上を覆っていることを特徴とする、請求項１に記載のプローブ。
17. 前記導電性部材は、前記基板の前記第２の側の８０％以上を覆っていることを特徴とする、請求項１に記載のプローブ。
18. 前記導電性部材は、前記基板の前記第２の側の９０％以上を覆っていることを特徴とする、請求項１に記載のプローブ。
19. 前記導電性部材、前記細長形状コンダクター及び前記誘電体基板は、マイクロストリップトランスミッション構造を形成することを特徴とする、請求項１に記載のプローブ。
20. 前記導電性パスは、前記誘電体基板に対して貫通するようにして設けられたバイアであることを特徴とする、請求項１に記載のプローブ。
21. 前記導電性部材は、横方向において前記接触部の少なくとも５０％を取り囲むことを特徴とする、請求項１に記載のプローブ。
22. 前記導電性部材は、横方向において前記接触部の少なくとも７５％を取り囲むことを特徴とする、請求項１に記載のプローブ。
23. 前記導電性部材は、横方向において前記接触部の少なくとも１００％を取り囲むことを特徴とする、請求項１に記載のプローブ。
24. 前記接触部は、バンプの形状を呈することを特徴とする、請求項１に記載のプローブ。
25. 前記接触部は、導電性触指の形状を呈することを特徴とする、請求項１に記載のプローブ。
26. 前記導電性触指はカンチレバーであることを特徴とする、請求項２５に記載のプローブ。
27. 前記誘電体基板は、４０μｍ以下の厚さを有することを特徴とする、請求項１に記載のプローブ。
28. 前記誘電体基板は、３０μｍ以下の厚さを有することを特徴とする、請求項１に記載のプローブ。
29. 前記誘電体基板は、２０μｍ以下の厚さを有することを特徴とする、請求項１に記載のプローブ。
30. 前記細長形状コンダクターの上方に位置する追加の導電性部材を具え、前記細長形状コンダクターと前記導電性部材との距離は、前記細長形状コンダクターと前記追加の導電性部材との距離の１０倍以下であることを特徴とする、請求項１に記載のプローブ。
31. 前記細長形状コンダクターの上方に位置する追加の導電性部材を具え、前記細長形状コンダクターと前記導電性部材との距離は、前記細長形状コンダクターと前記追加の導電性部材との距離の７倍以下であることを特徴とする、請求項１に記載のプローブ。
32. 前記細長形状コンダクターの上方に位置する追加の導電性部材を具え、前記細長形状コンダクターと前記導電性部材との距離は、前記細長形状コンダクターと前記追加の導電性部材との距離の５倍以下であることを特徴とする、請求項１に記載のプローブ。
33. 前記細長形状コンダクターの上方に位置する追加の導電性部材を具え、前記細長形状コンダクターと前記導電性部材との距離は、前記細長形状コンダクターと前記追加の導電性部材との距離の４倍以下であることを特徴とする、請求項１に記載のプローブ。
34. 前記細長形状コンダクターの上方に位置する追加の導電性部材を具え、前記細長形状コンダクターと前記導電性部材との距離は、前記細長形状コンダクターと前記追加の導電性部材との距離の２倍以下であることを特徴とする、請求項１に記載のプローブ。
35. （ａ）第１の側で細長形状コンダクターを支持し、第２の側で、前記細長形状コンダクターの長さのほぼ全体の下方に位置する導電性部材を支持する誘電体基板と、
    （ｂ）前記誘電体基板の厚さ方向において、前記誘電体基板の前記第１の側と前記第２の側との間に位置する導電性パスと、
    （ｃ）デバイスを試験する間に、前記導電性パスと電気的に相互接続した接触部と、
    を具えることを特徴とする、プローブ。
36. 前記細長形状コンダクターは、同軸ケーブルの中心コンダクターと電気的に相互結合していることを特徴とする、請求項３５に記載のプローブ。
37. 前記導電性部材は、前記同軸ケーブルの前記中心コンダクターを囲むコンダクターに電気的に接続されていることを特徴とする、請求項３６に記載のプローブ。
38. 前記誘電体基板は、柔軟性を呈することを特徴とする、請求項３５に記載のプローブ。
39. 前記誘電体基板は、膜基板であることを特徴とする、請求項３８に記載のプローブ。
40. 前記誘電体基板の誘電率が７以下であることを特徴とする、請求項３５に記載のプローブ。
41. 前記誘電体基板の誘電率が５以下であることを特徴とする、請求項３５に記載のプローブ。
42. 前記誘電体基板の誘電率が４以下であることを特徴とする、請求項３５に記載のプローブ。
43. 前記誘電体基板の誘電率が２以下であることを特徴とする、請求項３５に記載のプローブ。
44. 前記導電性部材は、前記基板の前記第２の側の５０％以上を覆っていることを特徴とする、請求項３５に記載のプローブ。
45. 前記導電性部材は、前記基板の前記第２の側の６０％以上を覆っていることを特徴とする、請求項３５に記載のプローブ。
46. 前記導電性部材は、前記基板の前記第２の側の７０％以上を覆っていることを特徴とする、請求項３５に記載のプローブ。
47. 前記導電性部材は、前記基板の前記第２の側の８０％以上を覆っていることを特徴とする、請求項３５に記載のプローブ。
48. 前記導電性部材は、前記基板の前記第２の側の９０％以上を覆っていることを特徴とする、請求項３５に記載のプローブ。
49. 前記導電性部材、前記細長形状コンダクター及び前記誘電体基板は、マイクロストリップトランスミッション構造を形成することを特徴とする、請求項３５に記載のプローブ。
50. 前記誘電体基板は、４０μｍ以下の厚さを有することを特徴とする、請求項３５に記載のプローブ。
51. 前記誘電体基板は、２０μｍ以下の厚さを有することを特徴とする、請求項３５に記載のプローブ。
52. 前記誘電体基板は、１０μｍ以下の厚さを有することを特徴とする、請求項３５に記載のプローブ。
53. 前記細長形状コンダクターの上方に位置する追加の導電性部材を具え、前記細長形状コンダクターと前記導電性部材との距離は、前記細長形状コンダクターと前記追加の導電性部材との距離の１０倍以下であることを特徴とする、請求項３５に記載のプローブ。
54. 前記細長形状コンダクターの上方に位置する追加の導電性部材を具え、前記細長形状コンダクターと前記導電性部材との距離は、前記細長形状コンダクターと前記追加の導電性部材との距離の７倍以下であることを特徴とする、請求項３５に記載のプローブ。
55. 前記細長形状コンダクターの上方に位置する追加の導電性部材を具え、前記細長形状コンダクターと前記導電性部材との距離は、前記細長形状コンダクターと前記追加の導電性部材との距離の５倍以下であることを特徴とする、請求項３５に記載のプローブ。
56. 前記細長形状コンダクターの上方に位置する追加の導電性部材を具え、前記細長形状コンダクターと前記導電性部材との距離は、前記細長形状コンダクターと前記追加の導電性部材との距離の４倍以下であることを特徴とする、請求項３５に記載のプローブ。
57. 前記細長形状コンダクターの上方に位置する追加の導電性部材を具え、前記細長形状コンダクターと前記導電性部材との距離は、前記細長形状コンダクターと前記追加の導電性部材との距離の２倍以下であることを特徴とする、請求項３５に記載のプローブ。

Images