KR100549932B1 - 에폭시형 프로브 카드 - Google Patents

에폭시형 프로브 카드 Download PDF

Info

Publication number
KR100549932B1
KR100549932B1 KR1019980036935A KR19980036935A KR100549932B1 KR 100549932 B1 KR100549932 B1 KR 100549932B1 KR 1019980036935 A KR1019980036935 A KR 1019980036935A KR 19980036935 A KR19980036935 A KR 19980036935A KR 100549932 B1 KR100549932 B1 KR 100549932B1
Authority
KR
South Korea
Prior art keywords
probe needles
probe
high frequency
needles
printed circuit
Prior art date
Application number
KR1019980036935A
Other languages
English (en)
Other versions
KR20000019029A (ko
Inventor
이상돈
전철규
김영재
김성진
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1019980036935A priority Critical patent/KR100549932B1/ko
Publication of KR20000019029A publication Critical patent/KR20000019029A/ko
Application granted granted Critical
Publication of KR100549932B1 publication Critical patent/KR100549932B1/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Measuring Leads Or Probes (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

본 발명은 고주파 특성을 개선한 에폭시형 프로브 카드에 관한 것으로서, 특히, 인쇄회로기판; 상기 인쇄회로기판상의 복수의 위치에 각각 배열되며, 신호의 입력 및 출력을 위한 복수의 입출력단을 갖는 복수의 피시비 패턴; 상기 복수의 피시비 패턴 각각에 대응하여 결합하고, 고주파 신호를 입력하기 위한 복수의 제 1 프로브침과 상기 복수의 제 1 프로브침에 인접하여 배치되어 접지하기 위한 복수의 제 2 프로브침을 포함하는 복수의 프로브침; 상기 복수의 프로브침을 상기 인쇄회로기판상에 지지시키는 지지부재; 및 상기 복수의 프로브침간의 신호간섭을 차단시키기 위해 소정 길이의 복수의 프로브침간의 공간에 채워진 유전체를 구비하는 것을 특징으로 한다.
따라서, 본 발명에서는 접지 프로브침들을 고주파 신호선에 인접하도록 배치함과 더불어 복수의 프로브침 사이의 공간을 유전체로 채워서 기생 인덕턴스 성분의 영향을 감소시킴으로써, 프로브침의 길이를 변경함 없이 고주파 특성을 개선할 수 있으며, 이로 인해 고주파 특성의 불량선별을 위한 테스트를 진행할 수 있으므로 불량 칩을 패키지하는 데 따르는 비용을 줄일 수 있는 효과가 있다.

Description

에폭시형 프로브 카드
본 발명은 에폭시형 프로브 카드에 관한 것으로서, 특히, 유전체와 전류 리턴 경로를 이용하여 프로브침의 전기적 기생성분을 줄임으로써, 고주파 신호의 전송특성을 개선한 에폭시형 프로브 카드에 관한 것이다.
현재 이동통신이나 무선통신용으로 개발되고 있는 반도체 소자의 동작주파수가 수백 ㎒에서 수㎓ 이상으로 점차 높아짐에 따라 양산을 위한 고속 자동화 테스트에서도 패키지 레벨 및 웨이퍼 레벨에 있는 반도체 소자의 고주파 측정이 적실히 요구되고 있다. 현재 대부분의 반도체 제조업체에서 이루어지는 고속 자동화 테스트에서는 패키지 레벨의 반도체 소자의 경우 고주파 신호의 전송특성에 적합한 마이크로 스트립(Microstrip Line) 라인 즉, 피시비(PCB)패턴과 고주파 소자의 측정에 적합한 소켓으로 구성된 테스트 보드를 사용하여 고주파에 대한 측정이 이루어지고 있으나 웨이퍼 레벨의 반도체 소자의 경우 여러 가지 기술적인 어려움으로 인하여 DC나 저주파 특성만을 측정하고 있다. 그러므로, 웨이퍼 레벨의 반도체 소자에 대한 고주파 측정 환경을 개선시킬 필요가 있다.
현재 웨이퍼 레벨의 반도체 소자를 테스트하는 데 사용되는 양산용 프로브 카드는 크게 블레이드(BLADE)형과 에폭시(EPOXY)형의 두 가지로 구분된다. 블레이드형 프로브 카드는 프로브팁(PROBE-TIP)과 연결된 부분이 블레이드 형태로 되어있으므로 많은 공간을 차지하게 된다. 이 때문에 프로브팁의 수에 제한을 받는다. 이에 반해서 에폭시형 프로브 카드는 프로브팁의 길이가 수 ㎝이상되는 프로브침(Probe-Niddle)을 사용하며, 다층구조의 배열이 가능하므로 핀수가 많은 웨이퍼 소자의 측정에 적합한 특성을 갖는다.
도 1 은 종래의 에폭시형 프로브 카드를 나타낸 도면으로서, 도시된 바와 같이, 인쇄회로기판(2)과, 인쇄회로기판(2)상에서 신호의 입력 및 출력을 위한 복수의 입출력단을 갖는 복수의 피시비 패턴(4,6,8,10,12)과, 복수의 피시비 패턴(4,6,8,10,12)에 결합되어 피측정 반도체 소자(1)의 본딩 패드에 전기적으로 연결되는 복수의 프로브침(14,16,18,20,22)과, 에폭시로 제작되며 복수의 프로브침(14,16,18,20,22)을 인쇄회로기판(2)상에 지지시키는 링(24)으로 구성되며, 복수의 프로브침(14,16,18,20,22)이 인쇄회로기판(2)의 중심에 위치하는 피측정 반도체 소자(1)에 접촉하여 테스터(미도시)에서 제공하는 테스트 신호를 인가하고, 피측정 반도체 소자로부터 출력신호를 검출하여 피측정 반도체 소자의 전기적 특성을 테스트 할 수 있도록 한다.
상기와 같이 구성된 에폭시형 프로브 카드에 있어서, 복수의 프로브침(14,16,18,20,22)은 고주파 신호를 인가하기 위한 프로브침과 피측정 반도체 소자의 접지 패드에 접촉시키기 위한 프로브침을 포함하는 데, 접지에 접촉되는 프로브침은 제조된 피측정 반도체 소자의 접지 패드에 대응하는 위치에 형성된다.
한편, 프로브침들(14,16,18,20,22)은 피측정 반도체 소자인 웨이퍼를 프로브하는 부분으로 전기적 및 기계적 신뢰성이 요구되기 때문에 도전율(σ)이 1.825×10-7 S/m인 텅스텐 재질로 제작된다. 이 프로브침들의 중간 부분의 직경은 0.254㎜이며 전체의 길이는 약 22㎜이고, 웨이퍼의 본딩 패드와 접촉되는 프로브침들의 종간의 직경은 0.04㎜로 그 굵기가 점차 가늘어진다. 특히, 프로브침들(14,16,18, 20,22,)은 직경이 매우 작으며, 길이가 비교적 길고, 접지되어 있지 않으므로 RF신호 전송에서 기생 인덕턴스 성분으로 작용한다. 또한 인접 프로브 침간의 거리가 수백 ㎛수준으로 배치되어 있으므로 신호선간의 혼신(Cross-Talk)에 해당하는 유도성 신호의 결합도 크게 발생함을 예측할 수 있다.
상기 프로브침들(14,16,18,20,22)의 전기적 특성을 정량적으로 해석하기 위하여 전자장 시뮬레이터인 라파엘(RAPHAELTM)을 이용하여 회로모델에 대한 각각의 값이 수치해석 방법으로 계산되고, 이로부터 등가회로가 구성된다.
도 2 는 RAPHAELTM 해석을 위하여 시뮬레이터에 입력된 프로브침의 구조를 나타낸다. 구조 입력에서 커플링 효과가 가장 큰 인접한 네 개의 프로브침만(16,18,20,22)이 고려되었다.
도 3 는 RAPHAELTM 해석으로부터 추출된 소자값 즉, 저항, 커패시터 및 인덕턴스 성분값을 이용하여 구성한 프로브침(16,18,20,22)의 등가회로도이다.
상기 등가회로에서 프로브침의 자체 인덕턴스(Self Inductance) 값은 약 20nH의 비교적 큰 값으로 나타나며, 상호 인덕턴스(Mutual Inductance)는 프로브침(18,20)과 같이 서로 인접할 경우에 약 12nH로 자체 인덕턴스의 60%에 해당하는 큰 값을 보인다. 고주파 소자의 테스트에서 이러한 프로브침의 자체 인덕턴스와 상호 인덕턴스는 고주파 신호 전송특성을 열화시키며 혼신효과를 증대시키는 원인으로 작용한다.
한편, 상기 등가회로에서 인접한 프로브침간의 상호 커패시턴스는 약 0.3㎊이하의 수준으로 커패시턴스에 의한 프로브침간의 커플링은 매우 작다.
도 4 는 도 3 의 등가회로를 고주파용 회로 시뮬레이터인 HP(휴렛 패커드)사의 MDS(Microwave Design System)에 입력하고, 프로브침에 접지나 유전체의 효과없이 프로브침으로 신호가 전송되는 경우의 고주파 대역의 산란계수(S-Parameter)를 추출한 결과도이다. 이 경우에 산란계수(S11)는 400㎒에서 약 -3㏈, 800㎒에서 약 -1.0㏈이며, 산란계수(S21)는 400㎒에서 약 -3㏈, 800㎒에서 약 -7㏈를 보인다. 즉, 400㎒이상에서 입력신호의 1/2이상이 반사된다. 여기서 산란계수(S11)는 2포트 네트워크에서 신호의 반사율을, 산란계수(S21)는 신호의 투과율을 각각 나타낸다.
이와 같이 종래의 방식에서는 입력신호의 주파수가 증가할수록 신호의 전송특성이 열화된다.
도 5 는 종래의 방식에 따라 인접한 프로브침간의 혼신(Cross-Talk)특성을 나타낸 결과도로서, 도시된 바와 같이 500㎒에서 혼신이 약 -8㏈가 발생한다.
상술한 바와 같이 종래의 에폭시형 프로브 카드는 프로브팁에 해당하는 프로브침의 길이가 블레이드(BLADE)형에 비해 상대적으로 길고, 프로브침들이 조밀하게 제작되므로, 기생 인덕턴스 성분의 영향을 상당히 받게 되어 결국 고주파 소자의 측정에 적합하지 못하게 된다.
이를 해결하기 위해 프로브침의 자체 길이를 감소시켜 최소화하는 방법을 시도할 수 있으나, 에폭시형 프로브 카드에서는 일정한 길이 이상의 프로브침이 필수적으로 요구되므로 구조 변경에 제약이 따른다.
상기와 같은 문제점을 해결하기 위하여 본 발명의 목적은 접지 프로브침들을 고주파 신호선에 인접하도록 배치함과 더불어 복수의 프로브침 사이의 공간에 유전체를 채움으로써, 프로브침의 길이를 변경함 없이 기생 인덕턴스 성분의 영향을 감소시켜서 고주파 신호의 전송특성을 개선한 에폭시형 프로브 카드를 제공하는 데 있다.
상기 목적을 달성하기 위하여 본 발명의 에폭시 프로브 카드는 인쇄회로기판; 상기 인쇄회로기판상의 복수의 위치에 각각 배열되며, 신호의 입력 및 출력을 위한 복수의 입출력단을 갖는 복수의 피시비 패턴; 상기 복수의 피시비 패턴 각각에 대응하여 결합하고, 고주파 신호를 입력하기 위한 복수의 제 1 프로브침과 상기 복수의 제 1 프로브침에 인접하여 배치되어 접지하기 위한 복수의 제 2 프로브침을 포함하는 복수의 프로브침; 상기 복수의 프로브침을 상기 인쇄회로기판상에 지지시키는 지지부재; 및 상기 복수의 프로브침간의 신호간섭을 차단시키기 위해 소정 길이의 복수의 프로브침간의 공간에 채워진 유전체를 구비하는 것을 특징으로 한다.
이하, 첨부한 도면을 참조하여 본 발명을 보다 상세하게 설명하고자 한다.
도 6 은 본 발명의 실시예에 따른 에폭시형 프로브 카드를 설명하기 위한 도면이다. 본 발명에 따른 에폭시형 프로브 카드는 도너츠 형상의 인쇄회로기판(101)과, 인쇄회로기판(101) 외주부의 복수의 위치에 각각 배열되며, 신호를 입력 및 출력하기 위한 복수의 입출력단을 갖는 복수의 피시비(PCB;Printed circuit Board) 패턴(102,104,106, 108,110)과, 복수의 피시비 패턴(102,104,106, 108,110) 각각에 결합하고, 고주파 신호를 입력하기 위한 제 1 프로브침(116)과 제 1 프로브침(116)의 양측에 인접하여 배치되어 피측정 반도체 소자의 접지 패드에 전기적으로 결합하는 복수의 제 2 프로브침(114,118)을 포함하며, 인쇄회로기판(101)의 중심에 탑재된 피측정 반도체 소자(100)의 본딩 패드에 전기적으로 연결되는 복수의 프로브침(112,114,116,118,120)과, 복수의 프로브침(112,114,116, 118,120)을 인쇄회로기판(101)상에 지지시키는 지지부재(122)와, 복수의 프로브침(112,114,116,118,120)간의 신호간섭을 차단시키기 위해 소정 길이의 복수의 프로브침(112,114,116, 118,120)간의 공간에 채워진 유전체(124)로 구성된다.
상기와 같은 구성에서 제 2 프로브침들(114,118)과 같은 접지 프로브침들이 고주파 신호선을 형성하는 제 1 프로브침(116)에 인접하도록 배치되고, 복수의 프로브침(112,114,116,118,120) 사이의 공간에는 소정의 비유전율을 갖는 유전체인 에폭시(Epoxy)로 채워진다. 이 두 가지 방법을 함께 사용할 경우 특성 임피던스를 고주파 신호 전송에 적합한 50Ω으로 맞출 수 있게 된다.
한편, 본 발명의 실시예에 따라 제 2 프로브침들(114,118)은 피측정 반도체 소자의 접지에 해당하는 본딩 패드를 접촉함으로써 전류 리턴 경로를 형성한다. 그런데 피측정 반도체 소자의 접지 패드가 접지 프로브침에 대응되는 위치가 아닌 다른 위치에 있을 경우 제 2 프로브침들(114,118)을 접지 패드와 연결되는 프로브침에 전기적으로 연결시킴으로써 최소한의 전류루프를 형성한다.
본 발명의 실시예에 따라 제 1 프로브침(116)의 양측에 인접하여 제 2 프로브침들(114,116)이 위치하는 GSG(Ground-Signal-Ground) 형태로 프로브침을 배치시킨 경우, 특성 임피던스 값은 무손실을 가정하고 RAPHAELTM 해석에 따른 도 3 의 등가회로의 소자값을 이용하여 다음의 수학식으로 계산할 수 있다.
수학식
Im= (L/C)
여기서, Im은 특성 임피던스를, L은 인덕턴스를, C는 커패시턴스를 각각 나타낸다.
상기 GSG구조에서 인덕턴스(L) 값은 접지 루프를 고려한 경우인 LLOOP(LSIGNAL+0.5×LGROUND-2×M)의 값으로 4.4nH에 해당하며 커패시턴스(C) 값은 양쪽의 접지에 의한 2×Cm의 값으로 0.56㎊에 해당한다. 이 인덕턴스 및 커패시턴스 값들을 상기 수학식에 대입하여 계산하면, 특성 임피던스(Im)는 88.64Ω이 된다. 여기서 LLOOP는 전류 루프가 형성되었을 때 신호라인에 존재하는 인덕턴스를 나타내고, LSIGNAL는 RF신호를 인가하였을 때 신호라인에 존재하는 인덕턴스를 나타내고, LGROUND는 접지를 사용하였을 때 신호라인에 존재하는 인덕턴스를 나타낸다.
본 발명의 실시예에서는 프로브침간의 공간을 채우기 위해 소정의 비유전율을 갖는 에폭시(EPOXY)를 유전체로 이용하는 데, 비유전율이 4.8인 에폭시를 GSG구조에 채웠을 경우 유전체에 의한 인덕턴스(L) 값은 거의 변화하지 않으며 커패시턴스(C) 값은 비유전율에 비례하므로 4.8×2×Cm이 되어 특성 임피던스(Im)가 40.05Ω이 된다. 여기서 Cm은 신호라인에 존재하는 상호 커패시턴스를 나타낸다.
이와 같이 프로브 카드의 제작에 프로브침의 배치를 조정하고 유전체를 채우는 방법을 이용할 경우 특성 임피던스가 낮아지므로 고주파 신호 전송이 향상된다.
도 7 은 본 발명에 따라 프로브침을 GSG형태로 배치하고 신호를 인가했을 때 산란계수를 나타낸 결과도로서, 도 4 와 비교할 때, 800㎒에서 산란계수(S11)는 -10㏈로 9㏈가 향상됨 보이며, 800㎒에서 산란계수(S21)는 -0.7㏈로 6㏈가 향상됨을 보인다.
도 8 은 본 발명에 따라 프로브침들을 GSG형태로 배치하고 신호를 인가하였을 때 신호선간의 혼신특성을 나타낸 결과도로서, 500㎒에서 혼신이 -17㏈로 도 5 에 비해 약 9㏈정도로 혼신의 영향이 감소함을 보인다.
따라서, 상술한 바와 같이 본 발명에서는 접지 프로브침들을 고주파 신호선에 인접하도록 배치함과 더불어 복수의 프로브침 사이의 공간을 유전체로 채워서 기생 인덕턴스 성분의 영향을 감소시킴으로써, 프로브침의 길이를 변경함 없이 고주파 특성을 개선할 수 있으며, 이로 인해 고주파 특성의 불량선별을 위한 테스트를 진행할 수 있으므로 불량 칩을 패키지하는 데 따르는 비용을 줄일 수 있는 효과가 있다.
도 1 은 종래의 에폭시형 프로브 카드를 나타낸 도면.
도 2 는 RAPHAELTM 해석을 위하여 입력된 프로브침의 구조를 나타낸 도면.
도 3 은 RAPHAELTM 해석에 따른 도 1 의 프로브침의 등가회로도.
도 4 는 종래의 방식에 따른 프로브침의 산란계수를 나타낸 결과도.
도 5 는 종래의 방식에 따른 인접한 프로브침간의 혼신특성을 나타낸 결과도.
도 6 은 본 발명에 따른 에폭시형 프로브 카드를 나타낸 도면.
도 7 은 본 발명에 따른 프로브침의 산란계수를 나타낸 결과도.
도 8 은 본 발명에 따른 인접한 프로브침간의 혼신특성을 나타낸 결과도.
*도면의 주요 부분에 대한 부호의 설명
100; 피측정 반도체 소자 101; 인쇄회로기판
102,104,106,108,110; 피시비(PCB;Printed circuit Board) 패턴
112,114,116,118,120; 프로브침
122; 지지부재 124; 유전체

Claims (3)

  1. 인쇄회로기판;
    상기 인쇄회로기판상의 복수의 위치에 각각 배열되며, 신호의 입력 및 출력을 위한 복수의 입출력단을 갖는 복수의 피시비 패턴;
    상기 복수의 피시비 패턴 각각에 대응하여 결합하고, 고주파 신호를 입력하기 위한 복수의 제 1 프로브침과 상기 복수의 제 1 프로브침에 인접하여 배치되어 접지하기 위한 복수의 제 2 프로브침을 포함하는 복수의 프로브침;
    상기 복수의 프로브침을 상기 인쇄회로기판상에 지지시키는 지지부재; 및
    상기 복수의 프로브침간의 신호간섭을 차단시키기 위해 소정 길이의 복수의 프로브침간의 공간에 채워진 유전체를 구비하는 것을 특징으로 하는 에폭시형 프로브 카드.
  2. 제 1 항에 있어서,
    상기 복수의 제 2 프로브침은 피측정 반도체 소자의 접지 패드에 전기적으로 연결되어 전류 리턴 경로를 형성하는 것을 특징으로 하는 에폭시형 프로브 카드.
  3. 제 1 항에 있어서,
    상기 복수의 프로브침간의 공간을 채우기 위해 사용된 유전체는 소정의 비유전율을 갖는 에폭시인 것을 특징으로 하는 에폭시형 프로브 카드.
KR1019980036935A 1998-09-08 1998-09-08 에폭시형 프로브 카드 KR100549932B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980036935A KR100549932B1 (ko) 1998-09-08 1998-09-08 에폭시형 프로브 카드

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980036935A KR100549932B1 (ko) 1998-09-08 1998-09-08 에폭시형 프로브 카드

Publications (2)

Publication Number Publication Date
KR20000019029A KR20000019029A (ko) 2000-04-06
KR100549932B1 true KR100549932B1 (ko) 2006-04-21

Family

ID=19549899

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980036935A KR100549932B1 (ko) 1998-09-08 1998-09-08 에폭시형 프로브 카드

Country Status (1)

Country Link
KR (1) KR100549932B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100789196B1 (ko) * 2002-05-10 2007-12-31 앤디 첸 반도체 테스트 부재의 테스트 플레이트 분할장치
AT525517A1 (de) * 2021-10-13 2023-04-15 Gaggl Dipl Ing Dr Rainer Prüfvorrichtung und Anordnung mit dieser

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01116452A (ja) * 1987-10-30 1989-05-09 Oki Electric Ind Co Ltd 高周波プローブカード
JPH04265863A (ja) * 1991-02-20 1992-09-22 Mitsubishi Electric Corp プロ−ブ針
JPH1126527A (ja) * 1997-06-10 1999-01-29 Cascade Microtech Inc 低電流ポゴ（ｐｏｇｏ） 探測カード

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01116452A (ja) * 1987-10-30 1989-05-09 Oki Electric Ind Co Ltd 高周波プローブカード
JPH04265863A (ja) * 1991-02-20 1992-09-22 Mitsubishi Electric Corp プロ−ブ針
JPH1126527A (ja) * 1997-06-10 1999-01-29 Cascade Microtech Inc 低電流ポゴ（ｐｏｇｏ） 探測カード

Also Published As

Publication number Publication date
KR20000019029A (ko) 2000-04-06

Similar Documents

Publication Publication Date Title
US7492146B2 (en) Impedance controlled via structure
US6194739B1 (en) Inline ground-signal-ground (GSG) RF tester
US7212013B2 (en) Apparatus for measuring parasitic capacitance and inductance of I/O leads on an electrical component using a network analyzer
JP2007502429A (ja) デバイス試験用のプローブ
US7138812B2 (en) Probe card
JP2007178440A (ja) 高帯域受動集積回路テスタのプローブカードアセンブリ
JP2000321301A (ja) 分割抵抗器プローブチップ構造及び測定方法
US20170192037A1 (en) Testing of electronic devices through capacitive interface
KR20060045936A (ko) 고주파회로의 특성 측정 방법 및 교정용 패턴과 교정용지그
Carlton et al. Accurate measurement of high-speed package and interconnect parasitics
GB2197081A (en) Coplanar waveguide probe
KR20090082783A (ko) Ｅｄｓ 공정용 프로브 카드 어셈블리
KR20220106916A (ko) 집적 회로 디바이스 테스트 툴링을 위한 임피던스 튜닝 기능이 있는 하이브리드 차폐 소켓
KR100549932B1 (ko) 에폭시형 프로브 카드
US5734176A (en) Impedance controlled test fixture for multi-lead surface mounted integrated circuits
US7777509B2 (en) Method and apparatus for electrical testing
KR100227283B1 (ko) 고주파용 프로브 카드
US11215641B2 (en) Probe card assembly in automated test equipment
WO1986006495A1 (en) A coplanar waveguide probe
JP2006308528A (ja) プローブカード
JPH06181246A (ja) プローブ装置
KR100261220B1 (ko) 신호전송 효과를 개선하기 위한 접지평면을 구비하는 소켓
KR20120012563A (ko) 고주파 측정용 프로브 카드
JPH10300778A (ja) 高周波デバイスの高周波特性を測定する方法
Luk et al. Package measurement methodology using a surface mount jig

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100114

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee