JP2657315B2 - プローブカード - Google Patents
プローブカードInfo
- Publication number
- JP2657315B2 JP2657315B2 JP1042670A JP4267089A JP2657315B2 JP 2657315 B2 JP2657315 B2 JP 2657315B2 JP 1042670 A JP1042670 A JP 1042670A JP 4267089 A JP4267089 A JP 4267089A JP 2657315 B2 JP2657315 B2 JP 2657315B2
- Authority
- JP
- Japan
- Prior art keywords
- probe
- wiring pattern
- line
- insulating substrate
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Measuring Leads Or Probes (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は、プローブカードに関する。
(従来の技術) 一般に半導体装置の主構成部品である集積回路素子
は、半導体基板(以下ウエハと称す)上に多数整列した
状態で形成された後、各集積回路素子に切断される。
は、半導体基板(以下ウエハと称す)上に多数整列した
状態で形成された後、各集積回路素子に切断される。
このような集積回路素子の製造工程では、ウエハ上に
形成された集積回路素子を良品と不良品とに選別する等
の目的のため、従来から集積回路素子の電極に探針を接
触させるプローバと、電気的信号を印加および測定する
テスタによってウエハの状態で各集積回路素子の電気的
特性の検査測定を行っている。
形成された集積回路素子を良品と不良品とに選別する等
の目的のため、従来から集積回路素子の電極に探針を接
触させるプローバと、電気的信号を印加および測定する
テスタによってウエハの状態で各集積回路素子の電気的
特性の検査測定を行っている。
また、一般に上述の検査測定では、ウエハに形成され
た集積回路素子の多数の電極に対応して探針が絶縁性基
板に植設されたプローブカードを用い、このプローブカ
ードを交換することにより異なる仕様の集積回路素子を
検査することができるようにしている。
た集積回路素子の多数の電極に対応して探針が絶縁性基
板に植設されたプローブカードを用い、このプローブカ
ードを交換することにより異なる仕様の集積回路素子を
検査することができるようにしている。
なお、上記プローブカードは、絶縁性基板により例え
ば円盤状に形成されており、この中央部に設けられた検
査ホールに向って多数の探針が植設さている。また、絶
縁性基板の周縁部には、各探針と測定装置とを電気的に
接続するための電極が形成されており、これらの探針と
電極との間は、絶縁性基板に形成された配線パタンによ
って接続されている。また、例えば微少電流を測定する
ためのプローブカードでは、各探針に、それぞれ信号を
印加するためのフォースラインと、信号を測定するため
のセンスラインとが接続されたいわゆるケルビン方式
(これらのラインは探針近傍で電気的に接続されてい
る)のものが多い。
ば円盤状に形成されており、この中央部に設けられた検
査ホールに向って多数の探針が植設さている。また、絶
縁性基板の周縁部には、各探針と測定装置とを電気的に
接続するための電極が形成されており、これらの探針と
電極との間は、絶縁性基板に形成された配線パタンによ
って接続されている。また、例えば微少電流を測定する
ためのプローブカードでは、各探針に、それぞれ信号を
印加するためのフォースラインと、信号を測定するため
のセンスラインとが接続されたいわゆるケルビン方式
(これらのラインは探針近傍で電気的に接続されてい
る)のものが多い。
(発明が解決しようとする課題) ところで、近年、半導体装置の小形化および高集積化
によって集積回路素子の各電極の間隔がしだいに狭くな
っており、プローブカードの各探針の間隔およびこれら
の配線パターン間の間隔もこれに伴って狭くなってい
る。このため、隣接する配線パターン間で、例えばこれ
らの配線パターン間の電位差1Vあたり0.1pA程度の微少
な漏れ電流が発生し、例えば集積回路素子の微少な直流
電流の検査測定を行うような場合、検査の誤判定等が生
じるという問題があった。
によって集積回路素子の各電極の間隔がしだいに狭くな
っており、プローブカードの各探針の間隔およびこれら
の配線パターン間の間隔もこれに伴って狭くなってい
る。このため、隣接する配線パターン間で、例えばこれ
らの配線パターン間の電位差1Vあたり0.1pA程度の微少
な漏れ電流が発生し、例えば集積回路素子の微少な直流
電流の検査測定を行うような場合、検査の誤判定等が生
じるという問題があった。
本発明は、かかる従来の事情に対処してなされたもの
で、隣接する配線パターン間における漏れ電流の発生、
および外部からの雑音の侵入を防止することができ、集
積回路素子の検査を正確に行うことのできるプローブカ
ードを提供しようとするものである。
で、隣接する配線パターン間における漏れ電流の発生、
および外部からの雑音の侵入を防止することができ、集
積回路素子の検査を正確に行うことのできるプローブカ
ードを提供しようとするものである。
[発明の構成] (課題を解決するための手段) 本発明のプローブカードは、絶縁性の基板に設けられ
た複数の探針と、それぞれの前記探針と測定機器とを電
気的に接続するために前記基板面に形成され、前記探針
に所定の信号を供給するための配線パターンと、前記探
針に流れる信号を測定するための配線パターンとからな
る第1の配線パターン群と、 前記探針毎に夫々独立に、各探針に接続された前記第
1の配線パターンを囲む如く形成され該第1の配線パタ
ーン群と同電位となるよう電圧信号を印加される第2の
配線パターン群と を備えたことを特徴とする。
た複数の探針と、それぞれの前記探針と測定機器とを電
気的に接続するために前記基板面に形成され、前記探針
に所定の信号を供給するための配線パターンと、前記探
針に流れる信号を測定するための配線パターンとからな
る第1の配線パターン群と、 前記探針毎に夫々独立に、各探針に接続された前記第
1の配線パターンを囲む如く形成され該第1の配線パタ
ーン群と同電位となるよう電圧信号を印加される第2の
配線パターン群と を備えたことを特徴とする。
(作 用) 本発明のプローブカードでは、絶縁性の基板に設けら
れた複数の探針と測定機器とを電気的に接続するため
に、この基板面に形成された第1の配線パターン群(フ
ォースライン、センスライン)をそれぞれ囲む如く、こ
れらと同電位となるよう電圧信号を印加される第2の配
線パターン群(ガードライン)が形成されている。した
がって、隣接する配線パターン間における濡れ電流の発
生を防止することができ、さらに外部からの雑音の影響
も軽減することができるので、正確な測定を行うことが
できる。
れた複数の探針と測定機器とを電気的に接続するため
に、この基板面に形成された第1の配線パターン群(フ
ォースライン、センスライン)をそれぞれ囲む如く、こ
れらと同電位となるよう電圧信号を印加される第2の配
線パターン群(ガードライン)が形成されている。した
がって、隣接する配線パターン間における濡れ電流の発
生を防止することができ、さらに外部からの雑音の影響
も軽減することができるので、正確な測定を行うことが
できる。
(実施例) 以下、本発明の実施例を図面を参照して説明する。
第1図および第2図に示すプローブカード1の絶縁性
基板2は、例えば絶縁性に優れたポリイミド系樹脂等か
ら円盤状に構成されており、その中央部には、検査ホー
ル2aが設けられている。また、この絶縁性基板2には、
検査ホール2aに向う如くウエハ3に形成された集積回路
素子4の電極パッド5列に対応して針先が位置付けされ
る多数の探針6(第1図には1本のみ示す)が植設され
ている。
基板2は、例えば絶縁性に優れたポリイミド系樹脂等か
ら円盤状に構成されており、その中央部には、検査ホー
ル2aが設けられている。また、この絶縁性基板2には、
検査ホール2aに向う如くウエハ3に形成された集積回路
素子4の電極パッド5列に対応して針先が位置付けされ
る多数の探針6(第1図には1本のみ示す)が植設され
ている。
また、各探針6には、それぞれ図示しない測定装置
(テスタ)から電気信号を供給するためのフォースライ
ン7および電気信号を測定するためのセンスライン8が
接続されている。すなわち、これらのフォースライン7
およびセンスライン8は、絶縁性基板2上に形成された
配線パターンからなり、探針6の近傍で連結され、ここ
から2本に別れて放射状に絶縁性基板2の周縁部に向か
う如く形成されており、その外側端部には、それぞれ外
部電極に接続するためのフォース電極7t、センス電極8t
が設けられている。
(テスタ)から電気信号を供給するためのフォースライ
ン7および電気信号を測定するためのセンスライン8が
接続されている。すなわち、これらのフォースライン7
およびセンスライン8は、絶縁性基板2上に形成された
配線パターンからなり、探針6の近傍で連結され、ここ
から2本に別れて放射状に絶縁性基板2の周縁部に向か
う如く形成されており、その外側端部には、それぞれ外
部電極に接続するためのフォース電極7t、センス電極8t
が設けられている。
さらに、絶縁性基板2には、上記フォースライン7お
よびセンスライン8の周囲を囲む如く、ほぼU字状に形
成された配線パターンからなるガードライン9aが設けら
れており、このガードライン9aの外側部位にはガード電
極9tが設けられている。また、絶縁性基板2の裏面側に
は、ガードライン9aに対応して楔形の配線パターンから
なるガードライン9bが形成されており、これらのガード
ライン9a、9bは、スルーホール9cによって電気的に接続
されている。
よびセンスライン8の周囲を囲む如く、ほぼU字状に形
成された配線パターンからなるガードライン9aが設けら
れており、このガードライン9aの外側部位にはガード電
極9tが設けられている。また、絶縁性基板2の裏面側に
は、ガードライン9aに対応して楔形の配線パターンから
なるガードライン9bが形成されており、これらのガード
ライン9a、9bは、スルーホール9cによって電気的に接続
されている。
そして、絶縁性基板2の裏面側のガードライン9bのさ
らに外周側には、配線パターンからなるグランドライン
10が設けられており、このグランドライン10は、スルー
ホール10aによって絶縁性基板2の表面側に形成された
グランド電極10tに接続されている。
らに外周側には、配線パターンからなるグランドライン
10が設けられており、このグランドライン10は、スルー
ホール10aによって絶縁性基板2の表面側に形成された
グランド電極10tに接続されている。
上記構成のこの実施例のプローブカード1は、プロー
ブ装置の所定部位に配置され、フォース電極7t、センス
電極8t、ガード電極9t、グランド電極10tは、それぞれ
テスタと電気的に接続される。そして、プローブ装置を
駆動して各探針6をウエハ3に形成された集積回路素子
4の電極パッド5に接触させるとともに、各フォース電
極7tおよびフォースライン7を介して集積回路素子4に
所定の信号を供給、例えば所定の電圧を印加し、各セン
ス電極8tおよびセンスライン8を介して集積回路素子4
の出力信号、例えば微少な直流電流を測定する。
ブ装置の所定部位に配置され、フォース電極7t、センス
電極8t、ガード電極9t、グランド電極10tは、それぞれ
テスタと電気的に接続される。そして、プローブ装置を
駆動して各探針6をウエハ3に形成された集積回路素子
4の電極パッド5に接触させるとともに、各フォース電
極7tおよびフォースライン7を介して集積回路素子4に
所定の信号を供給、例えば所定の電圧を印加し、各セン
ス電極8tおよびセンスライン8を介して集積回路素子4
の出力信号、例えば微少な直流電流を測定する。
この時、カードライン9a、9bには、フォースライン7
およびセンスライン8と同電位になるようテスタから電
圧が印加される。したがって、センスライン8には、隣
接する(他の探針6に接続された)フォースライン7お
よびセンスライン8との電位差に起因する漏れ電流が生
じることがなく、さらに外部からの雑音の影響も軽減す
ることができるので、正確な測定を行うことができる。
およびセンスライン8と同電位になるようテスタから電
圧が印加される。したがって、センスライン8には、隣
接する(他の探針6に接続された)フォースライン7お
よびセンスライン8との電位差に起因する漏れ電流が生
じることがなく、さらに外部からの雑音の影響も軽減す
ることができるので、正確な測定を行うことができる。
なお、探針6としては、通常の探針の他に、例えば第
3図に示すように、芯線部6aの外側を絶縁体6bで囲み、
絶縁体6bの外側に外部シールド6cを設けたものを用い、
外部シールド6cをガードライン9a、9bに接続するよう構
成し、探針6の部位での雑音の侵入を防止するよう構成
することもできる。
3図に示すように、芯線部6aの外側を絶縁体6bで囲み、
絶縁体6bの外側に外部シールド6cを設けたものを用い、
外部シールド6cをガードライン9a、9bに接続するよう構
成し、探針6の部位での雑音の侵入を防止するよう構成
することもできる。
また、第4図に配線パターンの状態を模式的に示すよ
うに、フォースライン7とセンスライン8とを絶縁性基
板2の異なる面、例えばフォースライン7を絶縁性基板
2の上面側(表面側)、センスライン8を絶縁性基板2
の下面側(裏面側)に設け、これらをスルーホール11で
接続するとともに、これらのフォースライン7およびセ
ンスライン8でそれぞれ囲む如く、スルーホール9cで接
続されたガードライン9a、9bを設けてもよい。
うに、フォースライン7とセンスライン8とを絶縁性基
板2の異なる面、例えばフォースライン7を絶縁性基板
2の上面側(表面側)、センスライン8を絶縁性基板2
の下面側(裏面側)に設け、これらをスルーホール11で
接続するとともに、これらのフォースライン7およびセ
ンスライン8でそれぞれ囲む如く、スルーホール9cで接
続されたガードライン9a、9bを設けてもよい。
[発明の効果] 以上説明したように、本発明のプローブカードによれ
ば、隣接する配線パターン間における漏れ電流の発生、
および外部からの雑音の侵入を防止することができ、集
積回路素子の検査を正確に行うことができる。
ば、隣接する配線パターン間における漏れ電流の発生、
および外部からの雑音の侵入を防止することができ、集
積回路素子の検査を正確に行うことができる。
第1図および第2図は本発明のプローブカードの一実施
例の要部構成を示す図、第3図は探針の構成を示す図、
第4図は第1図の他の実施例の配線パタンの構成を示す
図である。 1……プローブカード、2……絶縁性基板、2a……検査
ホール、3……ウエハ、4……集積回路素子、5……電
極パッド、6……探針、7……フォースライン、7t……
フォース電極、8……センスライン、8t……センス電
極、9a、9b……ガードライン、9c……スルーホール、9t
……ガード電極、10……グランドライン、10a……スル
ーホール、10t……グランド電極。
例の要部構成を示す図、第3図は探針の構成を示す図、
第4図は第1図の他の実施例の配線パタンの構成を示す
図である。 1……プローブカード、2……絶縁性基板、2a……検査
ホール、3……ウエハ、4……集積回路素子、5……電
極パッド、6……探針、7……フォースライン、7t……
フォース電極、8……センスライン、8t……センス電
極、9a、9b……ガードライン、9c……スルーホール、9t
……ガード電極、10……グランドライン、10a……スル
ーホール、10t……グランド電極。
Claims (1)
- 【請求項1】絶縁性の基板に設けられた複数の探針と、 それぞれの前記探針と測定機器とを電気的に接続するた
めに前記基板面に形成され、前記探針に所定の信号を供
給するための配線パターンと、前記探針に流れる信号を
測定するための配線パターンとからなる第1の配線パタ
ーン群と、 前記探針毎に夫々独立に、各探針に接続された前記第1
の配線パターンを囲む如く形成され該第1の配線パター
ン群と同電位となるよう電圧信号を印加される第2の配
線パターン群と を備えたことを特徴とするプローブカード。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1042670A JP2657315B2 (ja) | 1989-02-22 | 1989-02-22 | プローブカード |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1042670A JP2657315B2 (ja) | 1989-02-22 | 1989-02-22 | プローブカード |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH02222156A JPH02222156A (ja) | 1990-09-04 |
JP2657315B2 true JP2657315B2 (ja) | 1997-09-24 |
Family
ID=12642460
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1042670A Expired - Lifetime JP2657315B2 (ja) | 1989-02-22 | 1989-02-22 | プローブカード |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2657315B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6064218A (en) * | 1997-03-11 | 2000-05-16 | Primeyield Systems, Inc. | Peripherally leaded package test contactor |
JPH10282144A (ja) * | 1997-04-07 | 1998-10-23 | Micronics Japan Co Ltd | 平板状被検査体試験用プローブユニット |
JP4037194B2 (ja) * | 2002-07-09 | 2008-01-23 | 沖電気工業株式会社 | ゲート容量測定用レイアウトパターン |
TWI326359B (en) * | 2007-03-28 | 2010-06-21 | Nanya Technology Corp | Tester and sturcture of probe thereof |
-
1989
- 1989-02-22 JP JP1042670A patent/JP2657315B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH02222156A (ja) | 1990-09-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3777260A (en) | Grid for making electrical contact | |
JPH0429561Y2 (ja) | ||
JP2002176140A (ja) | 半導体集積回路ウェハ | |
JP2657315B2 (ja) | プローブカード | |
KR102195561B1 (ko) | 전기적 접속 장치 | |
JPS612338A (ja) | 検査装置 | |
JPH0964126A (ja) | ウェーハプローバ用接続リング | |
JPS58101434A (ja) | プロ−ブカ−ド | |
JPH08330368A (ja) | 半導体回路装置群及びそのプローブ試験方法 | |
JP3093216B2 (ja) | 半導体装置及びその検査方法 | |
JP3135135B2 (ja) | 半導体装置,その製造方法,その試験方法及びその試験装置 | |
JP2004117247A (ja) | 半導体試験装置のプローバインタフェース装置及び半導体試験装置のデバイスインターフェース装置 | |
JPH065674A (ja) | 半導体集積回路装置 | |
JPH0566732B2 (ja) | ||
JPS626653B2 (ja) | ||
JPH0725725Y2 (ja) | 高密度マイクロパッド | |
JPS618939A (ja) | 半導体装置 | |
JPS6137776B2 (ja) | ||
JPH03185744A (ja) | 半導体素子 | |
JPH04217337A (ja) | 半導体集積回路試験装置 | |
JPH0262947B2 (ja) | ||
JP2557685B2 (ja) | プロ−ブカ−ド | |
JPH0926437A (ja) | プローブカードおよびそれを用いた検査装置 | |
JPH0545398A (ja) | 回路基板の試験方法 | |
JP2002176078A (ja) | プローブカード |