JP4045841B2 - プローブカード - Google Patents

プローブカード Download PDF

Info

Publication number
JP4045841B2
JP4045841B2 JP2002114765A JP2002114765A JP4045841B2 JP 4045841 B2 JP4045841 B2 JP 4045841B2 JP 2002114765 A JP2002114765 A JP 2002114765A JP 2002114765 A JP2002114765 A JP 2002114765A JP 4045841 B2 JP4045841 B2 JP 4045841B2
Authority
JP
Japan
Prior art keywords
line
guard
lines
force
force line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002114765A
Other languages
English (en)
Other versions
JP2003307527A (ja
Inventor
山本  明
剛 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2002114765A priority Critical patent/JP4045841B2/ja
Publication of JP2003307527A publication Critical patent/JP2003307527A/ja
Application granted granted Critical
Publication of JP4045841B2 publication Critical patent/JP4045841B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Measuring Leads Or Probes (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、半導体集積回路等の電子部品の試験測定に利用されるプローブカードに関する。
【0002】
【従来の技術】
一般に、半導体集積回路等の電子部品の試験測定には、プローブカードが利用されている。図9に従来のプローブカードを示す。例えば、図9に示すように、プローブカードは、絶縁基板50に形成された開口部50aに先端が臨むように、測定針であるプローブ針51が多数放射線状に配置されている。このプローブ針51は、電子部品が有する多数の電極に合わせて配置されている。
【0003】
また、プローブカードは、絶縁基板50の端部に接続端子52を備えている。そして、これらのプローブ針51と接続端子52とを電気的に接続している信号用導体パターンが絶縁基板50に形成されている。
【0004】
このプローブカードは、接続端子52を介して、試験測定機器等の外部回路と接続される。そして、プローブ針51と電子部品の電極とを接触させ、信号導体パターン53、接続端子52を介して、電子部品と試験測定機器とを電気的に接続させる。このようにして、電子部品の試験測定が行われる。
【0005】
【発明が解決しようとする課題】
しかしながら、図9のようなプローブカードにおいて、プローブ針51、信号導体パターン53及び接続端子52は、試験測定の際に電子部品に電圧を印加するためのフォース線のみによって構成されていた。
【0006】
このような構成では、フォース線の周りがフォース線よりも電位が低いために、リーク電流が発生しやすいという問題があった。また、フォース線のみによって構成されていたため、外部ノイズの影響を受けやすいという問題があった。このため、通常の使用方法では、微小電流測定及び高精度測定を正確に行うことができなかった。
【0007】
本発明は、上記点に鑑み、リーク電流の発生を抑制することができるプローブカードを提供することを目的とする。また、外部ノイズの影響を抑制することができるプローブカードを提供することを目的とする。
【0008】
【課題を解決するための手段】
上記目的を達成するため、請求項1に記載の発明では、測定針(2)および接続端子(3)、試験測定用の信号を送るためのフォース線(17、27)と、フォース線(17、27)の周りにフォース線(17、27)と絶縁分離して形成され、フォース線と同電位とされるガード線(16、26)とを有
絶縁基板(1)は、導体パターンで構成されたフォース線(7)、ガード線(6)およびガード線(6)の外周に配置されて接地電位とされるGND線(5)を有しており、さらに、絶縁基板(1)は、絶縁基板(1)の表面に平行な方向で、フォース線(7)がガード線(6c、6d)及びGND線(5c、5d)に挟まれるように、フォース線(7)、ガード線(6c、6d)及びGND線(5c、5d)が、同一平面上に配置されており、絶縁基板(1)の表面に垂直な方向で、フォース線(7)が、絶縁層(4b、4c)を介して、ガード線(6a、6b)に挟まれ、フォース線(7)及びガード線(6a、6b)が、絶縁層(4a、4d)を介して、GND線(5a、5b)に挟まれた構造であることを特徴としている。
【0009】
このような構造のプローブカードを外部回路に接続し、試験測定を行う際にガード線(6、16、26)をフォース線(7、17、27)と同電位とすることで、フォース線(7、17、27)からその周りへリーク電流が流れるのを防ぐことができる。
【0011】
また、絶縁基板(1)は、フォース線()の周りにガード線(6)が配置され、さらにこれらの周りにGND線()が配置されているので外部ノイズの影響を抑制することができる。
【0012】
絶縁基板(1)の構造としては、例えば、請求項2のように、フォース線(7)の延伸方向に垂直な断面をみたとき、フォース線(7)が形成されている全ての領域では、絶縁基板(1)の表面に垂直な方向に配置されたガード線(6a、6b、6c、6d)同士およびGND線(5a、5b、5c、5d)同士が、絶縁層によって絶縁された構造であって、フォース線(7)の延伸方向に垂直な断面をみたとき、フォース線(7)が形成されている領域を除く領域で、絶縁基板(1)の表面に垂直な方向に配置されたガード線(6a、6b、6c、6d)同士およびGND線(5a、5b、5c、5d)同士が、絶縁層に形成されたスルーホール(8)を介して電気的に接続された構造とすることができる。
【0018】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
【0019】
【発明の実施の形態】
(第1実施形態)
図1に本発明を適用した第1実施形態におけるプローブカードを示す。
【0020】
本実施形態のプローブカードは、プローブ針、信号導体パターン、及び接続端子のそれぞれにおいて、フォース線の周りにガード線が配置され、さらにこのガード線の周りにGND線が配置されている3重構造となっている。
【0021】
具体的には、プローブカードは、図1に示すように、例えばガラスエポキシ樹脂やセラミックス製の多層絶縁プリント基板1の中央付近に開口部1aを有している。そして、この開口部1aから先端が突出するように、測定針であるプローブ針2が多数放射線状に配置されている。また、プローブカードは、左右両側縁部に試験計測機器のコネクタを接続するための接続端子3を備えている。
【0022】
図2に図1中のA−A’断面を示し、図3に図1中のB−B’断面を示す。図2は、多層絶縁プリント基板1上に形成されている1本のプローブ針2と、このプローブ針2から接続端子3までを電気的に接続する信号導体パターンとを示している。
【0023】
多層絶縁プリント基板1は、絶縁層と導体パターンとが積層されており、本実施形態では、図2に示すように、例えば4層の絶縁層4(4a、4b、4c、4d)から構成されている。
【0024】
図2にて、図の上側を表側、下側を裏側とすると、多層絶縁プリント基板1の表側と裏側の面上にGND線パターン5(5a、5b)が形成されている。このGND線パターン5は、図1中にて斜線で示すように、多層絶縁プリント基板1の全体に形成されている。
【0025】
そして、上から1層目及び3層目の絶縁層4a、4cの裏側にガード線パターン6a、6bが形成されている。さらに、上から2層目の絶縁層4bの裏側にフォース線パターン7が形成されている。なお、このフォース線パターン7は、従来の導体パターンと同様に、試験測定機器からの信号を送信するためのものである。また、ガード線パターン6a、6bは、図3に示すように、フォース線パターン7よりも幅広く形成されている。
【0026】
このように、多層絶縁プリント基板1は、フォース線パターン7が、絶縁層4を介して、ガード線パターン6a、6bに挟まれている。さらに、このガード線パターン6a、6bの外側から、フォース線パターン7及びガード線パターン6a、6bが、絶縁層4を介して、GND線パターン5a、5bに挟まれている。すなわち、多層絶縁プリント基板1は基板1表面と垂直な方向において、フォース線パターン7がガード線パターン6に囲まれ、さらにGND線パターン5に囲まれた3重構造となっている。
【0027】
また、図3に示すように、ガード線パターン6c、6dと、GND線パターン5c、5dとは、フォース線パターン7と同様に、上から2層目の絶縁層4bの裏側にも形成されている。言い換えると、上から3層目の絶縁層4c上にフォース線パターン7と、ガード線パターン6c、6d、及びGND線パターン5c、5dが形成されている。
【0028】
このガード線パターン6c、6dは、フォース線パターン7の両側に絶縁層4を介して配置されている。さらに、GND線パターン5c、5dは、ガード線パターン6c、6dの外側に絶縁層4を介して配置されている。
【0029】
なお、本実施形態では、ガード線パターン6c、6dは、図示しないが、図3にて、紙面の上方向からみるとフォース線パターン7を中心とした略楕円形状となっている。また、このガード線パターン6c、6dと、図2中の上から1層目及び3層目の絶縁層4a、4c裏側に配置されたガード線パターン6a、6bとは、絶縁層4中のスルーホール8a、8bに埋め込まれた導体にて電気的に接続されている。
【0030】
また、GND線パターン5c、5dも、ガード線パターン6c、6dと同様に、図3にて、紙面の上方向からみると、略楕円形状となっており、フォース線パターン7及びガード線パターン6を囲んでいる。また、このGND線パターン5c、5dと、図2中にて、基板1の表側及び裏側に配置されたGND線パターン5a、5bとは、絶縁層4中のスルーホール9a、9bに埋め込まれた導体にて電気的に接続されている。
【0031】
このように、同一平面上に各導体パターンが形成されており、基板1表面と平行な方向においても、フォース線パターン7がガード線パターン6に囲まれ、さらにGND線パターン5に囲まれた3重構造となっている。
【0032】
次に、接続端子3の構造を説明する。図4に図1中の接続端子3の一部である領域Tの拡大図を示す。この図は、図2中にて接続端子3を紙面の上側から見たときの図である。
【0033】
フォース線端子17の周りに絶縁層11が配置されている。そして、この絶縁層11の周りをガード線端子16が囲んでいる。さらに、このガード端子16の周りに絶縁層12が配置されており、この絶縁層12の周りをGND線端子15が囲んでいる。
【0034】
このように構成されている接続端子3は図2中の各導体パターンと電気的に接続されている。フォース線端子17は図2に示すように、絶縁層4中のスルーホール13aに形成された導体を介してフォース線パターン7と電気的に接続されている。ガード線端子16も絶縁層4中のスルーホール8aを介してガード線パターン8と電気的に接続されている。また、GND線端子15は基板1上のGND線パターン5aと電気的に接続されている。なお、図4において、ガード線端子16及びGND線端子15中の円形部分16a、15aは、試験測定機器のコネクタと接続される部分である。
【0035】
次にプローブ針2の構造を説明する。図5に図2中のC−C’断面を示す。フォース線27の周りに絶縁層21が形成され、さらにこの絶縁層21の周りにガード線26が形成されている。そして、このガード線26の周りに絶縁層22が形成され、さらにこの絶縁層22の周りにGND線25が形成されている。
【0036】
なお、図2に示すように、プローブ針2の先端では、フォース線27はガード線26及びGND線25に覆われていない。
【0037】
また、このフォース線27は図2に示すように、スルーホール13b中に形成された導体を介してフォース線パターン7と電気的に接続されている。同様に、ガード線26もスルーホール8c中に形成された導体を介して、ガード線パターン6と電気的に接続されている。また、GND線25は、図2に示すように、GND線パターン5bと接続されている。
【0038】
本実施形態のプローブカードは上記のとおり、プローブ針2から導体パターンを経て、接続端子3まで電気的に接続されたフォース線7、17、27を有している。そして、フォース線7、17、27の周りにおいて、フォース線7、17、27と電気的に絶縁されたガード線6、16、26が配置されている。さらに、フォース線7、17、27及びガード線6、16、26の周りには、これらと電気的に絶縁されたGND線5、15、25が配置されている。
【0039】
次に、このプローブカードの使用方法を説明する。プローブカードの接続端子3に試験測定機器のコネクタを接続し、プローブ針2の先端、つまりフォース線27を被測定体である電子部品の電極に接触させる。このようにして、電子部品における電気的特性の試験を行う。
【0040】
試験計測機器では、従来より、配線構造が、フォース線、ガード線、及びGND線からなる3重構造を有するものがある。本実施形態ではこのような試験計測機器を使用するため、ここでは、プローブカードに接続されるコネクタ及び試験計測機器の構造の概略のみを説明する。
【0041】
図6に試験計測機器のコネクタの構成を説明するための図を示す。このコネクタ30は、接続端子3の構造に対応して、フォース線端子37の周りにガード線端子36が配置され、さらにガード線端子の周りにGND線端子35が配置されている。なお、本実施形態では、例えばコネクタ30が雌型であり、プローブカードの接続端子3が雄型であるコネクタを採用している。このように、雌雄コネクタにて接続が行われるので、プローブカードと試験計測機器との接続を容易に行うことができる。
【0042】
そして、図6に示すように、ガード線端子36に接続されているガード線36aは、フォース線端子37に接続されているフォース線37aと同電位とされている。また、GND線端子35に接続されているGND線は接地電位とされている。
【0043】
このため、試験計測機器に接続されたプローブカードでは、ガード線はフォース線と同電位となり、また、GND線は、接地電位となる。
【0044】
試験測定時では、試験測定機器から、プローブカードのフォース線7、17、27を介して、電子部品に電圧を印加し、電子部品の電気特性を試験する。
【0045】
このとき、従来では、フォース線の周りがフォース線よりも電位が低いために、リーク電流が発生していた。このような問題は、特に接続端子52において発生しやすかった。また、信号導体パターン53においても、多ピン化に伴い、導体の間隔が狭くなっているため、リーク電流が発生しやすかった。
【0046】
これに対して、本実施形態では、プローブ針2、接続端子3、及び信号導体パターンにおいて、フォース線7、17、27の周りに、フォース線と同電位であるガード線6、16、26が配置された構造としている。これにより、フォース線からフォース線の周りにリーク電流が流れるのを防ぐことができる。
【0047】
さらに、本実施形態では、フォース線7、17、27及びガード線6、16、26の周りに、接地電位とされたGND線5、15、25が配置された構造としている。これにより、シールド効果が得られ、外部ノイズの影響を抑制することができる。
【0048】
以上のことから、本発明のプローブカードを使用することで、電子部品の微小電流測定及び高精度測定を正確に行うことができる。
【0049】
従来、図9に示されるプローブカードを用いて、高精度測定を行う場合では、電流リーク、外部ノイズを回避するために、試験測定機器の同軸ケーブルを接続端子52を介さずに直接プローブ針51の一端にはんだ付けする手段が用いられていた。
【0050】
しかし、高密度に配置されたプローブ針51に同軸ケーブルをはんだ付けするには多大な手間と時間を要する。また、プローブカードは電子部品の品種や大きさによって、随時交換されるものであるから、はんだ付け不良が発生しやすく、精度保証ができない。このため、はんだ付けを行うのは好ましくなかった。
【0051】
これに対して、本実施形態では、試験測定機器の同軸ケーブルを直接プローブ針の一端にはんだ付けを行わなくても、高精度測定を行うことができる。
【0052】
また、従来の構造と比較して、隣り合うフォース線パターン7間の絶縁性が向上していることから、フォース線パターン7を従来よりもお互いを近接して配置することが可能である。これにより、プローブカードが多ピン化され、高集積度である半導体集積回路の試験測定が行えるプローブカードが得られる。
【0053】
(第2実施形態)
図7に本実施形態におけるプローブカードの一部を示す。なお、この図は、図1中のB−B’断面を示す図である。本実施形態の構造は、第1実施形態での図3中の信号導体パターンにおいて、ガード線パターン6aの両側にGND線パターン5e、5fを追加し、ガード線パターン6bの両側にGND線パターン5g、5hを追加した構造である。
【0054】
なお、このGND線パターン5e〜5fは、スルーホールに形成された導体9a、9bを介して、他のGND線パターンと電気的に接続されている。
【0055】
このように、GND線パターン5を追加することで、シールドを行う領域を増加させている。これにより、第1実施形態よりも外部ノイズの影響を抑制することができる。
【0056】
(第3実施形態)
さらに、本実施形態では、第2実施形態での図7にて示す信号導体パターンの構造において、ガード線同士及びGND線同士をそれぞれスルーホールにて連続した構造としている。図8に本実施形態におけるプローブカードの一部を示す。なお、この図は、図1中のB−B’断面を示す図である。
【0057】
図8に示すように、GND線パターン5a及び5bがスルーホール中に形成された導体45を介して電気的に接続されている。また、ガード線パターン6a及び6bがスルーホール中に形成された導体46を介して電気的に接続されている。このスルーホールは図2中のフォース線パターン7が形成されている全ての領域にて形成されている。
【0058】
本実施形態では、多層絶縁プリント基板1において、フォース線パターン7をガード線パターン6が、絶縁層4を介して完全に囲んでいる。さらに、絶縁層を介して、GND線パターン5がフォース線パターン7及びガード線パターン6を完全に囲んでいる。これにより、第1、第2実施形態よりもリーク電流の発生を抑制することができ、外部ノイズの影響も抑制することができる。
【0059】
(他の実施形態)
また、上記した各実施形態における構造にて、多層絶縁プリント基板1を2枚以上重ね合わせた構造とすることで、プローブ針を増加させることもできる。例えば、図2に示す断面図において、絶縁層4と導体パターンとの数を増加させ、フォース線パターン7の数を増加させた構造とすることもできる。これにより、さらなる多ピン化が可能となる。
【0060】
なお、上記した各実施形態では、フォース線の周りにガード線が配置され、さらにこれらの周りGND線が配置された3重構造である場合を例として、説明していたが、プローブ針2、接続端子3、及び信号導体パターンにて、GND線が配置されず、フォース線の周りにガード線が配置された2重構造としても良い。これにより、リーク電流の発生を抑制することができる。
【0061】
若しくは、2重構造となっているプローブ針2、接続端子3、及び信号導体パターンのうち、1つのみ、若しくは2つにおいて、フォース線及びガード線の周りにGND線が配置された3重構造とすることもできる。
【0062】
このような構造とすることでも、外部ノイズの影響を抑制する効果を有する。
【0063】
なお、接続端子3が2重構造であり、接続端子3以外が3重構造である場合では、例えば、接続端子3を介さずに、外部と直接GND線とを接続することで、GND線を接地電位とする。
【0064】
また、接続端子3はプローブ針2に対応して、複数形成されているので、そのうちの1つの接続端子にて、GND線端子15を設けるようにする。多層絶縁プリント基板1やプローブ針2の表面に形成されたGND線は全て連続した構造であるため、このようにしてGND線を接地電位としても良い。
【図面の簡単な説明】
【図1】本発明を適用した第1実施形態におけるプローブカードの平面図である。
【図2】図1中のA−A’断面を示す図である。
【図3】図1中のB−B’断面を示す図である。
【図4】図1中の領域Tの拡大図である。
【図5】図2中のC−C’断面を示す図である。
【図6】試験計測機器のコネクタの構成を説明するための図である。
【図7】発明を適用した第2実施形態におけるプローブカードの一部を示す図である。
【図8】発明を適用した第3実施形態におけるプローブカードの一部を示す図である。
【図9】従来のプローブカードの平面図である。
【符号の説明】
1…多層絶縁プリント基板、1a…開口部、2…プローブ針、3…接続端子、
4…絶縁層、5…GND線パターン、6…ガード線パターン、
7…フォース線パターン、8、9、13…スルーホール中に形成された導体、
11、12、21、22…絶縁層、15…GND線端子、16…ガード線端子、 17…フォース線端子、25…GND線、26…ガード線、27…フォース線。

Claims (2)

  1. 絶縁層と導体パターンとがそれぞれ複数積層された多層構造の絶縁基板(1)と、
    前記絶縁基板(1)の前記導体パターンに電気的に接続された測定針(2)と、
    前記絶縁基板(1)の前記導体パターンに電気的に接続され、前記導体パターンを介して、前記測定針(2)と電気的に接続された接続端子(3)とを備え、
    記測定針(2)および前記接続端子(3)
    試験測定用の信号を送るためのフォース線(17、27)と、
    前記フォース線(17、27)の周りに前記フォース線(17、27)と絶縁分離して形成され、前記フォース線と同電位とされるガード線(16、26)とを有
    前記絶縁基板(1)は、前記導体パターンで構成された前記フォース線(7)、前記ガード線(6)および前記ガード線(6)の外周に配置されて接地電位とされるGND線(5)を有しており、
    前記絶縁基板(1)は、
    前記絶縁基板(1)の表面に平行な方向で、前記フォース線(7)が前記ガード線(6c、6d)及び前記GND線(5c、5d)に挟まれるように、前記フォース線(7)、前記ガード線(6c、6d)及び前記GND線(5c、5d)が、同一平面上に配置されており、
    前記絶縁基板(1)の表面に垂直な方向で、前記フォース線(7)が、絶縁層(4b、4c)を介して、前記ガード線(6a、6b)に挟まれ、前記フォース線(7)及び前記ガード線(6a、6b)が、絶縁層(4a、4d)を介して、前記GND線(5a、5b)に挟まれた構造であることを特徴とするプローブカード。
  2. 前記絶縁基板(1)は、
    前記フォース線(7)の延伸方向に垂直な断面をみたとき、前記フォース線(7)が形成されている全ての領域では、前記絶縁基板(1)の表面に垂直な方向に配置された前記ガード線(6a、6b、6c、6d)同士および前記GND線(5a、5b、5c、5d)同士が、絶縁層によって絶縁された構造であって、
    前記フォース線(7)の延伸方向に垂直な断面をみたとき、前記フォース線(7)が形成されている領域を除く領域で、前記絶縁基板(1)の表面に垂直な方向に配置された前記ガード線(6a、6b、6c、6d)同士および前記GND線(5a、5b、5c、5d)同士が、絶縁層に形成されたスルーホール(8)を介して電気的に接続された構造であることを特徴とする請求項1に記載のプローブカード。
JP2002114765A 2002-04-17 2002-04-17 プローブカード Expired - Fee Related JP4045841B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002114765A JP4045841B2 (ja) 2002-04-17 2002-04-17 プローブカード

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002114765A JP4045841B2 (ja) 2002-04-17 2002-04-17 プローブカード

Publications (2)

Publication Number Publication Date
JP2003307527A JP2003307527A (ja) 2003-10-31
JP4045841B2 true JP4045841B2 (ja) 2008-02-13

Family

ID=29396445

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002114765A Expired - Fee Related JP4045841B2 (ja) 2002-04-17 2002-04-17 プローブカード

Country Status (1)

Country Link
JP (1) JP4045841B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2015147058A1 (ja) * 2014-03-27 2017-04-13 シチズンファインデバイス株式会社 圧力検出装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5655730B2 (ja) * 2011-07-14 2015-01-21 富士通株式会社 電界プローブ
JP2021110651A (ja) * 2020-01-10 2021-08-02 三菱重工エンジン&ターボチャージャ株式会社 油性状検出装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2015147058A1 (ja) * 2014-03-27 2017-04-13 シチズンファインデバイス株式会社 圧力検出装置

Also Published As

Publication number Publication date
JP2003307527A (ja) 2003-10-31

Similar Documents

Publication Publication Date Title
US11715701B2 (en) Semiconductor device and method of inspecting the same
JP4252491B2 (ja) 検査機能付きモジュール及びその検査方法。
JP4757630B2 (ja) プローブカード
WO1999041812A1 (en) Ic socket
TWI430411B (zh) 堆式防護結構
TWI404938B (zh) 探針卡
JP2011086453A (ja) 高周波検査ソケット
JP2020088318A (ja) 配線基板の検査方法及び配線基板の製造方法
JP4045841B2 (ja) プローブカード
CN110611989A (zh) 电路板及电子装置
WO2018190195A1 (ja) 電気的接続装置
KR101693001B1 (ko) 반도체 패키지 테스트 보드 및 그를 구비하는 반도체 패키지 테스트용 보드 어셈블리
CN111326502B (zh) 半导体封装件以及获得半导体封装件的接触电阻的方法
US6498299B2 (en) Connection structure of coaxial cable to electric circuit substrate
US8476919B2 (en) Prober unit
JP2657315B2 (ja) プローブカード
JP4131137B2 (ja) インターポーザ基板の導通検査方法
TWI780813B (zh) 具有屏蔽效果的電性檢測載板裝置
JP2008226880A (ja) 回路基板およびこれを用いた電気的接続装置
JP2009092581A (ja) 電子部品検査装置用配線基板
JP3436183B2 (ja) 半導体検査装置およびそれを用いた検査方法
JP2009300234A (ja) プローブカード
JP2757663B2 (ja) 電磁波シールド層を備えるプリント配線板
US7126155B1 (en) S-parameter power plane probe coupon
JPH08242052A (ja) プリント配線板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040519

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060303

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070724

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070921

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071030

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071112

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101130

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111130

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111130

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121130

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131130

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees