JPH08242052A - プリント配線板 - Google Patents
プリント配線板Info
- Publication number
- JPH08242052A JPH08242052A JP7045560A JP4556095A JPH08242052A JP H08242052 A JPH08242052 A JP H08242052A JP 7045560 A JP7045560 A JP 7045560A JP 4556095 A JP4556095 A JP 4556095A JP H08242052 A JPH08242052 A JP H08242052A
- Authority
- JP
- Japan
- Prior art keywords
- test
- board
- printed
- printed board
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0266—Marks, test patterns or identification means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Abstract
(57)【要約】
【目的】プリント配線板の実装部品及び回路から計測信
号ラインをパターンにより引き出し、その先端をテスト
パッド化して、試験装置のプローブピンとの接続が容易
なプリント配線板を提供する。 【構成】請求項１記載の発明に係るプリント配線板は、
プリント板２に搭載された半導体３及びチップ部品４や
はんだ付けの状態を外部の試験装置のプローブ10により
電気的に確認する際に当該プリント板２とプローブ10と
の間の電気的接続を可能としたプリント配線板11におい
て、プリント板２面上の外周部分に複数のテストパッド
８を適切に配列したテストパッド14群を設置すると共
に、プリント板２の実装部品から前記テストパッド群14
まで信号を引出す計測信号ラインが、プリント板２面に
施した計測用パターン12によることを特徴とする。
号ラインをパターンにより引き出し、その先端をテスト
パッド化して、試験装置のプローブピンとの接続が容易
なプリント配線板を提供する。 【構成】請求項１記載の発明に係るプリント配線板は、
プリント板２に搭載された半導体３及びチップ部品４や
はんだ付けの状態を外部の試験装置のプローブ10により
電気的に確認する際に当該プリント板２とプローブ10と
の間の電気的接続を可能としたプリント配線板11におい
て、プリント板２面上の外周部分に複数のテストパッド
８を適切に配列したテストパッド14群を設置すると共
に、プリント板２の実装部品から前記テストパッド群14
まで信号を引出す計測信号ラインが、プリント板２面に
施した計測用パターン12によることを特徴とする。
Description
【０００１】
【産業上の利用分野】本発明は、プリント板に搭載され
た電子部品やはんだ付けの電気的な良否確認を容易にし
たプリント配線板に関する。
た電子部品やはんだ付けの電気的な良否確認を容易にし
たプリント配線板に関する。
【０００２】
【従来の技術】従来より図７の側断面図に示すようにプ
リント配線板１は、プリント板２の表裏面に複数の電子
部品として半導体３やチップ部品４などを搭載し、それ
ぞれを互に接続している。
リント配線板１は、プリント板２の表裏面に複数の電子
部品として半導体３やチップ部品４などを搭載し、それ
ぞれを互に接続している。
【０００３】このプリント配線板１における電気的良否
を確認するためには、プリント板２の表裏面を連通する
スルーホール５と、半導体３やチップ部品４のパッド
６、及び部品間パターン７に設けられたテストパッド８
や、部品のリード９などに対して、試験装置で先端が鋭
いプローブピン10を、プリント配線板１の上部あるいは
下部から当接して電気的な接続を行う。
を確認するためには、プリント板２の表裏面を連通する
スルーホール５と、半導体３やチップ部品４のパッド
６、及び部品間パターン７に設けられたテストパッド８
や、部品のリード９などに対して、試験装置で先端が鋭
いプローブピン10を、プリント配線板１の上部あるいは
下部から当接して電気的な接続を行う。
【０００４】これにより、各電子部品の抵抗値や静電容
量を計測して、得られた計測信号により良否判断をした
り、はんだ付けが未処理のものや、はんだブリッジなど
の検査をする。また、プローブピン10から模擬信号など
を出力することにより、プリント配線板１における各部
の機能確認も行う。
量を計測して、得られた計測信号により良否判断をした
り、はんだ付けが未処理のものや、はんだブリッジなど
の検査をする。また、プローブピン10から模擬信号など
を出力することにより、プリント配線板１における各部
の機能確認も行う。
【０００５】
【発明が解決しようとする課題】プリント配線板１にお
いて、プリント板２に搭載された各種電子部品の実装状
態の良否を電気的に確認するために、プリント板２に対
する電気的な接続方法としては、試験装置のプローブピ
ン10をプリント板２におけるテストパッド８や、スルー
ホール５などに当接して行うのが主流となっている。
いて、プリント板２に搭載された各種電子部品の実装状
態の良否を電気的に確認するために、プリント板２に対
する電気的な接続方法としては、試験装置のプローブピ
ン10をプリント板２におけるテストパッド８や、スルー
ホール５などに当接して行うのが主流となっている。
【０００６】しかしながら、部品の小型化やプリント板
２の高密度化が進んで行くにつれて、下記のような不具
合が生じてきた。 (1) プリント板２における部品が高密度実装になり、適
当な大きさのテストパッド８を設けるスペースが無くな
り、プローブピン10による当接ができない。
２の高密度化が進んで行くにつれて、下記のような不具
合が生じてきた。 (1) プリント板２における部品が高密度実装になり、適
当な大きさのテストパッド８を設けるスペースが無くな
り、プローブピン10による当接ができない。
【０００７】(2) テストパッド８などが狭ピッチのとこ
ろでは、プローブピン10の当接が困難である。 (3) プリント板２の僅かな反りにより平面度が低下した
場合に、プローブピン10の位置がずれて接触不良が生じ
る。 (4) 上記(1) 〜(3) の対策として、試験装置に専用治具
を製作しても、操作の難度が高くなり、またプローブピ
ン10の位置精度の確保が難かしい。
ろでは、プローブピン10の当接が困難である。 (3) プリント板２の僅かな反りにより平面度が低下した
場合に、プローブピン10の位置がずれて接触不良が生じ
る。 (4) 上記(1) 〜(3) の対策として、試験装置に専用治具
を製作しても、操作の難度が高くなり、またプローブピ
ン10の位置精度の確保が難かしい。
【０００８】本発明の目的とするところは、プリント配
線板の実装部品及び回路から計測信号ラインをパターン
により引き出し、その先端をテストパッド化して、試験
装置のプローブピンとの接続が容易なプリント配線板を
提供することにある。
線板の実装部品及び回路から計測信号ラインをパターン
により引き出し、その先端をテストパッド化して、試験
装置のプローブピンとの接続が容易なプリント配線板を
提供することにある。
【０００９】
【課題を解決するための手段】上記目的を達成するため
請求項１記載の発明に係るプリント配線板は、プリント
板に搭載された電子部品やはんだ付けの状態を外部の試
験装置により電気的に確認する際に当該プリント板と試
験装置の間の電気的接続を可能としたプリント配線板に
おいて、プリント板面上の外周に複数のテストパッドを
適切に配列したテストパッド群を設置すると共に、プリ
ント板の実装部品から前記テストパッド群まで計測信号
を引出す計測信号ラインが、プリント板面上に施した計
測用パターンによることを特徴とする。
請求項１記載の発明に係るプリント配線板は、プリント
板に搭載された電子部品やはんだ付けの状態を外部の試
験装置により電気的に確認する際に当該プリント板と試
験装置の間の電気的接続を可能としたプリント配線板に
おいて、プリント板面上の外周に複数のテストパッドを
適切に配列したテストパッド群を設置すると共に、プリ
ント板の実装部品から前記テストパッド群まで計測信号
を引出す計測信号ラインが、プリント板面上に施した計
測用パターンによることを特徴とする。
【００１０】請求項２記載の発明に係るプリント配線板
は、プリント板に搭載された電子部品やはんだ付けの状
態を外部の試験装置により電気的に確認する際に当該プ
リント板と試験装置の間の電気的接続を可能としたプリ
ント配線板において、プリント板面上の外周に複数のテ
ストパッドを適切に配列したテストパッド群を設置する
と共に、プリント板の実装部品から前記テストパッド群
まで計測信号を引出す計測信号ラインが、プリント板に
施したスルーホール及び内層に設けた試験層の計測用パ
ターンによることを特徴とする。
は、プリント板に搭載された電子部品やはんだ付けの状
態を外部の試験装置により電気的に確認する際に当該プ
リント板と試験装置の間の電気的接続を可能としたプリ
ント配線板において、プリント板面上の外周に複数のテ
ストパッドを適切に配列したテストパッド群を設置する
と共に、プリント板の実装部品から前記テストパッド群
まで計測信号を引出す計測信号ラインが、プリント板に
施したスルーホール及び内層に設けた試験層の計測用パ
ターンによることを特徴とする。
【００１１】請求項３記載の発明に係るプリント配線板
は、プリント板に搭載された電子部品やはんだ付けの状
態を外部の試験装置により電気的に確認する際に当該プ
リント板と試験装置の間の電気的接続を可能としたプリ
ント配線板において、プリント板の外周端面に複数のテ
ストパッドを適切に配列したテストパッド群を設置する
と共に、プリント板の実装部品から前記テストパッド群
まで計測信号を引出す計測信号ラインが、プリント板に
施した計測用パターン及びスルーホールによることを特
徴とする。
は、プリント板に搭載された電子部品やはんだ付けの状
態を外部の試験装置により電気的に確認する際に当該プ
リント板と試験装置の間の電気的接続を可能としたプリ
ント配線板において、プリント板の外周端面に複数のテ
ストパッドを適切に配列したテストパッド群を設置する
と共に、プリント板の実装部品から前記テストパッド群
まで計測信号を引出す計測信号ラインが、プリント板に
施した計測用パターン及びスルーホールによることを特
徴とする。
【００１２】請求項４記載の発明に係るプリント配線板
は、プリント板に搭載された電子部品やはんだ付けの状
態を外部の試験装置により電気的に確認する際に当該プ
リント板と試験装置の間の電気的接続を可能としたプリ
ント配線板において、プリント板の外周端面に複数のテ
ストパッドを適切に配列したテストパッド群を設置する
と共に、プリント板の実装部品から前記テストパッド群
まで計測信号を引出す計測信号ラインが、プリント板に
施したスルーホール及び内層に設けた試験層の計測用パ
ターンによることを特徴とする。
は、プリント板に搭載された電子部品やはんだ付けの状
態を外部の試験装置により電気的に確認する際に当該プ
リント板と試験装置の間の電気的接続を可能としたプリ
ント配線板において、プリント板の外周端面に複数のテ
ストパッドを適切に配列したテストパッド群を設置する
と共に、プリント板の実装部品から前記テストパッド群
まで計測信号を引出す計測信号ラインが、プリント板に
施したスルーホール及び内層に設けた試験層の計測用パ
ターンによることを特徴とする。
【００１３】請求項５記載の発明に係るプリント配線板
は、プリント板に搭載された電子部品やはんだ付けの状
態を外部の試験装置により電気的に確認する際に当該プ
リント板と試験装置の間の電気的接続を可能としたプリ
ント配線板において、プリント板面上の接続用パッドか
ら計測用パターンを介して接続及び支持されてパターン
化した計測信号ラインとテストパッド群が形成されたフ
レキ板によることを特徴とする。
は、プリント板に搭載された電子部品やはんだ付けの状
態を外部の試験装置により電気的に確認する際に当該プ
リント板と試験装置の間の電気的接続を可能としたプリ
ント配線板において、プリント板面上の接続用パッドか
ら計測用パターンを介して接続及び支持されてパターン
化した計測信号ラインとテストパッド群が形成されたフ
レキ板によることを特徴とする。
【００１４】
【作用】請求項１記載の発明では、プリント板内の各部
における計測のための計測信号は、計測信号ラインであ
るプリント板面上に施した計測用パターン及びスルーホ
ールを経由して、プリント板面の外周に設けた複数のテ
ストパッドを適切に配列したテストパッド群に引出され
る。このテストパッド群に対して、テストパッドの配列
と合致した試験装置のプローブピンを上下から当接する
ことにより、試験装置と接続がされる。
における計測のための計測信号は、計測信号ラインであ
るプリント板面上に施した計測用パターン及びスルーホ
ールを経由して、プリント板面の外周に設けた複数のテ
ストパッドを適切に配列したテストパッド群に引出され
る。このテストパッド群に対して、テストパッドの配列
と合致した試験装置のプローブピンを上下から当接する
ことにより、試験装置と接続がされる。
【００１５】請求項２記載の発明では、プリント板内の
各部における計測のための計測信号は、計測信号ライン
であるプリント板におけるスルーホールとプリント板の
内層にある試験層を経由して、プリント板面上の外周に
設けた複数のテストパッドを適切に配列したテストパッ
ド群に引出される。このテストパッド群に対して、テス
トパッドの配列と合致した試験装置のプローブピンを上
下から当接することにより、試験装置と接続がされる。
各部における計測のための計測信号は、計測信号ライン
であるプリント板におけるスルーホールとプリント板の
内層にある試験層を経由して、プリント板面上の外周に
設けた複数のテストパッドを適切に配列したテストパッ
ド群に引出される。このテストパッド群に対して、テス
トパッドの配列と合致した試験装置のプローブピンを上
下から当接することにより、試験装置と接続がされる。
【００１６】請求項３記載の発明では、プリント板内の
各部における計測のための計測信号は、計測信号ライン
であるプリント板面上に施した計測用パターン及びスル
ーホールを経由し、プリント板の外周端面にに設けた複
数のテストパッドを適切に配列したテストパッド群に引
出される。このテストパッド群に対して、テストパッド
の配列と合致した試験装置のコネクタあるいはプローブ
ピンを側面から当接することにより、試験装置と接続が
される。
各部における計測のための計測信号は、計測信号ライン
であるプリント板面上に施した計測用パターン及びスル
ーホールを経由し、プリント板の外周端面にに設けた複
数のテストパッドを適切に配列したテストパッド群に引
出される。このテストパッド群に対して、テストパッド
の配列と合致した試験装置のコネクタあるいはプローブ
ピンを側面から当接することにより、試験装置と接続が
される。
【００１７】請求項４記載の発明では、プリント板内の
各部における計測のための計測信号は、計測信号ライン
であるプリント板内に施した計測用パターン及び内層に
ある試験層を経由して、プリント板の外周端面にに設け
た複数のテストパッドを適切に配列したテストパッド群
に引出される。このテストパッド群に対して、テストパ
ッドの配列と合致した試験装置のコネクタあるいはプロ
ーブピンを側面から当接することにより、試験装置と接
続がされる。
各部における計測のための計測信号は、計測信号ライン
であるプリント板内に施した計測用パターン及び内層に
ある試験層を経由して、プリント板の外周端面にに設け
た複数のテストパッドを適切に配列したテストパッド群
に引出される。このテストパッド群に対して、テストパ
ッドの配列と合致した試験装置のコネクタあるいはプロ
ーブピンを側面から当接することにより、試験装置と接
続がされる。
【００１８】請求項５記載の発明では、プリント板内の
各部における計測のための計測信号は、プリント板面上
の接続用パッドにおいて計測用パターンにより接続及び
支持されたフレキ板に伝達され、計測信号ラインである
フレキ板の内層にある試験層を経由して、フレキ板に設
けた複数のテストパッドを適切に配列したテストパッド
群に引出される。このテストパッド群に対して、テスト
パッドの配列と合致した試験装置のプローブピンを上下
から当接することにより、試験装置と接続がされる。
各部における計測のための計測信号は、プリント板面上
の接続用パッドにおいて計測用パターンにより接続及び
支持されたフレキ板に伝達され、計測信号ラインである
フレキ板の内層にある試験層を経由して、フレキ板に設
けた複数のテストパッドを適切に配列したテストパッド
群に引出される。このテストパッド群に対して、テスト
パッドの配列と合致した試験装置のプローブピンを上下
から当接することにより、試験装置と接続がされる。
【００１９】
【実施例】本発明の一実施例を図面を参照して説明す
る。なお、上記した従来技術と同じ構成部分には同一符
号を付して詳細な説明を省略する。第１実施例は図１の
構成図の（ａ）側断面図に示すように、プリント配線板
11は、プリント板２に実装された半導体３のリードやチ
ップ部品４の電極を、パッド６にはんだによって接合し
ており、このパッド６からはパターン７によって別の場
所に接続されている。
る。なお、上記した従来技術と同じ構成部分には同一符
号を付して詳細な説明を省略する。第１実施例は図１の
構成図の（ａ）側断面図に示すように、プリント配線板
11は、プリント板２に実装された半導体３のリードやチ
ップ部品４の電極を、パッド６にはんだによって接合し
ており、このパッド６からはパターン７によって別の場
所に接続されている。
【００２０】半導体３やチップ部品４などのはんだ付け
状態や、部品の形格を計測するために必要な計測信号を
得る計測信号ラインは、パッド６やパターン７に計測用
パターン12やスルーホール５を接続して、この計測用パ
ターン12をプリント板２における分割ライン13の外側ま
で引き出す。
状態や、部品の形格を計測するために必要な計測信号を
得る計測信号ラインは、パッド６やパターン７に計測用
パターン12やスルーホール５を接続して、この計測用パ
ターン12をプリント板２における分割ライン13の外側ま
で引き出す。
【００２１】この引き出した各先端は、図１（ａ）にお
ける円内を拡大した図１（ｂ）の斜視図に示すようにテ
ストパッド化し、複数のテストパッド８を適切に配列し
たテストパッド群14を形成している。なお、このテスト
パッド群14は、試験装置のプローブピン10が容易に当接
できる間隔に配列して構成する。
ける円内を拡大した図１（ｂ）の斜視図に示すようにテ
ストパッド化し、複数のテストパッド８を適切に配列し
たテストパッド群14を形成している。なお、このテスト
パッド群14は、試験装置のプローブピン10が容易に当接
できる間隔に配列して構成する。
【００２２】このテストパッド群14に対して試験装置の
プローブピン10は、プリント板２の上下から接触させ
る。また、テストパッド群14における各テストパッド８
の位置は、図１（ｃ）の平面図に示すように、例えばＡ
プリント板15とＢプリント板16のように、プリント板２
の周囲に設けたテストパッド８による引出し数の異なる
プリント板に対しても、これを上下に重ねると各テスト
パッド８が同じ位置となるような配置として構成する。
プローブピン10は、プリント板２の上下から接触させ
る。また、テストパッド群14における各テストパッド８
の位置は、図１（ｃ）の平面図に示すように、例えばＡ
プリント板15とＢプリント板16のように、プリント板２
の周囲に設けたテストパッド８による引出し数の異なる
プリント板に対しても、これを上下に重ねると各テスト
パッド８が同じ位置となるような配置として構成する。
【００２３】次に上記構成による作用について説明す
る。各計測信号ラインは、半導体３やチップ部品４など
の部品の実装面で計測用パターン12を使って、プリント
板２における分割ライン13の外側の捨て板部、または外
周において、試験装置のプローブピン10が当接容易な間
隔でテストパッド８を配列したテストパッド群14が形成
されている。
る。各計測信号ラインは、半導体３やチップ部品４など
の部品の実装面で計測用パターン12を使って、プリント
板２における分割ライン13の外側の捨て板部、または外
周において、試験装置のプローブピン10が当接容易な間
隔でテストパッド８を配列したテストパッド群14が形成
されている。
【００２４】これにより、テストパッド群14に対して
は、試験装置のプローブピン10を当接し、電気的接続を
容易にして、各部の機能確認を始め、はんだ付けの状態
確認などをすることができる。なお、テストパッド群14
については、複数のテストパッド８の相互間隔や、テス
トパッド８の径を大きくすればするほど、高精度なプロ
ービング技術を必要とせずに、接触不良を確実になくす
ことができる。
は、試験装置のプローブピン10を当接し、電気的接続を
容易にして、各部の機能確認を始め、はんだ付けの状態
確認などをすることができる。なお、テストパッド群14
については、複数のテストパッド８の相互間隔や、テス
トパッド８の径を大きくすればするほど、高精度なプロ
ービング技術を必要とせずに、接触不良を確実になくす
ことができる。
【００２５】また、プリント板２においてテストパッド
群14の位置する、捨て板部を削除することにより、プリ
ント板２のサイズを小さくすることができる。さらに、
捨て板部の外枠サイズと、テストパッド８の位置を統一
することで、プリント配線板11の種類別に異なる配置の
プローブピン10の治具を準備する必要がなくなる。
群14の位置する、捨て板部を削除することにより、プリ
ント板２のサイズを小さくすることができる。さらに、
捨て板部の外枠サイズと、テストパッド８の位置を統一
することで、プリント配線板11の種類別に異なる配置の
プローブピン10の治具を準備する必要がなくなる。
【００２６】第２実施例は、図２の構成断面図に示すよ
うに、プリント配線板17においては、プリント板２に実
装された半導体３のリードやチップ部品４の電極は、パ
ッド６にはんだによって接合されており、このパッド６
からはパターン７によって他の部品など別の場所と接続
されている。
うに、プリント配線板17においては、プリント板２に実
装された半導体３のリードやチップ部品４の電極は、パ
ッド６にはんだによって接合されており、このパッド６
からはパターン７によって他の部品など別の場所と接続
されている。
【００２７】また、プリント板２の内層には試験層18を
上下のシールド層19と共に形成して、半導体３やチップ
部品４などのはんだ付け状態や、部品の形格を計測する
ために必要な計測信号ラインは、パッド６やパターン７
から内層にある試験層18に計測用パターン12で接続す
る。
上下のシールド層19と共に形成して、半導体３やチップ
部品４などのはんだ付け状態や、部品の形格を計測する
ために必要な計測信号ラインは、パッド６やパターン７
から内層にある試験層18に計測用パターン12で接続す
る。
【００２８】さらに、プリント板２における分割ライン
13の外側までは試験層18を経由して引き出し、この引き
出した先端を、上記第１実施例で示した図１（ｂ）と同
様にテストパッド化してテストパッド群14を形成し、試
験装置のプローブピン10が容易に当接できる間隔で、テ
ストパッド８を配列している。このテストパッド群14を
試験装置のプローブピン10でプリント板２の上下から当
接して試験を行う。なお、上記試験層18の上下にはシー
ルド層19を内層化して構成している。
13の外側までは試験層18を経由して引き出し、この引き
出した先端を、上記第１実施例で示した図１（ｂ）と同
様にテストパッド化してテストパッド群14を形成し、試
験装置のプローブピン10が容易に当接できる間隔で、テ
ストパッド８を配列している。このテストパッド群14を
試験装置のプローブピン10でプリント板２の上下から当
接して試験を行う。なお、上記試験層18の上下にはシー
ルド層19を内層化して構成している。
【００２９】上記構成による作用としては、各計測信号
ラインはプリント板２の内層にある試験層18を使用して
プリント板２の捨て板部、または外周に試験装置のプロ
ーブピン10が当接できる間隔でテストパッド化されてい
るので、容易にプローブピン10で接続することができ
る。
ラインはプリント板２の内層にある試験層18を使用して
プリント板２の捨て板部、または外周に試験装置のプロ
ーブピン10が当接できる間隔でテストパッド化されてい
るので、容易にプローブピン10で接続することができ
る。
【００３０】これにより、本第２実施例は、上記第１実
施例の効果に加えて、計測信号ラインをプリント板２の
内層の試験層18から引き出しており、プリント板２の実
装面でのパターンスペースを必要としないため、高密度
実装化が推進されても容易に対応することができる。ま
た、内層にシールド層19を設けることで、ノイズの影響
を受け難いプリント配線板17になっている。
施例の効果に加えて、計測信号ラインをプリント板２の
内層の試験層18から引き出しており、プリント板２の実
装面でのパターンスペースを必要としないため、高密度
実装化が推進されても容易に対応することができる。ま
た、内層にシールド層19を設けることで、ノイズの影響
を受け難いプリント配線板17になっている。
【００３１】第３の実施例は、図３の構成図に示すよう
に、プリント配線板20は図３（ａ）の側断面図にあるよ
うに、プリント板２に実装された半導体３のリードやチ
ップ部品４の電極は、パッド６にはんだによって接合さ
れており、このパッド６からはパターン７によって他の
部品など別の場所に接続されている。
に、プリント配線板20は図３（ａ）の側断面図にあるよ
うに、プリント板２に実装された半導体３のリードやチ
ップ部品４の電極は、パッド６にはんだによって接合さ
れており、このパッド６からはパターン７によって他の
部品など別の場所に接続されている。
【００３２】半導体３やチップ部品４などのはんだ付け
状態や、部品の形格を計測するために必要な計測信号ラ
インは、パッド６やパターン７から計測用パターン12や
スルーホール５を接続して、プリント板２の外側まで引
き出されている。この引き出された先端のテストパッド
21は、図３（ａ）の円内を拡大した図３（ｂ）の斜視図
に示すようにテストパッド群22を形成し、試験装置のコ
ネクタ23と同じ間隔で配列されて構成している。なお、
このテストパッド群22には、試験装置のコネクタ23を横
方向から当接して電気的に接続する。
状態や、部品の形格を計測するために必要な計測信号ラ
インは、パッド６やパターン７から計測用パターン12や
スルーホール５を接続して、プリント板２の外側まで引
き出されている。この引き出された先端のテストパッド
21は、図３（ａ）の円内を拡大した図３（ｂ）の斜視図
に示すようにテストパッド群22を形成し、試験装置のコ
ネクタ23と同じ間隔で配列されて構成している。なお、
このテストパッド群22には、試験装置のコネクタ23を横
方向から当接して電気的に接続する。
【００３３】上記構成による作用は、各計測信号ライン
は、部品などの実装面を使用してプリント板２の側端面
にテストパッド群22として露出させており、試験装置の
コネクタ23が側面から当接可能の間隔に形成している。
したがって、このテストパッド群22には、容易にコネク
タ23あるいはプローブピン10を当接して接続することが
できる。
は、部品などの実装面を使用してプリント板２の側端面
にテストパッド群22として露出させており、試験装置の
コネクタ23が側面から当接可能の間隔に形成している。
したがって、このテストパッド群22には、容易にコネク
タ23あるいはプローブピン10を当接して接続することが
できる。
【００３４】また、プリント板２の端面に出たテストパ
ッド群14の間隔やテストパッド21の面積は、大きくすれ
ばするほど、高精度なプロービング技術を必要とせず
に、試験に際しての接触不良をなくすことができる。
ッド群14の間隔やテストパッド21の面積は、大きくすれ
ばするほど、高精度なプロービング技術を必要とせず
に、試験に際しての接触不良をなくすことができる。
【００３５】さらに、プローブピン10に代わって縦長で
剣先状のコネクタ23使用すれば、接触状態が縦方向に裕
度が生じるので、プリント板２の平面度が若干低下して
も支障なく接続ができる。また、プリント板上にテスト
パッド８を設置する必要がないため、プリント板２の長
手方向が短縮できて、プリント板サイズを小さくするこ
とができる。
剣先状のコネクタ23使用すれば、接触状態が縦方向に裕
度が生じるので、プリント板２の平面度が若干低下して
も支障なく接続ができる。また、プリント板上にテスト
パッド８を設置する必要がないため、プリント板２の長
手方向が短縮できて、プリント板サイズを小さくするこ
とができる。
【００３６】第４実施例は、図４の断面構成図に示すよ
うにプリント配線板24は、プリント板２に実装された半
導体３のリードやチップ部品４の電極は、パッド６には
んだ付けによって接合されており、このパッド６からは
パターン７により他の部品など別の場所にも接続されて
いる。
うにプリント配線板24は、プリント板２に実装された半
導体３のリードやチップ部品４の電極は、パッド６には
んだ付けによって接合されており、このパッド６からは
パターン７により他の部品など別の場所にも接続されて
いる。
【００３７】半導体３やチップ部品４などのはんだ付け
状態や、部品の形格を計測するために必要な測定信号ラ
インは、パッド６やパターン７から内層にある試験層18
に計測用パターン12で引出して接続し、この試験層18を
経由してプリント板２の両側端面に引き出し、この引き
出し先端のテストパッド21を、上記第３実施例における
図３（ｂ）と同様にテストパッド群22を構成する。
状態や、部品の形格を計測するために必要な測定信号ラ
インは、パッド６やパターン７から内層にある試験層18
に計測用パターン12で引出して接続し、この試験層18を
経由してプリント板２の両側端面に引き出し、この引き
出し先端のテストパッド21を、上記第３実施例における
図３（ｂ）と同様にテストパッド群22を構成する。
【００３８】このテスト群22は試験装置のコネクタ23が
当接される間隔で配列している。また、このテスト群22
には試験装置のコネクタ23を横方向から接続する。な
お、前記試験層18の上下には内層化したシールド層19が
配置されて構成している。
当接される間隔で配列している。また、このテスト群22
には試験装置のコネクタ23を横方向から接続する。な
お、前記試験層18の上下には内層化したシールド層19が
配置されて構成している。
【００３９】上記構成による作用は、各計測信号ライン
は内層にある試験層18を使用してプリント板２の端面に
テストパッド21として設けられ、複数のテストパッド21
によりテストパッド群22を形成しているので、試験装置
のコネクタ23あるいはプローブピン10を当接することに
より容易に電気的に接続することができる。
は内層にある試験層18を使用してプリント板２の端面に
テストパッド21として設けられ、複数のテストパッド21
によりテストパッド群22を形成しているので、試験装置
のコネクタ23あるいはプローブピン10を当接することに
より容易に電気的に接続することができる。
【００４０】なお、本第４実施例は、上記第３実施例と
同様の効果に加えて、プリント板２の内層から計測信号
ラインを引き出していることから、テストパッド群22の
形成と、試験装置のコネクタ23による接続において、プ
リント板２の実装面のパターンスペースを必要とせず、
プリント板２のサイズを小さくことと、高密度化実装に
容易に対応することができる。また、内層にシールド層
19を設けることでノイズに強いプリント配線板24が形成
される。
同様の効果に加えて、プリント板２の内層から計測信号
ラインを引き出していることから、テストパッド群22の
形成と、試験装置のコネクタ23による接続において、プ
リント板２の実装面のパターンスペースを必要とせず、
プリント板２のサイズを小さくことと、高密度化実装に
容易に対応することができる。また、内層にシールド層
19を設けることでノイズに強いプリント配線板24が形成
される。
【００４１】第５実施例は、図５の構成断面図に示すよ
うにプリント配線板25は、プリント板２に実装された半
導体３のリードやチップ部品４の電極は、パッド６には
んだによって接合されている。
うにプリント配線板25は、プリント板２に実装された半
導体３のリードやチップ部品４の電極は、パッド６には
んだによって接合されている。
【００４２】半導体３やチップ部品４などのはんだ付け
状態や、部品の形格を計測するために必要な計測信号ラ
インについては、プリント板２の上部にパターンを内蔵
したフレキ板27を設ける。また、このフレキ板27は、プ
リント板２上のパッド６に接続された接続用パッド26
と、はんだ付けされた計測用パターン12により接続と共
に支持されている。
状態や、部品の形格を計測するために必要な計測信号ラ
インについては、プリント板２の上部にパターンを内蔵
したフレキ板27を設ける。また、このフレキ板27は、プ
リント板２上のパッド６に接続された接続用パッド26
と、はんだ付けされた計測用パターン12により接続と共
に支持されている。
【００４３】このフレキ板27の計測用パターン12は、フ
レキ板27内の試験層18を介してフレキ板27の両端部上下
面に引き出され、この先端は上記第１実施例の図１
（ｂ）と同様に複数のテストパッド８によるテストパッ
ド群14が構成されている。このフレキ板２の端面のテス
トパッド14群に対しては、試験装置のプローブピン10で
上下方向から当接することにより接続する。また、プロ
ーブピン10とフレキ板２の先端にはプローブピン10との
位置を設定するための基準穴28をあけて構成している。
レキ板27内の試験層18を介してフレキ板27の両端部上下
面に引き出され、この先端は上記第１実施例の図１
（ｂ）と同様に複数のテストパッド８によるテストパッ
ド群14が構成されている。このフレキ板２の端面のテス
トパッド14群に対しては、試験装置のプローブピン10で
上下方向から当接することにより接続する。また、プロ
ーブピン10とフレキ板２の先端にはプローブピン10との
位置を設定するための基準穴28をあけて構成している。
【００４４】上記構成による作用としては、各計測信号
ラインをプリント板２と別のフレキ板27により形成し、
また試験装置のプローブピン10による接続を、フレキ板
27の端面に配置した試験装置のプローブピン10が当接さ
れる間隔でのテストパッド８、またはコネクタ23化して
おり、容易にプローブピン10またはコネクタ23により接
続することができる。
ラインをプリント板２と別のフレキ板27により形成し、
また試験装置のプローブピン10による接続を、フレキ板
27の端面に配置した試験装置のプローブピン10が当接さ
れる間隔でのテストパッド８、またはコネクタ23化して
おり、容易にプローブピン10またはコネクタ23により接
続することができる。
【００４５】また、試験層18としてのパターンをフレキ
板26としてプリント板２の外部に形成しているため、プ
リント板２に試験のためのスペースを必要としない。ま
た、試験終了後はフレキ板26を撤去することにより、組
込時のプリント板２としての厚さは変らない。さらに、
フレキ板27における、テストパッド８の位置を統一する
ことで、プリント配線板の種類別に試験装置のプローブ
治具の作製が不要である。
板26としてプリント板２の外部に形成しているため、プ
リント板２に試験のためのスペースを必要としない。ま
た、試験終了後はフレキ板26を撤去することにより、組
込時のプリント板２としての厚さは変らない。さらに、
フレキ板27における、テストパッド８の位置を統一する
ことで、プリント配線板の種類別に試験装置のプローブ
治具の作製が不要である。
【００４６】第６実施例としては、上記各プリント配線
板に共通する技術として、図６の平面図に示すように、
プリント配線板29は、プリント板２の内部から分割ライ
ン13の外周へ引き出した計測用パターン12と、テストパ
ッド８との間に、そのプリント配線板特有の計測や試験
に必要な半導体３やチップ部品４を搭載して構成されて
いる。
板に共通する技術として、図６の平面図に示すように、
プリント配線板29は、プリント板２の内部から分割ライ
ン13の外周へ引き出した計測用パターン12と、テストパ
ッド８との間に、そのプリント配線板特有の計測や試験
に必要な半導体３やチップ部品４を搭載して構成されて
いる。
【００４７】これらの搭載する部品４としては、アナロ
グ・ディジタル変換（Ａ／Ｄ）、ディジタル・アナログ
変換（Ｄ／Ａ）、レベル変換、メモリ、フィルタ、絶縁
などの目的に使用する、ＩＣ、抵抗、コンデンサなど、
あらゆる電子部品である。
グ・ディジタル変換（Ａ／Ｄ）、ディジタル・アナログ
変換（Ｄ／Ａ）、レベル変換、メモリ、フィルタ、絶縁
などの目的に使用する、ＩＣ、抵抗、コンデンサなど、
あらゆる電子部品である。
【００４８】従来この部品類は、プリント配線板29と試
験装置との間の試験治具として試験装置内に組み込まれ
るインタフェィスとなるものであるが、本第７実施例で
は予めプリント板２に組み込むことで、治具配線の長さ
に起因するノイズ発生とその対策を考慮することや、高
速回路部分の細工処理なども激減するため、試験治具を
簡易化することができる。
験装置との間の試験治具として試験装置内に組み込まれ
るインタフェィスとなるものであるが、本第７実施例で
は予めプリント板２に組み込むことで、治具配線の長さ
に起因するノイズ発生とその対策を考慮することや、高
速回路部分の細工処理なども激減するため、試験治具を
簡易化することができる。
【００４９】
【発明の効果】以上本発明によれば、プリント配線板に
おける機能試験に際して、プリント板内から引出す計測
信号ラインの構成と、外部からの試験装置との接続構造
が簡便で、接続作業が容易で信頼性が向上する。また、
接続部の改良によりプリント板の小形化や強度向上が容
易な効果がある。
おける機能試験に際して、プリント板内から引出す計測
信号ラインの構成と、外部からの試験装置との接続構造
が簡便で、接続作業が容易で信頼性が向上する。また、
接続部の改良によりプリント板の小形化や強度向上が容
易な効果がある。
【図１】本発明に係る第１実施例のプリント配線板の構
成図で、（ａ）は側断面図、（ｂ）は（ａ）における円
内の要部拡大斜視図、（ｃ）は引出し数の異なるプリン
ト配線板の平面図。
成図で、（ａ）は側断面図、（ｂ）は（ａ）における円
内の要部拡大斜視図、（ｃ）は引出し数の異なるプリン
ト配線板の平面図。
【図２】本発明に係る第２実施例のプリント配線板の構
成側断面図。
成側断面図。
【図３】本発明に係る第３実施例のプリント配線板の構
成図で、（ａ）は側断面図、（ｂ）は（ａ）における円
内の要部拡大斜視図。
成図で、（ａ）は側断面図、（ｂ）は（ａ）における円
内の要部拡大斜視図。
【図４】本発明に係る第４実施例のプリント配線板の構
成側断面図。
成側断面図。
【図５】本発明に係る第５実施例のプリント配線板の構
成側断面図。
成側断面図。
【図６】本発明に係る第６実施例のインタフェィス部品
を搭載したプリント配線板の平面図。
を搭載したプリント配線板の平面図。
【図７】従来のプリント配線板の側断面図。
１，11，17，20，24，25，29…プリント配線板、２…プ
リント板、３…半導体、４…チップ部材、５…スルーホ
ール、６…パッド、７…パターン、８，21…テストパッ
ド、９…部品のリード、10…試験装置のプローブピン、
12…計測用パターン、13…分割ライン、14、22…テスト
パッド群、15…Ａプリント板、16…Ｂプリント板、18…
試験層、19…シールド層、23…コネクタ、26…接続用パ
ッド、27…フレキ板、28…基準穴。
リント板、３…半導体、４…チップ部材、５…スルーホ
ール、６…パッド、７…パターン、８，21…テストパッ
ド、９…部品のリード、10…試験装置のプローブピン、
12…計測用パターン、13…分割ライン、14、22…テスト
パッド群、15…Ａプリント板、16…Ｂプリント板、18…
試験層、19…シールド層、23…コネクタ、26…接続用パ
ッド、27…フレキ板、28…基準穴。
Claims (5)
- 【請求項１】 プリント板に搭載された電子部品やはん
だ付けの状態を外部の試験装置により電気的に確認する
際に当該プリント板と試験装置の間の電気的接続を可能
としたプリント配線板において、前記プリント板面上の
外周に複数のテストパッドを適切に配列したテストパッ
ド群を設置すると共に、プリント板の実装部品から前記
テストパッド群まで計測信号を引出す計測信号ライン
が、プリント板に施した計測用パターンによることを特
徴とするプリント配線板。 - 【請求項２】 プリント板に搭載された電子部品やはん
だ付けの状態を外部の試験装置により電気的に確認する
際に当該プリント板と試験装置の間の電気的接続を可能
としたプリント配線板において、前記プリント板面上の
外周に複数のテストパッドを適切に配列したテストパッ
ド群を設置すると共に、プリント板の実装部品から前記
テストパッド群まで計測信号を引出す計測信号ライン
が、プリント板に施したスルーホール及び内層に設けた
試験層の計測用パターンによることを特徴とするプリン
ト配線板。 - 【請求項３】 プリント板に搭載された電子部品やはん
だ付けの状態を外部の試験装置により電気的に確認する
際に当該プリント板と試験装置の間の電気的接続を可能
としたプリント配線板において、前記プリント板の外周
端面に複数のテストパッドを適切に配列したテストパッ
ド群を設置すると共に、プリント板の実装部品から前記
テストパッド群まで計測信号を引出す計測信号ライン
が、プリント板に施した計測用パターン及びスルーホー
ルによることを特徴とするプリント配線板。 - 【請求項４】 プリント板に搭載された電子部品やはん
だ付けの状態を外部の試験装置により電気的に確認する
際に当該プリント板と試験装置の間の電気的接続を可能
としたプリント配線板において、プリント板の外周端面
に複数のテストパッドを適切に配列したテストパッド群
を設置すると共に、プリント板の実装部品から前記テス
トパッド群まで計測信号を引出す計測信号ラインが、プ
リント板に施したスルーホール及び内層に設けた試験層
の計測用パターンによることを特徴とするプリント配線
板。 - 【請求項５】 プリント板に搭載された電子部品やはん
だ付けの状態を外部の試験装置により電気的に確認する
際に当該プリント板と試験装置の間の電気的接続を可能
としたプリント配線板において、プリント板面上の接続
用パッドから計測用パターンを介して接続及び支持され
てパターン化した計測信号ラインとテストパッド群が形
成されたフレキ板によることを特徴とするプリント配線
板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7045560A JPH08242052A (ja) | 1995-03-06 | 1995-03-06 | プリント配線板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7045560A JPH08242052A (ja) | 1995-03-06 | 1995-03-06 | プリント配線板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08242052A true JPH08242052A (ja) | 1996-09-17 |
Family
ID=12722748
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7045560A Pending JPH08242052A (ja) | 1995-03-06 | 1995-03-06 | プリント配線板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08242052A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006344847A (ja) * | 2005-06-10 | 2006-12-21 | Murata Mfg Co Ltd | 部品内蔵基板、この部品内蔵基板を用いた部品内蔵モジュール、および部品内蔵基板の製造方法 |
| JP2011071450A (ja) * | 2009-09-28 | 2011-04-07 | Murata Mfg Co Ltd | 部品内蔵基板の製造方法 |
| KR20180074979A (ko) * | 2016-12-26 | 2018-07-04 | 엘지이노텍 주식회사 | 인쇄회로기판 |
-
1995
- 1995-03-06 JP JP7045560A patent/JPH08242052A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006344847A (ja) * | 2005-06-10 | 2006-12-21 | Murata Mfg Co Ltd | 部品内蔵基板、この部品内蔵基板を用いた部品内蔵モジュール、および部品内蔵基板の製造方法 |
| JP2011071450A (ja) * | 2009-09-28 | 2011-04-07 | Murata Mfg Co Ltd | 部品内蔵基板の製造方法 |
| KR20180074979A (ko) * | 2016-12-26 | 2018-07-04 | 엘지이노텍 주식회사 | 인쇄회로기판 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6930494B2 (en) | Capacitive probe assembly with flex circuit | |
| US6462570B1 (en) | Breakout board using blind vias to eliminate stubs | |
| JP4252491B2 (ja) | 検査機能付きモジュール及びその検査方法。 | |
| JP4667679B2 (ja) | プローブカード用基板 | |
| JPH08242052A (ja) | プリント配線板 | |
| KR102195561B1 (ko) | 전기적 접속 장치 | |
| JPS612338A (ja) | 検査装置 | |
| JPH1144709A (ja) | プローブカード | |
| JP3191205B2 (ja) | プリント基板の検査装置 | |
| JP2814869B2 (ja) | 回路基板検査方法および回路基板 | |
| JP4045841B2 (ja) | プローブカード | |
| US20110204911A1 (en) | Prober unit | |
| JP2002299805A (ja) | 回路基板と実装位置の検査方法 | |
| JP3076424B2 (ja) | 回路基板検査方法と検査基板並びに回路基板検査装置 | |
| KR102412790B1 (ko) | 테스트포인트를 가지는 인쇄회로기판의 제조 방법 및 이를 통해 제조되는 인쇄회로기판 | |
| JPH0540131A (ja) | 試験用治具 | |
| KR101106607B1 (ko) | 반도체 장치의 시험 장치 | |
| JPH0563327A (ja) | 検査用ランド付き印刷配線板およびその検査方法 | |
| JPH0315765A (ja) | テストボード | |
| JP2010054487A (ja) | プローバ装置 | |
| JP2008203169A (ja) | 半導体測定装置 | |
| JP3436183B2 (ja) | 半導体検査装置およびそれを用いた検査方法 | |
| JPH06181246A (ja) | プローブ装置 | |
| JP2003329726A (ja) | 中継基板 | |
| JPH10190181A (ja) | プリント基板及びその検査方法 |