JP2008203169A - 半導体測定装置 - Google Patents

半導体測定装置 Download PDF

Info

Publication number
JP2008203169A
JP2008203169A JP2007041731A JP2007041731A JP2008203169A JP 2008203169 A JP2008203169 A JP 2008203169A JP 2007041731 A JP2007041731 A JP 2007041731A JP 2007041731 A JP2007041731 A JP 2007041731A JP 2008203169 A JP2008203169 A JP 2008203169A
Authority
JP
Japan
Prior art keywords
elastic member
conductive elastic
probe card
socket
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2007041731A
Other languages
English (en)
Inventor
Yoshihiro Murayama
嘉浩 村山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2007041731A priority Critical patent/JP2008203169A/ja
Publication of JP2008203169A publication Critical patent/JP2008203169A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Measuring Leads Or Probes (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

【課題】半導体集積回路の評価時において半導体チップに外付け部品を接続したり接続関係を変更したりする必要が生じた場合においても、検査時と同一のプローブカードを使用できる半導体測定装置を提供する。
【解決手段】この半導体測定装置は、ウエハを搭載するためのウエハステージと、下面に、複数のパッドにそれぞれ接触する複数のプローブ針が固定され、上面に、内部に複数の導電性弾性部材が延在する溝と、検査装置に接続されるランドとが形成されたプローブカードと、プローブカードの溝に挿入される凸部を有するソケットとを具備し、ソケットがプローブカードに装着されたときに、プローブ針とランドとの間に電子部品が接続されるか、又は、複数のプローブ針の内の2つ以上が短絡され、ソケットがプローブカードから脱離されたときに、複数の導電性弾性部材によってプローブ針とランドとが短絡される。
【選択図】図2

Description

本発明は、半導体基板(ウエハ)内に形成された半導体チップの評価又は検査を行う際に、プローブ針を用いて半導体チップの電気的特性を測定するために用いられる半導体測定装置に関する。
半導体集積回路の量産検査時において、半導体チップの電気的特性を測定するためには、多数のプローブ針をプローブカード上に立てて、プローブ針の先端を半導体チップ内に形成された多数のパッドにそれぞれ接触させ、プローブカードに形成された多数の配線パターンを介してプローブ針に接続された検査装置(LSIテスタ等)と半導体チップとの間で信号を入出力することが一般的に行われている。
しかしながら、半導体集積回路の個別評価時においては、半導体チップに外付け部品を接続したり、半導体チップとLSIテスタとの間の接続関係を変更したりする必要が生じる場合がある。そのような場合には、量産検査時と同一のプローブカードを使用することができず、配線を変更した特別なプローブカードを用意しなければならないので、非常に不便であった。
関連する技術として、特許文献1には、外付け抵抗部品によって空きピンと空きピンとを接続する作業や、空きピンをシールドする作業の軽減を図り、かつ、反射ノイズやクロストーク等のノイズを除去するための余分な多数の空きピンを接続部から排除して、接続部の小型化を図った半導体測定装置が開示されている。
この半導体測定装置は、半導体チップの信号特性を測定する測定部と、半導体チップと測定部との間に介在し、半導体チップと測定部との間で信号を入出力する接続部とを有し、接続部が、半導体チップの入出力端子に接続される複数の半導体チップ側ピンと、測定部の入出力端子に接続される複数の測定部側ピンとを備え、全ての半導体チップ側ピンと測定部側ピンとが1対1で対応し、かつ、接続部の内部に設けられた信号線によって接続され、接続部の内部に設けられた各信号線が1Ω以上の抵抗値を有している。
これにより、接続部の内部に設けられた各信号線自体が、半導体チップと測定部との間で入出力される信号を通す際に、反射ノイズやクロストークノイズ等のノイズを除去する手段として機能するので、外付け抵抗部品によって空きピンと空きピンとを接続する作業や、空きピンをシールドする作業が不要となる。しかしながら、特許文献1には、半導体集積回路の量産検査時と個別評価時とにおいて同一のプローブカードを使用することに関しては、特に開示されていない。
特開2007−10408(第1、2、5頁、図1)
そこで、上記の点に鑑み、本発明は、半導体集積回路の個別評価時において、半導体チップに外付け部品を接続したり、半導体チップとLSIテスタとの間の接続関係を変更したりする必要が生じた場合においても、量産検査時と同一のプローブカードを使用できる半導体測定装置を提供することを目的とする。
上記課題を解決するため、本発明の1つの観点に係る半導体測定装置は、複数の回路素子及び複数のパッドが形成された半導体チップを含むウエハを搭載するためのウエハステージと、ウエハステージと対向して設置されるプローブカードであって、ウエハステージと対向する第1の面に、複数のパッドにそれぞれ接触する複数のプローブ針が固定され、第1の面と反対側の第2の面に、各々の内部に複数の導電性弾性部材が延在する複数の溝と、検査装置に接続される複数のランドとが形成されたプローブカードと、プローブカードの複数の溝にそれぞれ挿入される複数の凸部を有するソケットとを具備し、ソケットがプローブカードに装着されたときに、複数のプローブ針の内の少なくとも1つと複数のランドの内の少なくとも1つとの間に電子部品が接続されるか、又は、複数のプローブ針の内の2つ以上が短絡され、ソケットがプローブカードから脱離されたときに、複数の導電性弾性部材によって複数のプローブ針の内の少なくとも1つと複数のランドの内の少なくとも1つとが短絡される。
ここで、プローブカードの第2の面に、内部に第1の導電性弾性部材及び第2の導電性弾性部材が延在する第1の溝と、内部に第3の導電性弾性部材及び第4の導電性弾性部材が延在する第2の溝が形成されており、第1の導電性弾性部材が複数のプローブ針の内の1つに電気的に接続され、第2の導電性弾性部材と第3の導電性弾性部材とが互いに電気的に接続され、第4の導電性弾性部材が複数のランドの内の1つに電気的に接続されており、ソケットが、第1及び第2の溝にそれぞれ挿入される2つの凸部を有する絶縁部材と、絶縁部材の一端に形成された第1の導電膜と、絶縁部材の他端に形成された第2の導電膜と、第1の導電膜と第2の導電膜との間に接続された電子部品とを含み、ソケットがプローブカードに装着されたときに、第1の導電性弾性部材と第4の導電性弾性部材との間に第1及び第2の導電膜を介して電子部品が接続され、ソケットがプローブカードから脱離されたときに、第1の導電性弾性部材と第2の導電性弾性部材とが接触し、かつ、第3の導電性弾性部材と第4の導電性弾性部材とが接触するようにしても良い。
以上において、電子部品が、抵抗と、コンデンサと、コイルと、フィルタとの内の少なくとも1つを含むようにしても良い。
あるいは、プローブカードの第2の面に、内部に第1の導電性弾性部材及び第2の導電性弾性部材が延在する第1の溝と、内部に第3の導電性弾性部材及び第4の導電性弾性部材が延在する第2の溝と、内部に第5の導電性弾性部材が延在する第3の溝とが形成されており、第1の導電性弾性部材が複数のプローブ針の内の1つに電気的に接続され、第2の導電性弾性部材と第3の導電性弾性部材とが互いに電気的に接続され、第4の導電性弾性部材が複数のランドの内の1つに電気的に接続され、第5の導電性弾性部材が複数のプローブ針の内の他の1つに電気的に接続されており、ソケットが、第1〜第3の溝にそれぞれ挿入される3つの凸部を有する絶縁部材と、絶縁部材上に形成された導電膜とを含み、ソケットがプローブカードに装着されたときに、第1の導電性弾性部材と第3の導電性弾性部材と第5の導電性弾性部材とが導電膜を介して互いに接続され、ソケットがプローブカードから脱離されたときに、第1の導電性弾性部材と第2の導電性弾性部材とが接触し、かつ、第3の導電性弾性部材と第4の導電性弾性部材とが接触するようにしても良い。
以上において、ソケットが、プローブカードを4つの領域に等分割した内の1つの領域において装着可能となっていても良い。
本発明によれば、プローブカードにソケットを装着して接続状態を変更することにより、半導体集積回路の個別評価時において半導体チップに外付け部品を接続したり半導体チップとLSIテスタとの間の接続関係を変更したりする必要が生じた場合においても、量産検査時と同一のプローブカードを使用できる。
以下に、本発明を実施するための最良の形態について、図面を参照しながら詳しく説明する。なお、同一の構成要素には同一の参照番号を付して、説明を省略する。
図1の(a)は、本発明の一実施形態に係る半導体測定装置の構成を示す側面図であり、図1の(b)は、本発明の一実施形態に係る半導体測定装置において用いられるプローブカードの平面図である。この半導体測定装置は、シリコン等の半導体基板(ウエハ)にトランジスタ等の回路素子や複数のパッドを形成することにより製造された半導体チップの電気的特性を測定するために用いられるものである。
半導体集積回路の個別評価時においては、試作又は量産された半導体チップに外付け部品が接続された状態等において電気的特性が測定される場合がある。一方、半導体集積回路の量産検査時においては、半導体チップに外付け部品が接続されていない状態において電気的特性が測定され、測定結果に基づいてウエハの良否を判定するウエハ検査が行われる。ウエハ検査の後で、良品のウエハがダイシングによって切断され、複数の半導体チップが互いに分離される。
図1の(a)に示すように、この半導体測定装置は、複数の半導体チップを含むウエハ10を搭載するウエハステージ1と、ウエハステージ1の上部にウエハステージ1と対向して配置されるプローブカード2と、プローブカード2の下面に固定された複数のプローブ針3と、プローブカード2に選択的に装着されるソケット(図1の(a)においては、ソケット6のみを示す)とを備えている。複数のプローブ針3が、半導体チップに形成された複数のパッドにそれぞれ接触すると共に、プローブカード2の上面に形成された複数のランドを介して検査装置(LSIテスタ)4に電気的に接続されることにより、半導体チップの電気的特性を測定することができる。
図1の(b)に示すように、プローブカード2は、仮想的に複数の領域に等分割されている。図1の(b)においては、4つの領域2a〜2dが示されている。領域2aにおいては、従来と同様に、プローブ針3にスルーホールを介して接続されたランド5aと、LSIテスタとの接続に用いられるランド5bと、ランド5aとランド5bとを接続する配線パターン5cとが形成されている。プローブカード2として、複数の配線層を有する積層基板を用いるようにしても良く、その場合には、複数の配線パターンが、複数の配線層に分けて形成される。領域2b及び2cにおいても、領域2aと同様とする。
領域2dにおいては、プローブカードにソケットを挿入することが可能となっている。半導体集積回路の個別評価時においては、半導体チップに外付け部品を接続したり、半導体チップとLSIテスタとの間の接続関係を変更したりする必要が生じる場合がある。そのような場合に、プローブカードにソケットが挿入される。
具体的には、プローブ針3にスルーホールを介して接続されたランド5dと、LSIテスタとの接続に用いられるランド5eとが、ソケット6に実装された抵抗を介して接続されている。また、プローブ針3にスルーホールを介して接続されたランド5fと、LSIテスタとの接続に用いられるランド5gとが、ソケット7に実装されたコンデンサを介して接続されている。さらに、1つのプローブ針3にスルーホールを介して接続されたランド5hと、もう1つのプローブ針3にスルーホールを介して接続されたランド5iと、LSIテスタとの接続に用いられるランド5jとが、ソケット8に形成された導電膜を介して互いに接続されている。一方、半導体集積回路の量産検査時においては、プローブカードからソケットが脱離される。
図2は、本発明の一実施形態におけるプローブカードとソケットとの着脱状態を説明するための図である。
図2の(a)は、プローブカード2に、抵抗9を実装したソケット6が装着された場合を例として示している。プローブカード2は、上面に少なくとも1組の溝21a及び21bが形成されたガラスエポキシ等の絶縁基板21と、絶縁基板21の上面に形成された銅箔等の配線パターン22と、配線パターン22上に半田又は導電性接着剤等を用いて接合された板ばね又は弾性ワイヤー等の複数の導電性弾性部材23〜26とを含んでいる。
導電性弾性部材23及び24は、溝21aの内部に延在しており、導電性弾性部材25及び26は、溝21bの内部に延在している。導電性弾性部材23は、複数のプローブ針の内の1つに電気的に接続され、導電性弾性部材24と導電性弾性部材25とは、互いに電気的に接続され、導電性弾性部材26は、LSIテスタ接続用の複数のランドの内の1つに電気的に接続されている。
ソケット6は、溝21a及び21bにそれぞれ挿入される2つの凸部を有するプラスチック等の絶縁部材61と、絶縁部材61の左端(左側面及び上面の一部)に形成された導電膜62と、絶縁部材61の右端(右側面及び上面の一部)に形成された導電膜63と、導電膜62と導電膜63との間に半田又は導電性接着剤等を用いて接続された抵抗9とを含んでいる。
左端の絶縁部材61及び導電膜62がプローブカード2の溝21aに挿入され、右端の絶縁部材61及び導電膜63がプローブカード2の溝21bに挿入されることにより、ソケット6がプローブカード2に装着される。これにより、導電性弾性部材23と導電性弾性部材26との間に、導電膜62及び63を介して抵抗9が接続される。その結果、複数のプローブ針の内の1つとLSIテスタ接続用の複数のランドの内の1つとが、抵抗9を介して接続されることになる。
図2の(b)は、プローブカード2からソケット6が脱離された状態を示している。ソケット6が離脱されることにより、プローブカード2の溝21aの内部において、導電性弾性部材23と導電性弾性部材24とが接触し、かつ、溝21bの内部において、導電性弾性部材25と導電性弾性部材26とが接触する。その結果、複数のプローブ針の内の1つとLSIテスタ接続用の複数のランドの内の1つとが短絡されることになる。
ソケットに実装される電子部品としては、抵抗以外に、コンデンサやコイルやフィルタ等を用いることができる。また、複数の電子部品を実装するようにしても良い。
あるいは、プローブカードの上面に、複数のプローブ針の内の他の1つに電気的に接続された導電性弾性部材(以下、「第5の導電性弾性部材」という)が内部に延在する第3の溝をさらに形成し、これに対応するソケット8(図1参照)が、3つの溝にそれぞれ挿入される3つの凸部を有する絶縁部材と、この絶縁部材の側面及び上面のほぼ全体に形成された導電膜とを含むようにしても良い。
このソケットがプローブカードに装着されたときに、図2の(a)に示す導電性弾性部材23及び26と、さらに第5の導電性弾性部材とが、導電膜を介して互いに接続される。その結果、複数のプローブ針の内の2つが短絡される。このソケットがプローブカードから脱離されたときに、図2の(b)に示すプローブカード2の溝21aの内部において、導電性弾性部材23と導電性弾性部材24とが接触し、かつ、溝21bの内部において、導電性弾性部材25と導電性弾性部材26とが接触する。その結果、複数のプローブ針の内の1つとLSIテスタ接続用の複数のランドの内の1つとが短絡されることになる。なお、1つのソケットに対応する溝の数をさらに増やすことにより、複数のプローブ針の内の3つ以上を一度に短絡できるようにしても良い。
図3は、本発明の一実施形態に係る半導体測定装置によって実現される接続状態の第1の例を示す図である。図3の(a)は、個別評価時における接続状態を示しており、図3の(b)は、量産検査時における接続状態を示している。
図3の(a)においては、プローブカードに、抵抗9を実装したソケット6を装着することにより、半導体チップ内の出力バッファ10の出力端子に、パッド11を介して、負荷となる抵抗9の一端が接続され、抵抗9の他端に、LSIテスタの電流計が接続される。これにより、出力バッファ10の出力電流がLSIテスタによって測定され、実際に使用される状態と同じ環境下で半導体チップを評価することができる。
一方、図3の(b)においては、プローブカードからソケットを脱離することにより、半導体チップ内の出力バッファ10の出力端子に、抵抗を介さずに、LSIテスタの電流計が接続される。これにより、出力バッファ10の出力電流がLSIテスタによって測定され、抵抗値のばらつきの影響を受けることなく半導体チップを検査することができる。
なお、出力バッファ10の出力電圧を測定する場合には、図4に示すように、抵抗9の両端とLSIテスタ接続用の2つのランドとをそれぞれ接続する導電膜が形成されたソケット6aを使用すればよい。さらに、図5は、抵抗9の他にコンデンサ12を実装して、ローパスフィルタを構成したソケット6bを示している。
図6は、本発明の一実施形態に係る半導体測定装置によって実現される接続状態の第2の例を示す図である。図6の(a)は、個別評価時における接続状態を示しており、図6の(b)は、量産検査時における接続状態を示している。
図6の(a)においては、プローブカードに、コンデンサ16を実装したソケット7を装着することにより、半導体チップ内の昇圧回路13の出力端子に、パッド14を介して、平滑用のコンデンサ16が接続される。これにより、実際に使用される状態と同じ環境下で半導体チップを評価することができる。
一方、図6の(b)においては、プローブカードからソケットを脱離することにより、半導体チップ内の昇圧回路13の出力端子に、LSIテスタの電圧計が直接接続される。これにより、昇圧回路13の平滑されていない昇圧電圧が、LSIテスタによって測定される。
なお、昇圧回路13の平滑された昇圧電圧を測定する場合には、図7に示すように、コンデンサ16の両端とLSIテスタ接続用の2つのランドとをそれぞれ接続する導電膜が形成されたソケット7aを使用すればよい。さらに、ソケット7aは、半導体チップのパッド14とパッド15とを短絡する機能を有している。
(a)は、本発明の一実施形態に係る半導体測定装置の構成を示す側面図であり、(b)は、半導体測定装置において用いられるプローブカードの平面図。 プローブカードとソケットとの着脱状態を説明するための図。 半導体測定装置によって実現される接続状態の第1の例を示す図。 図3の(a)に示すソケットの第1の変形例を示す図。 図3の(a)に示すソケットの第2の変形例を示す図。 半導体測定装置によって実現される接続状態の第2の例を示す図。 図6の(a)に示すソケットの第2の変形例を示す図。
符号の説明
1 ウエハステージ、 2 プローブカード、 3 プローブ針、 4 検査装置(LSIテスタ)、 5a〜5j ランド、 6〜8 ソケット、 9 抵抗、 10 出力バッファ、 11、14、15 パッド、 12、16 コンデンサ、 21 絶縁基板、 21a、21b 溝、 22 配線パターン、 23〜26 導電性弾性部材、 61 絶縁部材、 62、63 導電膜

Claims (5)

  1. 複数の回路素子及び複数のパッドが形成された半導体チップを含むウエハを搭載するためのウエハステージと、
    前記ウエハステージと対向して設置されるプローブカードであって、前記ウエハステージと対向する第1の面に、前記複数のパッドにそれぞれ接触する複数のプローブ針が固定され、前記第1の面と反対側の第2の面に、各々の内部に複数の導電性弾性部材が延在する複数の溝と、検査装置に接続される複数のランドとが形成された前記プローブカードと、
    前記プローブカードの複数の溝にそれぞれ挿入される複数の凸部を有するソケットと、
    を具備し、前記ソケットが前記プローブカードに装着されたときに、前記複数のプローブ針の内の少なくとも1つと前記複数のランドの内の少なくとも1つとの間に電子部品が接続されるか、又は、前記複数のプローブ針の内の2つ以上が短絡され、前記ソケットが前記プローブカードから脱離されたときに、前記複数の導電性弾性部材によって前記複数のプローブ針の内の少なくとも1つと前記複数のランドの内の少なくとも1つとが短絡される、半導体測定装置。
  2. 前記プローブカードの第2の面に、内部に第1の導電性弾性部材及び第2の導電性弾性部材が延在する第1の溝と、内部に第3の導電性弾性部材及び第4の導電性弾性部材が延在する第2の溝が形成されており、前記第1の導電性弾性部材が前記複数のプローブ針の内の1つに電気的に接続され、前記第2の導電性弾性部材と前記第3の導電性弾性部材とが互いに電気的に接続され、前記第4の導電性弾性部材が前記複数のランドの内の1つに電気的に接続されており、
    前記ソケットが、前記第1及び第2の溝にそれぞれ挿入される2つの凸部を有する絶縁部材と、前記絶縁部材の一端に形成された第1の導電膜と、前記絶縁部材の他端に形成された第2の導電膜と、前記第1の導電膜と前記第2の導電膜との間に接続された電子部品とを含み、
    前記ソケットが前記プローブカードに装着されたときに、前記第1の導電性弾性部材と前記第4の導電性弾性部材との間に前記第1及び第2の導電膜を介して前記電子部品が接続され、前記ソケットが前記プローブカードから脱離されたときに、前記第1の導電性弾性部材と前記第2の導電性弾性部材とが接触し、かつ、前記第3の導電性弾性部材と前記第4の導電性弾性部材とが接触する、請求項1記載の半導体測定装置。
  3. 前記電子部品が、抵抗と、コンデンサと、コイルと、フィルタとの内の少なくとも1つを含む、請求項1又は2記載の半導体測定装置。
  4. 前記プローブカードの第2の面に、内部に第1の導電性弾性部材及び第2の導電性弾性部材が延在する第1の溝と、内部に第3の導電性弾性部材及び第4の導電性弾性部材が延在する第2の溝と、内部に第5の導電性弾性部材が延在する第3の溝とが形成されており、前記第1の導電性弾性部材が前記複数のプローブ針の内の1つに電気的に接続され、前記第2の導電性弾性部材と前記第3の導電性弾性部材とが互いに電気的に接続され、前記第4の導電性弾性部材が前記複数のランドの内の1つに電気的に接続され、前記第5の導電性弾性部材が前記複数のプローブ針の内の他の1つに電気的に接続されており、
    前記ソケットが、前記第1〜第3の溝にそれぞれ挿入される3つの凸部を有する絶縁部材と、前記絶縁部材上に形成された導電膜とを含み、
    前記ソケットが前記プローブカードに装着されたときに、前記第1の導電性弾性部材と前記第3の導電性弾性部材と前記第5の導電性弾性部材とが前記導電膜を介して互いに接続され、前記ソケットが前記プローブカードから脱離されたときに、前記第1の導電性弾性部材と前記第2の導電性弾性部材とが接触し、かつ、前記第3の導電性弾性部材と前記第4の導電性弾性部材とが接触する、請求項1記載の半導体測定装置。
  5. 前記ソケットが、前記プローブカードを4つの領域に等分割した内の1つの領域において装着可能となっている、請求項1〜4のいずれか1項記載の半導体測定装置。
JP2007041731A 2007-02-22 2007-02-22 半導体測定装置 Withdrawn JP2008203169A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007041731A JP2008203169A (ja) 2007-02-22 2007-02-22 半導体測定装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007041731A JP2008203169A (ja) 2007-02-22 2007-02-22 半導体測定装置

Publications (1)

Publication Number Publication Date
JP2008203169A true JP2008203169A (ja) 2008-09-04

Family

ID=39780833

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007041731A Withdrawn JP2008203169A (ja) 2007-02-22 2007-02-22 半導体測定装置

Country Status (1)

Country Link
JP (1) JP2008203169A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013117496A (ja) * 2011-12-05 2013-06-13 Institute Of National Colleges Of Technology Japan 半導体特性測定装置
JP7509365B2 (ja) 2019-03-21 2024-07-02 テクトロニクス・インコーポレイテッド 試験測定装置を被試験デバイスに結合する装置、試験測定システム及び被試験デバイスの動作モードを設定する方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013117496A (ja) * 2011-12-05 2013-06-13 Institute Of National Colleges Of Technology Japan 半導体特性測定装置
JP7509365B2 (ja) 2019-03-21 2024-07-02 テクトロニクス・インコーポレイテッド 試験測定装置を被試験デバイスに結合する装置、試験測定システム及び被試験デバイスの動作モードを設定する方法

Similar Documents

Publication Publication Date Title
JP4188917B2 (ja) 接続ユニット、被測定デバイス搭載ボード、プローブカード、及びデバイスインタフェース部
US7088118B2 (en) Modularized probe card for high frequency probing
JP4252491B2 (ja) 検査機能付きモジュール及びその検査方法。
US20080158839A1 (en) Printed Wiring Board, Printed Circuit Board, and Method of Inspecting Joint of Printed Circuit Board
TWI793179B (zh) 電阻測定裝置、基板檢查裝置以及電阻測定方法
US6483331B2 (en) Tester for semiconductor device
JP2008203169A (ja) 半導体測定装置
TWI703328B (zh) 電性連接裝置
JP2006234780A (ja) 評価基板及びケーブルアッセンブリ評価方法
TWI503554B (zh) 探針卡與其之製作方法
JP4147575B2 (ja) 中継基板
JP2008135623A (ja) 配線基板及びその製造方法
JP4898628B2 (ja) 被測定デバイス搭載ボード、及びプローブカード
JP2020004858A (ja) プリント配線基板、及び、プリント回路基板
JPH0540131A (ja) 試験用治具
US8203356B2 (en) Device, system and method for testing and analyzing integrated circuits
JPS617640A (ja) 実装集積回路装置の特性試験装置
KR101255936B1 (ko) 회로기판 및 회로기판 검사 방법
JPH07111282A (ja) 半導体チップおよびそれを用いた半導体集積回路装置
JP5618158B2 (ja) 半導体特性測定装置
JPH08242052A (ja) プリント配線板
KR20130095688A (ko) 집적 회로의 부착을 위한 방법 및 장치
JP2884780B2 (ja) Tab型半導体装置
JP2009002855A (ja) 検査装置接続回路および回路モジュールおよびic部品
JPH11102764A (ja) アダプターボード

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20100511