JP4188917B2 - 接続ユニット、被測定デバイス搭載ボード、プローブカード、及びデバイスインタフェース部 - Google Patents
接続ユニット、被測定デバイス搭載ボード、プローブカード、及びデバイスインタフェース部 Download PDFInfo
- Publication number
- JP4188917B2 JP4188917B2 JP2004548034A JP2004548034A JP4188917B2 JP 4188917 B2 JP4188917 B2 JP 4188917B2 JP 2004548034 A JP2004548034 A JP 2004548034A JP 2004548034 A JP2004548034 A JP 2004548034A JP 4188917 B2 JP4188917 B2 JP 4188917B2
- Authority
- JP
- Japan
- Prior art keywords
- connection unit
- board
- side connector
- socket
- holding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
- G01R31/2889—Interfaces, e.g. between probe and tester
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
- G01R31/31905—Interface with the device under test [DUT], e.g. arrangements between the test head and the DUT, mechanical aspects, fixture
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
Description
特願2002−317287号 出願日 2002年10月31日
特願2002−338560号 出願日 2002年11月21日
IC試験装置は大別してメインフレーム1とテストヘッド2とデバイスインタフェース部(DUTインタフェース部)3とよりなり、メインフレーム1とテストヘッド2とはケーブル4によって接続され、デバイスインタフェース部3はテストヘッド2上に搭載されてテストヘッド2と接続されている。
デバイスインタフェース部3はこの例では基板11と多数(例えば、数千本)のケーブル12とを備えたマザーボード(マザーボードユニット)10と、一般にパフォーマンスボードと称される被測定デバイス搭載ボード20と、ICソケット320とよりなり、基板11はその下面にテストヘッド2との接続用のコネクタ(図示せず)を具備している。
ケーブル12はその下端が基板11に半田付けされ、またはコネクタを介して接続されており、上端はコネクタ等(図示せず)を介して被測定デバイス搭載ボード20に接続されている。被測定デバイス搭載ボード20上にはこの例ではICソケット320が1つ実装されている。図14中、40はICソケット320に装着された被測定デバイス(被測定IC)を示す。また、13はケーブル12を覆うカバーを示す。
図15は上記のような構成を有するIC試験装置における被測定デバイス搭載ボード20の従来の構成及び被測定デバイス搭載ボード20に対する被測定デバイス40とコネクタ(ケーブル12上端のコネクタ)15との接続関係を模式的に示したものであり、ICソケット320の図示は省略している。
被測定デバイス搭載ボード20は多層プリント配線板構造を有するものとされ、その上面及び下面には所要の電極パッド21、22がそれぞれ被測定デバイス40接続用及びコネクタ15接続用として形成されている。
上下面の対応する電極パッド21と22とは、電極パッド21、22部分にスルーホール23がそれぞれ形成され、それらスルーホール23が内層配線パターン24によって接続されることにより互いに接続されており、即ち従来の被測定デバイス搭載ボード20は電極パッド21、22と内層配線パターン24との接続にスルーホール23を用いるといった多層プリント配線板構造を採用していた(例えば、非特許文献1参照)。なお、図14中、矢印は電気信号の流れを示す。
ところで、IC試験装置においては試験の高速化が図られ、被測定デバイスの高速試験において例えば4Gbpsといった高速信号が使用される状況になってきている。
このような信号の高速化に伴い、図15に示したような構造を有する従来の被測定デバイス搭載ボード20ではスルーホール23周りの設計が反射や帯域遮断の面で影響を及ぼすようになってきた。
即ち、図15中に点線で囲んで示したように、スルーホール23におけるスタブ部分(ここでは伝送線路として不要な部分をスタブ部分と言う。)25が大きい(長い)ため、このスタブ部分25の容量が問題となり、波形歪みや容量性反射が発生し、これにより信号品質(波形品質)が損なわれ、信号の高速化に対応できないといった問題が従来の被測定デバイス搭載ボード20で顕在化してきた。
この発明の目的の一つは、この問題に鑑み、スタブ容量を削減し、高速信号に対応できるようにした被測定デバイス搭載ボードを提供することにあり、さらにその被測定デバイス搭載ボードを具備したIC試験装置のデバイスインタフェース部を提供することにある。
また、従来半導体素子等の電子デバイスを試験する場合、試験信号を生成する試験装置と、電子デバイスを載置するパフォーマンスボードと、試験装置及びパフォーマンスボードを電気的に接続する接続ユニットとが用いられている。パフォーマンスボード及び接続ユニットには、互いに嵌合するコネクタが対向して設けられており、接続ユニット側のコネクタは、試験装置から試験信号を受け取り、パフォーマンスボード側のコネクタを介して電子デバイスに試験信号を供給する。
接続ユニット側のコネクタ及びパフォーマンスボード側のコネクタは、それぞれ接続ユニット及びパフォーマンスボードの予め定められた位置に固定されており、対応するコネクタ同士を嵌合させることにより、試験装置とパフォーマンスボードとを電気的に接続している(例えば、特許文献1参照)。例えば、それぞれのコネクタは、接続ユニット及びパフォーマンスボードの最外周近傍に設けられている。
しかし、接続ユニット側のコネクタが固定されているため、コネクタの位置が異なるようなパフォーマンスボードと、接続ユニットとを接続することが困難であった。このため、コネクタ位置の異なるパフォーマンスボードのそれぞれに対応するコネクタ配置を有する接続ユニットをそれぞれ用意する必要があった。
例えば、電子デバイスに高周波の試験信号を供給したい場合、パフォーマンスボード側コネクタから電子デバイスまでの伝送線路長を短くするために、パフォーマンスボード側コネクタを、電子デバイスの近傍に配置する必要がある。この場合、接続ユニット側のコネクタもパフォーマンスボード側コネクタの位置に対応して配置される必要があるが、従来の接続ユニット側コネクタは固定されているため、高周波信号用の接続ユニットを用意する必要があった。
そこで本発明は、上記の課題を解決することのできる接続ユニット、被測定デバイス測定ボード、プローブカード、及びデバイスインタフェース部を提供することを目的とする。この目的は、請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。
特許文献1 特開2000−81461号公報(第5頁、第1−2図)
非特許文献1 高木 清著、「ビルドアップ多層プリント配線板技術」、日刊工業新聞社、2000年6月20日、p.7−8
被測定デバイス搭載ボードの種類によりパフォーマンスボード側コネクタが異なる配設位置の場合、異なる配設位置に対応する位置へ接続ユニット側コネクタを移動して保持可能な構造を保持基板が備えてよい。
接続ユニットに備える保持基板は接続ユニット側コネクタを着脱することが可能であり、接続ユニット側コネクタを保持基板から取り外して、パフォーマンスボード側コネクタの配設位置が異なる他の被測定デバイス搭載ボードに対応した配設位置関係となる他の保持基板に交換可能な構造を当該保持基板が備えてよい。
接続ユニットは、保持基板上における互いの距離が変更可能なように保持基板上に設けられた複数の接続ユニット側コネクタを備えることが好ましい。また、接続ユニット側コネクタは、接続ユニットと被測定デバイス搭載ボードとが接続した場合のICソケットの載置位置に対する、距離が変更可能に設けられていてよい。
また、接続ユニットは、一端が接続ユニット側コネクタに固定され、接続ユニット側コネクタと試験装置とを電気的に接続する接続ケーブルを更に備え、保持基板は、接続側ユニット側コネクタを保持するべき位置に、接続ユニット側コネクタが通過可能な大きさの貫通孔を有してよい。
また、接続ユニットは、一端が前記接続ユニット側コネクタに固定され、接続ユニット側コネクタと試験装置とを電気的に接続する接続ケーブルを更に備え、保持基板は、接続ユニット側コネクタの変更可能な複数の位置の間に渡って設けられ、接続ケーブルが通過する貫通孔を有してよい。
また、保持基板は、接続ユニットと被測定デバイス搭載ボードとが接続した場合のICソケットの載置位置を中心として、径方向及び周方向のいずれにも位置を変更可能に、接続ユニット側コネクタを保持してよい。
また、保持基板と略平行な面におけるICソケット及び接続ユニット側コネクタの断面は、それぞれ長方形であり、径方向において、接続ユニット側コネクタを、ICソケットの載置位置に最も近い位置に保持する場合、保持基板は、接続ユニット側コネクタの断面の長辺が、ICソケットの断面の最も近い辺と対向するように、接続ユニット側コネクタを保持してよい。
また、保持基板は、保持基板上における予め定められた複数の位置にそれぞれ設けられ、接続ユニット側コネクタが変更可能な位置を指定する複数のコネクタ位置決め部材を有してよい。
また、接続ユニット側コネクタは、互いに嵌合する溝及び突起の一方を有し、複数のコネクタ位置決め部材は、溝及び突起の他方を有し、保持基板は、接続ユニット側コネクタの溝又は突起と、コネクタ位置決め部材の溝又は突起とを嵌合させることにより、接続ユニット側コネクタを保持してよい。
また、被測定デバイス搭載ボードは、複数のICソケットを載置し、接続ユニットは、複数のICソケットに対応して設けられた複数の接続ユニット側コネクタを備え、保持基板は、複数の接続ユニット側コネクタのそれぞれを、保持基板上における位置が変更可能に保持してよい。
また、接続ユニットは、保持基板上に設けられ、径が予め定められた大きさ以下である被測定デバイス搭載ボードを保持するべき位置を定める小径パフォーマンスボード位置決め部材と、保持基板上において、小径パフォーマンスボード位置決め部材より、ICソケットの載置位置から遠い位置に設けられ、径が予め定められた大きさより大きい被測定デバイス搭載ボードを保持するべき位置を定める大径パフォーマンスボード位置決め部材とを更に備えてよい。
本発明の第2の形態においては、電子デバイスと、前記電子デバイスを試験する試験装置とを電気的に接続する被測定デバイス搭載ボードであって、電子デバイスを保持するICソケットと、ICソケットを保持するソケット基板と、電子デバイスに供給する試験信号を試験装置から受け取り、ICソケットに供給する高周波信号用コネクタと、高周波信号用コネクタより、ICソケットから遠い位置に設けられ、高周波信号用コネクタがICソケットに供給する試験信号より周波数の低い信号を試験装置から受け取り、ICソケットに供給する低周波信号用コネクタとを備えることを特徴とする被測定デバイス搭載ボードを提供する。
ソケット基板は、低周波信号用コネクタに電気的に接続し、高周波信号用コネクタに電気的に接続し、ソケット基板の高周波信号用コネクタが設けられた下面から、ソケット基板の上面に達しない中層位置まで形成された高周波用片面ホールと、ソケット基板において、高周波用片面ホールよりソケット基板の外周側に設けられ、ソケット基板の低周波信号用コネクタが設けられた下面から、ソケット基板の電子デバイスを載置する上面まで貫通した低周波用スルーホールとを有してよい。
ソケット基板は、電子デバイスの高周波信号用ピンに電気的に接続し、ソケット基板の上面から下面まで貫通した高周波用スルーホールと、ソケット基板において、高周波用スルーホールよりソケット基板の外周側に設けられ、電子デバイスの低周波信号用ピンに電気的に接続し、ソケット基板の上面から、ソケット基板の下面に達しない中層位置まで形成された低周波用片面ホールとを更に有してよい。
ソケット基板は、深さ方向における複数の層に配線が形成されており、複数の層のいずれかに形成され、低周波用スルーホールと低周波用片面ホールとを電気的に接続する低周波信号用配線と、複数の層のうち、低周波信号用配線が形成された層よりソケット基板の下面側の層に形成され、高周波用片面ホールと高周波用スルーホールとを電気的に接続する高周波信号用配線とを更に有してよい。
本発明の第3の形態においては、電子デバイスと、電子デバイスを試験する試験装置とを電気的に接続する被測定デバイス搭載ボードであって、複数の層に配線が形成されたソケット基板と、ソケット基板の下面に設けられ、電子デバイスに供給する試験信号を試験装置から受け取るコネクタとを備え、ソケット基板は、ソケット基板のいずれかの層に形成され、試験信号を電子デバイスに伝送する信号用配線と、信号用配線よりソケット基板の上面側の層に形成され、それぞれ接地電位に接続される複数の上層GND配線と、信号用配線よりソケット基板の下面側の層に形成され、それぞれ接地電位に接続される下層GND配線と、ソケットの下面から、ソケットの上面に向かって形成され、コネクタと、信号用配線とを電気的に接続する片面ホールとを有し、複数の上層GND配線のうちの少なくとも一部と、片面ホールとの水平方向における距離は、下層GND配線と片面ホールとの水平方向における距離より大きいことを特徴とする被測定デバイス搭載ボードを提供する。
複数の上層GND配線のうち、最も信号用配線に近い上層GND配線と片面ホールとの水平方向における距離は、下層GND配線と片面ホールとの水平方向における距離と略同一であり、他の上層GND配線と片面ホールとの水平方向における距離より小さいことが好ましい。
また、片面ホールは、ソケットの下面から、ソケットの上面に達しない中層位置まで形成されてよい。
本発明の第4の形態においては、電子デバイスと、電子デバイスを試験する試験装置とを電気的に接続する被測定デバイス搭載ボードであって、複数の層に配線が形成されたソケット基板と、ソケット基板の下面に設けられ、電子デバイスに供給する試験信号を試験装置から受け取るコネクタとを備え、ソケット基板は、ソケット基板のいずれかの層に形成され、試験信号を電子デバイスに伝送する信号用配線と、ソケットの下面から、ソケットの上面に達しない中層位置まで形成され、コネクタと、信号用配線とを電気的に接続する片面ホールと、信号用配線と異なる複数の層において、片面ホールをソケット基板の上面まで延長した場合に、片面ホールが形成される領域以外に形成され、それぞれ接地電位に接続される複数のGND配線とを有することを特徴とする被測定デバイス搭載ボードを提供する。
また、本発明の第5の形態においては、IC試験装置において被測定デバイスを試験する電気信号をインタフェースするために使用されるボードであって、多層プリント配線板構造を有し、内層配線パターンの両端のいずれか一方がスルーホールと接続され、残る他方がSVH(Surface Buried Via Hole)と接続され、内層配線パターンの層を挟むように上下に接地層を備え、SVHの周辺部の接地層は、当該SVHのスタブ部位の存在に伴う伝送特性の劣化を低減するように、当該スタブ部位と接地層との距離を形成し、それら接続されたSVH、内層配線パターン及びスルーホールによって表裏両面間の配線が構成されていることを特徴とする被測定デバイス搭載ボードを提供する。
被測定デバイス搭載ボードは、内層配線パターンの層と接地層を有する複数層構成の複数層プリント基板を備え、少なくとも2枚の複数層プリント基板を貼り合わせた後に、内層配線パターンの両端の一方と接続されるスルーホールを形成して多層プリント配線板を形成し、複数層プリント基板の段階で形成された所定のスルーホールを、内層配線パターンの両端の他方と接続されるSVHとして適用し、内線配線パターンの導体幅と、上下の接地層の距離とに基づいて、所定の特性インピーダンスを形成してよい。
また、本発明の第6の形態においては、テストヘッドと被測定デバイスとの間を通過する電気信号をインタフェースするIC試験装置のデバイスインタフェース部において、被測定デバイスを試験する電気信号をインタフェースするために使用する被測定デバイス搭載ボードが、多層プリント配線板構造を有し、内層配線パターンの両端のいずれか一方がスルーホールと接続され、残る他方がSVH(Surface Buried Via Hole)と接続され、内層配線パターンの層を挟むように上下に接地層を備え、SVHの周辺部の接地層は、当該SVHのスタブ部位の存在に伴う伝送特性の劣化を低減するように、当該スタブ部位と接地層との距離を形成し、それら接続されたSVH、内層配線パターン及びスルーホールによって表裏両面間の配線が構成されていることを特徴とするデバイスインタフェース部を提供する。
尚、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションも又、発明となりうる。
図2は、この発明による被測定デバイス搭載ボードの第2の実施例を説明するための図である。
図3は、この発明による被測定デバイス搭載ボードの第3の実施例を説明するための図である。
図4は、IC試験装置のデバイスインタフェース部の各種構成例を説明するための図である。図4(a)は、デバイスインタフェース部の構成の一例を示し、図4(b)は、デバイスインタフェース部の構成の他の例を示す。
図5は、被測定デバイス搭載ボードの一例である、パフォーマンスボード300の詳細な構成の例を示す図である。
図6は、ソケット基板350の断面の拡大図の例を示す図である。図6(a)は、低周波用スルーホール374の近傍の拡大図の一例を示し、図6(b)は、低周波用スルーホール374の近傍の拡大図の他の例を示し、図6(c)は、高周波用片面ホール382の近傍の拡大図の一例を示す。
図7は、図6において説明したそれぞれの例において生じる、反射成分の計測結果の一例を示す図である。
図8は、高周波用片面ホール382の近傍の拡大図の他の例を示す図である。
図9は、被測定デバイス搭載ボードの一例である、プローブカード400の詳細な構成の例を示す図である。
図10は、電子デバイスの試験を説明する図である。
図11は、保持基板30の上面図の一例を示す図である。
図12は、保持基板30及び接続ユニット側コネクタ64の断面の一例を示す図である。
図13は、保持基板30の上面図の他の例を示す図である。
図14は、IC試験装置の全体構成を説明するための図である。
図15は、被測定デバイス搭載ボードの従来構造を説明するための図である。
図1はこの発明による被測定デバイス搭載ボードの一実施例を模式的に示したものであり、図15と対応する部分には同一符号を付し、その詳細な説明を省略する。
この例では多層プリント配線板構造を有する被測定デバイス搭載ボード50は、その上下面の電極パッド21、22と内層配線パターン24との接続に、スルーホール23とSVH(Surface Buried Via Hole)51とを用いるものとされる。
各内層配線パターン24の両端は、そのいずれか一方がスルーホール23と接続され、残る他方がSVH51と接続されており、これら接続されたSVH51、内層配線パターン24及びスルーホール23によって上下面の対応する電極パッド21、22間の配線が構成されている。
図1では内層配線パターン24を模式的に3本示しているが、このうち2本は被測定デバイス40接続用の電極パッド21部分にSVH51が形成されたものとなっており、残る1本はコネクタ15接続用の電極パッド22部分にSVH51が形成されたものとなっている。内層配線パターン24の両端のいずれの側にSVH51を設けるかは、例えば内層配線パターン24の配線位置や被測定デバイス40接続側の電極パッド21のピッチ等を考慮して適宜選定される。
上記のような構成を有する被測定デバイス搭載ボード50によれば、内層配線パターン24の両端のいずれか一方にSVH51を採用したことにより、図15に示した従来の被測定デバイス搭載ボード20に比し、SVH51を用いた分、スタブ部分25の長さを短くすることができ、よってスタブ部分25の容量を減らすことができるため、信号の高速化に対応することができるものとなる。
なお、図1に示したような構造を有する被測定デバイス搭載ボード50で、SVH51を構成するためには、一方の配線板にのみバイアホール(ビアホール)を形成した後、2枚の配線板(基板)を貼り合わせることによって製造される。図1中、二点鎖線は貼り合わせ部(貼り合わせ面)52を示す。
図2はこの発明による被測定デバイス搭載ボードの他の実施例として、内層配線パターン24の一部に例えば抵抗素子等を実装する必要があり、内層配線パターン24の途中にSVH51を設けた例を示したものである。図2中、53は抵抗素子等の素子を示す。素子53はSVH51が形成された一対の電極パッド54に実装されている。
この図2に示したような被測定デバイス搭載ボード55も要求される仕様に応じて用いられる。なお、この被測定デバイス搭載ボード55は上述した被測定デバイス搭載ボード50の製造方法と同様の製造方法によって製造することができる。
図3は図1及び2に示した被測定デバイス搭載ボード50、55の構造と異なり、SVH51を構成するためにバイアホールが形成された2枚の配線板の間に第3の配線板を介在させ、それら3枚の配線板を貼り合わせた構造の被測定デバイス搭載ボード56を示したものであり、このような構造を採用すれば図1に示した被測定デバイス搭載ボード50に比し、さらにスタブ部分25の容量を削減することができる。
上述した被測定デバイス搭載ボード50、55及び56は図14に示したIC試験装置のデバイスインタフェース部3においてパフォーマンスボードと称されて用いられるものであるが、デバイスインタフェース部3の構造はこの図14に示した構造に限られず、IC試験装置の使用・用途により他の構成を採用しているものもある。
図4(a)、(b)はそのようなデバイスインタフェース部3の他の構成例をテストヘッド2と共に示したものであり、以下、これらの構成を簡単に説明する。
図4(a)ではデバイスインタフェース部3はパフォーマンスボード60と、図14と同様の多数のケーブル12と、一般にソケットボードと称される複数の被測定デバイス搭載ボード57と、ICソケット320とよりなる。
パフォーマンスボード60はその下面にテストヘッド2との接続用のコネクタ(図示せず)を具備しており、テストヘッド2とコネクタ接続されてテストヘッド2上に搭載されている。この例ではパフォーマンスボードと称されるボードの位置は図14と異なっている。
ケーブル12はその下端及び上端がパフォーマンスボード60及び被測定デバイス搭載ボード57にそれぞれ半田付けされて接続されており、各被測定デバイス搭載ボード57上にはICソケット320が実装されている。被測定デバイス搭載ボード57の数は図4(a)では簡略化しているが、例えば16個や32個とされる。
一方、図4(b)ではデバイスインタフェース部3は多数のケーブル12よりなるマザーボード(マザーボードユニット)70と、図4(a)と同様、ソケットボードと称される複数の被測定デバイス搭載ボード57と、それら被測定デバイス搭載ボード57にそれぞれ実装されたICソケット320とよりなる。
この例ではケーブル12はその下端及び上端にコネクタ(図示せず)をそれぞれ具備するものとされ、下端がテストヘッド2に直接コネクタ接続され、上端が被測定デバイス搭載ボード57にコネクタ接続されるものとなっている。
図1乃至図3に示したようなこの発明による被測定デバイス搭載ボードの構造は、これら図4(a)、(b)に示したデバイスインタフェース部3の、一般にソケットボードと称される被測定デバイス搭載ボード57にも同様に適用することができ、これにより高速信号に対応できるものとなる。
図5は、被測定デバイス搭載ボードの一例である、パフォーマンスボード300の詳細な構成の例を示す図である。図5は、パフォーマンスボード300の断面図を示す。パフォーマンスボード300は、図1から図4に関連して説明した被測定デバイス搭載ボード(50、55、56、及び57)と同一又は同様の機能及び構成を有し、電子デバイス310(被測定デバイス40)と、電子デバイス310を試験する試験装置とを電気的に接続する。
パフォーマンスボード300は、ICソケット320、ソケット基板350、複数の高周波信号用コネクタ370、及び複数の低周波信号用コネクタ372とを備える。
ICソケット320は、電子デバイス310を保持し、電子デバイス310の各ピンと、パフォーマンスボード300の各ピンとを電気的に接続する。また、ソケット基板350は、ICソケット320をソケット基板350の上面に保持し、ICソケット320を介して電子デバイス310と電気的に接続される。また、ソケット基板350は、接続ユニット100(図10参照)を介して試験装置200(図10参照)と電気的に接続する。
複数の高周波信号用コネクタ370及び複数の低周波信号用コネクタ372は、ソケット基板350の下面に設けられ、電子デバイス310に供給するべき試験紙信号を接続ユニット100を介して試験装置200から受け取り、ソケット基板350及びICソケット320を介して電子デバイス310に供給する。
本例において、ソケット基板350の面のうち、電子デバイス310と対向する面を上面とし、試験装置200と対向する面を下面として説明しているが、他の例においては、試験装置200と対向する面を上面とし、電子デバイス310と対向する面を下面としてもよい。
また、低周波信号用コネクタ372は、高周波信号用コネクタ370より、ICソケット320から遠い位置に設けられ、高周波信号用コネクタ370がICソケット320に供給する試験信号より周波数の低い信号を接続ユニット100を介して試験装置200から受け取る。
ソケット基板350は、深さ方向における複数の層に、低周波信号用配線376、高周波信号用配線380、及びGND配線が形成されている。低周波信号用配線376、及び高周波信号用配線380は、図1から図4において説明した内層配線パターン24の一例である。
また、ソケット基板350には、複数の層に渡って低周波用スルーホール374、高周波用スルーホール362、低周波用片面ホール360、高周波用片面ホール382、及びGND用スルーホール384が設けられている。
低周波用スルーホール374、高周波用スルーホール362、及びGND用スルーホール384は、図1から図4に関連して説明したスルーホール23の一例であり、低周波用片面ホール360、及び高周波用片面ホール382は図1から図4に関連して説明したSVH51の一例である。
低周波用スルーホール374は、低周波信号用コネクタ372に電気的に接続し、ソケット基板350の低周波信号用コネクタ372が設けられた下面から、ソケット基板350の電子デバイス310を載置する上面まで貫通して設けられる。本例において低周波用スルーホール374は、高周波用片面ホール382、低周波用片面ホール360、及び高周波用スルーホール362よりソケット基板350の外周側に設けられる。
また、低周波用片面ホール360は、前述したSVH51であって、電子デバイス310の低周波信号用ピンに電気的に接続し、ソケット基板350の上面から、ソケット基板350の下面に達しない中層位置まで形成される。本例において、低周波用片面ホール360は、高周波用スルーホール362よりソケット基板350の外周側に設けられる。
そして、低周波信号用配線376は、ソケット基板350の複数の層のいずれかに形成され、低周波用スルーホール374と低周波用片面ホール360とを電気的に接続し、低周波の試験信号を伝送する。ソケット基板350には、複数の層にGND配線378が形成されており、低周波信号用配線376は、いずれかのGND配線378の間に形成される。
このような構成により、ソケット基板350は、低周波の試験信号を電子デバイス310に供給することができる。また、ICソケット320と電気的に接続するために低周波用片面ホール360としてSVHを用いているため、試験信号の伝送に寄与しないスタブ部分の領域を低減することができるため、試験信号を精度よく伝送することができる。
高周波用片面ホール382は、前述したSVH51であって、高周波信号用コネクタ370に電気的に接続し、ソケット基板350の高周波信号用コネクタ370が設けられた下面から、ソケット基板350の上面に達しない中層位置まで形成される。
また、高周波用スルーホール362は、電子デバイス310の高周波信号用ピンに電気的に接続し、ソケット基板350の上面から下面まで貫通して形成される。そして、高周波信号用配線380は、ソケット基板350の複数の層のうち、低周波信号用配線376が形成された層よりソケット基板350の下面側の層に形成され、高周波用片面ホール382と高周波用スルーホール362とを電気的に接続し、高周波の試験信号を伝送する。高周波用片面ホール382が上部層の低周波信号用配線376の邪魔にならず、また低周波用片面ホール360が下部層の高周波信号用配線380の邪魔とならないため、高密度のパターン配線が可能となる利点が得られる。
このような構成により、高周波の試験信号を電子デバイス310に供給することができる。また、高周波用片面ホール382としてSVHを用いているため、試験信号の伝送に寄与しないスタブ部分の領域を低減することができるため、試験信号を精度よく伝送することができる。更に、高周波用片面ホール382を、低周波用スルーホール374より内側に設けることにより、高周波の試験信号の伝送経路長を短くすることができ、更に精度よく試験信号を伝送することができる。
また、複数の層に形成されたGND配線378は、GND層のほぼ全面に形成される全面ベタの接地面であって、GND用スルーホール384と電気的に接続され、GND用スルーホール384を介して接地電位に接続される。また、図5においては一のGND用スルーホール384のみを図示しているが、複数のGND用スルーホール384は、ソケット基板350の全面に必要なピッチで設けられる。また、高周波用片面ホール382等の片面ホールやスルーホールの近傍に設けられる。
図6は、ソケット基板350の断面の拡大図の例を示す図である。前述したようにソケット基板350には、深さ方向における複数の層にGND配線378が形成され、低周波信号用配線376又は高周波信号用配線380の信号用配線は、GND配線378の間の層に形成されて、例えば50Ωの特性インピーダンスとなる。
また、ソケット基板350のGND層において、低周波用スルーホール374、高周波用片面ホール382、低周波用片面ホール360、及び高周波用スルーホール362が形成される領域においては、これらのスルーホール又は片面ホールとGND配線378との間において、予め所定のパターンをそれぞれのGND層に形成する必要がある。つまり、それぞれのGND層の水平方向において、スルーホール又は片面ホールと、GND配線378とが、所定の間隔を有して形成される必要がある。本例において、スルーホール又は片面ホールの直径は0.3mm〜0.35mm程度で形成される。
図6(a)は、低周波用スルーホール374の近傍の拡大図の一例を示す図である。本例においては、それぞれのGND層における、低周波用スルーホール374と同心円であって、低周波用スルーホール374より直径が大きい円状の領域においては、GND配線378が存在しないように形成される。本例においては、それぞれのGND層において、低周波用スルーホール374と同心円であって、直径が0.75mmの円状の領域には、GND配線378が形成されない。
図6(b)は、低周波用スルーホール374の近傍の拡大図の他の例を示す図である。本例においては、図6(a)において説明した例より、それぞれのGND層において、直径の大きい円状の領域に、GND配線378が形成されない。本例においては、直径1.25mmの円状の領域にGND配線378が形成されない。このような構成にすることにより、低周波用スルーホール374とGND配線378との距離を広げることができ、低周波用スルーホール374とGND配線378間に生じる容量成分を低減でき、試験信号を精度よく伝送することができる。また、高周波用スルーホール362の近傍においては、図6(b)と同様の構成を有することが望ましい。
図6(c)は、高周波用片面ホール382の近傍の拡大図の一例を示す図である。図6(c)に示すように、高周波用片面ホール382又は低周波用片面ホール360の片面ホールは、ソケット基板350を貫通せずに形成される。このため、片面ホールをソケット基板350の上面又は下面まで延長した場合に、片面ホールが形成される領域にはGND配線378が形成される。
また、前述したように、ソケット基板350は片面ホールを貫通孔として形成した複数の基板を貼り合わせて形成するため、片面ホール(SVH)の深さ方向における長さは、それぞれ一定となる。このため、深さの異なるそれぞれの層における信号用配線と電気的に接続した場合、SVHを用いた場合であっても、試験信号の伝送に寄与しないスタブ部分が生じてしまう。
ここで、複数のGND配線378を、高周波信号用配線380よりソケット基板350の上面側の層に形成される上層GND配線378−2と、高周波信号用配線380よりソケット基板350の下面側の層に形成される下層GND配線378−1とに分割する。
図6(c)に示すように、複数の上層GND配線378−2のうちの少なくとも一部と、高周波用片面ホール382との水平方向における距離が、下層GND配線378−1と高周波用片面ホール382との水平方向における距離より大きくなるように形成することにより、スタブ部分における容量成分を低減することができる。つまり、下層GND配線378−1が形成されるべき層の、高周波用片面ホール382が形成される領域において、下層GND配線378−1が形成されない円状領域の直径をxとすると、xが1.25mmより小さくなるように形成されることが好ましい。
また、複数の上層GND配線378−2のうち、最も高周波信号用配線380に近い上層GND配線378−2と、高周波用片面ホール382との水平方向における距離は、下層GND配線378−1と高周波用片面ホール382との水平方向における距離と略同一であり、他の上層GND配線378−2と高周波用片面ホール382との水平方向における距離より小さいことが好ましい。このような構成にすることにより、高周波信号用配線380におけるノイズの影響を低減しつつ、スタブ部分における容量成分を低減することができる。
図7は、図6において説明したそれぞれの例において生じる、反射成分の計測結果の一例を示す図である。図7において縦軸は反射成分の大きさを示し、横軸は反射成分が生じる位置を示す。また、図7において(a)は図6(a)に示した例における反射成分、(b)は図6(b)に示した例における反射成分、(c)は図6(c)に示した例における反射成分の大きさを示す。
図7に示すように、図6(a)に示した例においては、片面ホールのスタブ部分では、試験信号に対して−19.5%の反射成分が生じている。これに対し、図6(b)に示した例においては、試験信号に対して−12.5%の反射成分が生じており、片面ホールとGND配線378との間隔を広げたことにより、反射成分が低減していることがわかる。
また、図6(c)に示した例においては、試験信号に対して−7.2%の反射成分が生じており、スルーホールに代えて片面ホール(SVH)を用い、図6(c)のようにGND配線378を形成することにより、更に反射成分が低減していることがわかる。
図8は、高周波用片面ホール382の近傍の拡大図の他の例を示す図である。本例においては、領域390におけるGND配線378が除去された形態例である。このような構成とすることにより、スタブ部分の上側に形成されたGND配線378と高周波用片面ホール382との間に生じる容量成分が低減されて、更に精度よく試験信号を伝送することができる。
また、本例においては、それぞれのGND層において、GND配線378が形成されない円状の領域の直径を1.5mmとして形成する。当該円状の領域の直径は、高周波信号用配線380と隣接するGND層を除き、できるだけ大きいことが好ましいが、前述したようにソケット基板350の全面にGND用スルーホール384が形成され、隣接して存在しているため、その大きさが制限される。つまり、それぞれのGND層においてGND配線378が形成されない円状の領域の直径は、ソケット基板350の全面に形成されるGND用スルーホール384と所定のマージンを有して重ならない範囲で、最大となるように形成されることが好ましい。
図9は、被測定デバイス搭載ボードの一例である、プローブカード400の詳細な構成の例を示す図である。図9は、プローブカード400の断面図を示す。図5から図8においては、パフォーマンスボード300を用いて電子デバイス310と電気的に接続したが、パフォーマンスボード300に代えて、プローブカード400を用いて電子デバイス310と電気的に接続してもよい。
この場合、プローブカード400は、パフォーマンスボード300と同様の機能及び構成を有する。本例において、プローブカード400は、パフォーマンスボード300の構成において、ICソケット320に代えて、電子デバイス310の端子と電気的に接続する複数のプローブピン364を備える。この場合、ソケット基板350は、プローブピン364を保持するプローブ基板として機能する。また、プローブカード400を用いた場合、電子デバイス310は、パッケージされていないウェハ形状で試験することができる。
次に、パフォーマンスボード300又はプローブカード400と試験装置本体とを接続する接続ユニットについて説明する。接続ユニットは、例えば図4において説明したマザーボード70の一例である。
図10は、電子デバイスの試験を説明する図である。図4において説明したように、試験されるべき電子デバイス310は、被測定デバイス搭載ボードの一例であるパフォーマンスボード300に載置される。パフォーマンスボード300は、図5から図8において説明したパフォーマンスボード300と同一又は同様の機能及び構成を有する。試験装置200は、半導体素子等の電子デバイス310を試験するための試験信号を生成する。また、接続ユニット100は、試験装置200とパフォーマンスボード300とを電気的に接続し、試験信号をパフォーマンスボード300に載置された電子デバイス310に供給する。
試験装置200は、電子デバイス310に対応する所望のパターンを有する試験信号を生成し、接続ユニット100、及びパフォーマンスボード300を介して電子デバイス310に供給する。また、試験装置200は、電子デバイス310から出力される出力信号を、接続ユニット及びパフォーマンスボード300を介して受け取る。試験装置200は、電子デバイス310に対応する期待値信号を発生し、受け取った出力信号と比較し、電子デバイス310の良否を判定する。
パフォーマンスボード300は、ソケット基板350、ICソケット320、複数のパフォーマンスボード側コネクタ330、及び複数の信号配線340を備える。パフォーマンスボード300は、接続ユニット100と対向する面に複数のパフォーマンスボード側コネクタ330を保持し、当該対向する面の上面にICソケット320を保持する。パフォーマンスボード側コネクタ330は、例えば図5において説明した高周波信号用コネクタ370及び低周波信号用コネクタ372である。
ICソケット320は、電子デバイス310を保持する。また、ICソケット320は、電子デバイス310のそれぞれのピンと電気的に接続する端子を有する。
複数のパフォーマンスボード側コネクタ330は、試験装置200から接続ユニット100を介して、電子デバイス310に供給するべき試験信号を受け取り、信号配線340を介してICソケット320に供給する。また、電子デバイス310の出力信号をICソケット320から受け取り、接続ユニット100に供給する。ここで、信号配線340は、図5において説明した、高周波信号用配線380、高周波用片面ホール382、高周波用スルーホール362、低周波用スルーホール374、低周波信号用配線376、及び低周波用片面ホール360に該当する。
本例において、ICソケット320の近傍に設けられたパフォーマンスボード側コネクタ330cは、電子デバイス310に供給するべき試験信号のうち、高周波の試験信号を受け取り、ICソケット320に供給する高周波信号用ソケット370として機能する。また、パフォーマンスボード側コネクタ330cより、ICソケット320から遠い位置に設けられたパフォーマンスボード側コネクタ(330a、330b)は、パフォーマンスボード側コネクタ330cがICソケット320に供給する試験信号より周波数の低い信号を、接続ユニット100を介して試験装置200から受け取り、ICソケット320に供給する低周波信号用コネクタ372として機能する。
これらのパフォーマンスボード側コネクタ330の位置は、電子デバイス310のICピン数、ICピン配列に対応して変わる。また、より高周波の信号を受け取るパフォーマンスボード側コネクタ330は、ICソケット320のより近傍に設けられる。従って、ICソケット320との距離が、電子デバイス310によって変わる。なお、ICソケット320から遠い位置に設けられるパフォーマンスボード側コネクタ(330a、330b)は、電子デバイス310の電源電圧に供してもよい。
本例におけるパフォーマンスボード300によれば、受け取る信号の周波数に応じた位置にパフォーマンスボード側コネクタ330が設けられているため、良好な伝送特性で電子デバイス310に信号を供給することができる。パフォーマンスボード300は、電子デバイス310のICピン数、ICピン配列に対応してパフォーマンスボード側コネクタ330の位置が変更されたボードが制作される。
接続ユニット100は、保持基板30、複数の接続ユニット側コネクタ64、及び複数の接続ケーブル(66a、66b、66c)を備える。保持基板30は、複数の接続ユニット側コネクタ64を所定の位置に固定する構造体であって、パフォーマンスボード300と対向して設けられる。また、保持基板30は、パフォーマンスボード300と対向する面において、複数の接続ユニット側コネクタ64を保持する。
複数の接続ユニット側コネクタ(64a、64b、64c)は、共通的に再利用できるように保持基板30上から着脱可能であり、保持基板30上に設けられ、パフォーマンスボード300が備えるパフォーマンスボード側コネクタ(330a、330b、330c)と接続する。例えば、複数の接続接続ユニット側コネクタ64は、接続するべきパフォーマンスボード300におけるパフォーマンスボード側コネクタ330の位置に対応する、保持基板30に変換することで複数の接続ユニット側コネクタ64はそのまま使用できる。
それぞれの接続ケーブル66は、一端が対応する接続ユニット側コネクタ64に固定され、接続ユニット側コネクタ64と試験装置200とを電気的に接続する。試験装置200は、接続ケーブル66の他端と接続し、この接続を介して接続ユニット100に試験信号を供給し、接続ケーブル66を介して接続ユニット100から電子デバイス310が出力した出力信号を受け取る。
本例における接続ユニット100によれば、安価な保持基板30を取り換えるのみで、パフォーマンスボード側コネクタ330の配置の異なる複数種類のパフォーマンスボード300と接続することができる。このため、複数の接続ユニット側コネクタ64はそのままで、繰り返し再利用可能となる大きな利点が得られる。
また、本例においてはパフォーマンスボード300を用いて電子デバイス310に試験信号を供給したが、他の例においては、図9において説明したように、プローブカード400を用いて電子デバイス310に試験信号を供給してもよい。
図11は、保持基板30の上面図の一例を示す。接続ユニット100と、パフォーマンスボード300とが接続した場合、電子デバイス310は、載置位置312に載置される。
複数の接続ユニット側コネクタ64(図10参照)は、着脱可能であり、複数の配置位置34に移動させることも可能である。例えば、図11に示すように複数の接続ユニット側コネクタ64の保持基板30上における互いの距離が変更可能なように、保持基板30上に複数の配置位置34が設けられる。また、図11に示すように、複数の接続ユニット側コネクタ64の、ICソケット320の載置位置312に対する距離が変更可能なように、保持基板30上に複数の配置位置34が設けられる。また、パフォーマンスボード300に代えてプローブカードを用いる場合、ICソケット320の載置位置312は、プローブピンの実装位置となる。
また保持基板30は、それぞれの配置位置34に、接続ユニット側コネクタ64を保持するための位置決め部材42を有する。これにより、接続ユニット側コネクタ64が変更可能な配置位置34を指定する。
また保持基板30は、それぞれの配置位置34に、接続ユニット側コネクタ64が通過可能な大きさの貫通孔32を有する。貫通孔32は、保持基板30の、パフォーマンスボード300と対向する面から、試験装置200と対向する面に渡って設けられる。接続ユニット側コネクタ64の装着位置を移動する場合に、接続ユニット側コネクタ64を、貫通孔32を介して試験装置200側に通過させて外し、移動するべき配置位置34に対応する貢通孔32を介してパフォーマンスボード300側に通過させて装着する。これにより、接続ケーブル66(図10参照)が接続ユニット側コネクタ64に固定されている場合であっても、所望の位置に接続ユニット側コネクタ64を移動させることができる。従って、繰り返し再利用が可能となる大きな利点がある。
また、貫通孔32は、複数の配置位置34に渡って設けられていてよい。つまり、貫通孔32の開口部が複数の配置位置34に渡って設けられていてよい。例えば、図11に示す貫通孔32−1の開口部と貫通孔32−4の開口部とを接続して、一つの貫通孔としてもよい。この場合、接続ユニット側コネクタ64を、配置位置34−1から配置位置34−4に移動する場合に、配置位置34−1から配置位置34−4まで、接続ケーブル66が貫通孔を通過できるため、容易に接続ユニット側コネクタ64の位置を変更することができる。
また、図11に示すように複数の配置位置34は、ICソケット320の載置位置312を中心として、径方向及び周方向のいずれにも接続ユニット側コネクタ64の位置を変更できるように設けられることが好ましい。
また、本例において保持基板30と略平行な面におけるICソケット320及び接続ユニット側コネクタ64の断面はそれぞれ長方形である。上記径方向において、ICソケット320の載置位置312に最も近い配置位置34に、接続ユニット側コネクタを保持する場合、保持基板30は、接続ユニット側コネクタ64の断面の長辺が、ICソケット320の断面の最も近い辺と対向するように、接続ユニット側コネクタ64を保持することが好ましい。例えば、配置位置34−4に設けられた位置決め部材42は、接続ユニット側コネクタ64の長辺がICソケット320の断面の最も近い辺と略平行となるように、接続ユニット側コネクタを保持する。接続ユニット側コネクタ64には、長辺方向に沿って複数の端子が設けられるが、本例によれば、高周波の信号を供給するべくICソケット320の近傍に接続ユニット側コネクタ64を設けた場合に、それぞれの端子と電子デバイス310のピンとの距離を略等しくすることができ、良好な伝送特定で電子デバイス310に信号を供給することができる。
また、保持基板30は、小径パフォーマンスボード位置決め部材46と、大径パフォーマンスボード位置決め部材44とを有する。例えば、小径パフォーマンスボード位置決め部材46及び大径パフォーマンスボード位置決め部材44は、パフォーマンスボード300と対向する保持基板30の面に設けられた複数の嵌合用の突起であってよい。
小径パフォーマンスボード位置決め部材46は、径が予め定められた大きさ以下であるパフォーマンスボード300を保持するべき位置を定める。また、大径パフォーマンスボード位置決め部材44は、保持基板30上において、小径パフォーマンスボード位置決め部材46より、ICソケット320の載置位置312から遠い位置に設けられ、径が予め定められた大きさより大きいパフォーマンスボード300を保持するべき位置を定める。本例における接続ユニット100によれば、径の異なる複数種類のパフォーマンスボード300と精度よく接続することができる。
図12は、保持基板30及び接続ユニット側コネクタ64の断面の一例を示す。図11において説明したように、保持基板30は、接続ユニット側コネクタ64を保持する面に、位置決め部材42を有する。本例において、位置決め部材42は接続ユニット側コネクタ64の方向に延伸する突起である。
接続ユニット側コネクタ64は、保持基板30と対向する面に、位置決め部材42と嵌合する溝12を有する。位置決め部材42と、接続ユニット側コネクタ64の溝12とを嵌合させることにより、接続ユニット側コネクタ64を保持基板30上に保持することができる。また、位置決め部材42が溝形状であって、接続ユニット側コネクタ64が突起を有していてもよい。
図13は、保持基板30の上面図の他の例を示す。本例において、パフォーマンスボード300は、2個のICソケット320を載置する。接続ユニット100は、複数のICソケット320に対応して設けられた複数の接続ユニット側コネクタ64を備える。
保持基板30は、それぞれのICソケット320の載置位置312に対して、対応する接続ユニット側コネクタ64を、保持基板上30における位置が変更可能に保持する。つまり、保持基板30は、それぞれのICソケット320に対して、図11において説明した機能及び構成を有する。例えば、不図示の貫通孔に接続ユニット側コネクタ64を通過させることにより、接続ユニット側コネクタ64を所望の位置に移動させることができる。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更又は改良を加えることが可能であることが当業者に明らかである。その様な変更又は改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。
また、そのような被測定デバイス搭載ボードをIC試験装置のデバイスインタフェース部が具備することにより、高速信号においても良好な波形品質が得ら、高速試験を実行できるものとなる。
また、本発明に係る接続ユニットによれば、複数種類のパフォーマンスボード、又はプローブカードと接続して、電子デバイスに良好な伝送特性で信号を供給することができる。このため、電子デバイスを精度よく試験することができる。
Claims (12)
- ICソケットが載置された被測定デバイス搭載ボードと、前記ICソケットに保持される電子デバイスを試験する試験装置とを電気的に接続する接続ユニットであって、
前記被測定デバイス搭載ボードと対向して設けられる保持基板と、
前記保持基板上における位置が変更可能に前記保持基板上に設けられ、前記被測定デバイス搭載ボードが備えるパフォーマンスボード側コネクタと接続されるべき接続ユニット側コネクタと、
を備え、
前記保持基板は、前記接続ユニットと前記被測定デバイス搭載ボードとが接続した場合の前記ICソケットの載置位置を中心として、径方向及び周方向のいずれにも位置を変更可能に、前記接続ユニット側コネクタを保持することを特徴とする接続ユニット。 - 前記被測定デバイス搭載ボードの種類により前記パフォーマンスボード側コネクタが異なる配設位置の場合、前記異なる配設位置に対応する位置へ前記接続ユニット側コネクタを移動して保持可能な構造を前記保持基板が備えることを特徴とする請求項1に記載の接続ユニット。
- 前記接続ユニットに備える前記保持基板は前記接続ユニット側コネクタを着脱することが可能であり、
前記接続ユニット側コネクタを前記保持基板から取り外して、前記パフォーマンスボード側コネクタの配設位置が異なる他の前記被測定デバイス搭載ボードに対応した配設位置関係となる他の前記保持基板に交換可能な構造を当該保持基板が備えることを特徴とする請求項1又は2に記載の接続ユニット。 - 接続ユニットは、前記接続ユニット側コネクタを複数備えており、
前記保持基板上において、複数の前記接続ユニット側コネクタ間の距離が変更可能であることを特徴とする請求項1に記載の接続ユニット。 - 前記接続ユニット側コネクタは、前記接続ユニットと前記被測定デバイス搭載ボードとが接続した場合の前記ICソケットの載置位置に対する、距離が変更可能に設けられることを特徴とする請求項1又は2に記載の接続ユニット。
- 一端が前記接続ユニット側コネクタに固定され、前記接続ユニット側コネクタと前記試験装置とを電気的に接続する接続ケーブルを更に備え、
前記保持基板は、前記接続ユニット側コネクタを保持するべき位置に、前記接続ユニット側コネクタが通過可能な大きさの貫通孔を有することを特徴とする請求項1又は2に記載の接続ユニット。 - 一端が前記接続ユニット側コネクタに固定され、前記接続ユニット側コネクタと前記試験装置とを電気的に接続する接続ケーブルを更に備え、
前記保持基板は、前記接続ユニット側コネクタの変更可能な複数の位置の間に渡って設けられ、前記接続ケーブルが通過する貫通孔を有することを特徴とする請求項1又は2に記載の接続ユニット。 - 前記保持基板と略平行な面における前記ICソケット及び前記接続ユニット側コネクタの断面は、それぞれ長方形であり、
前記径方向において、前記接続ユニット側コネクタを、前記ICソケットの載置位置に最も近い位置に保持する場合、
前記保持基板は、前記接続ユニット側コネクタの前記断面の長辺が、前記ICソケットの前記断面の最も近い辺と対向するように、前記接続ユニット側コネクタを保持することを特徴とする請求項1に記載の接続ユニット。 - 前記保持基板は、前記保持基板上における予め定められた複数の位置にそれぞれ設けられ、前記接続ユニット側コネクタが変更可能な位置を指定する複数のコネクタ位置決め部材を有することを特徴とする請求項1又は2に記載の接続ユニット。
- 前記接続ユニット側コネクタは、互いに嵌合する溝及び突起の一方を有し、
前記複数のコネクタ位置決め部材は、前記溝及び突起の他方を有し、
前記保持基板は、前記接続ユニット側コネクタの前記溝又は突起と、前記コネクタ位置決め部材の前記溝又は突起とを嵌合させることにより、前記接続ユニット側コネクタを保持することを特徴とする請求項8に記載の接続ユニット。 - 前記被測定デバイス搭載ボードは、複数の前記ICソケットを載置し、
前記接続ユニットは、前記複数のICソケットに対応して設けられた複数の前記接続ユニット側コネクタを備え、
前記保持基板は、前記複数の接続ユニット側コネクタのそれぞれを、前記保持基板上における位置が変更可能に保持することを特徴とする請求項1に記載の接続ユニット。 - 前記保持基板上に設けられ、径が予め定められた大きさ以下である前記被測定デバイス搭載ボードを保持するべき位置を定める小径パフォーマンスボード位置決め部材と、
前記保持基板上において、前記小径パフォーマンスボード位置決め部材より、前記ICソケットの載置位置から遠い位置に設けられ、径が前記予め定められた大きさより大きい前記被測定デバイス搭載ボードを保持するべき位置を定める大径パフォーマンスボード位置決め部材と
を更に備えることを特徴とする請求項1又は2に記載の接続ユニット。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002317287 | 2002-10-31 | ||
JP2002317287 | 2002-10-31 | ||
JP2002338560 | 2002-11-21 | ||
JP2002338560 | 2002-11-21 | ||
PCT/JP2003/013595 WO2004040325A1 (ja) | 2002-10-31 | 2003-10-24 | 接続ユニット、被測定デバイス搭載ボード、プローブカード、及びデバイスインタフェース部 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007275774A Division JP4898628B2 (ja) | 2002-10-31 | 2007-10-23 | 被測定デバイス搭載ボード、及びプローブカード |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2004040325A1 JPWO2004040325A1 (ja) | 2006-03-02 |
JP4188917B2 true JP4188917B2 (ja) | 2008-12-03 |
Family
ID=32232662
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004548034A Expired - Fee Related JP4188917B2 (ja) | 2002-10-31 | 2003-10-24 | 接続ユニット、被測定デバイス搭載ボード、プローブカード、及びデバイスインタフェース部 |
JP2011054364A Expired - Fee Related JP5143921B2 (ja) | 2002-10-31 | 2011-03-11 | 被測定デバイス搭載ボード、及びデバイスインタフェース部 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011054364A Expired - Fee Related JP5143921B2 (ja) | 2002-10-31 | 2011-03-11 | 被測定デバイス搭載ボード、及びデバイスインタフェース部 |
Country Status (8)
Country | Link |
---|---|
US (3) | US7098680B2 (ja) |
JP (2) | JP4188917B2 (ja) |
KR (2) | KR100905133B1 (ja) |
CN (1) | CN100344976C (ja) |
AU (1) | AU2003275636A1 (ja) |
DE (1) | DE10392309T5 (ja) |
TW (1) | TWI235238B (ja) |
WO (1) | WO2004040325A1 (ja) |
Families Citing this family (89)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6841990B2 (en) * | 2001-10-31 | 2005-01-11 | Agilent Technologies, Inc. | Mechanical interface for rapid replacement of RF fixture components |
US20050159050A1 (en) * | 2003-06-05 | 2005-07-21 | Hiroyuki Hama | Device interface apparatus |
DE102004030077A1 (de) * | 2004-06-22 | 2005-10-27 | Infineon Technologies Ag | Prüfvorrichtung zum Prüfen mehrerer Halbleiterbauteile in Prüfpositionen auf einer Schnittstellenplatine, die mit einem Prüfknopf in Wirkverbindung steht |
JP4185499B2 (ja) * | 2005-02-18 | 2008-11-26 | 富士通マイクロエレクトロニクス株式会社 | 半導体装置 |
US7528616B2 (en) * | 2005-05-27 | 2009-05-05 | Lsi Corporation | Zero ATE insertion force interposer daughter card |
US20070090849A1 (en) * | 2005-10-24 | 2007-04-26 | Romi Mayder | Method and apparatus for a DUT contactor |
US7492173B2 (en) * | 2006-01-12 | 2009-02-17 | Agilent Technologies, Inc. | Probe accessories, and methods for probing test points using same |
CN100439923C (zh) * | 2006-04-03 | 2008-12-03 | 华为技术有限公司 | 一种芯片通用测试装置及其构建方法 |
JP4929797B2 (ja) * | 2006-04-05 | 2012-05-09 | 株式会社デンソー | 半導体評価装置 |
US7456643B2 (en) * | 2006-06-06 | 2008-11-25 | Advanced Inquiry Systems, Inc. | Methods for multi-modal wafer testing using edge-extended wafer translator |
TWI600099B (zh) * | 2006-07-07 | 2017-09-21 | 川斯拉利特公司 | 平面延伸電導體超越基材邊緣的方法和設備 |
JP2008076308A (ja) * | 2006-09-22 | 2008-04-03 | Advantest Corp | 電子部品試験装置用のインタフェース装置 |
JP4275163B2 (ja) * | 2006-09-22 | 2009-06-10 | 株式会社アドバンテスト | コネクタ組立体、リセプタクル型コネクタ及びインタフェース装置 |
KR100843224B1 (ko) * | 2007-01-04 | 2008-07-02 | 삼성전자주식회사 | 웨이퍼 테스트용 프로브 카드 |
US20090049414A1 (en) * | 2007-08-16 | 2009-02-19 | International Business Machines Corporation | Method and system for reducing via stub resonance |
WO2009130737A1 (ja) | 2008-04-21 | 2009-10-29 | 富士通株式会社 | 検査用基板、検査用基板の製造方法、及びその検査用基板を用いた検査方法 |
KR101147677B1 (ko) * | 2008-06-02 | 2012-05-21 | 가부시키가이샤 어드밴티스트 | 시험 시스템 및 시험용 기판 유닛 |
JP5434019B2 (ja) * | 2008-09-03 | 2014-03-05 | 三菱電機株式会社 | 検査用治具 |
WO2010050132A1 (ja) * | 2008-10-28 | 2010-05-06 | 株式会社アドバンテスト | 試験装置および回路モジュール |
WO2014011232A1 (en) | 2012-07-12 | 2014-01-16 | Hsio Technologies, Llc | Semiconductor socket with direct selective metalization |
WO2011153298A1 (en) | 2010-06-03 | 2011-12-08 | Hsio Technologies, Llc | Electrical connector insulator housing |
WO2011139619A1 (en) | 2010-04-26 | 2011-11-10 | Hsio Technologies, Llc | Semiconductor device package adapter |
US8955215B2 (en) | 2009-05-28 | 2015-02-17 | Hsio Technologies, Llc | High performance surface mount electrical interconnect |
US9276336B2 (en) | 2009-05-28 | 2016-03-01 | Hsio Technologies, Llc | Metalized pad to electrical contact interface |
WO2010141318A1 (en) | 2009-06-02 | 2010-12-09 | Hsio Technologies, Llc | Compliant printed circuit peripheral lead semiconductor test socket |
US9276339B2 (en) | 2009-06-02 | 2016-03-01 | Hsio Technologies, Llc | Electrical interconnect IC device socket |
US8987886B2 (en) | 2009-06-02 | 2015-03-24 | Hsio Technologies, Llc | Copper pillar full metal via electrical circuit structure |
US9196980B2 (en) | 2009-06-02 | 2015-11-24 | Hsio Technologies, Llc | High performance surface mount electrical interconnect with external biased normal force loading |
WO2010141266A1 (en) | 2009-06-02 | 2010-12-09 | Hsio Technologies, Llc | Compliant printed circuit peripheral lead semiconductor package |
WO2010141295A1 (en) | 2009-06-02 | 2010-12-09 | Hsio Technologies, Llc | Compliant printed flexible circuit |
US8970031B2 (en) | 2009-06-16 | 2015-03-03 | Hsio Technologies, Llc | Semiconductor die terminal |
WO2010141303A1 (en) | 2009-06-02 | 2010-12-09 | Hsio Technologies, Llc | Resilient conductive electrical interconnect |
US8912812B2 (en) | 2009-06-02 | 2014-12-16 | Hsio Technologies, Llc | Compliant printed circuit wafer probe diagnostic tool |
US9613841B2 (en) | 2009-06-02 | 2017-04-04 | Hsio Technologies, Llc | Area array semiconductor device package interconnect structure with optional package-to-package or flexible circuit to package connection |
WO2012061008A1 (en) | 2010-10-25 | 2012-05-10 | Hsio Technologies, Llc | High performance electrical circuit structure |
WO2012078493A1 (en) | 2010-12-06 | 2012-06-14 | Hsio Technologies, Llc | Electrical interconnect ic device socket |
US8525346B2 (en) | 2009-06-02 | 2013-09-03 | Hsio Technologies, Llc | Compliant conductive nano-particle electrical interconnect |
US8988093B2 (en) | 2009-06-02 | 2015-03-24 | Hsio Technologies, Llc | Bumped semiconductor wafer or die level electrical interconnect |
US9603249B2 (en) | 2009-06-02 | 2017-03-21 | Hsio Technologies, Llc | Direct metalization of electrical circuit structures |
US9318862B2 (en) | 2009-06-02 | 2016-04-19 | Hsio Technologies, Llc | Method of making an electronic interconnect |
US9930775B2 (en) | 2009-06-02 | 2018-03-27 | Hsio Technologies, Llc | Copper pillar full metal via electrical circuit structure |
US9277654B2 (en) | 2009-06-02 | 2016-03-01 | Hsio Technologies, Llc | Composite polymer-metal electrical contacts |
US8610265B2 (en) | 2009-06-02 | 2013-12-17 | Hsio Technologies, Llc | Compliant core peripheral lead semiconductor test socket |
WO2011002712A1 (en) | 2009-06-29 | 2011-01-06 | Hsio Technologies, Llc | Singulated semiconductor device separable electrical interconnect |
US9093767B2 (en) | 2009-06-02 | 2015-07-28 | Hsio Technologies, Llc | High performance surface mount electrical interconnect |
US9699906B2 (en) | 2009-06-02 | 2017-07-04 | Hsio Technologies, Llc | Hybrid printed circuit assembly with low density main core and embedded high density circuit regions |
US9054097B2 (en) | 2009-06-02 | 2015-06-09 | Hsio Technologies, Llc | Compliant printed circuit area array semiconductor device package |
US9136196B2 (en) | 2009-06-02 | 2015-09-15 | Hsio Technologies, Llc | Compliant printed circuit wafer level semiconductor package |
WO2010141296A1 (en) | 2009-06-02 | 2010-12-09 | Hsio Technologies, Llc | Compliant printed circuit semiconductor package |
WO2010141313A1 (en) * | 2009-06-02 | 2010-12-09 | Hsio Technologies, Llc | Compliant printed circuit socket diagnostic tool |
US8803539B2 (en) | 2009-06-03 | 2014-08-12 | Hsio Technologies, Llc | Compliant wafer level probe assembly |
DE102009051370A1 (de) * | 2009-06-04 | 2010-12-09 | Rohde & Schwarz Gmbh & Co Kg | Messkoppler in Bandleitertechnik |
WO2010147782A1 (en) | 2009-06-16 | 2010-12-23 | Hsio Technologies, Llc | Simulated wirebond semiconductor package |
US9320144B2 (en) | 2009-06-17 | 2016-04-19 | Hsio Technologies, Llc | Method of forming a semiconductor socket |
US8981809B2 (en) | 2009-06-29 | 2015-03-17 | Hsio Technologies, Llc | Compliant printed circuit semiconductor tester interface |
JP5407632B2 (ja) * | 2009-07-22 | 2014-02-05 | 富士通株式会社 | プリント基板試験支援装置、プリント基板試験支援方法、及びプリント基板試験支援プログラム |
US8461855B2 (en) * | 2009-10-02 | 2013-06-11 | Teradyne, Inc. | Device interface board with cavity back for very high frequency applications |
CN102142856B (zh) * | 2010-01-29 | 2014-04-30 | 深圳富泰宏精密工业有限公司 | 便携式电子装置 |
KR101640831B1 (ko) * | 2010-03-16 | 2016-07-20 | 삼성전자주식회사 | 반도체 소자 및 이를 포함하는 테스트 장치 |
US9350093B2 (en) | 2010-06-03 | 2016-05-24 | Hsio Technologies, Llc | Selective metalization of electrical connector or socket housing |
US9689897B2 (en) | 2010-06-03 | 2017-06-27 | Hsio Technologies, Llc | Performance enhanced semiconductor socket |
US10159154B2 (en) | 2010-06-03 | 2018-12-18 | Hsio Technologies, Llc | Fusion bonded liquid crystal polymer circuit structure |
US8758067B2 (en) | 2010-06-03 | 2014-06-24 | Hsio Technologies, Llc | Selective metalization of electrical connector or socket housing |
CN102540004A (zh) * | 2010-12-08 | 2012-07-04 | 鸿富锦精密工业(深圳)有限公司 | 测试装置 |
CN102802350A (zh) * | 2011-05-27 | 2012-11-28 | 鸿富锦精密工业(深圳)有限公司 | 电路板组合及其辅助测试电路板 |
WO2013068040A1 (en) | 2011-11-09 | 2013-05-16 | Advantest (Singapore) Pte. Ltd. | Concept for extracting a signal being exchanged between a device under test and an automatic test equipment |
CN103116119A (zh) * | 2011-11-17 | 2013-05-22 | 上海航天测控通信研究所 | 基于hm276层叠式电子产品的测试台及其测试方法 |
FI124554B (en) | 2012-05-28 | 2014-10-15 | Tellabs Oy | Equipment and plug-in unit for the equipment |
TWI482980B (zh) * | 2012-06-05 | 2015-05-01 | Advantest Corp | Test vehicle |
US9761520B2 (en) | 2012-07-10 | 2017-09-12 | Hsio Technologies, Llc | Method of making an electrical connector having electrodeposited terminals |
US9599661B2 (en) * | 2012-09-27 | 2017-03-21 | Intel Corporation | Testing device for validating stacked semiconductor devices |
US10667410B2 (en) | 2013-07-11 | 2020-05-26 | Hsio Technologies, Llc | Method of making a fusion bonded circuit structure |
US10506722B2 (en) | 2013-07-11 | 2019-12-10 | Hsio Technologies, Llc | Fusion bonded liquid crystal polymer electrical circuit structure |
TWI529396B (zh) * | 2014-07-18 | 2016-04-11 | Mpi Corp | Probe card and its transfer circuit board and signal feed structure |
TWI620475B (zh) * | 2015-01-12 | 2018-04-01 | 南亞電路板股份有限公司 | 印刷電路板及其製作方法 |
US9559447B2 (en) | 2015-03-18 | 2017-01-31 | Hsio Technologies, Llc | Mechanical contact retention within an electrical connector |
KR102468792B1 (ko) * | 2015-11-13 | 2022-11-18 | 삼성전자주식회사 | 인터페이스 보드, 그를 포함하는 mcp 테스트 시스템 및 이를 이용한 mcp 테스트 방법 |
US10381276B2 (en) * | 2015-12-17 | 2019-08-13 | International Business Machines Corporation | Test cell for laminate and method |
US10120621B2 (en) * | 2016-05-30 | 2018-11-06 | Canon Kabushiki Kaisha | Image processing apparatus, image processing method, and storage medium |
US11029331B2 (en) * | 2016-12-09 | 2021-06-08 | Taiwan Semiconductor Manufacturing Co., Ltd. | Universal test mechanism for semiconductor device |
US20180188288A1 (en) * | 2016-12-29 | 2018-07-05 | Intel Corporation | Stacked instrument architecture for testing and validation of electronic circuits |
JP6946776B2 (ja) * | 2017-06-26 | 2021-10-06 | 株式会社リコー | 回路基板 |
CN108627676B (zh) * | 2017-12-11 | 2024-02-13 | 研祥智慧物联科技有限公司 | 信号自动对接装置及收容结构 |
US11346860B2 (en) * | 2019-08-15 | 2022-05-31 | Mpi Corporation | Probe head for high frequency signal test and medium or low frequency signal test at the same time |
CN112540281A (zh) * | 2019-09-20 | 2021-03-23 | 中华精测科技股份有限公司 | 测试装置 |
TWI702410B (zh) * | 2019-09-20 | 2020-08-21 | 中華精測科技股份有限公司 | 測試裝置 |
US11728001B2 (en) * | 2020-11-16 | 2023-08-15 | Micron Technology, Inc. | Apparatuses for characterizing system channels and associated methods and systems |
US11726138B2 (en) * | 2021-12-21 | 2023-08-15 | Nanya Technology Corporation | Method for testing semiconductor dies and test structure |
KR102520852B1 (ko) * | 2022-10-14 | 2023-04-13 | 주식회사 유니밴스 | 프로브카드용 탑 보강판 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5842672A (ja) | 1981-09-05 | 1983-03-12 | Pilot Ink Co Ltd | 筆記板用マ−キングインキ |
JPS6453429A (en) * | 1987-08-24 | 1989-03-01 | Mitsubishi Electric Corp | Device for testing semiconductor chip |
US5034685A (en) * | 1988-05-16 | 1991-07-23 | Leedy Glenn J | Test device for testing integrated circuits |
US5663654A (en) * | 1990-08-29 | 1997-09-02 | Micron Technology, Inc. | Universal wafer carrier for wafer level die burn-in |
US5764071A (en) * | 1996-01-05 | 1998-06-09 | International Business Machines Corporation | Method and system for testing an electronic module mounted on a printed circuit board |
KR100393316B1 (ko) * | 1996-08-09 | 2003-09-19 | 가부시키가이샤 아드반테스트 | 반도체디바이스시험장치 |
JPH1130644A (ja) | 1997-07-14 | 1999-02-02 | Advantest Corp | Ic試験装置のテストヘッドと試料との接続機構 |
JPH1164377A (ja) * | 1997-08-20 | 1999-03-05 | Jsr Corp | 積層型コネクターおよび回路基板検査用アダプター装置 |
JPH1164442A (ja) * | 1997-08-21 | 1999-03-05 | Ngk Spark Plug Co Ltd | 電子部品チップ検査用治具 |
DE19931337A1 (de) * | 1998-07-09 | 2000-01-27 | Advantest Corp | Befestigungsvorrichtung für Halbleiter-Bauelemente |
JP3253602B2 (ja) * | 1998-07-09 | 2002-02-04 | 株式会社アドバンテスト | 半導体部品取付装置及びコネクタ |
US6522156B2 (en) * | 2000-02-23 | 2003-02-18 | Unisys Corporation | Planar subassembly for testing IC chips having faces with pressed electrical contacts that carry all power and signals for the chips |
WO2001096885A1 (en) * | 2000-06-12 | 2001-12-20 | Phicom Corp | Connector apparatus |
JP2002151187A (ja) * | 2000-11-10 | 2002-05-24 | Tyco Electronics Amp Kk | 可動型コネクタ |
US6462570B1 (en) * | 2001-06-06 | 2002-10-08 | Sun Microsystems, Inc. | Breakout board using blind vias to eliminate stubs |
US6891384B2 (en) * | 2002-06-25 | 2005-05-10 | Xilinx, Inc. | Multi-socket board for open/short tester |
-
2003
- 2003-10-24 AU AU2003275636A patent/AU2003275636A1/en not_active Abandoned
- 2003-10-24 KR KR1020077009289A patent/KR100905133B1/ko active IP Right Grant
- 2003-10-24 DE DE10392309T patent/DE10392309T5/de not_active Withdrawn
- 2003-10-24 WO PCT/JP2003/013595 patent/WO2004040325A1/ja active Application Filing
- 2003-10-24 JP JP2004548034A patent/JP4188917B2/ja not_active Expired - Fee Related
- 2003-10-24 KR KR1020047003739A patent/KR100717479B1/ko active IP Right Grant
- 2003-10-24 CN CNB038010585A patent/CN100344976C/zh not_active Expired - Fee Related
- 2003-10-27 TW TW092129714A patent/TWI235238B/zh not_active IP Right Cessation
-
2004
- 2004-03-12 US US10/800,189 patent/US7098680B2/en not_active Expired - Fee Related
-
2006
- 2006-07-14 US US11/487,091 patent/US7518379B2/en active Active
-
2009
- 2009-02-20 US US12/378,856 patent/US7791360B2/en not_active Expired - Fee Related
-
2011
- 2011-03-11 JP JP2011054364A patent/JP5143921B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20040174180A1 (en) | 2004-09-09 |
KR100717479B1 (ko) | 2007-05-14 |
CN1556928A (zh) | 2004-12-22 |
CN100344976C (zh) | 2007-10-24 |
US20090160467A1 (en) | 2009-06-25 |
JP5143921B2 (ja) | 2013-02-13 |
TWI235238B (en) | 2005-07-01 |
US7518379B2 (en) | 2009-04-14 |
WO2004040325A1 (ja) | 2004-05-13 |
JPWO2004040325A1 (ja) | 2006-03-02 |
US20070024307A1 (en) | 2007-02-01 |
JP2011154033A (ja) | 2011-08-11 |
AU2003275636A1 (en) | 2004-05-25 |
KR20050055619A (ko) | 2005-06-13 |
US7791360B2 (en) | 2010-09-07 |
TW200416396A (en) | 2004-09-01 |
DE10392309T5 (de) | 2005-01-05 |
KR20070056158A (ko) | 2007-05-31 |
KR100905133B1 (ko) | 2009-06-29 |
US7098680B2 (en) | 2006-08-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4188917B2 (ja) | 接続ユニット、被測定デバイス搭載ボード、プローブカード、及びデバイスインタフェース部 | |
US7088118B2 (en) | Modularized probe card for high frequency probing | |
KR101393175B1 (ko) | 집적 고속 프로브 시스템 | |
US6853205B1 (en) | Probe card assembly | |
JP6158023B2 (ja) | プローブカード用ファインピッチインターフェース | |
JP4647139B2 (ja) | コンタクトストラクチャ | |
TWI416121B (zh) | 探針卡 | |
KR20040110033A (ko) | 모듈기판 상에 실장된 볼 그리드 어레이 패키지 검사장치및 검사방법 | |
US20140091818A1 (en) | Fine pitch interface for probe card | |
JP5572066B2 (ja) | テスト用ボード | |
US6812720B1 (en) | Modularized probe card with coaxial transmitters | |
JP4898628B2 (ja) | 被測定デバイス搭載ボード、及びプローブカード | |
US6717425B2 (en) | High-density PCB test jack | |
US9151799B2 (en) | Fine pitch interface for probe card | |
KR100774035B1 (ko) | 피측정 디바이스 탑재보드 및 프로브 카드 | |
TWI413777B (zh) | Multi - power circuit board and its application probe card | |
JP2000314745A (ja) | プローブ先端構成 | |
JP2008203169A (ja) | 半導体測定装置 | |
US20060091384A1 (en) | Substrate testing apparatus with full contact configuration |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070904 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071023 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080909 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080911 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110919 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120919 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130919 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130919 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |