TWI235238B - Connection unit, carry board for a device to be tested, probe card and interface part - Google Patents

Connection unit, carry board for a device to be tested, probe card and interface part Download PDF

Info

Publication number
TWI235238B
TWI235238B TW092129714A TW92129714A TWI235238B TW I235238 B TWI235238 B TW I235238B TW 092129714 A TW092129714 A TW 092129714A TW 92129714 A TW92129714 A TW 92129714A TW I235238 B TWI235238 B TW I235238B
Authority
TW
Taiwan
Prior art keywords
socket
connector
substrate
board
wiring
Prior art date
Application number
TW092129714A
Other languages
English (en)
Other versions
TW200416396A (en
Inventor
Kentaro Fukushima
Masashi Hoshino
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Publication of TW200416396A publication Critical patent/TW200416396A/zh
Application granted granted Critical
Publication of TWI235238B publication Critical patent/TWI235238B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889—Interfaces, e.g. between probe and tester
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31905—Interface with the device under test [DUT], e.g. arrangements between the test head and the DUT, mechanical aspects, fixture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Tests Of Electronic Circuits (AREA)

Description

1235238
五、發明說明（1) [發明所屬之技術領域] 本發明是有關於一種試驗裝置。且特別是有關於一種 被稱為性能板、探針卡、插座板而使用於搭載被測量元件 (DUT，Device Under Test)的被測量元件搭載板，及連接 被測量元件搭載板與試驗裝置本體的連接單元。本案是與 曰本申請案特願20 02-3 1 7278號案（申請日2002年1〇月37^、 日）及特願2002 - 338560(2002年11月21日）號案相關，且此 些申請案的内容亦併入本案中，作為本案記載之一部分。 [先前技術]
第1 4繪示IC试驗裝置的構成概要圖。請先參昭第1 圖，其簡單地說㈣試驗裝置的構成。 …第U 1C試驗裝置大致是由主框丨、測試頭2及元件介面部 (DUT介面部）3所構成，主框1及測試頭2是利用纜線4連 接’元件介面部3是搭載在測試頭2上，並與測試頭2相 接。 元件介面部3在此例中，是由具備基板2丨及多數條纜 線（例如，數千條）12的主機板（主機板單元）1〇、一般稱為 性能板的被測量元件搭載板20，及ic插座32〇所構成，且”'' 在基板11的下面具有與測試頭2連接用的連接器（未圖 示）。 蜆線1 2的下ί而是焊接在基板1 1上，並透過連接器以連 接，上立而疋透過連接器等（未圖示）而連接至被測量元件搭 載板2 0。被測量το件搭載板2 〇上在此例中組裝有}個丨c插 座320。第14圖中，40是表示裝著於IC插座32〇中的被測量
1235238 五、發明說明（2) 疋件（被測量1C)。且，13是表示覆蓋纜線12的蓋w 第1 5圖繪示具有如上述構成的I c試驗裝置之被測量元 件搭載板2 0之習知結構，及對被測量元件搭載板2 〇之被測 量元件4 0與連接器（纜線1 2上端的連接器）丨5的連接關係概 略圖，1C插座320的圖示在此被省略。 被測量το件搭載板2 〇是做成具有多層印刷配線板構造 者，在其上面及下面形成有所需的電極，分別作為被測量 π件40連接用及連接器15連接用。 上下面的對應電極墊21、22是在電極墊21、22部分上 刀別形成透孔23，這些透孔23是利用内層配線圖案24而連 ，二f藉此相互連接，即習知的被測量元件搭載板2〇是採 用夕層印刷配線板構造（例如參照非專利文獻之曰刊工業 =土’載於2000年6月2…第7〜8頁，由高木清先生所 =的增層法之多層印刷配線板技術])，具有連接電極墊 圖案24之透孔23。在第15圖中’箭頭表 件的ΪΪ試驗驗的J速化，在被測量元 速信號。 疋便用例如4Gbps(每秒40億位元）的高 被測ΐ ί = Ϊ 速：透具有如第15圖所示結構的習知 頻帶遮斷的面之影t。透孔23周圍的設計會受到反射或 (在此P之第二圖：、的點線所圍的區域，透孔23的末端部分 疋 而為傳送線路的部分稱為末端部分）25較大
12535pif.ptd 第6頁 1235238
五、發明說明（3) (較長），所以此末端部分25的電容會有問題，會產生波形 歪曲或是電容性反射，因而使信號品質（波形品質）受損广 無法對應信號的高速化，這是習知被測量元件搭載板2〇 顯存在的問題。 β 且，在試驗習知半導體元件等的電子元件的場合，是 使用生成試驗信號的試驗裝置、載置電子元件的性能板尺 電性連接試驗裝置及性能板的連接單元。性能板及連接單 =上，相互嵌合的連接器是呈對向設置，在連接單元侧 試驗裝置接受試驗信號，並透過性能板側的連 接’將试驗信號供給至電子元件。
單元侧的連接器與性能板侧的連接器是分別固货 ifi性能板的預定位置，且對應的連接器彼此在 «，错此，電性連接試驗裝置及性能板（例如 利早期公開之特開號公報，第5頁第、日本專 夕圖卜)周。Λ如’各別的連接μ設在連接單元及性能板的最 但是，因為連接 器位於不同位置的性 所以，需使用連接器 器位置的連接單元。 單元側的連接器是固定的，所以連接 能板要與連接單元相連接是困難的。 配置是分別對應性能板上之不同連接
例如，欲供給高頻的試驗信號至電子元 了使從性能板側遠技哭 牛的％合， 性能板侧的連夂的傳送線路變短，需 接單元侧的連電子70件的附近。在此場合， °也系對應性能板側的連接器之位置而
12535pif.ptd 第7頁 1235238 五、發明說明（4) 設。因為習知的連接單 用高頻信號用的連接單 [發明内容] 有鑑於上述問題， 測量元件搭載板，可削 並提供一種1C試驗裝置 件搭載板。 在此，本發明的目 元、被測量元件搭載板 利用申請專利範圍之獨 且附屬項是更具體地界 為解決上述課題， 元，適用於電性連接一 其中被測量元件搭載板 一電子元件保持於I c插 板，面向被測量元件搭 器，設於保持基板上， 適用於與被測量元件搭 相連接。 元側的連接器是固定的，所以需使 元 本發明的目的之一就是提供一種被 減末端電容，又可對應高速信號。 的元件介面部，其具備此被測量元
力是提供解 、探針卡及 立項所記載 >^了本發明 本發明的目 被測量元件 係載置一 I C 決上述課 元件介面 之特徵之 之較佳實 的是提供 搭載板及 插座，且 單元包括 座上。連接 載板而設置、一連接 且於保持基板上的位 載板所具備的一性能 題的連接單 部。此目的可 組合以達成。 施情況。 一種連接單 一試驗裝置， 試驗裝置是把 • 一保持基 單元側的連接 置為可變更， 板側的連接器 其中當依被測量元件搭載板的種類而性能板側的 器有=同的配設位置之場合，保持基板可供連接單元侧· 連接器往不同的配設位置移動並保持之亦可。 ’、 其中保持基板可裝拆連接單元側的連接器，且保 板具有可從保持基板取下連接單元側的連接器而交^為^ 1235238 五、發明說明（5) 他的保持基板的結構亦可。其他的保持基板係且 能板側的連接器之不同配設位置的其量；η 相對應之配設位置關係。 』里凡件搭載板 個，的是，其中連接單元側的連接器為多數 可變更ί ίΐ上，連接單元侧的連接器之間的距離為 π 當連接單元與被測量元件搭載板連接的 二變^^側的連接器對㈣插座之載置位置的距離 為可變更亦可。 一且，連接單元更包括一連接纜線，一端固定至連接 ^侧^接器，並電性連接連接單元側的連接器與試驗裝 置。其中保持基板在欲保持連接單元側的連接器的位置 處’具有可供連接單元侧的連接器通過之大小的貫通孔 ΰΐ 〇 一且，連接單元更包括一連接纜線，一端固定至連接單 凡側的連接器，並電性連接連接單元侧的連接器與試驗裝 置，其中，具有可供連接纜線通過之貫通孔，穿過連接^ 元側的連接器之可變更的複數個位置之間。
且，當連接單元與被測量元件搭載板相連接的場合， 保持基板是以1C插座的載置位置為中心，在徑方向及周方 向之一變更位置，並以此方式保持連接單元側的連接器。 、且，與保持基板略呈平行之面的丨c插座及連接單元 t連接器的斷面分別為長方形，且當在徑方向中，把連接 單元側的連接器保持在最靠近丨c插座之載置位置時，保持 基板，是以連接單元側的連接器之斷面的長邊，面向最接
1235238 五、發明說明（6) 近I C插座之斷面 器。 且，保持基 設於保持基板上 側的連接器之可 且，連接單 之一者，且連接 連接單元側的連 或突起嵌合，藉 器。 且，被測量 具備複數個連接 基板，是把連接 保持在保持基板 且，連接單 於保持基板上， 載板之欲被保持 保持基板上比小 定出直徑比預定 保持的位置。 本發明的目 電性連接一電子 元件搭載板包括: 板，保持I C插座 ------ 的邊’以此方式保持著連接單元側的連接 板亦：具有複數個連接器 之預定的複數個位置，並指定丄；別
變更位置。 山巧按早7L 元側的連接器具有相互嵌合的溝及 器定位構件具有溝及突起中之另一 I中 接器之溝或突起，與連接器定位構件之= 此，保持基板保持著連接單元側的連接/ 元件搭載板載置複數個1(:插座。連接單元 f元側的連接器，對應10插座而設。保持 單元側的連接器分別以可變更位置的方 上。 元更可包括：一小徑性能板定位構件，位 疋出直徑為預定大小以下之被測量元件搭 的位置、及一大徑性能板定位構件，位在 從性能板定位構件距I c插座更遠的位置， 大小還要大的該被測量元件搭載板之欲被 的是提供一種被測量元件搭載板，適用於 元件與試驗電子元件的試驗裝置，被測量 :一 I C插座，保持電子元件、一插座基 、一高頻信號用連接器，從試驗裝置接收
Η 12535pif.ptd 第10頁 1235238 五、發明說明（7) 供給至電子元件的一試驗信號，並供給至I C插座、以及一 低頻信號用連接器，位於比高頻信號用連接器距丨C插座更 遠的位置，從試驗裝置接收比高頻信號用連接器供給至][C 插座的試驗信號還要低頻的信號，並供給至丨c插座。 其中插座基板包括：一高頻用單面孔，電性連接高頻 信號用連接器，並從插座基板之設置有高頻信號用連接器 的下面’一直到未達插座基板之上面的中層位置、以及一 低頻用透孔，位於插座基板中比高頻用單面孔更靠近插座 基板的外周側，電性連接低頻信號用連接器，並從插座基 板之設置有低頻信號用連接器的下面，一直貫通到插座基 板之載置該電子元件的上面。 其中插座基板更可以包括：一高頻用透孔，電性連接 電子元件之高頻信號用腳位，並從插座基板的上面，一直 貫通到插座基板之下面、以及一低頻用單面孔，設於插座 基板中比间頻用透孔更罪近插座基板的外周侧，電性連接 電子元件之低頻信號用腳位，並從插座基板的上面，一直 到未達插座基板之下面的中層位置。
其中插座基板在深度方向具有複數層的配線，且插座 基板更可包括：一低頻信號用配線，形成於複數層之一， 電性連接低頻用透孔及該低頻用單面孔、以及一高頻信號 用配線，在複數層中，位於比具有低頻信號用配線的層更 靠近插座基板之下面側的層，電性連接高頻用單面孔及高 頻用透孔。 本發明更提供一種被測量元件搭載板，適用於電性連
1235238
接一電子元件與試驗電子元件的一試驗裝置，被測量元件 搭載板包括··一插座基板，具有複數層的配線、一連接 器，位於插座基板的下面，從試驗裝置接收欲供給至電子 元件的一試驗信號。其中插座基板包括：一信號用配線， 形成於插座基板中之一層，且將試驗信號傳送至電子元 件、複數個上層接地配線，位於比信號用配線更靠近插座 基板之上面側的層’分別連接到接地電位、複數個下層接 地配線，位於比信號用配線更靠近插座基板之下面側二 層，分別連接到接地電位、以及一單面孔，從插座基板的 下面往插座基板的上面而形成，電性連接連接器與信號用 配線。其中複數個上層接地配線中至少一部分與單面孔之 水平方向的距離，是比下層接地配線與單面孔之水平方向 的距離還要大。 ° 較佳的是，在上層接地配線中最靠近信號用配線之上 層接地配線與單面孔之該水平方向的距離，及在下層接地 配線中與單面孔之水平方向的距離略相同，且比其二的上 層接地配線與單面孔之該水平方向的距離還要小。 且’單面孔亦可以是從插座基板的下面一直到未達插 座基板的上面之中層位置。 本發明更提供一種被測量元件搭載板，適用於電性連 接一電子元件及試驗電子元件的一試驗裝置，被測量元件 搭載板包括：一插座基板，具有複數層的配線、一連接 器，位於插座基板的下面，從試驗裝置接收欲供給至電子 元件的一試驗信號。其中插座基板包括··一信號用配線，
12535pif.ptd 第12頁 1235238 五、發明說明（9) 位於插座基板 一單面孔，從 的中層位置， 接地配線，當 用配線不同的 區域，並分別 本發明更 驗裝置中，作 被測量元件搭 中之一層，且將試驗信 插座基板之下面一直到 電性連接連 單面孔延長 複數個層中 連接到接地 提供一種被 為試驗一被 載板具有多 接器與信號 至插座基板 ，接地配線 電位。 測量元件搭 測量元件之 層印刷配線 案的兩端之一端是連接至一透孔 一表面式 層配線圖 式貫孔的 傳送特性 及透孔， 本發 件與試驗 針，電性 針、一高 元件的一 接器，位 頻信號用 信號還要 被測 貫孔， 案層， 末端部 之劣化 構成表 明更提 該電子 連接電 頻信號 試驗信 於比高 連接器 低頻的 量元件 兩 號傳送 未達插 用配線 的上面 是位於 載板， 一電氣 板結構 端之另 且表面式 位之間有 ，且由連 裡兩面間 供一種探 元件的一 子元件的 用連接器 號，並供 頻信號用 是從試驗 信號，並 搭載板亦 上接地層及一下接 貝孔的周邊部的接 一距離，以降低末 接的表面式貫孔、 的配線。 針卡’適用於電性 试驗裝置，此探針 端子、一探針基板 ，從試驗裝置接收 給至探針，以及一 連接器距探針還要 裝置接收比供給至 供給至探針。 可包括複數層具有 至電子元件、 座基板之上面 、以及複數個 時，在與信號 單面孔以外的 適用於在I C試 信號的介面， ，内層配線圖 一端是連接至 地層，夾持内 地層，與表面 端部位造成的 内層配線圖案 連接一電子元 卡包括：一探 ，保持著探 欲供給至電子 低頻信號用連 遠的位置’南 探針的該試驗 内層配線圖案 1235238 五、發明說明（10) 層與接地層的印 刷基板之後，形 孑L ’以形成多層 的一預定透孔， 一端之表面式貫 地層及下接地層 且’本發明 裝置，作為通過 號的介面，元件 為電氣彳§號的介 配線結構，内層 孔，兩端中之另 接地層及一下接 孔的周邊部的接 由連接的表面式 間的配線。 在上述的發 徵，此些特徵群 為讓本發明 顯易懂，下文特 說明如下： [實施方式] 以下雖然是 並非限定本申請 刷基板，其 成連接内層 印刷配線板 適用於當作 孔，且根據 中，在 配線圖 ，且複 連接至 内層配 有一預 的距離，具 更提供一種元件介 一測試頭與 介面部包括 面，其中被 配線圖案的 一被測 一被測 貼合至 案的兩 數層印 内層配 線圖案 定的特 面部， 量元件 量元件 測量元件搭載 兩端中之一端 一端是連接至一表 地層，夾持 地層與表面 貫孔、内層 内層配 式貫孔 配線圖 面式貫 線圖案 的末端 案及透 少兩片複數層印 端之一端的透 中所形成 兩端的另 寬與上接 刷基板 線圖之 的導體 性阻抗 適用於 之間的 搭載板 板具有 是連接 孔，並 層，且 部具有 孔構成 一 I C試驗 一電氣信 ，用於作 多層印刷 至一透 具有一上 表面式貫 一距離， 表裡兩面 明概要中並未全部列舉本發明的必要特 的副組合亦屬本發明的範缚。 之上述和其他目的、特徵、和優點能更明 舉較佳實施例，並配合所附圖式’作詳細 透過貫施例說明士 專利範圍，ΐ 明’但以下的實施例 圍且，在實施例中的全部特徵組
12535pif.ptd 第14胃 1235238 五、發明說明（11) 合，並不限定為本發明之解決手段所必須。 第1圖繪示本發明之被測量元件搭載板之一實施例概 略圖，與第15圖對應的部分是採用同一符號，因而省略其 詳細的說明。 在此例中，具有多層印刷配線板構造的被測量元件搭 載板50，其上下面之電極墊21、22與内層配線圖案以之連 接是利用透孔23與SVH(Surface Via H〇le，表面式貫 孔）5 1。 各内層配線圖案24的兩端’其中一方是與透孔㈡連 酴始9^方^與Μ 51連接。利用此些連接的SVH 51、内層 配線。及孔23 ’以構成對應上下面的電極塾21、22間的 有兩ίϊ1 乂中二層配線圖案24是概略地緣示出3條，其中
51 ，利nrMWic θ + 接的電極墊21部分形成SVH S Η 5 =疋/連接器15連接用的電極墊22部分形成 SVH 。ΐΠ 配線圖案24的兩端之任-侧設置 4〇連二二=内層配線圖案24的位置或被測量元件 連接側的電極墊21之間距等，以適當地選定。 線圖Ϊ2有4 成的被測量元件搭載板50，其在内層配 知被測量元件搭載㈣：:二^ =部分25的長度，因此，可減==二縮;豆 對應信號的高速化。 ，刀的電谷，可 又’在具有如第！圖所示構造的被測量元件搭載板5〇 12535pif.ptd 第15頁 1235238 五、發明說明（12) 中’為了構成SVH 51 ’僅在一邊的配線板上形成貫孔（ via hole)後，再貼合兩片配線板（基板）以製造。在第i圖 中二點鎖線表示貼合部（貼合面）5 2。 第2圖繪示本發明之被測量元件搭載板的其他實施 例，在内層配線圖案2 4的一部分上，例如需組裝阻抗元件 等，内層配線圖案2 4例如是在中途設有SVH 5丨者。在第2 圖中，53表示阻抗元件等。元件53是組裝至形成有§¥11 51 之一對電極54上。
如第2圖所示的被測量元件搭載板55也可用以對應所 要求的規格。且，此被測量元件搭載板55也可利用與上述 相同的被測量元件搭載板50的製造方法製出。 第3圖與第1、2圖所示的被測量元件搭載板50、55的 ，造不同，為了構成SVH 51，是在形成有貫孔的兩片配線 :之間存在有第3配線板，第3圖繪示出貼合此3片配線板 ^之被測量元件搭載板56，採用像這樣的構造的話，與 苐1圖所不的被測量元件搭載板50相比，可更進一步地削 減末端部分25的電容。
上述被測量元件搭載板50、55及56，雖然是應用於第 所示的1(：試驗裝置的元件介面部3中的性能板，但元 部3的構造並不限於第14圖所示的構造，也可依1C 成驗裝置的使用/用途而採用其他的構成。 第4A、4B圖繪示元件介面部3的其他構成例及測試頭 Z ’以下，簡單地說明其構成。 在第4A圖中，兀件介面部3是由性能板6〇、與第14圖
12535pif.ptd 第16頁 1235238 五、發明說明（13) :5 : ^ 3個二5、一般稱為插座板的多數個被測量元 件搭載板57，及1C插座320所構成。 1±此:反6G在其下面具備測試頭2及連接用 ΞΓ，’猫?^與連接器連接並搭載於測試頭2上。在此 中稱為性旎板之板位置是與第1 4圖不同。 測量ί t Τ及上端是分別被焊接至性能板60及被
插^η ^ 各被測量元件搭載板57上組裝著1C ::320。被測量元件搭載板57的數量在第 略化，一般是做成16個或是32個。 攸門 另一方面，在第4B圖中元件介面部3是由多數個 的夕數個被測量兀件搭藝妨R 7 八 元件搭裂於此些被測量 在此例中，纜線12的下端及上端分別具 圖=)，下端是直接把連接器連接至測試頭2，上(未 接器連接至被測量元件搭載板5 7上。 疋 、第1圖至第3圖所示的本發明之被測量元件乾恭此沾描 ，L也同樣適用於此些第4A、4B圖所示的元件^面的 一般稱為插座的被測量元件於載板5 γ 茲 〇 、 號。 仟拾载扳57，糟此以對應高速信 第5圖為被測量元件搭載板之一例示，1 的詳細構成之例示圖。W时示性能板_的斷：板= ==具f與自第1圖到第4圖相關說明的被測量元件碎 载板（55、55、56及57)相同或具同樣功能的 牛搭
12535pif.ptd 第17頁 1235238 五、發明說明（14) 接電子元件31 0(被測量元件4〇)及試驗電子元件310的試驗 裝置。 性能板3 0 0具備IC插座3 2 0、插座基板3 5 0、多數個高 頻信號用連接器3 7 0，及多數個低頻信號用連接器3 7 2。 1C插座320是保持著電子元件310，並電性連接電子元 件3 1 0的各腳位（p i n )、性能板3 〇 〇的各腳位。且，插座基
板350是把1C插座320保持在插座基板35 0的上面，透過IC 插座320與電子元件310電性連接。且，插座基板350是透 過連接單元1 0 0 (參照第1 〇圖）與試驗裝置2 〇 〇 (參照第1 〇圖） 電性連接。 ^ μ 多數個高頻信號用連接器370及多數個低頻信號用連 ❿ 接器372是設於插座基板3 50的下面，欲供給至電子元件 3 1 0的試驗信號是透過連接單元1 〇 〇從試驗裝置2 〇 〇接收進 來，透過插座基板350及1C插座320供給至電子元件31〇。 在本例中，插座基板350的面中，雖然與電子元件31〇 呈對向的面是當作上面，與試驗裝置2〇〇呈對向的面是當 作下面，然而在其他的例子中，也可以把與試驗裝置2/〇 呈對向的面當作上面，與電子元件310呈對向的面"當作下 面。 且’低頻信號用連接器372是設置在比高頻信號用連 接器370距1C插座320更遠的位置，高頻信號用連接、37〇 是透過連接單元，把供給至IC插座320的試驗信號中1頻率 較低的信號從試驗裝置2 〇 〇接收進來。 插座基板350是在深度方向的多數層上形成有低頻作
12535pif.ptd 第18頁 1235238 五、發明說明（15) 號用配線376、高頻信號用配線380及GND配線（接地配 線）。低頻信號用配線376及高頻信號用配線380為第1圖至 第4圖中說明的内層配線圖案24之一例示。 又，在插座基板3 5 0上，低頻用透孔3 7 4、高頻用透孔 3 62、低頻用單面孔360、高頻用單面孔382，及GND用透孔 384是穿過複數層而設置。 低頻用透孔374、高頻用透孔3 62及GND用透孔384是第 1圖至第4圖中相關說明的透孔23之一例示，低頻用單面孔 360及高頻用單面孔382，是第1圖至第4圖中相關說明的 S V Η 5 1之一例示， 低頻用透孔374電性連接至低頻信號用連接器372，並 從插座基板350之設有低頻信號用連接器372的下面，貫通 至插座基板350之載置電子元件310的上面。在本例中，低 頻用透孔374是設在比高頻用單面孔382、低頻用單面孔 3 6 0，及高頻用透孔3 6 2更靠近插座基板3 5 0的外周側。 ❸ 且，低頻用單面孔360是由前述的SVH 51電性連接至 電子元件310的低頻信號用腳位，從插座基板350的上面形 成至未達插座基板350之下面的中層位置。在本例中，低 頻用單面孔360是設在比高頻用透孔362更靠近插座基板 3 5 0的外周側。 然後，低頻信號用配線3 7 6，是形成在插座基板3 5 0之 複數層中之任意層，低頻用透孔374與低頻用單面孔360電 性連接，並傳送低頻的試驗信號。在插座基板3 5 0中之複 數層形成有GND配線378，低頻信號用配線376是形成在任
12535pif.ptd 第19頁 1235238 五、發明說明（16) 意的GND配線378之間。 以此構成，插座基板3 5 0可把低頻的試驗信號供給至 電子元件310。又，為了與1C插座320電性連接而使用syjj 當作低頻用單面孔3 6 0，因此可減少不施行試驗信號傳送 的末端部分的區域，因而可以良好的精度傳送試驗信號。 高頻用單面孔382是由前述的SVH 51電性連接至高頻 4吕號用連接器3 7 0 ’從插座基板3 5 0之設有高頻信號用連接 器370的下面’形成至未達插座基板350之上面的中層位 置。 曰 且’高頻用透孔362是電性連接至電子元件31〇的高頻 4吕號用腳位’並從插座基板350之上面貫通至下面。高頻 信號用配線380係，形成在插座基板35〇的複數層中，從形 成有低頻信號用配線3 7 6的層至插座基板3 5 〇之下面側的 層，並與咼頻用單面孔382及高頻用透孔362電性連接，傳 送高頻的試驗信號。高頻用單面孔382並不會妨礙上部層 之低頻=號用配線376，且低頻用單面孔36()也不會妨礙曰下 =層=頻信號用配線38Q，所以可得高密度的圖案配 線’此為其優點。 以此構成’可把高頻的試驗信號供給至電子元件 小不方”因為使用SVH當作高頻用單面孔382，因此可減· 端部分的區域，因…良好 比低頻用·孔更靠近_因，為向頻用，面孔382是設得 信號的傳送路徑，可更精内：地傳：
1235238 五、發明說明（17) 又，在複數層中形成的GND配線378，是在GND層的約 全面上形成的全面的接地面，其與GND用透孔384電性連 接。且雖第5圖中僅圖示出一個GND用透孔384，實際上是 複數個GND用透孔384以所需的間距設於插座基板350的全 面上。且’設在高頻用單面孔382等的單面孔或是透孔的 附近。 第6 A〜6 C圖繪示插座基板3 5 0的斷面放大圖之例示。在 前述的插座基板350中，在深度方向的複數層中形成有gnd 配線3 7 8，低頻信號用配線3 7 6或高頻信號用配線3 8 0的信 號用配線是形成在G N D配線3 7 8之間的層，例如是5 〇 Q的特 性阻抗。 4 且，在插座基板35 0的GND層中，在形成有低頻用透孔 374、高頻用單面透孔382、低頻用單面孔360，及高頻用 透孔362的區域中，需把預定的圖案分別形成在GNd層中。 也就是說’在各GND層的水平方向中，透孔或單面孔，及 G N D配線3 7 8需以所定的間隔而形成。在本例中，透孔或單 面孔的直徑為0· 3mm〜0· 35mm的程度。 在第6A圖繪示低頻用透孔374附近的放大圖之一例 示。在本例中，在各GND層中低頻用透孔374的同心圓中， 在比低頻用透孔374之直徑還要大的圓形區域中，不存在❿ GND配線3 78。在本例中，在各gnd層中低頻用透孔374的同 〜圓中’直徑0.75mm的圓形區域中未形成gnd配線378。 第6B圖繪示低頻用透孔374附近的放大圖之其他例 不。在本例中，依照第6A圖中所說明的例子，在各GND層
1235238 五、發明說明（18) 中大直徑的圓形區域中，未形成GND配線378。在本例中， 在直徑1· 25mm的圓形區域中未形成GND配線378。以此構 成，可使低頻用透孔374與GND配線378的距離變廣，因而 可減少在低頻用透孔3 7 4及G N D配線3 7 8之間產生的電容成 分，且可高精度地傳送試驗信號。且，在高頻用透孔3 6 2 的附近，也希望具有與第6B圖同樣的構成。 第6 C圖繪示南頻用單面孔3 8 2附近的放大圖之一例 示。如第6C圖所示，高頻用單面孔382或低頻用單面孔360 的單面孔並未貫通插座基板350。把單面孔延長至插座基 板3 50上面或下面的場合，形成有單面孔的區域上形成有 GND配線。 且，如前所述，插座基板350是把單面孔當作貫通孔 並將複數個基板貼合而成，因此，單面孔（§ V Η)的深度方 向的長各為一定。因此，當與深度不同的各層之信號用配 線電性連接的場合時，即使是使用SVH，也會生成不施行 試驗信號傳送的末端部分。 在此’把複數個G N D配線3 7 8分割成：由高頻信號用配 線380而來之形成於插座基板35〇之上面側的上層GN])配線 378-2及，由高頻信號用配線38〇而來之形成於插座板35〇 之下面側的下層GND配線378-1。 如第6C圖所示，複數個上層GNd配線378-2的至少一部 分與高頻用單面孔382之水平方向距離，是比下層GND配線 378-1與高頻用單面孔382之水平方向距離大，藉此，欲形 成下層GND配線378·^的層之形成有高頻用單面^382區域y
1235238 五、發明說明（19) 中’以未形成下層GND配線378-1的圓形區域的直徑為χ， 較佳的是X比1 · 2 5 m m小。 又，在複數個上層G N D配線3 8 7 _ 2中，最靠近高頻信號 用配線380之上層GND配線378-2與高頻用單面孔382之水平 方向距離，是和下層GND配線層378-1與高頻用單面孔382 之水平方向距離略相等，較佳的是比其他的上層GND層線 3 78-2與高頻用單面孔382之水平方向距離小。以此構成， 可減少高頻信號用配線3 8 0之雜訊的影響，且可減少末端 部分的電容成分。 第7圖繪示在第6A〜6C圖說明之各例中產生反射成分之 計測結果之一例示。第7圖的縱紬表示反射成分的大小， 橫軸繪示產生反射成分的位置。且在第7圖中（a)是繪示在 第6A圖所示例子中的反射成分，（b)是繪示在第6B圖所示 例子中的反射成分，（c )是繪示在第6 C圖所示例子中的反 射成分。 如第7圖所示，在第6A圖的例子中，單面孔的末端部 分會對試驗信號產生-19. 5%的反射成分。相對於此，在第 6B圖所示的例子中，對試驗信號會產生-12· 5%的反射成 分，藉由把單面孔與GND配線378的間隔變廣，可減少反射 成分。 又，在第6C圖所示的例子中，對試驗信號會產生 -7. 2%的反射成分，利用單面孔（SVH)取代透孔，形成如第 6C圖那樣的GND配線3 78，藉此，可更進一步降低反射成 分0
12535pif.ptd 第23頁 1235238 五、發明說明（20) —- 第8圖繪不高頻用單面孔3 82附近的放大圖之其他例 示。在本例中繪示區域390中除去GND配線378的形態例。 根據這樣的構成，可降低在末端部分的上侧所形成〜的 配線378與高頻用單面孔382之間產生的電容 確地傳送試驗信號。 且叮精 在本例中，在各GND層中未形成GND配線378的圓形區 域的直徑是1.5mm。雖然，該圓形區域的直徑較佳的^除 去與高頻信號用配線38〇相鄰的GND層且儘可能地大。然” 而，如前述那樣的插座基板35〇之全面上形成有“])用^孔 3 84，因為是相鄰存在，所以其大小就會受限。也就是 說，f GND層中未形成GND配線378的圓形區域的直徑，較 佳的是，最大形成為具有插座基板35〇全面上之gnd用 384與所定區域且不重疊的範圍。 第9圖繪示被測量元件搭載板之一例示，其為探針卡 400的詳細構成例示圖。第9圖繪示探針卡4〇〇的斷面圖。 從第5圖到第8圖中，雖然是利用性能板3〇〇與電子元件 電性連接，但是也可以取代掉性能板3〇〇，而利用探 40 0與電子元件310電性連接。 在此場合，探針卡4〇〇具有與性能卡3〇〇同樣的功能及 構成。在本例中，探針卡4〇〇是在性能卡3〇〇的構成中，取 代掉1C插座320，而具備有複數個與電子元件31〇之端 性連接的探針364。在此場合，插座基板35〇是具有保持探 針364的探針基板的功能。且使用探針卡4〇〇的場合，電 元件3 1 0可以未封裝的晶圓形式進行試驗。
1235238 五、發明說明（21) _人，說明連接性能板300或探針卡400與試驗裝置本 體的連接單元。連接單元例如是第4冑所說明的主機板” 之例示。 第10圖繪示電子元件的試驗說明圖。如第4圖的說 明，欲試驗的電子元件310是載置於被測量元件搭載板之 一例的性能板300上。性能板3〇〇是具有與第5圖到第8圖說 明的性能板300相同且具有同樣的功能及構成。為了進行 ，導體元件等的電子元件31〇的試驗，試驗裝置2〇〇會生成 试驗信號。連接單元100是電性連接試驗裝置2〇〇與性能板 30 0，並把試驗信號供給至載置於性能板3〇〇上的電子元件 310 ° 忒驗裝置200，是對應電子元件31〇生成具有所希望圖 案的試驗信號，並透過連接單元1〇〇及性能板3〇〇，供給至 電子元件310。且，試驗裝置2〇〇是把自電子元件31〇而來 的輸出信號，透過連接單元及性能板3〇〇而接收。試驗裝 置2^00。是對應電子元件31〇產生期望值信號，並與接收的輸 出信號相比，以判定電子元件3丨〇的良劣。 性能板300具備插座基板35〇、IC插座32〇、複數個性 能板側的連接器380及複數個信號配線34〇。性能板3〇()是 把複數個性能板側的連接器38〇，保持在與連接單元1〇〇呈 =向之面上。性能板側的連接器38 〇是如第5圖說明的高頻 信號用連接器3 7 0及低頻信號用連接器3 7 2。 1C插座320是保持著電子元件31〇。且，IC插座32〇具 有为別電性連接至電子元件3 1 〇之各腳位的端子。 12535pif.ptd 第25頁 1235238 五、發明說明（22) 複數個性能板側的連接器3 3 0係，從試驗裝置2 0 0透過 連接單元100，接受欲供給至電子元件310的試驗信號，再 透過信號配線340供給至1C插座320。且從1C插座320接收 電子元件310的輸出信號，供給至連接單元1〇〇。在此處， 信號配線340是對應第5圖說明的高頻信號用配線380、高 頻用單面孔3 8 2、高頻用透孔3 6 2、低頻用透孔3 7 4、低頻 信號用配線376，及低頻用單面孔3 60。 在本例中，設於I C插座3 2 0附近的性能板側的連接器 3 3 0c，具有高頻信號用插座370的功能，是在欲供給至電 子元件3 1 0的試驗信號中，接收高頻的試驗信號，而供給 至IC插座3 2 0。且，比性能板側的連接器3 3 0 c設於與IC插 座320相距更遠位置之性能板側的連接器（33〇a、330b)， 是具有低頻信號用連接器372的功能，透過連接單元loo， 從試驗裝置2 00接收比性能板側的連接器330c供給至IC插 座3 2 0的試驗信號還要低頻的信號，供給至丨c插座3 2 〇。 此些性能板側的連接器3 3 0的位置，可對應電子元件 3 1 0的IC腳位數、I C腳位的排列而變化。且，接收較高頻 信號的性能板側的連接器330，是設得更靠近ic插座320。 因此，與1C插座320的距離會因電子元件31〇而變。且，設 於距1C插座320較遠的性能板側的連接器（33〇a、33〇b)也 + 可提供電子元件310的電源電麼。 根據本例的性能板3 〇 〇，因為性能板側的連接器μ 〇是 設在對應接收信號頻率的位置，因而可以良好的傳送特性 把信號供給至電子元件3 1 〇。性能板3 〇 〇之製作是對應電子
1235238 五、發明說明（23) 而變更性能側的連 複數個連接單元側 、66b、66c)。保持 ，保持複數個連接 64b 、 64c)皆為可 元件310的1C腳位數、IC腳位的排列， 接器330的位置。 連接單元100是具備保持基板3 〇、 的連接器64，及複數個連接纜線（66a 基板30是在與性能板3〇〇呈對向的面中 單元側的連接器64。 複數個連接單元側的連接器（64a，曰匈 基板30上拆裝者，以便於再利用，並與設於保持基 且為性能板300所具備的性能板侧的連接器（ 330a、 、3 30c)相連接。例如，複數個連接單元侧的連接器 疋對應欲連接的性能板300之性能板侧的連接器33〇的位 ΐ侗ϊί:持基板30上變換，藉此’便可照原樣地使用複 數個連接早元側的連接器6 4。 、查；& =㈣線66 ’其—端是固定至對應的連接單元侧之 ；^:64，並與連接單元侧的連接器64及試驗裝置20 0電 。試驗裝置200是與連接纜線66的另端相連接，透 過此連接將試驗信號供认$ ;查妓 现供⑺至連接早兀100，並透過連接纜 Λ 6，接收自電子元件31〇而來的輸出信號。 據連接單元100，只為只要更換便宜的保持 ^ , 11 /、性旎板侧的連接器3 3 0之不同配置的複數 相連接。因此’複數個連接單元側的連接器 64 了、、隹持原樣，且能重複使用，此為一大優點。 $雷t 一 f本例中雖然是利用性能板3 0 0把試驗信號供給 至電子凡件31〇，然而，在其他的例子中，如第9圖的說 1235238 五、發明說明（24) 明，也可利用探針卡4〇〇把試驗信號供給至電子元件 第1 1圖繪示保持基板30之上視圖之一例示。 100與性能板300連接的場合，電子元件31〇是 早疋 位置312。 ％ ι %戟置 複數個連接單元側的連接器64 (參照第丨〇圖）是 者，且可在複數個配置位置34上移動。例如，如第丨^ 示，複數個連接單元侧的連接器64之保持基板3〇上之相斤 距離為可變更，以此方式設置保持基板3〇上之複數個配 ，置^。且如第u圖所示’保持基板3G上的複數個配置位 置34疋設成可變更以對應複數個連接單元側的連接器w ^插座320的載置位置312之距離。又，使用探針卡代替性 能板300的場合，ic插座32〇的載置位置312就成為探針的 組裝位置。 保持基板30在各配置位置34上具有可供連接單元侧 連接器64通過的貫通孔32。貫通㈣是設成從保持基板3〇 之，向性能板300的面穿至面向試驗裝置2〇〇的面。移動連 接早7G侧之連接器64的場合，連接單元側的連接器64是透 過貫通孔32而通過試驗裝置2〇〇側往外，再透過對應欲移 動的配置位置34的貫通孔32，可使之通過性能板3〇〇侧而 裝著。以此方式，當連接纜線66(參照第1〇圖）被固定至連 接單元侧之連接器64的場合’可把連接單元侧的連接器64 移動至所希望的位置。因此，具有可重覆利用的優點。 且，貫通孔32是穿過複數個配置位置而設。也就是 說，貫通孔32的開口部是穿過複數個配置位置以而設。例 12535pif.ptd 第28頁 1235238 五、發明說明（25) ''' 如，連接第11圖所示的貫通孔3 2-1的開口部與貫通孔32一4 的開口 一，也可當作一個貫通孔。在此場合，當把連接單 元側的連接器6 4，從配置位置3 4 -1移動到配置位置3 4 - 4 時，因為從配置位置34-1直到配置位置34-4為止連接繞線 6 6可通過貫通孔，所以，可容易地變更連接單元側之連 器6 4的位置。 又’如第11圖所示的複數個配置位置34較佳的是，設 成以1C插座320的載置位置312為中心，可在徑方向及周= 向中變更連接單元側連接器6 4的位置。 、f本例中與保持基板30略呈平行的面之1(:插座32()及 連接早το側的連接器64的斷面分別為長方形。當把連接 =的^接器保持在上述的徑方向中最接近IC插座32〇的 == 的：置位置34時，保持基板30之連接侧的連 兴彳°,丨^士斷的長邊’是面向最靠近IC插座320的斷面。 /丨二、▲ έ，設於配置位置34-4的定位構件42，其連接單元 1平連接器64的長邊是與最接近IC插座32〇之斷面的邊略 單元二:ί方式’保持著連接單元侧的連接器。在連接 上，雖然沿長邊方向設有複數個端Ϊ 置連接_ 〃人供給呵頻信號的1C插座320的附近，設 距離做：：：ί接；Γίί的；；各端與電子元件的腳位( 元件31 0。 的傳送特性把信號供給至電子 徑性i板==具：：徑？性”定位構件《，及大 1如，小徑性能板位置定位構件46 12535pif.ptd 第29頁 1235238 五、發明說明（26) ==装板位置定位構件44，也可以是設在面向性能板 之保持基板30的面上的複數個嵌合用突起。
小型性能板定位構件46，其直徑是把欲保持預定大小 ^下t性能板3〇0的位置定住。且，大徑性能板定位構件 > ^ 設在保持基板3〇上比小徑性能板定位構件46離1 C —上 的載置位置更遠的位置，其直徑是把欲保持比預 疋大的性能板300的位置定住。根據本例之連接單元1〇〇， 可精確地與不同直徑的複數種類的性能板300相連接。 第12圖繪示保持基板3〇及連接單元側之連接器“的斷 面之一例示。如第丨丨圖的說明，保持基板3〇在保持連接 凡侧的連接器64的面上，具有定位構件42。在本例中，定 位構件42是往連接單元側之連接器64方向延伸的突起。 連接單元側的連接器64，在面向保持基板3〇的面上， 具有與定位構件46嵌合的溝12。使定位構件42與連接單元 ^連接器64的溝12相嵌合’藉此’可把連接單元側的連 接器㈠保持在保持基板3〇上。又，定位構件“是溝狀，且 連接單元侧的連接器64亦可具有突起。 第13圖繪示保持基板3〇之上面圖的其他例示。在本 中，性能板300是載置兩個IC插座32〇。連接單元1〇〇具備 有複數個連接單元側的連接器64，設在對應於複數個插 座3 2 0之處。 、對=各1C插座320的載置位置，保持基板30是把對應 的連接單元側的連接器64以可變更位置的方式保持在保^寺 基板30上。也就是說，保持基板3〇是對應各1(：插座而 第30頁 12535pif.ptd 1235238 五、發明說明（27) 具有第1 1圖說明的功能及構成。例如，使連接單元側連接 器64通過未圖示的貫通孔，藉此，可使連接單元側的連接 器64移動至所希望的位置。 以上雖利用實施例說明了本發明，但是本發明的技術 範圍並不限於上述實施例記載的範圍。當業者應知，可在 上述實施例中進行各式各樣的變更或追加一些改良。此些 各式各樣的變更或追加的改良皆包含於本發明的技術範圍 中，可由申請專利範圍的記載得知。 [產業可利用性] 如上述說明，根據本發明之被測量元件搭載板，可減 少透孔部分之末端容量’因此’可獲得能對應高速信號的 被測量元件搭載板。 且，1C試驗裝置的元件介面部具備像這樣的被測量元 件搭載板，藉此，即使是高速信號也可得良好的波 質，因而進行高速試驗。 戈β ΐ針二ί ί Ϊ明之連接單元’可與複數種類的性能板 =疋探針板相連接，可以良好的傳送特性把信號供給至電 子70件。因此，可精確地試驗電子元件。 /、
I 限定ίϊί發=較佳實施例揭露如上，然其並非用以 和蛇圍内，當可作些許之更動與潤飾， 範圍當視後附之申請專利範圍所界#月之保差
第9圖繪示被測量元件搭載板 1235238 圖式簡單說明 [圖式簡單說明] 第1圖是本發明之被測量元件搭載板之第1實施例的說 明圖。 第2圖是本發明之被測量元件搭載板之第2實施例的說 明圖。 第3圖是本發明之被測量元件搭載板之第3實施例的說 明圖。 第4A圖〜第4B圖繪示1C試驗裝置的元件介面部之各種 構成例，其中第4 A圖為元件介面部之構成的一例示，第4 B 圖為元件介面部之構成的另一例示。 第5圖繪示被測量元件搭載板之一例，性能板3 0 0之詳 細構成的例示圖。 第6A圖〜第6C圖繪示插座基板3 50之斷面放大部的例 示，其中第6A圖為低頻用透孔374附近的放大圖之一例 示，第6 B圖繪示低頻用透孔3 7 4附近的放大圖之另一例， 第6 C圖繪示咼頻用單面孔3 8 2附近的放大圖之一例示。 第7圖是分別繪示在第6A〜6C圖中產生的反射成分的計 測結果之一例示圖。 第8圖繪示高頻用單面孔382附近的放大圖之另一例 示0 細構成之例示圖 第1 0圖繪示雷早—4 第11圖繪示保的试驗說明圖。 呆持基板30的上面圖之一例示
12535pif.ptd 第32頁 1235238 圖式簡單說明 -- 第1 2圖繪示保持基板30及連接單元側之連接器64的斷 面之例示圖。 第13圖繪示保持基板30之上面圖的其他例示圖。 第14圖繪示1C試驗裝置的全體構成說明圖\ ° 第15圖繪示被測量元件搭載板之習知結構的說明圖。 [圖式標示說明] 1主框，2測試頭，3元件介面部，4纟覽線， 1 0主機板（主機板單元），1 1基板，1 2境線，1 3蓋， 1 5連接器，2 0被測量元件搭載板，2 1、2 2電極塾， 23透孔，24内層配線圖案，25末端部分， 3 0保持基板，
32 、 32-1 、 32-2 、 32-3 、 32-4 、 34-1 、 34-2 、 34-3 、 34-4 、 34-5 3 2 - 5貫通孔 、34-a、34-b 配置位 4 0被測量元件（被測量I c )，4 2定位構件， 44大徑性能板位置定位構件， 46小徑性能板位置定位構件，5〇被測量元件搭載板 51表面式貫孔，52貼合部（貼合面），53元件，
54電極，55、56、57被測量元件搭載板，6〇性能板 64、64a、64b、6 4c連接單元側的連接器， 66、66a、6 6b、66c連接纜線，70主機板（主機板單 1 〇 〇連接單元，2 0 0試驗裝置，3 〇 〇性能板， 310電子元件，312、312-a、312-b載置位置，
1235238 圖式簡單說明 3 20 : 1C插座，330a、330b、33 0c性能板側的連接器， 340、34 0a、3 40b、34 0c信號配線，350插座基板， 360低頻用單面孔，362高頻用透孔，364探針， 370高頻信號用連接器，372低頻信號用連接器， 374低頻用透孔，376低頻信號用配線， 3 7 8 : G N D配線（接地配線）， 3 78 -1下層GND配線（下層接地配線）， 3 7 8 - 2上層G N D配線（上層接地配線）， 3 8 0高頻信號用配線，3 8 2高頻用單面孔， 384:GND用透孔（接地用透孔），39〇區域，4〇〇探針 卡。 ·
12535pif.ptd 第34頁

Claims (1)

1235238
板及一試 座 且該 連接單元 一保 一連 保持基板 板所具備 2 ·如 該被測量 的配設位 器往該不 種連接翠元， 驗裝置，其中 試驗裝置是把 包括： 持基板，面向 接單元側的連 上的位置為可 的一性能板側 申請專利範圍 元件搭載板的 置之場合，該 同的配設位置 適用於電性連接一被測量元件搭載 該被測量元件搭載板係載置一 1(：插 一電子元件保持於該1C插座上，該 该被測量元件搭載板而設置；以及 接器，設於該保持基板上，且於該 變更，適用於與該被測量元件搭載 的連接器相連接。 第1項所述之連接單元，其中當依 種類而該性能板側的連接器有不同 保持基板可供該連接單元側的連接 移動並保持之。
3·如申請專利範圍第丨項或第2項所述之 中該保持基板可裝拆該連接單元側的連接器，且 八 押’、寺基板具有可從該保持基板取下該連接單元側的 ★妾：：父換為其他的保持基板的結構，言亥其他的保持基 板係二有··與該性能板側的連接器之不同配設位置的其他 被測S元件搭載板相對應之配設位置關係。 4·如申請專範圍第1項所述之連接單元，其中 單元側的連接器為多數個，且 在該保持基板上，該些連接單元側的連接器之間的距 離為可變更。
5 ·如申請專利範圍第1項或第2項所述之連接單元，其 中當該連接單元與該被測量元件搭載板連接的場合，該連
12535pif.ptd 第35頁 1235238 六、申請專利範圍 ___ J早元側的連接器對於該1(:插座之載置位置的距離為可變 包括6:ΐ:請專利範圍第1項或第2項所述之連接單元 電性連線’ 一端固定至該連接單元側的連接〆更 ^接3亥連接皁元側的連接器與該試驗裝置，° ，並 位置ΐ中目Γ呆持基板在欲保持該連接單元側的連接哭 通孔。m亥連接早兀侧的連接器通過之大小的^ 包括=1::利= 或Λ2::;:4接單元,： 電性；接該連接單元側的連接器與該試連接盗’並 八中，具有可供該連接纜線通過之 接單元侧的連接器之可變更的複數個位置之間。穿過該連 8 ·如申請專利範圍第1項 口口 中當連接單元盘該被測旦一、/ 、 連接單元，其 枝使Γ Γ 里70件搭載板相連接的場人，4 Γ :基板是以該IC插座的載置位置為中：：二亥保 向之一變更位置，並以 牡住万向及周方 器。 方式保持该連接單元側的連接 9.如申請專利範圍第8項 保持基板略呈平行之面的該IC插座及連該接早二^ 器的斷面分別為長方形，且 丧早疋側的連接φ 土 ” :亥徑方向中，把該連接單元侧的連接 罪近該ic插座之載置位置時，該保持基板，是以1連^ 元侧的該連接器之該斷面的長邊，面向最接近該U
12535pif.ptd
第36頁 1235238 六、申請專利範圍 該斷面的邊，以此方式俘 …請專利範':二 = ;有複數個連接器定位構件分二於該 的連；器之以：；數個位置，並指定出該連接單元側 接單=·側如/Λ專利範圍第9項所述之連接|元’其中該連 該些，接器”構件具有該溝及突起中且 #媒彳4，ί ΐ元側的連接器之該溝或突起，與該連接器定 —〇溝或突起嵌合，藉此，該保持基板 接早70側的連接器。 Τ i 1 2·如申請專利範圍第丨項所述之連 測量f件搭，板載置複數個該IC插座，且 八 4連接單元具備複數個該連接單元侧的連接器，應 3亥些I C插座而設，且 ^ 該保持基板，是把該些連接單元側的連接器分別以町 變更位置的方式保持在該保持基板上。 1 3 ·如申睛專利範圍第1項或第2項所述之連接單元， 更包括： 广 一 $把性能板定位構件，位於該保持基板上，定出直 位為預疋大小以下之該被測量元件搭載板之欲被保持的位 置； &一 j經性能板定位構件，位在該保持基板上比該小徑 性能板定位構件距該1C插座更遠的位置，定出直徑比預定
12535pif.ptd 第37頁 1235238 六、申請專利範圍 大小還要大的該被測量元件搭載板之欲被保持的位置。 1 4· 一種被測量元件搭載板，適用於電性連接一電子 元件與試驗該電子元件的試驗裝置，該被測量元件搭載板 包括： σ 一 I C插座’保持該電子元件； 一插座基板，保持該I c插座； 一高頻信號用連接器，從該試驗裝置接收供給至該電 子元件的一試驗信號，並供給至該I c插座；以及 一低頻信號用連接器，位於比該高頻信號用連接器距 該IC插座更遠的位置，從該試驗裝置接收比該高頻信號用 連接器供給至該I C插座的該試驗信號還要低頻的信號，並 供給至該1C插座。 1 5 ·如申請專利範圍第1 4項所述之被測量元件搭載 板，其中該插座基板包括： 一高頻用單面孔，電性連接該高頻信號用連接器，並 從該插座基板之設置有該高頻信號用連接器的下面，一直 到未達該插座基板之上面的中層位置；以及 器 面 板 一低頻用透孔，位於該插座基板中比該高頻用單面孔 更靠近該插座基板的外周侧，電性連接該低頻信號用連接 並從該插座基板之設置有該低頻信號用連接器的下 一直貫通到該插座基板之載置該電子元件的上面。 1 6 ·如申請專利範圍第1 5項所述之被測量元件搭載 其中該插座基板更包括： 一高頻用透孔，電性連接該電子元件之高頻信號用腳
12535pif.ptd 第38頁 1235238 六、申請專利範圍 位，並從該插座基板的該上面，一直貫通到該插座基板之 该下面；以及 一低頻用單面孔，設於該插座基板中比該高頻用透孔 更靠近該插座基板的外周側，電性連接該電子元件之低頻 “號用腳位’並從該插座基板的該上面，一直到未達該插 座基板之該下面的中層位置。 1 7·如申請專利範圍第1 6項所述之被測量元件搭載 板’其中該插座基板在深度方向具有複數層的配線，且該 插座基板更包括： 一低頻信號用配線，形成於該複數層之一，電性連接 該低頻用透孔及該低頻用單面孔；以及 一咼頻信號用配線，在該複數層中，位於比具有該低 頻信號用配線的層更靠近該插座基板之下面侧的層，電性 連接該高頻用單面孔及該高頻用透孔。 1 8 · —種被測量元件搭載板，適用於電性連接一電子 元件與試驗該電子元件的一試驗裝置，該被測量元件搭載 板包括： 一插座基板，具有複數層的配線； 一連接器，位於該插座基板的下面，從該試驗裝置接 收欲供給至該電子元件的一試驗信號； 其中，該插座基板包括： 一信號用配線，形成於該插座基板中之一層，且 將遠试驗彳§號傳送至該電子元件； 複數個上層接地配線，位於比該信號用配線更靠
12535pif.ptd 第39頁 1235238 六、申請專利範圍 近該插座基板之上面側的層，分別連接到接地電位； 複數個下層接地配線，位於比該信號用配線更靠 近該插座基板之下面側的層，分別連接到接地電位；以及 一單面孔’從該插座基板的下面往該插座基板的 上面而形成’電性連接該連接器與該信號用配線， 其中’该複數個上層接地配線中至少一部分與該 單面孔之水平方向的距離，是比該下層接地配線與該單面 孔之水平方向的距離還要大。 1 9 ·如申请專利範圍第丨8項所述之被測量元件搭載 板’該些上^接地配線中最靠近該信號用配線之該上層接 地配線與該單面孔之該水平方向的距離，及該些下層接地 配線與該單面孔之該水平方向的距離略相同，且比其他的 該上層接地配線與該單面孔之該水平方向的距離還要小。 20·如申請專利範圍第1 8項所述之被測量元件搭載 板，其中該單面孔是從該插座基板的下面一直到未達該插 座基板的上面之中層位置。 / 2 1 · —種被測量元件搭載板，適用於電性連接一電子 元件及試驗該電子元件的一試驗裝置，該被測量 板包括： 千搭載 一插座基板’具有複數層的配線； 一連接器，位於該插座基板的下面，從該試驗 收欲供給至該電子元件的一試驗信號； 、^ 其中’該插座基板包括： 4吕就用配線，位於該插座基板中之一層，且將
1235238 /、、申請專利範圍 该試驗信號傳送至該電子元件； 一單面孔，從該插座基柘夕π二 座基板之上面的中層位£，電；= 直到未達該插 配線；以及 电Γ逑接δ亥連接器與該信號用 複數個接地配線，告續置& -7». 的上面時，iΡ ^ 田4早面孔延長至該插座基板 地配線是位二=说用配線不同的複數個層+，該些接 位。 外的&域，並分別連接到接地電 Φ 該電2子2元—件種:一气二適：W 1千的忒驗裝置，該探針卡包括· —探針，電性連接該電子元件的: 二，針基板，保持該探針； ， 電子元m:=器：從該試驗裝置接收欲供給至該 -二；=;二=;探針;以及 該探針還要#的你罢位於比该向頻信號用連接器距 置接收比’1亥高頻信號用連接器是從該試驗裝 供給至該^ ^。μ衣針的該試驗信號還要低頻的信號，並 中，I為置疋件搭載板’適用於在ic試驗裝置 量元件搭i板：i Ή元件之一電氣信號的介面’該被測 戟板/、有夕層印刷配線板結構， 内層配線圖案的& a . a ^ 另一端是連接至一表^知疋連接至一透孔，兩端之 逆按主表面式貫孔，且 有上接地層及一下接地層，夾持該内層配線圖案
1235238 六、申請專利範圍 層，且 呑亥面式脅* 端部 飞貫孔的周邊部的接地層，與該表面式貫孔的 禾 α 之間有一距離，以降低該末端部位造成的傳送特 性之劣化，且 一 由該些連接的表面式貫孔、内層配線圖案及透孔，構 成表裡兩面間的配線。 2 4 ·如申請專利範圍第2 3項所述之被測量元件搭載 板’包栝複數層具有該内層配線圖案層與接地層的印刷基 板，
其中’在貼合至少兩片該複數層印刷基板之後，形成 連接該内層配線圖案的兩端之該一端的該透孔，以形成多 層印刷配線板，且 該複數層印刷基板中所形成的一預定透孔，適用於當 作連接奚該内層配線圖之兩端的該另一端之該表面式貫 孔，且 根據該内層配線圖案的導體寬與該上接地層及該下接 地層的距離，具有一預定的特性阻抗。 25. ^種元件介面部，適用於一 1C試驗裝置，作為通 過一測試頭與一被測量元件之間的一電氣信號的介面，該 元件介面部包括一被測量元件搭載板，用於作為該電氣信f 號的介面，其中該被測量元件搭載板具有多層印刷配線結 構， 内詹配線圖案的兩端中之一端疋連接至一透孔，兩端 中之另/端是連接至一表面式貫孔，
12535pif.ptd 第42頁 1235238 六、申請專利範圍 具有一上接地層及一下接地層，夾持該内層配線圖案 層， 該表面式貫孔的周邊部的接地層與該表面式貫孔的末 端部具有一距離，且 由該些連接的表面式貫孔、内層配線圖案及透孔構成 表裡兩面間的配線。 ί
12535pif.ptd 第43頁
TW092129714A 2002-10-31 2003-10-27 Connection unit, carry board for a device to be tested, probe card and interface part TWI235238B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002317287 2002-10-31
JP2002338560 2002-11-21

Publications (2)

Publication Number Publication Date
TW200416396A TW200416396A (en) 2004-09-01
TWI235238B true TWI235238B (en) 2005-07-01

Family

ID=32232662

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092129714A TWI235238B (en) 2002-10-31 2003-10-27 Connection unit, carry board for a device to be tested, probe card and interface part

Country Status (8)

Country Link
US (3) US7098680B2 (zh)
JP (2) JP4188917B2 (zh)
KR (2) KR100717479B1 (zh)
CN (1) CN100344976C (zh)
AU (1) AU2003275636A1 (zh)
DE (1) DE10392309T5 (zh)
TW (1) TWI235238B (zh)
WO (1) WO2004040325A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI482980B (zh) * 2012-06-05 2015-05-01 Advantest Corp Test vehicle

Families Citing this family (89)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6841990B2 (en) * 2001-10-31 2005-01-11 Agilent Technologies, Inc. Mechanical interface for rapid replacement of RF fixture components
US20050159050A1 (en) * 2003-06-05 2005-07-21 Hiroyuki Hama Device interface apparatus
DE102004030077A1 (de) * 2004-06-22 2005-10-27 Infineon Technologies Ag Prüfvorrichtung zum Prüfen mehrerer Halbleiterbauteile in Prüfpositionen auf einer Schnittstellenplatine, die mit einem Prüfknopf in Wirkverbindung steht
JP4185499B2 (ja) * 2005-02-18 2008-11-26 富士通マイクロエレクトロニクス株式会社 半導体装置
US7528616B2 (en) * 2005-05-27 2009-05-05 Lsi Corporation Zero ATE insertion force interposer daughter card
US20070090849A1 (en) * 2005-10-24 2007-04-26 Romi Mayder Method and apparatus for a DUT contactor
US7492173B2 (en) * 2006-01-12 2009-02-17 Agilent Technologies, Inc. Probe accessories, and methods for probing test points using same
CN100439923C (zh) * 2006-04-03 2008-12-03 华为技术有限公司 一种芯片通用测试装置及其构建方法
JP4929797B2 (ja) * 2006-04-05 2012-05-09 株式会社デンソー 半導体評価装置
TWI466205B (zh) * 2006-06-06 2014-12-21 Advanced Inquiry Systems Inc 用於雙形態晶圓測試之方法與設備
TWI445109B (zh) * 2006-07-07 2014-07-11 Advanced Inquiry Systems Inc 平面延伸電導體超越基材邊緣的方法和設備
JP4275163B2 (ja) * 2006-09-22 2009-06-10 株式会社アドバンテスト コネクタ組立体、リセプタクル型コネクタ及びインタフェース装置
JP2008076308A (ja) * 2006-09-22 2008-04-03 Advantest Corp 電子部品試験装置用のインタフェース装置
KR100843224B1 (ko) * 2007-01-04 2008-07-02 삼성전자주식회사 웨이퍼 테스트용 프로브 카드
US20090049414A1 (en) * 2007-08-16 2009-02-19 International Business Machines Corporation Method and system for reducing via stub resonance
JPWO2009130737A1 (ja) * 2008-04-21 2011-08-04 富士通株式会社 検査用基板、検査用基板の製造方法、及びその検査用基板を用いた検査方法
JP5269897B2 (ja) * 2008-06-02 2013-08-21 株式会社アドバンテスト 試験システムおよび試験用基板ユニット
JP5434019B2 (ja) * 2008-09-03 2014-03-05 三菱電機株式会社 検査用治具
WO2010050132A1 (ja) * 2008-10-28 2010-05-06 株式会社アドバンテスト 試験装置および回路モジュール
US9276336B2 (en) 2009-05-28 2016-03-01 Hsio Technologies, Llc Metalized pad to electrical contact interface
US8955215B2 (en) 2009-05-28 2015-02-17 Hsio Technologies, Llc High performance surface mount electrical interconnect
US9536815B2 (en) 2009-05-28 2017-01-03 Hsio Technologies, Llc Semiconductor socket with direct selective metalization
WO2011139619A1 (en) 2010-04-26 2011-11-10 Hsio Technologies, Llc Semiconductor device package adapter
US8610265B2 (en) 2009-06-02 2013-12-17 Hsio Technologies, Llc Compliant core peripheral lead semiconductor test socket
WO2010141318A1 (en) 2009-06-02 2010-12-09 Hsio Technologies, Llc Compliant printed circuit peripheral lead semiconductor test socket
US9232654B2 (en) 2009-06-02 2016-01-05 Hsio Technologies, Llc High performance electrical circuit structure
US8987886B2 (en) 2009-06-02 2015-03-24 Hsio Technologies, Llc Copper pillar full metal via electrical circuit structure
US8618649B2 (en) 2009-06-02 2013-12-31 Hsio Technologies, Llc Compliant printed circuit semiconductor package
US9277654B2 (en) 2009-06-02 2016-03-01 Hsio Technologies, Llc Composite polymer-metal electrical contacts
WO2010141311A1 (en) 2009-06-02 2010-12-09 Hsio Technologies, Llc Compliant printed circuit area array semiconductor device package
US8525346B2 (en) 2009-06-02 2013-09-03 Hsio Technologies, Llc Compliant conductive nano-particle electrical interconnect
US9320133B2 (en) 2009-06-02 2016-04-19 Hsio Technologies, Llc Electrical interconnect IC device socket
US9276339B2 (en) 2009-06-02 2016-03-01 Hsio Technologies, Llc Electrical interconnect IC device socket
US9093767B2 (en) 2009-06-02 2015-07-28 Hsio Technologies, Llc High performance surface mount electrical interconnect
WO2010141316A1 (en) 2009-06-02 2010-12-09 Hsio Technologies, Llc Compliant printed circuit wafer probe diagnostic tool
US8928344B2 (en) 2009-06-02 2015-01-06 Hsio Technologies, Llc Compliant printed circuit socket diagnostic tool
WO2010141297A1 (en) 2009-06-02 2010-12-09 Hsio Technologies, Llc Compliant printed circuit wafer level semiconductor package
US9196980B2 (en) 2009-06-02 2015-11-24 Hsio Technologies, Llc High performance surface mount electrical interconnect with external biased normal force loading
WO2013036565A1 (en) 2011-09-08 2013-03-14 Hsio Technologies, Llc Direct metalization of electrical circuit structures
WO2010141303A1 (en) 2009-06-02 2010-12-09 Hsio Technologies, Llc Resilient conductive electrical interconnect
US8988093B2 (en) 2009-06-02 2015-03-24 Hsio Technologies, Llc Bumped semiconductor wafer or die level electrical interconnect
US8970031B2 (en) 2009-06-16 2015-03-03 Hsio Technologies, Llc Semiconductor die terminal
US9613841B2 (en) 2009-06-02 2017-04-04 Hsio Technologies, Llc Area array semiconductor device package interconnect structure with optional package-to-package or flexible circuit to package connection
US9699906B2 (en) 2009-06-02 2017-07-04 Hsio Technologies, Llc Hybrid printed circuit assembly with low density main core and embedded high density circuit regions
WO2010141295A1 (en) 2009-06-02 2010-12-09 Hsio Technologies, Llc Compliant printed flexible circuit
WO2010141266A1 (en) 2009-06-02 2010-12-09 Hsio Technologies, Llc Compliant printed circuit peripheral lead semiconductor package
US9930775B2 (en) 2009-06-02 2018-03-27 Hsio Technologies, Llc Copper pillar full metal via electrical circuit structure
US9318862B2 (en) 2009-06-02 2016-04-19 Hsio Technologies, Llc Method of making an electronic interconnect
US9184527B2 (en) 2009-06-02 2015-11-10 Hsio Technologies, Llc Electrical connector insulator housing
US8803539B2 (en) 2009-06-03 2014-08-12 Hsio Technologies, Llc Compliant wafer level probe assembly
DE102009051370A1 (de) * 2009-06-04 2010-12-09 Rohde & Schwarz Gmbh & Co Kg Messkoppler in Bandleitertechnik
WO2010147782A1 (en) 2009-06-16 2010-12-23 Hsio Technologies, Llc Simulated wirebond semiconductor package
US9320144B2 (en) 2009-06-17 2016-04-19 Hsio Technologies, Llc Method of forming a semiconductor socket
US8984748B2 (en) 2009-06-29 2015-03-24 Hsio Technologies, Llc Singulated semiconductor device separable electrical interconnect
US8981809B2 (en) 2009-06-29 2015-03-17 Hsio Technologies, Llc Compliant printed circuit semiconductor tester interface
JP5407632B2 (ja) * 2009-07-22 2014-02-05 富士通株式会社 プリント基板試験支援装置、プリント基板試験支援方法、及びプリント基板試験支援プログラム
US8461855B2 (en) * 2009-10-02 2013-06-11 Teradyne, Inc. Device interface board with cavity back for very high frequency applications
CN102142856B (zh) * 2010-01-29 2014-04-30 深圳富泰宏精密工业有限公司 便携式电子装置
KR101640831B1 (ko) * 2010-03-16 2016-07-20 삼성전자주식회사 반도체 소자 및 이를 포함하는 테스트 장치
US8758067B2 (en) 2010-06-03 2014-06-24 Hsio Technologies, Llc Selective metalization of electrical connector or socket housing
US9350093B2 (en) 2010-06-03 2016-05-24 Hsio Technologies, Llc Selective metalization of electrical connector or socket housing
US10159154B2 (en) 2010-06-03 2018-12-18 Hsio Technologies, Llc Fusion bonded liquid crystal polymer circuit structure
US9689897B2 (en) 2010-06-03 2017-06-27 Hsio Technologies, Llc Performance enhanced semiconductor socket
CN102540004A (zh) * 2010-12-08 2012-07-04 鸿富锦精密工业（深圳）有限公司 测试装置
CN102802350A (zh) * 2011-05-27 2012-11-28 鸿富锦精密工业（深圳）有限公司 电路板组合及其辅助测试电路板
CN103917880B (zh) 2011-11-09 2016-06-08 爱德万测试公司 用于提取在被测器件与自动测试设备之间进行交换的信号的概念
CN103116119A (zh) * 2011-11-17 2013-05-22 上海航天测控通信研究所 基于hm276层叠式电子产品的测试台及其测试方法
FI124554B (en) 2012-05-28 2014-10-15 Tellabs Oy Equipment and plug-in unit for the equipment
US9761520B2 (en) 2012-07-10 2017-09-12 Hsio Technologies, Llc Method of making an electrical connector having electrodeposited terminals
US9599661B2 (en) * 2012-09-27 2017-03-21 Intel Corporation Testing device for validating stacked semiconductor devices
US10506722B2 (en) 2013-07-11 2019-12-10 Hsio Technologies, Llc Fusion bonded liquid crystal polymer electrical circuit structure
US10667410B2 (en) 2013-07-11 2020-05-26 Hsio Technologies, Llc Method of making a fusion bonded circuit structure
TWI529396B (zh) * 2014-07-18 2016-04-11 Mpi Corp Probe card and its transfer circuit board and signal feed structure
TWI620475B (zh) * 2015-01-12 2018-04-01 南亞電路板股份有限公司 印刷電路板及其製作方法
US9755335B2 (en) 2015-03-18 2017-09-05 Hsio Technologies, Llc Low profile electrical interconnect with fusion bonded contact retention and solder wick reduction
KR102468792B1 (ko) * 2015-11-13 2022-11-18 삼성전자주식회사 인터페이스 보드, 그를 포함하는 mcp 테스트 시스템 및 이를 이용한 mcp 테스트 방법
US10381276B2 (en) * 2015-12-17 2019-08-13 International Business Machines Corporation Test cell for laminate and method
US10120621B2 (en) * 2016-05-30 2018-11-06 Canon Kabushiki Kaisha Image processing apparatus, image processing method, and storage medium
US11029331B2 (en) * 2016-12-09 2021-06-08 Taiwan Semiconductor Manufacturing Co., Ltd. Universal test mechanism for semiconductor device
US20180188288A1 (en) * 2016-12-29 2018-07-05 Intel Corporation Stacked instrument architecture for testing and validation of electronic circuits
JP6946776B2 (ja) * 2017-06-26 2021-10-06 株式会社リコー 回路基板
CN108627676B (zh) * 2017-12-11 2024-02-13 研祥智慧物联科技有限公司 信号自动对接装置及收容结构
US11150269B2 (en) * 2019-08-15 2021-10-19 Mpi Corporation Probe head for high frequency signal test and medium or low frequency signal test at the same time
US11346860B2 (en) * 2019-08-15 2022-05-31 Mpi Corporation Probe head for high frequency signal test and medium or low frequency signal test at the same time
TWI702410B (zh) * 2019-09-20 2020-08-21 中華精測科技股份有限公司 測試裝置
CN112540281A (zh) * 2019-09-20 2021-03-23 中华精测科技股份有限公司 测试装置
US11728001B2 (en) * 2020-11-16 2023-08-15 Micron Technology, Inc. Apparatuses for characterizing system channels and associated methods and systems
US11726138B2 (en) * 2021-12-21 2023-08-15 Nanya Technology Corporation Method for testing semiconductor dies and test structure
KR102520852B1 (ko) * 2022-10-14 2023-04-13 주식회사 유니밴스 프로브카드용 탑 보강판

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5842672A (ja) 1981-09-05 1983-03-12 Pilot Ink Co Ltd 筆記板用マ−キングインキ
JPS6453429A (en) * 1987-08-24 1989-03-01 Mitsubishi Electric Corp Device for testing semiconductor chip
US5034685A (en) * 1988-05-16 1991-07-23 Leedy Glenn J Test device for testing integrated circuits
US5663654A (en) * 1990-08-29 1997-09-02 Micron Technology, Inc. Universal wafer carrier for wafer level die burn-in
US5764071A (en) * 1996-01-05 1998-06-09 International Business Machines Corporation Method and system for testing an electronic module mounted on a printed circuit board
US6320398B1 (en) * 1996-08-09 2001-11-20 Advantest Corporation Semiconductor device testing apparatus
JPH1130644A (ja) 1997-07-14 1999-02-02 Advantest Corp Ｉｃ試験装置のテストヘッドと試料との接続機構
JPH1164377A (ja) * 1997-08-20 1999-03-05 Jsr Corp 積層型コネクターおよび回路基板検査用アダプター装置
JPH1164442A (ja) * 1997-08-21 1999-03-05 Ngk Spark Plug Co Ltd 電子部品チップ検査用治具
JP3253602B2 (ja) * 1998-07-09 2002-02-04 株式会社アドバンテスト 半導体部品取付装置及びコネクタ
DE19931337A1 (de) * 1998-07-09 2000-01-27 Advantest Corp Befestigungsvorrichtung für Halbleiter-Bauelemente
US6522156B2 (en) * 2000-02-23 2003-02-18 Unisys Corporation Planar subassembly for testing IC chips having faces with pressed electrical contacts that carry all power and signals for the chips
CN1148581C (zh) * 2000-06-12 2004-05-05 菲康姆株式会社 微电子装置的电连接器及其测试头装置
JP2002151187A (ja) * 2000-11-10 2002-05-24 Tyco Electronics Amp Kk 可動型コネクタ
US6462570B1 (en) * 2001-06-06 2002-10-08 Sun Microsystems, Inc. Breakout board using blind vias to eliminate stubs
US6891384B2 (en) * 2002-06-25 2005-05-10 Xilinx, Inc. Multi-socket board for open/short tester

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI482980B (zh) * 2012-06-05 2015-05-01 Advantest Corp Test vehicle
US9645173B2 (en) 2012-06-05 2017-05-09 Advantest Corporation Test carrier

Also Published As

Publication number Publication date
KR100905133B1 (ko) 2009-06-29
CN100344976C (zh) 2007-10-24
CN1556928A (zh) 2004-12-22
JPWO2004040325A1 (ja) 2006-03-02
JP5143921B2 (ja) 2013-02-13
US20070024307A1 (en) 2007-02-01
KR20070056158A (ko) 2007-05-31
KR20050055619A (ko) 2005-06-13
US20090160467A1 (en) 2009-06-25
US7518379B2 (en) 2009-04-14
KR100717479B1 (ko) 2007-05-14
US20040174180A1 (en) 2004-09-09
US7791360B2 (en) 2010-09-07
DE10392309T5 (de) 2005-01-05
TW200416396A (en) 2004-09-01
US7098680B2 (en) 2006-08-29
JP4188917B2 (ja) 2008-12-03
WO2004040325A1 (ja) 2004-05-13
JP2011154033A (ja) 2011-08-11
AU2003275636A1 (en) 2004-05-25

Similar Documents

Publication Publication Date Title
TWI235238B (en) Connection unit, carry board for a device to be tested, probe card and interface part
TWI221197B (en) High density planar electrical interface
US4899099A (en) Flex dot wafer probe
JP4647139B2 (ja) コンタクトストラクチャ
TW535478B (en) High density printed circuit board
US20060006892A1 (en) Flexible test head internal interface
JP2630509B2 (ja) 回路試験用プローブ装置
US6686732B2 (en) Low-cost tester interface module
JP3376731B2 (ja) 高周波用のプリント基板及びこれを用いたプローブカード
KR20040110033A (ko) 모듈기판 상에 실장된 볼 그리드 어레이 패키지 검사장치및 검사방법
CN112394204A (zh) 可同时用于高频及中低频讯号测试的探针头
JP4905507B2 (ja) プローブカード
TW200937028A (en) Probe unit and inspection apparatus
JP4115282B2 (ja) 測定プローブ用デスキュー・フィクスチャー
JP2008210839A (ja) フレキシブル基板及び電子部品試験装置
JPS601574A (ja) プリント配線板検査用治具回路板
JP4898628B2 (ja) 被測定デバイス搭載ボード、及びプローブカード
KR100774035B1 (ko) 피측정 디바이스 탑재보드 및 프로브 카드
JPS63205072A (ja) 遮蔽型フラツトケ−ブルのコネクタ−構造
JP2022026855A (ja) 検査治具、検査装置、及び同軸ケーブルの接続構造
JPS62173733A (ja) 高速信号測定装置
TWM242696U (en) Modular probe card with coaxial transmitter
CN101187691A (zh) 连接单元
JPH01319961A (ja) 半導体素子検査装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees