KR20040110033A - 모듈기판 상에 실장된 볼 그리드 어레이 패키지 검사장치및 검사방법 - Google Patents

모듈기판 상에 실장된 볼 그리드 어레이 패키지 검사장치및 검사방법 Download PDF

Info

Publication number
KR20040110033A
KR20040110033A KR1020030040411A KR20030040411A KR20040110033A KR 20040110033 A KR20040110033 A KR 20040110033A KR 1020030040411 A KR1020030040411 A KR 1020030040411A KR 20030040411 A KR20030040411 A KR 20030040411A KR 20040110033 A KR20040110033 A KR 20040110033A
Authority
KR
South Korea
Prior art keywords
package
substrate
signal line
test pad
test
Prior art date
Application number
KR1020030040411A
Other languages
English (en)
Other versions
KR100500452B1 (ko
Inventor
박성주
소병세
이정준
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2003-0040411A priority Critical patent/KR100500452B1/ko
Priority to US10/795,507 priority patent/US6836138B1/en
Priority to JP2004136446A priority patent/JP4252491B2/ja
Publication of KR20040110033A publication Critical patent/KR20040110033A/ko
Application granted granted Critical
Publication of KR100500452B1 publication Critical patent/KR100500452B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • G01R1/0483—Sockets for un-leaded IC's having matrix type contact fields, e.g. BGA or PGA devices; Sockets for unpackaged, naked chips
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/48—Arrangements in static stores specially adapted for testing by means external to the store, e.g. using direct memory access [DMA] or using auxiliary access paths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31905—Interface with the device under test [DUT], e.g. arrangements between the test head and the DUT, mechanical aspects, fixture
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C2029/5602—Interface to device under test
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/859—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving monitoring, e.g. feedback loop
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Tests Of Electronic Circuits (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

모듈 기판 상에 실장된 볼 그리드 어레이 패키지(BGA패키지)검사장치 및 그 검사방법을 개시한다. 이러한 BGA패키지 검사장치는 테스트를 하기 위한 신호라인이 패키지용테스트신호라인과 기판용테스트신호라인으로 구성되고, 그 패키지용테스트신호라인 및 기판용테스트신호라인은 접속장치에 의해 분리 또는 연결되도록 구성된다. 이와 같은 구성에 의해 실제 메모리모듈을 구동할 경우 테스트신호라인이 스텁(STUB)으로 작용하는 것을 줄이는 이점이 있다.

Description

모듈기판 상에 실장된 볼 그리드 어레이 패키지 검사장치 및 검사방법{Ball Grid Array Package Test Apparatus and Method }
본 발명은 모듈 기판 상에 실장 된 볼 그리드 어레이(Ball Grid Array : 이하 “BGA”라 칭함) 패키지(Package) 검사장치 및 검사방법에 관한 것으로서, 더욱 상세하게는 BGA패키지가 실장된 모듈기판 상에서 실제 동작하는 메모리 소자의 특성을 평가하는 테스트 구조가 개선된 볼 그리드어레이 패키지 검사장치 및 검사방법에 관한 것이다.
최근의 반도체 제품의 주 응용분야인 컴퓨터에 장착되는 메모리 모듈(Memory Module)은 단위 메모리 소자(Memory Device)를 모듈용 기판 위에 납땜으로 여러 개 실장(Mount)하여 필요한 용량을 만들어 컴퓨터 본체의 소켓에 장착한다. 통상적으로 메모리 모듈에 사용되는 모듈용 기판에는 한 개에서 수십 개의 단위 메모리 소자를 장착할 수 있다. 단위 메모리 소자는 단위 메모리 용량을 갖는 메모리 칩이내장된 패키지를 가지며 반도체 칩과 연결된 외부접속단자가 패키지의 외부에 정렬되어 형성된 구조를 갖는다. 현재 반도체 패키지는 크기는 작고 입·출력핀(Input/Output Pin)은 많은 패키지 형태를 요구하기 있기 때문에 그에 대응하여 개발된 패키지중의 하나로 볼을 외부 접속단자로 사용하는 BGA패키지가 있다.
도 1은 BGA패키지(10) 여러 개가 기판 위에 실장 되어 메모리모듈(50)을 이루는 상태를 도시한 도면이다. 도면에 도시된 바와 같이 메모리모듈(50)은 BGA패키지(10)들을 소정의 간격을 두고 안착시키는 모듈기판(51)을 갖으며, 상기 모듈기판(51)에는 배선패턴(53)이 형성된다. 배선패턴(53)은 모듈기판(51)의 양면에 형성되며, 필요에 따라서 모듈기판(51)의 내부 또는 일면에만 형성할 수 도 있다. 상기 배선패턴(53)은 기판패드(53a), 탭(53b :tab) 및 회로패턴(53c : circuit pattern)으로 구성된다. 기판패드(53a)는 BGA패키지(10)의 볼(미도시)이 안착되는 곳으로 모듈기판(51)에 안착되는 BGA패키지(10)의 볼의 배열에 대응하도록 형성된다. 상기 탭(53b)은 외부 전자 장치의 소켓에 삽입되어 외부 전자 장치와 메모리모듈(50)을 전기적으로 연결시키는 부분으로서, 기판패드(53a)와 연결되며, 모듈기판(51)의 긴 변측을 따라 소정의 간격으로 형성된다. 상기 탭(53b)과 기판패드(53a)는 회로패턴(53c)으로 각각 연결되며, 기판패드(53a)는 BGA패키지(10)와 전기적으로 연결된다. 모듈기판(51)의 상부면과 하부면에 형성된 배선패턴(53)은 비아홀( 55: Via Hole)에 의해 전기적으로 연결된다.
상술한 바와 같이 모듈기판(51)에 실장된 각 BGA패키지(10)특성 평가는 실제동작하는 신호 파형을 테스터를 통해 확인하는 방법이 보편적으로 사용된다. 종래에는 그와 같이 모듈기판(51)상에 실장된 BGA패키지(10)의 특성을 평가하기 위하여 BGA패키지(10)가 실장된 면과 반대되는 면에서 상기 비아홀(53)을 통하여 테스터의 프로브침(P)을 접촉시켜 테스트하였다.
그러나, 상술한 바와 같은 방식은 모듈기판(51)의 양면에 BGA패키지(10)를 실장 할 경우 비아홀(53)을 통해 테스트 작업을 실시하는 것이 불가능한 문제점이 있었다.
따라서, 종래에는 프로브침의 접촉위치를 BGA패키지(10)가 실장된 외부측로 하여 이러한 문제점을 해소시키고자 하였다.
도 2에 도시된 바와 같이 모듈기판(51)상에서 기판패드(53a)로부터 테스트를 실시하기 위한 별도의 테스트신호라인(57)을 인출시키되 실제 BGA패키지(10)가 실장된 외곽으로 인출시키고 그 단부에 테스터의 프로브 핀이 접촉되는 프로브패드(59)를 구성하였다. 그러나, 이와 같은 경우 BGA패키지(10)의 외부접속 단자인 볼(미도시)에 전달되는 실제신호를 충실하게 체크할 수 있는 장점은 있으나, 그 테스트라인(57)의 길이가 길어졌을 경우 신호의 왜곡을 발생시키는 단점이 있다. 또한, 추가된 테스트신호라인(57)은 스텁(STUB)으로 작용하여 임피던스 부정합, 신호의 반사, EMI(Electro Magnetic Compatability)를 유발할 수 있다. 한편, 스텁으로 작용하는 테스트라인은 높은 주파수 영역에서 안테나로 동작하여 EMI를 심화시키는 여지를 가진다.
도 3은 테스트포인트를 BGA패키지가 실장된 외곽측으로 마련한 종래의 다른예를 도시한 도면이다. 상기 도 3에서는 테스터와의 접촉을 위하여 모듈기판(51)의 탭(53b)과 연결되어 실제신호가 가해지는 회로패턴(53c)상에 테스트패드(61)를 추가하였다. 이와 같은 경우 그 구성의 간단함을 취할 수 는 있으나, 메모리모듈(50)이 실제 구동되는 상태에서의 실제신호와 테스터를 통해 측정된 신호와의 차이가 발생하게 된다는 문제점이 있다.
본 발명은 상술한 문제점들을 해결하기 위한 것으로서, 본 발명의 첫 번째 목적은 실제 BGA패키지의 각 볼로 도달하는 신호에 대한 정확한 측정구조를 갖도록 하고 테스트신호라인의 길이를 최소화시켜 테스트신호라인 추가로 인해 실제 구동신호의 왜곡을 초래하는 것을 방지하는 모듈 기판 상에 실장된 볼 그리드 어레이 패키지 검사장치를 제공하는 데 있다.
본 발명의 두 번째 목적은 외부접속단자인 각 볼에 전달되는 실제 신호에 대한 정확한 측정을 이루도록 하고, 테스트신호라인의 길이 축소에 따르는 실제 구동신호의 왜곡됨을 방지하는 모듈 기판 상에 실장된 볼 그리드 어레이 패키지 검사방법을 제공하는 데 있다.
도 1은 종래의 BGA패키지가 모듈기판에 여러 개가 실장되어 구성된 메모리모듈을 도시한 평면도,
도 2는 모듈기판 상에 실장된 BGA패키지를 검사하기 위한 검사장치가 구성된 일 예를 도시한 도면,
도 3은 종래의 모듈기판 상에 실장된 BGA패키지를 검사하기 위한 장치가 구성된 다른 예를 도시한 평면도,
도 4는 본 발명의 일 실시 예에 의한 모듈기판 상에 실장된 BGA패키지를 검사하기 위한 검사장치가 구성된 예를 도시한 평면도,
도 5는 상기 도 6의 Ⅰ-Ⅰ′를 따른 단면도,
도 6은 상기 도 5의 BGA패키지의 저면도,
도 7은 본 발명에 의한 BGA패키지 검사장치가 모듈기판의 양면에 구성된 예를 도시한 도면이다.
<도면의 주요 부분에 대한 부호의 설명>
100 : 메모리모듈 101 : 모듈기판
103 : 기판패드 105 : 탭
110 : BGA패키지 111 : 인쇄회로기판
113 : 반도체칩 117 : 와이어
119 : 솔더볼 130 : 검사장치
131 : 패키지용테스트신호라인 132 : 기판용테스트신호라인
133 : 접속유닛 133a : 패키지용테스트패드
133b : 기판용테스트패드 133c : 접속단자
135 : 프로브패드 140 : 프로브침
상술한 첫 번째 목적을 달성하기 위한 본 발명에 의한 모듈기판 상에 설치된 볼 그리드 어레이 패키지 검사장치는 회로기판 상면에 반도체 칩이 장착됨과 아울러 상기 회로기판 하면에 복수의 솔더볼이 격자형으로 마련된 볼 그리드 어레이 패키지(BGA패키지)와; 적어도 일면에 상기 BGA패키지를 여러 개 실장하며, 상기 BGA패키지의 볼과 접촉되는 복수의 기판패드가 마련된 모듈기판과; 상기 복수의 솔더볼에 연결되며 솔더볼 정렬라인의 외곽측으로 인출된 패키지용테스트신호라인과; 상기 패키지용테스트신호라인과 대응된 위치로 하여 모듈 기판 상에 마련되되 실장된 BGA패키지의 외곽선 밖으로 인출된 길이를 갖는 기판용테스트신호라인과; 상기 기판용테스트신호라인의 단부측에 마련되어 테스터의 프로브침과 접촉되는 프로브패드와; 상기 패키지용신호라인 및 상기 기판용테스트신호라인을 접속/분리시키는 접속장치를 포함한다.
상기 접속장치는 상기 패키지용테스트신호라인에 연결된 패키지용테스트패드와; 상기 패키지용테스트패드와 대응된 위치로 하여 상기 기판용테스트신호라인에 연결된 기판용테스트패드; 및 상기 패키지용테스트패드 및 상기 기판용테스트패드의 사이에 개재되는 접속단자를 추가로 포함함이 바람직하다.
상기 접속단자는 볼형으로 하며, 상기 패키지용테스트패드 또는 기판용테스트패드의 어느 한 측에 연결된 것으로 하여 패키지검사상태에서는 상기 패키지용테스트패드 또는 기판용패드의 어느 한 측에 연결된 상태를 이루고, 실제 반도체 칩 구동상태에서는 분리되도록 함이 바람직하다.
상기 패키지용테스트신호라인 및 기판용테스트신호라인을 통해 연결되는 솔더볼과 상기 프로브패드와의 거리는 5~10㎜로 함이 바람직하다.
상기 패키지용테스트패드의 배치위치는 상기 솔더볼의 격자형 정렬 형태를 따르되 그 정렬피치는 상기 솔더볼의 정렬피치를 갖는 위치 또는 상기 솔더볼의 격자형 정렬형태를 따르되, 정렬된 최외곽 솔더볼의 위치와 근접된 위치로 함이 바람직하다.
다음, 상술한 두 번째 목적을 달성하기 위한 본 발명에 의한 모듈 기판 상에 실장된 BGA패키지 검사방법은 BGA패키지의 저면에 격자형으로 배열된 복수의 솔더볼 외곽측으로 패키지용테스트패드를 추가로 마련하고, 상기 패키지용테스트패드와 상기 복수의 솔더볼을 연결하는 패키지용신호라인을 마련하고; 상기 BGA패키지 복수개가 적어도 일면에 실장되어 모듈을 이루는 모듈기판 상에 상기 패키지용테스트패드와 접속되는 기판용테스트패드를 마련하고, 상기 기판용테스트패드와 접속되되 실장된 상기 BGA패키지의 외곽선 밖으로 인출되는 기판용신호라인을 마련하고; 상기 패키용테스트패드 및 기판용테스트패드의 사이에 분리가 가능한 접속단자를 개재시켜서 상기 BGA패키지의 반도체 칩을 테스트할 때에는 상기 접속단자를 개재시켜 상기 패키지용테스트패드 및 기판용테스트패드를 연결시키고, 상기 BGA패키지의 반도체 칩을 구동시킬 때에는 상기 접속단자를 분리시켜 상기 패키지용테스트패드 및 기판용테스트패드의 접속상태를 해제시키는 것을 구비한다.
이하 도 4내지 도 6을 참조로 하여 본 발명에 의한 모듈 기판 상에 실장된 BGA패키지 검사장치 및 그 검사 방법에 대해서 좀더 상세히 설명한다.
도 4는 본 발명에 의한 모듈기판 상에 실장된 BGA패키지를 검사하기 위한 장치가 마련된 메모리모듈의 구성을 도시한 평면도이고, 도 5는 상기 도 4의 Ⅰ-Ⅰ′를 따른 단면도이고, 도 6은 상기 도 4의 모듈기판 상에 실장된 BGA패키지의 저면구성을 도시한 도면이다.
도 4에 도시된 바와 같이 BGA패키지(110)는 모듈기판(101)의 상면에 여러 개가 실장되어 메모리모듈(100)을 이룬다. 상기 모듈기판(100)에는 상기 BGA패키지(110)의 솔더볼(후술함)과 연결되도록 복수개의 기판패드(103)가 구비되고, 상기 모듈기판(100)의 긴 변측에는 소정의 간격을 두고 탭(105)이 형성된다. 상기 탭(105)은 외부 전자 장치의 소켓에 삽입되어 외부 전자 장치와 메모리모듈(100)을 전기적으로 연결시키는 부분으로서 기판패드(103)와 연결된다.
상기 BGA패키지(110)는 도 5에 도시된 바와 같이 인쇄회로기판(111)과, 상기 인쇄회로기판(111) 상부의 패드(111a)상에 전도성 접착제에 의해 접착 고정된 반도체 칩(113)과, 상기 모듈기판(101)과 반도체칩(113)의 전기적 연결을 위한 도전체(115)와, 상기 반도체칩(113)과 도전체(115)를 연결시키는 와이어(117)와, 상기 반도체칩(113)과 인쇄회로기판(111)의 상부면의 도전체(115) 및 와이어(117)를 보호하기 위한 패키지몸체(118)와, 인쇄회로기판(111)의 배면에 부착되어 외부 전극 리드로 사용되는 다수개의 솔더볼(119)로 구성된다. 상기 솔더볼(119)은 도 6에 도시된 바와 같이 격자형으로 배치된다.
상기와 같이 모듈기판(101)상에 배치되는 BGA패키지(110)의 특성 평가를 위하여 상기 BGA패키지(110) 및 모듈기판(101)상에는 검사장치(130)가 구성된다. 그 검사장치(130)는 크게 패키지용테스트신호라인(131)과, 기판용테스트신호라인(132)과, 접속유닛(133)으로 구성된다. 상기 패키지용테스트신호라인(131)은 도 5,6에 도시된 바와 같이 상기 복수의 솔더볼(119)에 각각 연결되며 격자형으로 정렬된 솔더볼(119) 정렬군의 외곽측에 구비된다.
한편, 상기 기판용테스트신호라인(132)은 상기 패키지용테스트신호라인(131)과 대응된 위치로 하여 모듈기판(101)상에 마련되되 실장된 BGA패키지(110)의 외곽선 밖으로 인출되는 길이가 되도록 제작되며 그 인출된 단부측에는 테스터의 프로브침(140)과 접촉되는 프로브패드(135)가 연결된다.
상기 접속유닛(133)은 상기 패키지용테스트신호라인(131)에 연결된 패키지용테스트패드(133a)와, 상기 패키지용테스트패드(133a)와 대응된 위치로 하여 상기 기판용테스트신호라인(132)에 연결된 기판용테스트패드(133b)와, 상기 패키지용테스트패드(133a) 및 상기 기판용테스트패드(133b)의 사이에 개재되는 접속단자(133c)를 구비한다.
상기 접속단자(133c)는 솔더볼(119)과 같이 볼형으로 제작함이 바람직하며, 그 연결은 상기 패키지용테스트패드(133a) 또는 기판용테스트패드(133b)의 어느 한 측에 연결시킴이 바람직하다. 상기 접속단자(133c)는 패키지검사상태에서는 상기 패키지용테스트패드(133a) 또는 기판용테스트패드(133b)의 어느 한 측에 연결된 상태를 이루고, 실제 반도체 칩(113) 구동상태에서는 분리시켜서 사용하도록 함이 바람직하다.
여기서, 접속단자(133c)를 분리시키는 구조를 취하는 것은 실제 메모리모듈(100)이 구동되는 상태에서 솔더볼(119)에 영향을 줄 수 있는 테스트신호라인의 길이를 최소화시키기 위함이다, 그 영향은 상기 테스트신호라인의 길이가 스텁(STUB)으로 작용하여 임피던스 부정합, 신호의 반사, EMI(Electro MagneticCompatability)를 유발하는 예 들을 말하며, 스텁으로 작용하는 테스트신호라인은 높은 주파수 영역에서 안테나로 동작하여 EMI를 심화시킨다.
상기 패키지용테스트신호라인(131)과, 기판용테스트신호라인(132)이 연결되어 이루는 총 길이, 다시 말하여 솔더볼(119)과 상기 프로브패드(135)와의 거리(L)는 5~10㎜로 함이 바람직하다. 이는 테스트신호라인의 길이(L)가 길어지게 되면 측정하고자 하는 솔더볼(119)로부터 반사파형과 간섭을 일으켜 실제의 신호와 다른 파형을 나타내게 되기 때문이다.
상기 패키지용테스트패드(133a)의 배치위치는 상기 솔더볼(119)의 격자형 정렬형태를 따르되 그 정렬피치(p)는 상기 솔더볼(119)의 정렬피치(p')를 갖는 위치로 하거나, 또는 정렬된 최외곽 솔더볼(119)의 위치와 근접된 위치로 함이 바람직하다. 이는 실제 메모리모듈(100)을 구동시키는 상태에서 솔더볼(119)과 연결된 패키지용테스트신호라인(131)의 길이를 최대한 짧게 유지시키기 위한 것이다.
상술한 바와 같이 구성된 BGA패키지(110)는 그 특성검사를 실시할 경우에는 도 5에 도시된 바와 같이 접속단자(133c)를 패키지용테스트패드(133a) 또는 기판용테스트패드(133b)에 부착된 상태로 유지시켜 상기 패키지용테스트패드(133a)와 기판용테스트패드(133b)를 접속시킨다. 그러면 패키지용테스트신호라인(131)과 기판용테스트신호라인(132)은 연결상태를 이루고, 프로브침(140)을 프로브패드(135)에 접촉시켜 솔더볼(119)로부터 전달되는 테스트신호를 측정한다.
한편, 상술한 바와 같은 측정과정을 마친 후 실제 메모리모듈(110)을 구동시키는 상태에서는 상기 접속단자(133c)를 분리시킨다. 그러면, 실제 반도체칩(113)구동에 있어 기판용테스트신호라인(132)부분은 큰 영향을 주지 않게 된다.
도 7은 상술한 바와 같은 BGA패키지(110) 검사장치가 모듈기판(101)의 양면에 마련된 예를 도시한 도면으로서, 도면에 도시된 바와 같이 BGA패키지(110)가 모듈기판(101)의 양면에 설치되었더라도 프로브침(140)을 효과적으로 접촉시킬 수 있게 된다.
상술한 바와 같이 본 발명은 테스트신호라인을 솔더볼에 직접 연결하여 측정함에 따라 솔더볼에 실제 전해지는 신호를 정확하게 측정할 수 있는 이점이 있다.
또한, 그 테스트신호라인을 연결 또는 분리가 가능한 구조로 구성하여 실제 메모리모듈 구동시 테스트신호라인이 스텁으로 작용하는 것을 최소화시키는 이점이 있다.
이와 같이, 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범주에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로, 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구범위 뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.

Claims (9)

  1. 회로기판 상면에 반도체 칩이 장착됨과 아울러 상기 회로기판 하면에 복수의 솔더볼이 격자형으로 마련된 볼 그리드 어레이 패키지(BGA패키지);
    적어도 일면에 상기 BGA패키지를 여러 개 실장하며, 상기 BGA패키지의 볼과 접촉되는 복수의 기판패드가 마련된 모듈기판;
    상기 복수의 솔더볼에 연결되며 솔더볼 정렬라인의 외곽측으로 인출된 패키지용테스트신호라인;
    상기 패키지용테스트신호라인과 대응된 위치로 하여 모듈 기판 상에 마련되되 실장된 BGA패키지의 외곽선 밖으로 인출된 길이를 갖는 기판용테스트신호라인;
    상기 기판용테스트신호라인의 단부측에 마련되어 테스터의 프로브침과 접촉되는 프로브패드;
    상기 패키지용신호라인 및 상기 기판용테스트신호라인을 접속/분리시키는 접속장치를 포함하는 것을 특징으로 하는 모듈기판 상에 실장된 볼 그리드 어레이 패키지 검사장치.
  2. 제 1항에 있어서,
    상기 접속장치는 상기 패키지용테스트신호라인에 연결된 패키지용테스트패드와;
    상기 패키지용테스트패드와 대응된 위치로 하여 상기 기판용테스트신호라인에 연결된 기판용테스트패드; 및
    상기 패키지용테스트패드 및 상기 기판용테스트패드의 사이에 개재되는 접속단자를 포함하는 것을 특징으로 하는 모듈 기판 상에 실장된 볼 그리드 어레이 패키지 검사장치.
  3. 제 2항에 있어서,
    상기 접속단자는 볼형 인 것을 특징으로 하는 모듈 기판 상에 실장된 볼 그리드 어레이 패키지 검사장치.
  4. 제 2항에 있어서,
    상기 접속단자는 상기 패키지용테스트패드 또는 기판용테스트패드의 어느 한 측에 연결된 것을 특징으로 하는 모듈 기판 상에 실장된 볼 그리드 어레이 패키지 검사장치.
  5. 제 4항에 있어서,
    상기 접속단자는 패키지검사상태에서는 상기 패키지용테스트패드 또는 기판용패드의 어느 한 측에 연결된 상태를 이루고, 실제 반도체 칩 구동상태에서는 분리되도록 된 것을 특징으로 하는 모듈 기판 상에 실장된 볼 그리드 어레이 패키지 검사장치.
  6. 제 1항에 있어서,
    상기 패키지용테스트신호라인 및 기판용테스트신호라인을 통해 연결되는 솔더볼과 상기 프로브패드와의 거리는 5~10㎜인 것을 특징으로 하는 모듈 기판 상에 실장에 볼 그리드 어레이 패키지 검사장치.
  7. 제 2항에 있어서,
    상기 패키지용테스트패드의 배치위치는 상기 솔더볼의 격자형 정렬 형태를 따르되 그 정렬피치는 상기 솔더볼의 정렬피치를 갖는 위치인 것을 특징으로 하는 모듈 기판상에 실장에 볼 그리드 어레이 패키지 검사장치.
  8. 제 2항에 있어서,
    상기 패키지용테스트패드의 배치위치는 상기 솔더볼의 격자형 정렬형태를 따르되, 정렬된 최외곽 솔더볼의 위치와 근접된 위치인 것을 특징으로 하는 모듈 기판상에 실장된 볼 그리드 어레이 패키지 검사장치.
  9. BGA패키지의 저면에 격자형으로 배열된 복수의 솔더볼 외곽측으로 패키지용테스트패드를 추가로 마련하고, 상기 패키지용테스트패드와 상기 복수의 솔더볼을 연결하는 패키지용신호라인을 마련하고;
    상기 BGA패키지 복수개가 적어도 일면에 실장되어 모듈을 이루는 모듈기판 상에 상기 패키지용테스트패드와 접속되는 기판용테스트패드를 마련하고, 상기 기판용테스트패드와 접속되되 실장된 상기 BGA패키지의 외곽선 밖으로 인출되는 기판용신호라인을 마련하고;
    상기 패키용테스트패드 및 기판용테스트패드의 사이에 개재 가능한 접속단자를 마련하여 상기 BGA패키지의 반도체 칩을 테스트할 때에는 상기 접속단자를 상기 패키지용테스트패드 및 기판용테스트패드를 연결시키고, 상기 BGA패키지의 반도체 칩을 구동시킬 때에는 상기 접속단자를 분리시켜 상기 패키지용테스트패드 및 기판용테스트패드의 접속상태를 해제시키는 것을 구비하는 것을 특징으로 하는 모듈 기판상에 실장된 BGA패키지 검사방법.
KR10-2003-0040411A 2003-06-20 2003-06-20 모듈기판 상에 실장된 볼 그리드 어레이 패키지 검사장치및 검사방법 KR100500452B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR10-2003-0040411A KR100500452B1 (ko) 2003-06-20 2003-06-20 모듈기판 상에 실장된 볼 그리드 어레이 패키지 검사장치및 검사방법
US10/795,507 US6836138B1 (en) 2003-06-20 2004-03-09 Module having test architecture for facilitating the testing of ball grid array packages, and test method using the same
JP2004136446A JP4252491B2 (ja) 2003-06-20 2004-04-30 検査機能付きモジュール及びその検査方法。

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0040411A KR100500452B1 (ko) 2003-06-20 2003-06-20 모듈기판 상에 실장된 볼 그리드 어레이 패키지 검사장치및 검사방법

Publications (2)

Publication Number Publication Date
KR20040110033A true KR20040110033A (ko) 2004-12-29
KR100500452B1 KR100500452B1 (ko) 2005-07-12

Family

ID=33516434

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0040411A KR100500452B1 (ko) 2003-06-20 2003-06-20 모듈기판 상에 실장된 볼 그리드 어레이 패키지 검사장치및 검사방법

Country Status (3)

Country Link
US (1) US6836138B1 (ko)
JP (1) JP4252491B2 (ko)
KR (1) KR100500452B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100876964B1 (ko) * 2007-07-20 2009-01-07 앰코 테크놀로지 코리아 주식회사 반도체 패키지 제조용 테스트 보드
KR20170014084A (ko) * 2015-07-28 2017-02-08 큐알티 주식회사 반도체 패키지용 신뢰성 검사 유닛 및 이의 실장방법
KR20190091969A (ko) * 2018-01-30 2019-08-07 주식회사 엘지화학 테스트포인트를 가지는 인쇄회로기판의 제조 방법 및 이를 통해 제조되는 인쇄회로기판

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6729019B2 (en) 2001-07-11 2004-05-04 Formfactor, Inc. Method of manufacturing a probe card
DE60207572T2 (de) * 2001-07-11 2006-08-10 Formfactor, Inc., Livermore Verfahren zum herstellen einer nadelkarte
US7015570B2 (en) * 2002-12-09 2006-03-21 International Business Machines Corp. Electronic substrate with inboard terminal array, perimeter terminal array and exterior terminal array on a second surface and module and system including the substrate
US7202685B1 (en) * 2005-11-30 2007-04-10 International Business Machines Corporation Embedded probe-enabling socket with integral probe structures
TWI270963B (en) * 2005-12-09 2007-01-11 Via Tech Inc Package module with alignment structure and electronic device with the same
JP5222509B2 (ja) * 2007-09-12 2013-06-26 ルネサスエレクトロニクス株式会社 半導体装置
US8138776B2 (en) * 2008-10-03 2012-03-20 Shelsky Robert C In-circuit test assembly
KR20100058359A (ko) * 2008-11-24 2010-06-03 삼성전자주식회사 다층 반도체 패키지, 그것을 포함하는 반도체 모듈 및 전자신호 처리 시스템 및 다층 반도체 패키지의 제조 방법
US9912448B2 (en) * 2012-02-13 2018-03-06 Sentinel Connector Systems, Inc. Testing apparatus for a high speed communications jack and methods of operating the same
TWI479498B (zh) * 2012-02-17 2015-04-01 Winbond Electronics Corp 記憶體裝置
JP5516619B2 (ja) * 2012-02-27 2014-06-11 イビデン株式会社 電子部品の製造方法
USD758372S1 (en) * 2013-03-13 2016-06-07 Nagrastar Llc Smart card interface
USD729808S1 (en) * 2013-03-13 2015-05-19 Nagrastar Llc Smart card interface
USD759022S1 (en) * 2013-03-13 2016-06-14 Nagrastar Llc Smart card interface
US9888283B2 (en) 2013-03-13 2018-02-06 Nagrastar Llc Systems and methods for performing transport I/O
DE102015203680A1 (de) * 2015-03-02 2016-09-08 Siemens Aktiengesellschaft Verfahren zum Herstellen einer elektronischen Schaltung, Baugruppe mit einer elektronischen Schaltung sowie Fertigungsanlage zur Herstellung einer elektronischen Schaltung
USD780763S1 (en) * 2015-03-20 2017-03-07 Nagrastar Llc Smart card interface
USD864968S1 (en) 2015-04-30 2019-10-29 Echostar Technologies L.L.C. Smart card interface
US10068866B2 (en) * 2016-09-29 2018-09-04 Intel Corporation Integrated circuit package having rectangular aspect ratio
CN109752413B (zh) * 2018-12-27 2021-08-03 苏州佳世达电通有限公司 测试两基板之间多个焊球的结构及其方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6184659B1 (en) * 1999-02-16 2001-02-06 Microchip Technology Incorporated Microcontroller with integral switch mode power supply controller
US6515464B1 (en) * 2000-09-29 2003-02-04 Microchip Technology Incorporated Input voltage offset calibration of an analog device using a microcontroller

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100876964B1 (ko) * 2007-07-20 2009-01-07 앰코 테크놀로지 코리아 주식회사 반도체 패키지 제조용 테스트 보드
KR20170014084A (ko) * 2015-07-28 2017-02-08 큐알티 주식회사 반도체 패키지용 신뢰성 검사 유닛 및 이의 실장방법
KR20190091969A (ko) * 2018-01-30 2019-08-07 주식회사 엘지화학 테스트포인트를 가지는 인쇄회로기판의 제조 방법 및 이를 통해 제조되는 인쇄회로기판
WO2019151752A1 (ko) * 2018-01-30 2019-08-08 주식회사 엘지화학 테스트포인트를 가지는 인쇄회로기판의 제조 방법 및 이를 통해 제조되는 인쇄회로기판
CN110870390A (zh) * 2018-01-30 2020-03-06 株式会社Lg化学 用于制造具有测试点的印刷电路板的方法以及由此制造的印刷电路板
US10966313B2 (en) 2018-01-30 2021-03-30 Lg Chem, Ltd. Method for manufacturing printed circuit board having test point, and printed circuit board manufactured thereby

Also Published As

Publication number Publication date
US20040257103A1 (en) 2004-12-23
KR100500452B1 (ko) 2005-07-12
JP2005010147A (ja) 2005-01-13
JP4252491B2 (ja) 2009-04-08
US6836138B1 (en) 2004-12-28

Similar Documents

Publication Publication Date Title
KR100500452B1 (ko) 모듈기판 상에 실장된 볼 그리드 어레이 패키지 검사장치및 검사방법
US6462570B1 (en) Breakout board using blind vias to eliminate stubs
JP5143921B2 (ja) 被測定デバイス搭載ボード、及びデバイスインタフェース部
US7088118B2 (en) Modularized probe card for high frequency probing
KR101393175B1 (ko) 집적 고속 프로브 시스템
TW201415037A (zh) 微節距探針卡介面裝置以及微節距探針卡
JP2734412B2 (ja) 半導体装置のソケット
CN109587933B (zh) 一种电路转接板以及测试装置
JPH07335701A (ja) プロービング装置
JPS612338A (ja) 検査装置
TWI325500B (en) Integrated circuit testing apparatus
KR20090079271A (ko) 프로브 카드
JP3249865B2 (ja) 半導体集積回路装置の製造方法
KR100950446B1 (ko) Ｐｃｂ를 구비하는 스페이스 트랜스포머 및 이를 포함하는프로브 카드
JP5145332B2 (ja) プローブカード
KR100216992B1 (ko) 복수의 전원배선이 형성된 검사용 기판
JP3936547B2 (ja) コンタクトプローブおよびそれを備えたプローブ装置並びにコンタクトプローブの製造方法
JP3076424B2 (ja) 回路基板検査方法と検査基板並びに回路基板検査装置
JP4898628B2 (ja) 被測定デバイス搭載ボード、及びプローブカード
JPH06181246A (ja) プローブ装置
JPH0315765A (ja) テストボード
JP2684268B2 (ja) 配線基板の端子間接続ピンブロック
JPH08242052A (ja) プリント配線板
KR20100050714A (ko) 보드 모듈
JPH03195974A (ja) プローブカード

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120531

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20130531

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee