TWI620475B - 印刷電路板及其製作方法 - Google Patents

印刷電路板及其製作方法 Download PDF

Info

Publication number
TWI620475B
TWI620475B TW104100903A TW104100903A TWI620475B TW I620475 B TWI620475 B TW I620475B TW 104100903 A TW104100903 A TW 104100903A TW 104100903 A TW104100903 A TW 104100903A TW I620475 B TWI620475 B TW I620475B
Authority
TW
Taiwan
Prior art keywords
circuit board
printed circuit
layers
measuring unit
contact pads
Prior art date
Application number
TW104100903A
Other languages
English (en)
Other versions
TW201626868A (zh
Inventor
何昌立
蘇清河
高煒翔
呂佶明
黃振宏
Original Assignee
南亞電路板股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南亞電路板股份有限公司 filed Critical 南亞電路板股份有限公司
Priority to TW104100903A priority Critical patent/TWI620475B/zh
Priority to CN201510060526.3A priority patent/CN105992451A/zh
Priority to US14/701,264 priority patent/US20160205782A1/en
Publication of TW201626868A publication Critical patent/TW201626868A/zh
Application granted granted Critical
Publication of TWI620475B publication Critical patent/TWI620475B/zh

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2818—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP] using test structures on, or modifications of, the card under test, made for the purpose of testing, e.g. additional components or connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/281—Specific types of tests or tests for a specific type of fault, e.g. thermal mapping, shorts testing
    • G01R31/2812—Checking for open circuits or shorts, e.g. solder bridges; Testing conductivity, resistivity or impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/0909—Preformed cutting or breaking line
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09481—Via in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

本發明提供一種印刷電路板，包括產品區、外框區、複數個切割道以及至少一量測單元。該產品區包括複數個以矩陣型式排列之電路板單元，該些電路板單元分別具有複數個第一內部線路層。該外框區包圍於該產品區之外。該些切割道設置於該外框區與該些電路板單元之間，且設置於該些電路板單元之間。該量測單元設置於該些切割道之其中一者內，且具有複數個第二內部線路層以及複數個接觸墊，其中各該些第二內部線路層與各該些第一內部線路層係透過相同的製程步驟形成，該些接觸墊電性連接該些第二內次線路層，且顯露於該印刷電路板之一表面。

Description

印刷電路板及其製作方法
本發明係關於一種電子部件；特別係有關於一種印刷電路板及其製作方法。
現今電子產品不斷朝輕、薄、短、小發展，印刷電路板(printed circuit board，PCB)亦逐漸朝向高密度佈線互連(high density interconnection，HDI)製程技術發展，俾能在更狹小的空間裡提供更多的功能，進而達到整體系統成本的降低。
目前來說，為了監測印刷電路板中各內部線路層的品質及厚度，通常係藉由量測整體線路之阻值變化的方法。然而，根據實務上的經驗，此方法並無法真實反應出印刷電路板中各內部線路層的品質及厚度，導致無法及早發現製程上的品質異常，從而影響了整體生產良率。因此，業界需要一種印刷電路板及其製作方法，以改善上述缺點。
本發明實施例提供一種印刷電路板，包括產品區、外框區、複數個切割道以及至少一量測單元。該產品 區包括複數個以矩陣型式排列之電路板單元，該些電路板單元分別具有複數個第一內部線路層。該外框區包圍於該產品區之外。該些切割道設置於該外框區與該些電路板單元之間，且設置於該些電路板單元之間。該量測單元設置於該些切割道之其中一者內，且具有複數個第二內部線路層以及複數個接觸墊，其中各該些第二內部線路層與各該些第一內部線路層係透過相同的製程步驟下形成，該些接觸墊電性連接該些第二內次線路層，且顯露於該印刷電路板之一表面。
本發明實施例亦提供一種印刷電路板之製作 方法，包括提供該印刷電路板，其定義有產品區、外框區以及複數個切割道，該產品區包括複數個以矩陣型式排列之電路板單元，該些電路板單元分別具有複數個第一內部線路層，該外框區包圍於該產品區外側，該些切割道設置於該外框區與該些電路板單元之間以及該些電路板單元之間；以及，形成至少一量測單元於該些切割道之其中一者內，且該量測單元具有複數個第二內部線路層以及複數個接觸墊，其中各該些第二內部線路層與各該些第一內部線路層係透過相同的製程步驟形成，該些接觸墊係電性連接於該些第二內次線路層，且顯露於該印刷電路板之一表面。
1‧‧‧印刷電路板
11‧‧‧接觸墊
21、22、23、24、25、26‧‧‧(第一)內部線路層
31‧‧‧接觸墊
40‧‧‧電路板單元
50‧‧‧切割道
60‧‧‧量測單元
60A、60B、60C、60D、60E、60F、60G、60H‧‧‧接觸墊
61、62、63、64、65、66‧‧‧(第二)內部線路層
70‧‧‧防焊層
70A‧‧‧開口
B‧‧‧下表面
D‧‧‧外框區
F‧‧‧上表面
H‧‧‧導電通孔
L‧‧‧側邊長度
L1、L2、L3‧‧‧線路長度
11、12、13、14、15、16‧‧‧線路長度
P‧‧‧產品區
V‧‧‧導電盲孔
W1、W2、W3、W4‧‧‧寬度
第1圖表示量測一印刷電路板之整體線路之阻值變化，無法真實反應其中各內部線路層的品質及厚度之一原因之 剖面示意圖。
第2圖表示本發明一實施例之印刷電路板之局部平面圖。
第3圖表示第2圖中X部分之放大圖。
第4圖表示沿第3圖中Y1-Y2方向之剖面示意圖。
第5圖表示本發明其他實施例之印刷電路板之局部平面圖。
第6圖表示本發明其他實施例之印刷電路板之局部平面圖。
第7A及7B圖分別表示本發明其他實施例之印刷電路板中之防焊層以及接觸墊之剖面示意圖。
為讓本發明之上述和其它目的、特徵、和優點 能更明顯易懂，下文特舉出較佳實施例，並配合所附圖式，作詳細說明如下。
在以下所說明的本發明的各種實施例中，所稱 的方位“上”及“下”，僅是用來表示相對的位置關係，並非用來限制本發明。
第1圖表示量測印刷電路板之整體線路之阻值 變化，無法真實反應其中各內部線路層的品質及厚度之一原因之剖面示意圖。如第1圖所示，位於印刷電路板之上表面F之一接觸墊11，會經由複數個內部線路層(interconnection layer)21~26以及連接內部線路層21~26的複數個導電盲孔(via hole)V和導電通孔(plated through hole，PTH)H，而電性連通位於印刷電路板之下表面B之另一接觸墊31。應可了解的是，第1圖中省略了位於內部線路層21~26之間的介電層(例如為樹脂材料層)。另外，關於接觸墊11及31、內部線路層21~26、以及該些導電盲孔V及導電通孔H之材料及製作方法皆為本領域之習知技術，故在此不多作贅述。
假設在內部線路層21~26的寬度及厚度一致的 條件下，整體線路之阻值由線路總長決定。然而，由於高密度佈線的設計，導致各內部線路層21~26之線路長度11~16所佔線路總長(11~16的加總)的比例相對地小，故無法僅藉由量測印刷電路板之整體線路之阻值變化而可準確得知各內部線路層21~26之阻值變化，乃至監測各內部線路層21~26在製程上的品質異常。
第2圖表示本發明一實施例之印刷電路板之局 部平面圖。如第2圖所示，本實施例之印刷電路板1主要包括產品區P、外框區D、複數個切割道50以及至少一量測單元60(例如複數個量測單元60，第2中僅顯示出其中一個)。
該產品區P，包括複數個以矩陣型式排列之電 路板單元40，且該些電路板單元40可具有如第1圖中所示的內部線路設計(具有複數個內部線路層21~26)。該外框區D(亦稱作空板區(dummy area))包圍於產品區P外側，而不會用以佈置電路板單元40。該些沿著水平或垂直方向延伸之切割道50，係被定義於該產品區P(該些電路板單元40)與該外框區D之間，以及該些電路板單元40之間。
接著請一併參閱第2~4圖，其中第3圖表示第2 圖中X部分之放大圖，第4圖表示沿第3圖中Y1-Y2方向之剖面示意圖。於本實施例中，該量測單元60設置於兩個相鄰電路板單元40之間的切割道50內，且包括複數個內部線路層61~66、連接內部線路層61~66之複數個導電盲孔V和導電通孔H、複數個顯露於印刷電路板1之上表面F之接觸墊60A~60D、以及複數個顯露於印刷電路板1之下表面B之接觸墊60E~60H。應可了解的是，第4圖中亦省略了位於該些內部線路層61~66之間的介電層(例如樹脂材料層)。
此外，該量測單元60係以大致平行於切割道50 之方式設置於該切割道50內。其中，內部線路層61~63大致係於該切割道50之一長軸方向上延伸，且接觸墊60A~60D可設置於該長軸方向上，並電性連接內部線路層61~63。值得一提的是，內部線路層64~66和接觸墊60E~60H與內部線路層61~63和接觸墊60A~60D可呈上下對稱的，即，內部線路層64~66同樣大致係於該切割道50之一長軸方向上延伸，且接觸墊60E~60H設置於該長軸方向上，並電性連接內部線路層64~66。如第3圖所示，本實施例之該量測單元60大致位在該切割道50之中央，且該量測單元之寬度W1可小於或等於該切割道50之寬度W2。
雖然上述實施例中之內部線路層61~66大致係 於該切割道50之一長軸方向上延伸，然而，於本發明其他實施例中，內部線路層61~66亦可沿著該切割道50之一長軸方向以鋸齒之方式延伸，只要不影響到該些電路板單元40 之品質即可。
需特別說明的是，本實施例之內部線路層 61~66(第二內部線路層)對應於該些電路板單元40之內部線路層21~26(第一內部線路層)。更具體而言，各該些內部線路層61~66與各該些內部線路層21~26係可透過相同的製程步驟形成，且具有相同的材料及厚度。
此外，如第4圖所示，該接觸墊60A與該接觸墊 60B電性連接該內部線路層61之兩端，該接觸墊60A與該接觸墊60C電性連接該內部線路層62之兩端，且該接觸墊60A與該接觸墊60D電性連接該內部線路層63之兩端。同理，該些接觸墊60E~60H亦分別電性連接各該些內部線路層64~66之兩端。其中，該些內部線路層61~66之線路長度L1~L3可小於或等於該切割道50於長軸方向上之一長度，其係由實際需求來決定，惟較佳係介於該些電路板單元40之一側邊長度(第2圖)的三分之一至三分之二之間。
第5圖及第6圖分別表示本發明其他實施例之 印刷電路板之局部平面圖。第5圖及第6圖中之印刷電路板與第2圖中之印刷電路板的差異在於該量測單元60之佈置位置。請參閱第5圖，該量測單元60亦可設置於該些電路板單元40與該外框區D之間的切割道50內(僅鄰近於該些電路板單元40之一側)。請參閱第6圖，該量測單元60亦可設置於兩個切割道50之相交處且同時相鄰四個電路板單元40。
藉由上述結構設計，本發明實施例之該量測單元60之內部線路層61~66(第二內部線路層)係具有足夠長 度之線路，故透過量測各內部線路層61~66之阻值變化，可準確得知其品質及厚度變化。另外，由於該量測單元60設置於鄰近該些電路板單元40之切割道50內，故透過監控該量測單元60之內部線路層61~66(第二內部線路層)之阻值變化，即可有效得知該些電路板單元40中之單一或複數者之局部或全部之內部線路層21~26(第一內部線路層)的品質及厚度變化。此外，在透過切割該些切割道50而得到該些電路板單元40之前，即能夠得知該些電路板單元40之內部線路層的品質及厚度變化，如此亦可提升該印刷電路板1之整體生產良率。
值得一提的是，本發明之該量測單元60之結構 並不以上述所揭示之實施例為限，其可根據實際需求設計。舉例來說，若該印刷電路板1之該些電路板單元40內之介電層及內部線路層的層別數或材料改變時，該量測單元60內之介電層及內部線路層之層別數或材料亦可對應改變。或者，該量測單元60之該些接觸墊亦可被設置於印刷電路板之同一表面上。
第7A及7B圖分別表示本發明其他實施例之印 刷電路板中之防焊層以及接觸墊之剖面示意圖。如第7A圖及第7B圖所示，本發明實施例之印刷電路板更包括一防焊層70，覆蓋於其上表面F上，用以保護該些內部線路層61~66，且該防焊層70具有複數個對應於位在該上表面F之接觸墊60A~60D之開口70A(第7A及7B圖中未顯示出接觸墊60C、60D及內部線路層62~66)。其中，該些開口70A之 寬度W4可小於、等於或大於該些接觸墊60A~60D之寬度W3。同理，該印刷電路板之下表面B(第4圖)上亦可設有一防焊層70。關於防焊層70之材料及製作方法係為本領域之習知技術，故在此不多作贅述。
綜上所述，於本發明實施例中提供一種印刷電 路板，包括產品區、外框區、複數個切割道以及至少一量測單元。該產品區包括複數個以矩陣型式排列之電路板單元，該些電路板單元分別具有複數個第一內部線路層。該外框區包圍於該產品區之外。該些切割道設置於該外框區與該些電路板單元之間，且設置於該些電路板單元之間。 該量測單元設置於該些切割道之其中一者內，且具有複數個第二內部線路層以及複數個接觸墊，其中各該些第二內部線路層與各該些第一內部線路層係透過相同的製程步驟形成，該些接觸墊電性連接該些第二內次線路層，且顯露於該印刷電路板之一表面。
再者，於本發明實施例中亦提供一種印刷電路 板之製作方法，包括提供該印刷電路板，其定義有產品區、外框區以及複數個切割道，該產品區包括複數個以矩陣型式排列之電路板單元，該些電路板單元分別具有複數個第一內部線路層，該外框區包圍於該產品區外側，該些切割道設置於該外框區與該些電路板單元之間以及該些電路板單元之間；以及，形成至少一量測單元於該些切割道之其中一者內，且該量測單元具有複數個第二內部線路層以及複數個接觸墊，其中各該些第二內部線路層與各該些第一 內部線路層係透過相同的製程步驟形成，該些接觸墊係電性連接於該些第二內次線路層，且顯露於該印刷電路板之一表面。
藉由上述結構特徵，本發明實施例可達成藉由監測鄰近於該些電路板單元之該量測單元之內部線路層的阻值變化，而得知該些電路板單元之內部線路層的品質及厚度之效果。此外，該量測單元設置於該些切割道之內，故不會佔據印刷電路板之生產區而造成浪費，且在透過切割該些切割道而得到該些電路板單元之前，即可得知該些電路板單元之內部線路層的品質及厚度變化，如此更可有效提高該印刷電路板之整體生產良率。
雖然本發明以前述之實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可做些許之更動與潤飾。因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

Claims (16)

  1. 一種印刷電路板，包括：一產品區，包括複數個以矩陣型式排列之電路板單元，該些電路板單元分別具有複數個第一內部線路層；一外框區，包圍於該產品區外側；複數個切割道，設置於該外框區與該些電路板單元之間，且設置於該些電路板單元之間；以及至少一量測單元，設置於該些切割道之其中一者內，且具有：複數個第二內部線路層，各該些第二內部線路層與各該些第一內部線路層係透過相同的製程步驟形成，其中該些第二內部線路層之其中至少兩者具有相異之長度；以及複數個接觸墊，電性連接該些第二內次線路層，且顯露於該印刷電路板之一表面。
  2. 如申請專利範圍第1項所述的印刷電路板，其中該量測單元以大致平行於該切割道之方式設置於該切割道內。
  3. 如申請專利範圍第2項所述的印刷電路板，其中該些第二內部線路層大致係於該切割道之一長軸方向上延伸。
  4. 如申請專利範圍第3項所述的印刷電路板，其中該些第二內部線路層之長度小於或等於該切割道於該長軸方向之一長度。
  5. 如申請專利範圍第1項所述的印刷電路板，其中該量測單元設置於兩個相鄰的該些電路板單元之間或一側。
  6. 如申請專利範圍第1項所述的印刷電路板，其中該量測單元之寬度小於或等於該切割道之寬度。
  7. 如申請專利範圍第1項所述的印刷電路板，更包括一防焊層，覆蓋於該印刷電路板之該表面上，且具有複數個對應於該些接觸墊之開口。
  8. 如申請專利範圍第7項所述的印刷電路板，其中該些開口之寬度大於該些接觸墊之寬度。
  9. 一種印刷電路板之製作方法，包括：提供該印刷電路板，定義有一產品區、一外框區以及複數個切割道，其中該產品區包括複數個以矩陣型式排列之電路板單元，該些電路板單元分別具有複數個第一內部線路層，該外框區包圍於該產品區外側，該些切割道設置於該外框區與該些電路板單元之間以及該些電路板單元之間；以及形成至少一量測單元於該些切割道之其中一者內，且該量測單元具有複數個第二內部線路層以及複數個接觸墊，其中各該些第二內部線路層與各該些第一內部線路層係透過相同的製程步驟形成，該些接觸墊係電性連接於該些第二內次線路層，且顯露於該印刷電路板之一表面，其中該些第二內部線路層之其中至少兩者具有相異之長度。
  10. 如申請專利範圍第9項所述的印刷電路板之製作方法，其中該量測單元以大致平行於該切割道之方式設置於該切割道內。
  11. 如申請專利範圍第10項所述的印刷電路板之製作方 法，其中該些第二內部線路層大致係於該切割道之一長軸方向上延伸。
  12. 如申請專利範圍第11項所述的印刷電路板之製作方法，其中該些第二內部線路層之長度小於或等於該切割道於該長軸方向上之一長度。
  13. 如申請專利範圍第9項所述的印刷電路板之製作方法，其中該量測單元設置於兩個相鄰的該些電路板單元之間或一側。
  14. 如申請專利範圍第9項所述的印刷電路板之製作方法，其中該量測單元之寬度小於或等於該切割道之寬度。
  15. 如申請專利範圍第9項所述的印刷電路板之製作方法，更包括：形成一防焊層於該印刷電路板之該表面上，且該防焊層具有複數個對應於該些接觸墊之開口。
  16. 如申請專利範圍第15項所述的印刷電路板之製作方法，其中該些開口之寬度大於該些接觸墊之寬度。
TW104100903A 2015-01-12 2015-01-12 印刷電路板及其製作方法 TWI620475B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW104100903A TWI620475B (zh) 2015-01-12 2015-01-12 印刷電路板及其製作方法
CN201510060526.3A CN105992451A (zh) 2015-01-12 2015-02-05 印刷电路板及其制作方法
US14/701,264 US20160205782A1 (en) 2015-01-12 2015-04-30 Printed circuit board and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW104100903A TWI620475B (zh) 2015-01-12 2015-01-12 印刷電路板及其製作方法

Publications (2)

Publication Number Publication Date
TW201626868A TW201626868A (zh) 2016-07-16
TWI620475B true TWI620475B (zh) 2018-04-01

Family

ID=56368528

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104100903A TWI620475B (zh) 2015-01-12 2015-01-12 印刷電路板及其製作方法

Country Status (3)

Country Link
US (1) US20160205782A1 (zh)
CN (1) CN105992451A (zh)
TW (1) TWI620475B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102352316B1 (ko) * 2015-08-11 2022-01-18 삼성전자주식회사 인쇄 회로 기판

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI257682B (en) * 2004-10-12 2006-07-01 Phoenix Prec Technology Corp Substrate having testing router
TWI463929B (zh) * 2012-11-30 2014-12-01 Zhen Ding Technology Co Ltd 電路板及其製作方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5923539A (en) * 1992-01-16 1999-07-13 Hitachi, Ltd. Multilayer circuit substrate with circuit repairing function, and electronic circuit device
US5773764A (en) * 1996-08-28 1998-06-30 Motorola, Inc. Printed circuit board panel
US6391669B1 (en) * 2000-06-21 2002-05-21 International Business Machines Corporation Embedded structures to provide electrical testing for via to via and interface layer alignment as well as for conductive interface electrical integrity in multilayer devices
JP4316862B2 (ja) * 2002-04-05 2009-08-19 帝人ファイバー株式会社 識別表示物、識別表示物の識別方法、並びに識別表示物の識別システム
AU2003275636A1 (en) * 2002-10-31 2004-05-25 Advantest Corporation Connection unit, board mounting device to be measured, probe card, and device interface unit
JP4822880B2 (ja) * 2006-03-02 2011-11-24 株式会社リコー 半導体ウエハ、半導体装置及び半導体装置の製造方法
JP4697037B2 (ja) * 2006-05-09 2011-06-08 株式会社デンソー 部品内蔵基板及びその配線不良検査方法
JP5065671B2 (ja) * 2006-12-27 2012-11-07 株式会社東芝 プリント配線板の検査方法
JP4912917B2 (ja) * 2007-02-22 2012-04-11 京セラ株式会社 回路基板、携帯電子機器及び回路基板の製造方法
JP5064062B2 (ja) * 2007-02-28 2012-10-31 株式会社日本マイクロニクス 多層配線基板の検査方法
JP5071084B2 (ja) * 2007-12-10 2012-11-14 パナソニック株式会社 配線用基板とそれを用いた積層用半導体装置および積層型半導体モジュール
KR20090132180A (ko) * 2008-06-20 2009-12-30 삼성전기주식회사 인쇄회로기판 접합방법
JP2012037314A (ja) * 2010-08-05 2012-02-23 Fujitsu Ltd 評価用基板および基板評価方法
CN102480852B (zh) * 2010-11-22 2014-02-05 富葵精密组件(深圳)有限公司 电路板的制作方法
CN102548249B (zh) * 2010-12-13 2014-02-05 富葵精密组件(深圳)有限公司 电路板的制作方法
US8692245B2 (en) * 2011-08-21 2014-04-08 Nanya Technology Corp. Crack stop structure and method for forming the same
US8963282B2 (en) * 2011-09-14 2015-02-24 Nanya Technology Corp. Crack stop structure and method for forming the same
JP2013239548A (ja) * 2012-05-15 2013-11-28 Seiko Epson Corp シート基板、電子部品、電子機器、電子部品の検査方法、及び電子部品の製造方法
CN202750331U (zh) * 2012-08-14 2013-02-20 长沙牧泰莱电路技术有限公司 一种印刷电路板
KR102041501B1 (ko) * 2013-09-13 2019-11-06 삼성전자 주식회사 연배열 인쇄회로기판, 그의 불량 단품 인쇄회로기판의 교체 방법 및 이를 이용한 전자 장치의 제조 방법
EP2860150B1 (en) * 2013-10-11 2021-01-06 Canon Production Printing Netherlands B.V. Substrate plate for MEMS devices
US9618564B2 (en) * 2014-01-27 2017-04-11 Apple Inc. Printed circuits with sacrificial test structures

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI257682B (en) * 2004-10-12 2006-07-01 Phoenix Prec Technology Corp Substrate having testing router
TWI463929B (zh) * 2012-11-30 2014-12-01 Zhen Ding Technology Co Ltd 電路板及其製作方法

Also Published As

Publication number Publication date
CN105992451A (zh) 2016-10-05
US20160205782A1 (en) 2016-07-14
TW201626868A (zh) 2016-07-16

Similar Documents

Publication Publication Date Title
KR102666151B1 (ko) 반도체 패키지
JP7177594B2 (ja) チップオンフィルムパッケージ、表示パネル、及び表示装置
CN108257945B (zh) 半导体器件
US8692136B2 (en) Method of repairing probe card and probe board using the same
US9648726B2 (en) Suspension board assembly sheet with circuits and manufacturing method of the same
TWI659680B (zh) 軟性印刷電路板
TWI620475B (zh) 印刷電路板及其製作方法
JPS60119749A (ja) 多層配線部材
TW201417644A (zh) 多層電路板及其製作方法
JP2023532899A (ja) リフロー中のはんだボール接合部の不具合を低減するためのプリント回路基板のメッシュルーティング
US20160071807A1 (en) Methodology to achieve zero warpage for ic package
KR102555243B1 (ko) 다층 연성 회로 기판을 갖는 마이크로 엘이디 모듈
JP4179234B2 (ja) 半導体装置
CN116170940A (zh) 一种pcb测试板
US20090315029A1 (en) Semiconductor integrated circuit having terminal for measuring bump connection resistance and semiconductor device provided with the same
JP2003287553A (ja) プローブカード及びそれを製造するための基板
JP2000223840A (ja) ビルドアップ多層配線板の製造方法
KR100575619B1 (ko) 테스트 패턴
JP5690678B2 (ja) 電子部品検査装置用配線基板およびその製造方法
TW202103528A (zh) 軟硬複合電路板外框的應力消除結構
WO2023210526A1 (ja) 配線基板および実装構造体
KR100894179B1 (ko) 기판 스트립
TWI701451B (zh) 軟性電路板之輔助量測線路
JP5388081B2 (ja) 半導体装置
TWI721424B (zh) 空間轉換器、探針卡及其製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees