JP5388081B2

JP5388081B2 - 半導体装置

Info

Publication number: JP5388081B2
Application number: JP2006223449A
Authority: JP
Inventors: 博仲川; 昌宏青柳; 秀和原; 満千野
Original assignee: National Institute of Advanced Industrial Science and Technology AIST
Current assignee: National Institute of Advanced Industrial Science and Technology AIST
Priority date: 2006-08-18
Filing date: 2006-08-18
Publication date: 2014-01-15
Anticipated expiration: 2026-08-18
Also published as: JP2008047773A

Description

本発明は、マイクロストリップライン構造を持つ半導体装置の配線構造に関するものである。

伝送信号の高周波化に伴い、マイクロストリップライン構造を持つ半導体装置がしばしば採用されている（たとえば特許文献１、２参照）。
特開平９−２７５１４５号公報特開平１１−２１４５７７号公報

しかしながら、マイクロストリップライン構造の微細化が進むにつれて、信号層に複数配設されている信号線間のクロストークをいかに低減するかが重要な課題となってきている。

本発明は、以上の事情に鑑みてなされたものであり、マイクロストリップライン構造を持つ半導体装置において、信号線間のクロストークを効果的に低減することのできる配線構造、およびそれを備えた半導体装置を提供することを課題としている。

上記の課題を解決するため、本発明の配線構造は、信号層、グランド層、および電源層を備えたマイクロストリップライン構造を持つ半導体装置の配線構造であって、信号層には、信号線とともに、電源層の電源線とは別の電源線が設けられており、この信号層が、信号線同士の間ならびに信号線と電源線との間に、グランド層のグランド線とは別のグランド線を設けたコプレーナ構造となっていることを特徴とする。

この配線構造は、グランド層は電源層と信号層の間に設けられていることをも特徴とし、また、信号線用はんだボールを囲むようにグランド用はんだボールが配置されていること、信号線用はんだボールおよびグランド用はんだボールとして小さいはんだボールを使用し、各はんだボール間の間隔が広くなっていること、金属ピンまたは金属バンプが配設されていること、をさらに特徴とする。

本発明の半導体装置は、これらの配線構造を有することを特徴とする。

以上のとおりの特徴を有する本発明によれば、マイクロストリップライン構造を持つ半導体装置において、信号層を上記のとおりのＧＮＤ付きコプレーナ構造とすることで、信号線間のクロストークを効果的に低減することのできる配線構造、およびそれを備えた半導体装置を実現することができる。

［第一実施形態］
図１〜図３は、本発明の一実施形態に係る配線構造における信号層、グランド層、および電源層を示す平面概念図であり、図４〜図６は、それら信号層、グランド層、および電源層で構成される多層基板を図１〜図３中のＡ−Ａ’線、Ｂ−Ｂ’線、およびＣ−Ｃ’線で切った断面概念図である。

本実施形態では、信号層１、グランド層２、および電源層３を備えたマイクロストリップライン構造となっており、このマイクロストリップライン構造において、信号層１には、信号線１１とともに、電源層３の電源線３１とは別の電源線１３が設けられており、この信号層１が、信号線１１同士の間ならびに信号線１１と電源線１３との間に、グランド層２のグランド線２１とは別のグランド線１２を設けたコプレーナ構造となっている。

より具体的には、まず、信号層１（Ｓ）、グランド層２（Ｇ）、および電源層３（Ｐ）が、絶縁性樹脂からなる絶縁層４を各層間に介在させて順に積層されており、その多層基板上には、バンプ２０を介して信号層１の信号線１１と接続されている半導体チップ１０と、Ａｇペースト等の接着剤３０を介して半導体チップ１０と固定されている放熱板４０が設けられている。さらに図中、５０は封止樹脂、６０はソルダーレジスト、７０はスティフナーである。なお、図１および図２では、簡略化のために、図４〜図６にて示す絶縁層４、接着剤３０、放熱板４０、封止樹脂５０、ソルダーレジスト６０、スティフナー７０は省略している。図３では絶縁層４を図示し、他は同様に省略している。

半導体チップ１０側の最上層である信号層１については、図１に示すように、適宜位置に複数並んで配設された信号線１を有している。各信号線１は、バンプ２０を介した半導体チップ１０との接続位置から横方向に延びている。

そして、この信号層１には、信号層１用の電源線１３が適宜位置に設けられており、さらに、各信号線１１同士の間、ならびに信号線１１と電源線１３との間を埋めるように、信号層１用のベタ構造のグランド線１２（以下グランドベタ部１２ａと呼ぶ）が設けられている。グランドベタ部１２ａは、言い換えると、信号線１１および電源線１３を囲むように、信号層１にて半導体チップ１０周辺のほぼ全面に広がった平板状となっている。

このグランドベタ部１２ａの存在により、信号線１１および電源線１３を備えた信号層１はＧＮＤ付きコプレーナ構造となり、信号線１１間でのクロストークの発生を効果的に抑制することができるようになる。

本実施形態における信号層１は、さらに、半導体チップ１０の下方位置からグランドベタ部１２ａに伸びた線状の複数のグランドリード部１２ｂをも有している。

グランドリード部１２ｂについては、ショートを防ぐために、バンプ２０に接触しないような線幅、ピッチ、精度とすることが好ましく、または、図７に例示したようにバンプ２０に隣接する部分を切断した形状とすること（図７中の点線円内参照）も好ましい。

以上の信号層１の下層に設けられているグランド層２については、図２に示すように、信号層１および電源層３の間に位置しており、グランド層２にて半導体チップ１０周辺のほぼ全面に広がった平板状のグランドベタ部２１ａと、半導体チップ１０の下方位置からグランドベタ部２１ａに伸びた線状の複数のグランドリード部２１ｂを有するグランド線２が設けられている。

最下層である電源層３については、図３に示すように、適宜形状に形成された電源線３１を有しており、その表面には適宜位置にランド７が設けられ、この上にはんだボール６（Ｓ，Ｇ，Ｐ）が設けられている。図１〜図３には、各ランド７の配設位置を示すべく、点線でランド７を図示している。

これら信号層１、グランド層２、および電源層３は、各層を貫通する多数のビア５によって厚さ方向に電気的に接続されている。これにより、一層安定した電位を保つことができる。

たとえば、信号層１の各信号線１１は、信号層１からグランド層２を通って電源層３まで貫通した信号線１１用のビア５である信号ビア５１によって、電源層３の表面に設けられた信号線１１用のランド７である信号ランド７１に電気的に接続されており（図１〜図４参照）、信号ランド７１上の信号線１１用のはんだボール６（Ｓ）である信号ボール６１を介して、実装マザーボード（図示無し）に電気的に接続されることとなる。

信号層１のグランド線１２のうちのグランドリード部１２ｂは、信号層１からグランド層２まで貫通したグランド線１２用のビア５であるグランドビア５２によって、グランド層２のグランド線２１のうちのグランドリード部２１ｂに電気的に接続されている（図１，図２，図５参照）。グランドリード部１２ｂは信号層１にてグランドベタ部１２ａと接続されているので、グランドベタ部１２ａもグランド層２のグランド線２１と電気的に接続されることになる。さらに、グランド層２のグランド線２１のうちのグランドベタ部２１ｂは、グランドリード部２１ａと接続されているとともに、グランド層２から電源層３まで貫通したグランドビア５２によって、電源層３表面のグランド線２１用のランド７であるグランドランド７２に電気的に接続されており（図２〜図５参照）、グランドランド７２上のグランド線１２，２１用のはんだボール６（Ｇ）であるグランドボール６２を介して、実装マザーボード（図示無し）に電気的に接続されることとなる。

信号層１の電源線１３は、信号層１からグランド層２を通って電源層３まで貫通した電源線１３用のビア５である電源ビア５３によって、電源層３の電源線３１に電気的に接続されている（図１〜図３，図６参照）。そして電源線３１は、電源層３表面の電源線３１用のランド７である電源ランド７３に電気的に接続されており、電源ランド７３上の電源線３１用のボール６（Ｐ）である電源ボール６３を介して、実装マザーボード（図示無し）に電気的に接続されることとなる。

以上のとおりの本実施形態では、信号層１に設けた電源線１３を広い面積のものとすることができ、これにより、十分な電力を効率良く得ることができる。

また、信号層１、グランド層２、および電源層３で配線構造を構成しており、少なくともそれら３層があれば良いので、層数を抑えてコストダウンを図ることができる。

［第二実施形態］
ところで、クロストークは、信号線１１間以外に、はんだボール６間でも生じるため、これを低減することが望まれる。

そこで、本実施形態では、図８に例示したように、はんだボール６の配置を調整することでクロストークのさらなる低減を図っている。

より具体的には、信号線１１用のはんだボール６である信号ボール６ａとグランド線１２，２１用のはんだボール６であるグランドボール６ｂを千鳥状に配置させて、グランドボール６ｂで信号ボール６ａを囲む。

このようにグランドボール６ｂを配置することで、信号ボール６ａ間のクロストークを効果的に低減することができる。

また、小さい信号ボール６ａ、グランドボール６ｂを使用することで、信号ボール６ａ、グランドボール６ｂの間隔を広げて、クロストークをより効果的に低減できる。さらには、信号ボール６ａ、グランドボール６ｂによる反射を低減することも可能になる。

信号ボール６ａ、グランドボール６ｂの寸法の一例としては、図９（Ａ）（Ｂ）に示すように、従来たとえば直径０．６ｍｍであったものを直径０．３ｍｍに小径化し、信号ボール６ａは中心間隔１．０ｍｍ／外周間隔０．７ｍｍで配設し、グランドボール６ｂは信号ボール６ａとの外周間隔を０．２ｍｍとして配設する。もちろん、各寸法はこれに限定されるものではない。

［第三実施形態］
はんだボール６に起因するクロストークの低減手法としては、さらに、図１０〜図１２に例示したように、はんだボール６の代わりに、金属ピン６０、または金属バンプ６００を用いることが挙げられる。

より具体的には、まず図１０の実施形態では、縦に伸びたピン状のはんだ等の金属が、信号線１１およびグランド線１２，２１用にそれぞれ配置されている。配置形態は、第二実施形態と同様にして信号線１１用の金属ピン６０である信号ピン６０ａを囲むようにグランド線１２，２１用の金属ピン６０であるグランドピン６０ｂを配置している。

これにより、ボール状のはんだと比較すると、間隔をより広く確保することができる。

また、信号ピン６０ａにより近い位置にグランドピン６０ｂを設置することも可能となる。

さらには、各金属ピン６０を短くすれば、短い伝送距離を実現できる。

次に、図１１および図１２の実施形態では、バンプ状のはんだ等の金属が、信号線１１およびグランド線１２，２１用にそれぞれ配置されている。配置形態は、第二実施形態と同様にして信号線１１用の金属バンプ６００である信号バンプ６００ａを囲むようにグランド線１２，２１用の金属バンプ６００であるグランドバンプ６００ｂを配置している。

これにより、たとえば、各金属バンプ６００をマスクで一括形成することが可能であり、短時間形成を実現できる。

また、マスクデザインを調整することで、グランドバンプ６００ｂだけ小径のものにすることも可能である。

さらに、図１２では、信号バンプ６００ｂおよびグランドバンプ６００ｂを図１１のものより低く形成している。

これにより、半導体装置とそれが実装されるマザーボード（図示なし）との接続部分にて、ほぼ直線での伝送距離が実現できる。

本発明の第一実施形態に係る配線構造の信号層を示す平面概念図。本発明の第一実施形態に係る配線構造のグランド層を示す平面概念図。本発明の第一実施形態に係る配線構造の電源層を示す平面概念図。本発明の第一実施形態に係る配線構造の断面概念図。本発明の第一実施形態に係る配線構造の断面概念図。本発明の第一実施形態に係る配線構造の断面概念図。本発明の第一実施形態に係る配線構造の別の信号層を示す平面概念図。本発明の第二実施形態を示す概念図。本発明の第二実施形態を示す別の概念図。本発明の第三実施形態を示す概念図。本発明の第三実施形態を示す別の概念図。本発明の第三実施形態を示すさらに別の概念図。

符号の説明

１信号層
１１信号線
１２グランド線
１２ａグランドベタ部
１２ｂグランドリード部
１３電源線
２グランド層
２１グランド線
２１ａグランドベタ部
２１ｂグランドリード部
３電源層
３１電源線
４絶縁層
５ビア
５１信号ビア
５２グランドビア
５３電源ビア
６はんだボール
６１信号ボール
６２グランドボール
６３電源ボール
６ａ信号ボール
６ｂグランドボール
６０金属ピン
６０ａ信号ピン
６０ｂグランドピン
６００金属バンプ
６００ａ信号バンプ
６００ｂグランドバンプ
７ランド
７１信号ランド
７２グランドランド
７３電源ランド
１０半導体チップ
２０バンプ
３０接着剤
４０放熱板
５０封止樹脂
６０ソルダーレジスト
７０スティフナー

Claims

信号層、グランド層、および電源層を備えたマイクロストリップライン構造を持つ半導体装置の配線構造であって、
信号層には、信号線とともに、電源層の電源線とは別の電源線が設けられており、
前記信号層は、信号線同士の間ならびに信号線と電源線との間に、グランド層のグランド線とは別のグランド線を設けたコプレーナ構造となっており、
前記信号層のグランド線は、前記信号層の信号線および電源線を囲むように設けられている、ことを特徴とする配線構造。
前記信号層のグランド線は、グランドベタ部を備え、該グランドベタ部は、信号線同士の間ならびに信号線と電源線との間を埋めるように前記信号層に設けられている、請求項１に記載の配線構造。
前記信号層は、半導体チップからグランドベタ部に伸びるグランドリード部を備え、該グランドリード部は、半導体チップと前記信号層の信号線との間のバンプに接触しないように形成されている、請求項２に記載の配線構造。
グランド層は、電源層と信号層の間に設けられている、ことを特徴とする請求項１ないし３のいずれかに記載の配線構造。
信号線用はんだボールを囲むようにグランド線用はんだボールが配置されている、ことを特徴とする請求項１ないし４のいずれかに記載の配線構造。
信号線用はんだボールおよびグランド線用はんだボールの間隔が、各はんだボール間のクロストークを低減するように調整されている、ことを特徴とする請求項５に記載の配線構造。
信号線用はんだボールおよびグランド線用はんだボールの間隔が、各はんだボールによる反射を低減するように調整されている、ことを特徴とする請求項５または６に記載の配線構造。
金属ピンまたは金属バンプが配設されている、ことを特徴とする請求項１ないし４のいずれかに記載の配線構造。
請求項１ないし８のいずれかに記載の配線構造を有する半導体装置。
バンプを介して信号層の信号線と接続された半導体チップを備える、請求項９に記載の半導体装置。