JP7177594B2 - チップオンフィルムパッケージ、表示パネル、及び表示装置 - Google Patents

チップオンフィルムパッケージ、表示パネル、及び表示装置 Download PDF

Info

Publication number
JP7177594B2
JP7177594B2 JP2018014380A JP2018014380A JP7177594B2 JP 7177594 B2 JP7177594 B2 JP 7177594B2 JP 2018014380 A JP2018014380 A JP 2018014380A JP 2018014380 A JP2018014380 A JP 2018014380A JP 7177594 B2 JP7177594 B2 JP 7177594B2
Authority
JP
Japan
Prior art keywords
pad
inspection line
sub
input
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018014380A
Other languages
English (en)
Other versions
JP2018128672A (ja
Inventor
喜 權 李
承 均 洪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020170018734A external-priority patent/KR102695418B1/ko
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of JP2018128672A publication Critical patent/JP2018128672A/ja
Application granted granted Critical
Publication of JP7177594B2 publication Critical patent/JP7177594B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2836—Fault-finding or characterising
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0413—Details of dummy pixels or dummy lines in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0277—Bendability or stretchability details
    • H05K1/028—Bending or folding regions of flexible printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10128—Display

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Automation & Control Theory (AREA)
  • General Engineering & Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Description

本発明は表示装置に関し、より詳しくは、内部損傷を検出できるチップオンフィルムパッケージ、表示パネル、及び表示装置に関する。
表示装置は、表示パネル、表示パネルを駆動させる印刷回路基板（printed circuit board；ＰＣＢ）及び表示パネルと印刷回路基板を電気的に連結するチップオンフィルム（chip on film；ＣＯＦ）パッケージを含む。
チップオンフィルムパッケージは、一端部が表示パネルの上部に取り付けられ、ベンディングされて表示パネルの下部に装着される。チップオンフィルムパッケージは、そのベンディング領域が限界曲率半径を超えるか、またはベンディングストレスが累積される場合、ベンディング領域でクラックが発生することがある。この場合、チップオンフィルムパッケージに含まれた信号線に欠陥が発生するか、またはチップオンフィルムパッケージに駆動不良が発生して表示装置の品質が低下することがある。
本発明の一目的は、簡単な構成で内部損傷の感知だけでなく、内部損傷の位置及び原因に対する分析を可能にするチップオンフィルムパッケージを提供することにある。
本発明の一目的は、簡単な構成で内部損傷の位置に対する判断を可能にする表示パネルを提供することにある。
本発明の一目的は、正常駆動中に内部損傷をモニタリングすることができる表示装置を提供することにある。
本発明の一目的を達成するために、本発明の実施形態に係るチップオンフィルムパッケージは、(i)ベンディング領域、第１パッド領域、及び前記第１パッド領域と異なる第２パッド領域を含むベース基板；(ii)前記第１パッド領域上に形成されるダミーパッド及び入力パッド；(iii)前記第２パッド領域上に形成される出力パッド；(iv)前記ベース基板上に形成され、前記入力パッドのうちの第１入力パッド及び第２入力パッドに連結され、前記ベンディング領域及び前記第２パッド領域を経由して、前記第１入力パッドと前記第２入力パッドとの間に延びる第１ループを形成する第１検査線；及び(v)前記ベンディング領域を含む領域上に形成され、前記ダミーパッドに連結されるとともに前記ベンディング領域と前記第２パッド領域との間の箇所、またはこれら２つの領域の境界の近傍にて前記第１検査線と連結されることで、前記ベンディング領域を経由して前記ダミーパッドと前記第１入力パッドとの間に延びる第２ループを形成する第２検査線を含むことができる。
一実施形態によれば、前記ダミーパッドは、前記入力パッドと、これに接続される一群の端子との間の整列状態の判断基準となりうるアラインキーを含むことができる。
一実施形態によれば、前記第１検査線は、前記第１入力パッドと、前記出力パッドのうちの第１出力パッドとを連結する第１サブ検査線；前記第２入力パッドと、前記出力パッドのうちの第２出力パッドとを連結する第２サブ検査線；及び、前記第１出力パッドと前記第２出力パッドとを前記第２パッド領域の近傍にて連結する第３サブ検査線を含み、前記第２検査線は前記第１サブ検査線と連結できる。
一実施形態によれば、前記チップオンフィルムパッケージは、前記ダミーパッドと前記第２入力パッドとを前記第１パッド領域の近傍にて連結する第３検査線をさらに含むことができる。
一実施形態によれば、前記ベース基板は、少なくとも一つの絶縁層を挟む複数の配線層を含み、前記第２検査線は前記複数の配線層にまたがって形成されうる。
一実施形態によれば、前記第１検査線は、第１部分検査線及び第２部分検査線を含み、前記第１部分検査線は前記ベース基板の第１面に形成され、前記第２部分検査線は、前記第１面とは逆の側の、前記ベース基板の第２面に形成され、前記少なくとも一つの絶縁層に含まれたビアホールを通じて前記第１部分検査線が前記第２部分検査線と連結されうる。
一実施形態によれば、前記第２検査線は、前記ベンディング領域中に、ジグザグ状、蛇行状、パルス波状、渦巻状などの曲がりくねった線（meander line）をなすように形成された検査パターンを含むことができる。ジグザグ状、蛇行状、パルス波状などの検査線は、パッドの配列方向に沿った方向（左右方向）、またはこれに垂直の方向へと振れるように形成することができる。
一実施形態によれば、前記ダミーパッドは、前記第１パッド領域内で、前記入力パッド及び前記ダミーパッドがなすパッド列のうちの最も外側、すなわち、両端または一端に位置することができる。
一実施形態によれば、前記第１パッド領域上に形成され、前記ダミーパッド及び前記入力パッドと連結される集積回路チップをさらに含み、前記集積回路チップは前記第１ループの第１抵抗値及び前記第２ループの第２抵抗値を算出し、前記第１抵抗値及び前記第２抵抗値に基づいて前記第２パッド領域及び前記第３領域のうち、少なくとも一つの領域での損傷発生の有無を判断することができる。
一実施形態によれば、前記入力パッドの入力パッド抵抗値及び前記第１抵抗値に基づいて前記第２パッド領域及び前記第３領域での損傷発生の有無を判断し、前記入力パッド抵抗値及び前記第２抵抗値に基づいて前記第３領域での損傷発生の有無を判断し、前記第１抵抗値と前記第２抵抗値との間の差に基づいて前記第２パッド領域内の損傷の有無を判断することができる。
一実施形態によれば、前記チップオンフィルムパッケージは、前記ベース基板上に形成されるダミー線をさらに含み、前記ダミー線は前記第２パッド領域に対応する前記ベース基板の一辺から前記ベース基板を横切って、前記一辺とは逆側の、前記ベース基板の他辺まで延長され、前記第２検査線は前記ダミー線の少なくとも一部、例えば実質上全部を含むのでありうる。
一実施形態によれば、前記第２パッド領域は、第１サブパッド領域及び第２サブパッド領域を含み、前記第１サブパッド領域に第１出力パッド群が形成され、前記第２サブパッド領域に第２出力パッド群が形成され、前記第１ループは第１サブループ及び第２サブループを含み、前記第１サブループは、第１サブパッド領域を経由して前記第１入力パッドと前記第２入力パッドとを連結し、前記第２サブループは、前記第２サブパッド領域を経由して前記第２入力パッドと前記入力パッドのうちの第３入力パッドとを連結することができる。
一実施形態によれば、前記第１検査線は、前記第１入力パッドと、前記第１出力パッド群のうちの第１出力パッドとを連結する第１サブ検査線；前記第２入力パッドと、前記第２出力パッド群のうちの第２出力パッドとを連結する第２サブ検査線；前記第２入力パッドと、前記第１出力パッド群のうちの第３出力パッドとを連結する第３サブ検査線；前記第３入力パッドと、前記第２出力パッド群のうちの第４出力パッドとを連結する第４サブ検査線；前記第１出力パッドと前記第３出力パッドとを連結する第５サブ検査線；前記第２出力パッドと前記第４出力パッドとを連結する第６サブ検査線を含み、前記第２検査線は、前記ベンディング領域と前記第２パッド領域との間の箇所、またはこれら２つの領域の境界の近傍にて、前記第１サブ検査線と連結されるのでありうる。
一実施形態によれば、前記チップオンフィルムパッケージは、前記第３入力パッドと、前記入力パッドのうちの第４入力パッドとを、前記第１パッド領域の近傍で連結して第４ループを形成する第４検査線をさらに含むことができる。
一実施形態によれば、前記チップオンフィルムパッケージは、前記第１パッド領域上に形成され、前記ダミーパッド及び前記入力パッドと連結される集積回路チップをさらに含み、前記集積回路チップは前記第１ループの第１抵抗値、前記第２ループの第２抵抗値、及び前記第４ループの第４抵抗値を算出し、前記第１抵抗値、前記第２抵抗値、及び前記第４抵抗値に基づいて前記入力パッド、前記出力パッド、及び前記ベンディング領域のうちの、少なくとも一つでの損傷発生の有無を判断することができる。
一実施形態によれば、前記集積回路チップは、前記第４抵抗値に基づいて前記入力パッド、前記出力パッド、及び前記ベンディング領域での損傷発生の有無を判断し、前記第４抵抗値に基づいて前記入力パッド内の損傷発生の有無を判断し、前記第１抵抗値と前記第２抵抗値との間の差に基づいて前記出力パッド内の損傷の有無を判断し、前記第２抵抗値及び前記第４抵抗値の間の差に基づいて前記ベンディング領域内の損傷発生の有無を判断することができる。
本発明の一目的を達成するために、本発明の実施形態に係る表示パネルは、第１パッド領域及び前記第１パッド領域と異なる第２領域を含むベース基板、前記第１パッド領域に形成されるダミーパッド及びパッド、前記ベース基板に形成され、前記パッドのうち、第１パッド及び第２パッドに連結され、前記第２領域中にて前記ベース基板の外郭の少なくとも一部を経由して、前記第１パッドと前記第２パッドとの間に延びる第１ループを形成する第１検査線、及び前記ベース基板に形成され、前記ダミーパッドに連結されるとともに前記第２領域にて前記第１検査線と連結されることで、前記第２領域を経由して前記ダミーパッドと前記第１パッドとの間に延びる第２ループを形成する第２検査線を含むことができる。
一実施形態によれば、前記ダミーパッドは、印刷回路基板またはチップオンフィルムパッケージの端子と、前記パッドとの間の整列状態の判断基準となるアラインキーを含むことができる。
一実施形態によれば、前記ベース基板は、少なくとも一つの絶縁層を挟む複数の配線層を含み、前記第２検査線は前記複数の配線層にまたがって形成されうる。
一実施形態によれば、前記第２検査線は、前記第２領域中に、ジグザグ状、蛇行状、パルス波状、渦巻状などの曲がりくねった線（meander line）をなすように形成された検査パターンを含むことができる。
本発明の一目的を達成するために、本発明の実施形態に係る表示装置は、映像を表示する表示パネル、前記表示パネルを駆動する印刷回路基板、及び前記表示パネルと前記印刷回路基板とを電気的に連結するチップオンフィルムパッケージを含み、前記表示パネルまたは前記チップオンフィルムパッケージは、第１パッド領域及び前記第１パッド領域と異なる第２領域を含むベース基板、前記第１パッド領域に形成されるダミーパッド及びパッド、前記ベース基板に形成され、前記パッドのうち、第１パッド及び第２パッドに連結され、前記第２領域中にて前記ベース基板の外郭の少なくとも一部を経由して前記第１パッドと前記第２パッドとの間に延びる第１ループを形成する第１検査線、及び前記ベース基板に形成され、前記ダミーパッドに連結されるとともに前記第２領域にて前記第１検査線と連結されることで、前記第２領域を経由して前記ダミーパッドと前記第１パッドとの間に第２ループを形成する第２検査線を含むことができる。
本発明の実施形態に係るチップオンフィルムパッケージは、第１検査線を備えることによって、外部検査装置をしてチップオンフィルムパッケージ内の損傷発生の有無を速かに判断できるようにすることができる。
また、チップオンフィルムパッケージは、ベンディング領域に形成された第２検査線を備えることによって、外部検査装置をして損傷発生位置／原因をより迅速でかつ正確に判断できるようにすることができる。
延いては、チップオンフィルムパッケージは、ダミーパッド（即ち、アラインキーを含み、一般的に使われないパッド）を用いることによって、別途の構成要素などを追加せず、単純な構造だけで内部損傷の発生の位置／原因に対する把握／分析を可能にすることができる。
本発明の実施形態に係る表示パネルは、第１検査線及びベンディング領域に形成された第２検査線を備えることによって、外部検査装置をして表示パネル内の損傷発生の有無を速かに判断できるようにすることができる。
本発明の実施形態に係る表示装置は、第１検査線、第２検査線、及び集積回路チップ（第１検査線及び第２検査線に連結される）を含むことによって、集積回路チップを用いて表示装置の駆動中にもチップオンフィルムパッケージ及び／又は表示パネル内の損傷発生の有無を持続的に検出（または、モニタリング）することができる。
但し、本発明の効果は前記効果に限定されるものではなく、本発明の思想及び領域から逸脱しない範囲で多様に拡張できる。
本発明の実施形態に係る表示装置を示す模式的な斜視図である。 チップオンフィルムパッケージをベンディングさせた状態の、図１の表示装置の一例を示す断面図である。 は図１の表示装置に含まれたチップオンフィルムパッケージの一例を示す模式的な斜視図である。 図１の表示装置に含まれたチップオンフィルムパッケージの他の例を示す模式的な斜視図である。 図３ｂのチップオンフィルムパッケージのベース基板の積層状態の一例を示す断面図である。 図３ｂのチップオンフィルムパッケージにおける検査線の配線構造の一例中、ベース基板の下面側の配線及びビアを示す平面図である。 図３ｂのチップオンフィルムパッケージにおける検査線の配線構造の一例中、ベース基板の上面側の配線及びビアを示す平面図である。 図３ｂのチップオンフィルムパッケージにおける検査線の配線構造の一例中、ベース基板の上下面の配線及びビアをまとめて示す平面図である。 図３ｂのチップオンフィルムパッケージにおける検査線の配線構造の一例中、表示基板上の短絡パッドを示す平面図である。 図３ｂのチップオンフィルムパッケージにおける検査線の配線構造の一例について、上下面の配線、ビア及び短絡パッドをまとめて示す平面図である。 図３ａのチップオンフィルムパッケージの一例を示す模式的な斜視図である。 図５のチップオンフィルムパッケージの例（１）を示す平面図である。 図５のチップオンフィルムパッケージの例（２）を示す平面図である。 図５のチップオンフィルムパッケージの例（３）を示す平面図である。 図１の表示装置に含まれたチップオンフィルムパッケージの例（４）を示す図である。 図１の表示装置に含まれたチップオンフィルムパッケージの例（５）を示す図である。 図１の表示装置に含まれたチップオンフィルムパッケージの例（６）を示す図である。 図１の表示装置に含まれたチップオンフィルムパッケージの更に他の例を示す模式的な斜視図である。 図１の表示装置に含まれたチップオンフィルムパッケージの更に他の例を示す模式的な斜視図である。 表示パネルの端部をベンディングさせた状態の、図１の表示装置またはその他の表示装置についての一例を示す断面図である。 図９の表示装置に含まれた表示パネルの一例を示す図である。
以下、添付した図面を参照して、本発明の実施形態をより詳しく説明しようとする。図面上の同一な構成要素に対しては同一または類似の参照符号を使用する。
図１は本発明の実施形態に係る表示装置を示す図であり、図２は図１の表示装置の一例を示す断面図である。
図１及び図２を参照すると、表示装置１０００は、表示パネル１００、チップオンフィルム（chip on film；以下、“ＣＯＦ”という）パッケージ２００、及び印刷回路基板３００を含むことができる。
表示パネル１００は、有機発光表示パネル（organic light emitting display panel）、液晶表示パネル（liquid crystal display panel）、プラズマ表示パネル（plasma display panel）、電気泳動表示パネル（electrophoretic display panel）、及びエレクトロウェッティング表示パネル（electrowetting display panel）などの多様な表示パネルを含むことができるが、以下では前記表示パネル１００は有機発光表示パネルであることを一例として説明する。
表示パネル１００は、映像を表示することができる。表示パネル１００は、第１基板１０及び第２基板２０を含むことができる。
第１基板１０は、表示領域（または、活性領域）にマトリックス形態に配置された画素を含むことができる。第１基板１０は、画素を駆動させるためのゲートドライバ（図示せず）及びデータドライバ（図示せず）をさらに含むことができる。平面上で第１基板１０は第２基板２０に比べてより広い面積を有することができる。第２基板２０と重畳しない第１基板１０上に、パッド（または、パッド電極）が形成できる。パッドはゲートドライバ及びデータドライバと電気的に連結できる。パッドに印加された信号はゲートドライバ及びデータドライバに伝達できる。
第２基板２０は、第１基板１０に接合されて第１基板１０に形成された画素、回路、及び配線を外部から封入させることができる。表示パネル１００は、第２基板２０の一面に付着されて外光反射を抑制する偏光フィルムをさらに含むことができる。
ＣＯＦパッケージ２００は、表示パネル１００及び印刷回路基板３００を電気的に連結することができる。ＣＯＦパッケージ２００は、ベース基板２２０（または、ベースフィルム、フレキシブル基板）と集積回路チップ２１０を含むことができる。ここで、集積回路チップ２１０は、図２に示すように、ベース基板２２０の上部に形成できる。以下では、ＣＯＦパッケージ２００の上面またはベース基板２２０の上面（または、上部）は集積回路チップ２１０が形成された面として定義し、ＣＯＦパッケージ２００の下面またはベース基板２２０の下面（または、下部）は集積回路チップ２１０が形成されない面として定義する。
ＣＯＦパッケージ２００の一端は、表示パネル１００のパッドにボンディングされて表示パネル１００に電気的に連結できる。類似するように、ＣＯＦパッケージ２００の他端は、前記印刷回路基板３００にボンディングされて電気的に連結できる。ＣＯＦパッケージ２００は、“Ｃ”形状に撓んだ状態で表示パネル１００に装着できる。例えば、ＣＯＦパッケージ２００の一端で、ベース基板２２０の下部に表示パネル１００が連結できる。また、ＣＯＦパッケージ２００の他端で、ベース基板２２０の上部に印刷回路基板３００が連結できる。
一方、図１で表示装置１０００は４個のＣＯＦパッケージ２００を含み、互いに第２方向（ＤＲ２）に離隔したものとして図示したが、本発明はこれに限定されるものではない。例えば、表示装置１０００は多様な個数のＣＯＦパッケージ２００を含むことができる。
印刷回路基板３００は、駆動基板及び表示パネル１００を駆動する多数の回路を含むことができる。ＣＯＦパッケージ２００が撓んで装着された状態で、印刷回路基板３００は第１基板１０の下部に位置するように配置できる。
図１に図示してはいないが、表示装置１０００はケースをさらに含み、表示パネル１００、ＣＯＦパッケージ２００、及び前記印刷回路基板３００は、ケースに収納できる。
図３ａは、図１の表示装置に含まれたチップオンフィルムパッケージの一例を示す図である。
図１、図２、及び図３ａを参照すると、ＣＯＦパッケージ２００は、ベース基板２２０、複数のパッド（または、複数のパッド端子）、集積回路チップ２１０、第１検査線ＴＬ１、及び第２検査線ＴＬ２を含むことができる。
平面上でＣＯＦパッケージ２００はベンディング領域ＢＡと非ベンディング領域ＮＡを含むことができる。ベンディング領域ＢＡは、ＣＯＦパッケージ２００が撓むことによって、実際にベンディングが発生する領域でありうる。ベンディング領域ＢＡは、第１方向（ＤＲ１）に一定の幅を有し、第２方向（ＤＲ２）に延長できる。非ベンディング領域ＮＡは、ＣＯＦパッケージ２００が撓んでもベンディングが発生しない領域でありうる。非ベンディング領域ＮＡは、ベース基板２２０からベンディング領域ＢＡを除外した領域でありうる。
非ベンディング領域ＮＡは、第１パッド領域ＡＲ１（または、第１ボンディング領域、入力アウターリードボンディング領域（input outer lead bonding area））及び第２パッド領域ＡＲ２（または、第２ボンディング領域、出力アウターリードボンディング領域（output outer lead bonding area））を含むことができる。第１パッド領域ＡＲ１は印刷回路基板３００にボンディングされる領域であって、入力パッドＩＴＰ１、ＩＴＰ２、ダミーパッドＤＰ、及び信号パッドＳＰを含むことができる。第２パッド領域ＡＲ２は表示パネル１００にボンディングされる領域であって、出力パッドＯＴＰ１、ＯＴＰ２、及び信号パッドＳＰを含むことができる。第１パッド領域ＡＲ１はＣＯＦパッケージ２００の第１方向（ＤＲ１）への一端に（または、一端に隣接して）位置し、第２パッド領域ＡＲ２はＣＯＦパッケージ２００の第１方向（ＤＲ１）への他端に（または、他端に隣接して）位置することができる。
第１パッド領域ＡＲ１及び第２パッド領域ＡＲ２はベンディング領域ＢＡから離隔できる。第１パッド領域ＡＲ１と第２パッド領域ＡＲ２との間には第３領域ＡＲ３が位置することができる。ベンディング領域ＢＡは、第３領域ＡＲ３に含まれ、第１パッド領域ＡＲ１と集積回路チップ２１０との間の一部領域であるか、または第２ボンディング領域ＡＲ２と集積回路チップ２１０との間の一部の領域でありうる。図３でベンディング領域ＢＡは、第２ボンディング領域ＡＲ２と集積回路チップ２１０との間の一部の領域であることを一例として図示した。
ベース基板２２０は、フレキシブルなフィルムでありうる。ベース基板２２０は互いに対向する上面及び下面を含むことができる。集積回路チップ２１０は、ベース基板２２０の上面上に形成できる。集積回路チップ２１０は複数の端子を含み、信号線を通じて信号パッドＳＰに電気的に連結できる。
第１パッド領域ＡＲ１及び第２パッド領域ＡＲ２での、表示パネル１００や印刷回路基板３００の端子部とのボンディング、及び、集積回路チップ２１０を実装するためのボンディングは、異方性導電フィルム（ａｎｉｓｏｔｒｏｐｉｃ ｃｏｎｄｕｃｔｉｖｅ ｆｉｌｍ、ＡＣＦ）を介して行うことができる。異方性導電フィルムは、導電層を含む導電ボールが、ベースとなる絶縁性樹脂中に分散されたものであり、例えば表示パネル上や、印刷回路基板上に形成または配置した後、異方性導電フィルム（ＡＣＦ）を挟むようにして圧着を行うことで、ボンディングを実現できる。この際の圧着の不良、または、外力や振動によりパッド接続部での端子抵抗が大きくなった場合にも、後述のように本願の検査線を用いた検出が可能である。
第１検査線ＴＬ１はベース基板２２０上に形成され、第１入力パッドＩＴＰ１及び第２入力パッドＩＴＰ２に連結できる。第１検査線ＴＬ１は第２パッド領域ＡＲ２を経由して第１入力パッドＩＴＰ１及び第２入力パッドＩＴＰ２の間に第１ループを形成することができる。
一実施形態で、第１検査線ＴＬ１は第１サブ検査線ＳＴＬ１及び第２サブ検査線ＳＴＬ２を含むことができる。ここで、第１サブ検査線ＳＴＬ１は第１入力パッドＩＴＰ１及び第１出力パッドＯＴＰ１を連結することができる。類似するように、第２サブ検査線ＳＴＬ２は、第２入力パッドＩＴＰ２と第２出力パッドＯＴＰ２とを連結することができる。第１サブ検査線ＳＴＬ１と第２サブ検査線ＳＴＬ２とは、第２方向（ＤＲ２）に離隔し、第１サブ検査線ＳＴＬ１及び第２サブ検査線ＳＴＬ１の各々は第１方向（ＤＲ１）に延長され、概して直線でありうる。第１サブ検査線ＳＴＬ１と第２サブ検査線ＳＴＬ２とは、第１短絡（short）パッドＯＴＳ１を通じて、第２パッド領域ＡＲ２にて相互に連結されうる。ここで、第１短絡パッドＯＴＳ１は、表示パネル１００に含まれ、第１基板１０に、第１出力パッドＯＴＰ１及び第２出力パッドＯＴＰ２に対応して形成できる。すなわち、第１出力パッドＯＴＰ１に少なくとも部分的に重なり合う領域から、第２出力パッドＯＴＰ２に少なくとも部分的に重なり合う領域にまで延びるように形成されうる。ＣＯＦパッケージ２００が表示パネル１００にボンディングされる場合、第１短絡パッドＯＴＳ１は、第１出力パッドＯＴＰ１と第２出力パッドＯＴＰ２とを最短距離で連結することができる。
なお、表示装置１００を製造する工程の最中に、外部検査装置を用いてＣＯＦパッケージ２００の損傷発生の有無を判断する検査が遂行できる。このために、外部検査装置は、第１入力パッドＩＴＰ１及び第２入力パッドＩＴＰ２に連結できる。外部検査装置は、第１入力パッドＩＴＰ１及び第２入力パッドＩＴＰ２のうちの一つ（例えば、第１入力パッドＩＴＰ１）に検査信号を印加し、第１入力パッドＩＴＰ１及び第２入力パッドＩＴＰ２のうちの他の一つ（例えば、第２入力パッドＩＴＰ２）を通じて第１測定信号を受信することで、検査信号及び第１測定信号に基づいてＣＯＦパッケージ２００の損傷の有無を判断することができる。例えば、外部検査装置は、第１入力パッドＩＴＰ１と第２入力パッドＩＴＰ２との間に第１検査電圧を印加し、第２入力パッドＩＴＰ２を通じて第１測定電流を受信し、第１検査電圧及び第１測定電流に基づいて第１ループの第１抵抗値を算出することができる。ここで、第１ループの第１抵抗値は、第１及び第２入力パッドＩＴＰ１、ＩＴＰ２の抵抗値（または、圧着抵抗値、ボンディング抵抗値、接触抵抗値）、第１及び第２出力パッドＯＴＰ１、ＯＴＰ２の抵抗値及び第１検査線ＴＬ１の抵抗値を含み、以下の＜数式１＞のように表現できる。
＜数式１＞
Ｒ１＝ＲＩＴＰ１＋ＲＩＴＰ２＋ＲＯＴＰ１＋ＲＯＴＰ２＋ＲＴＬ１
ここで、Ｒ１は第１ループの第１抵抗値、ＲＩＴＰ１は第１入力パッドＩＴＰ１の抵抗値、ＲＩＴＰ２は第２入力パッドＩＴＰ２の抵抗値、ＲＯＴＰ１は第１出力パッドＯＴＰ１の抵抗値、ＲＯＴＰ１は第２出力パッドＯＴＰ１の抵抗値、ＲＴＬ１は第１検査線ＴＬ１の抵抗値を示す。
したがって、外部検査装置は、ＣＯＦパッケージ２００内における、第１パッド領域ＡＲ１、第２パッド領域ＡＲ２、及びベンディング領域ＢＡなど、全ての領域での損傷発生の有無を、速かに判断することができる。
但し、第１検査線ＴＬ１のみを用いてＣＯＦパッケージ２００の損傷の有無を判断する場合、パッケージ２００の正確な損傷原因、損傷発生位置などが把握できないことがある。例えば、ＣＯＦパッケージ２００内の損傷は、第１及び第２入力パッドＩＴＰ１、ＩＴＰ２の不良、第２パッド領域ＡＲ２の圧着不良、及びベンディング領域ＢＡでのクラックなどに起因するのでありうる。したがって、本発明の実施形態に係るＣＯＦパッケージ２００は、第１検査線ＴＬ１以外に第２検査線ＴＬ２を含み、第２検査線ＴＬ２を用いてＣＯＦパッケージ２００内における損傷の発生の原因または位置をより正確に分析することができる。
第２検査線ＴＬ２は、ベース基板２２０に形成され、かつ第３領域ＡＲ３を経由し、ダミーパッドＤＰ及び第１検査線ＴＬ１（または、第１サブ検査線ＳＴＬ１）と連結されて、ダミーパッドＤＰと第１入力パッドＩＴＰ１との間に第２ループを形成することができる。第２検査線ＴＬ２はベンディング領域ＢＡを経由することができる。
一実施形態で、ダミーパッドＤＰはアラインキー（align key）ＡＫを含むことができる。例えば、ダミーパッドＤＰがアラインキー形状を有するように一体形成できる。ここで、アラインキー（align key）は、入力パッドＩＴＰ１、ＩＴＰ２、及び信号パッドＳＰと、印刷回路基板３００の端子群との間の整列状態を判断する基準に利用されるか、またはＣＯＦパッケージ２００が印刷回路基板３００に連結される場合に、ＣＯＦパッケージ２００と印刷回路基板３００との間の整列状態を判断する基準に利用できる。図８を参照して後述するが、ＣＯＦパッケージ２００の構造によって、ダミーパッドは、一般的に、信号線または検査線と連結されず、信号伝達のための機能に使われないことがある。したがって、本発明の実施形態に係るＣＯＦパッケージ２００は、ダミーパッド（または、アラインキーを含むパッド）を用いて第２検査線ＴＬ２を形成することによって、第１パッド領域ＡＲ１の面積が増加することを防止し、製造費用を相対的に低減させることができる。
この場合、外部検査装置は、ダミーパッドＤＰ及び第１入力パッドＩＴＰ１のうちの一つ（例えば、第１入力パッドＩＴＰ１）に検査信号を印加し、ダミーパッドＤＰ及び第１入力パッドＩＴＰ１のうちの他の一つ（例えば、ダミーパッドＤＰ）を通じて第２測定信号を受信し、検査信号及び第２測定信号に基づいて、ＣＯＦパッケージ２００の損傷発生の位置を判断することができる。例えば、外部検査装置は、ダミーパッドＤＰと第１入力パッドＩＴＰ１との間に第２検査電圧を印加し、ダミーパッドＤＰを通じて第２測定電流を受信し、第２検査電圧及び第２測定電流に基づいて、第２ループの第２抵抗値を算出することができる。ここで、第２ループの第２抵抗値はダミーパッドＤＰ及び第１入力パッドＩＴＰ１の抵抗値（または、圧着抵抗値、ボンディング抵抗値、接触抵抗値）及び第２検査線ＴＬ２の抵抗値を含み、以下の＜数式２＞のように表現できる。
＜数式２＞
Ｒ２＝ＲＤＰ＋ＲＩＴＰ１＋ＲＴＬ２
ここで、Ｒ２は第２ループの第２抵抗値、ＲＤＰはダミーパッドＤＰの抵抗値、ＲＩＴＰ１は第１入力パッドＩＴＰ１の抵抗値、ＲＴＬ２は第２検査線ＴＬ２の抵抗値を示す。
一方、ダミーパッドＤＰは、第１入力パッドＩＴＰ１と類似しており（例えば、同一の面積を有して）入力パッドＩＴＰ１と隣接するので（例えば、同一な具合に圧着されるので）、第１入力パッドＩＴＰ１の抵抗値と実質的に同一の抵抗値を有することができる。一方、第２検査線ＴＬ２は、第１検査線ＴＬ１と同一の抵抗値を有するように設定できる。この場合、前記＜数式２＞は以下の＜数式３＞のようにも表現できる。
＜数式３＞
Ｒ２＝２ＲＩＴＰ１＋ＲＴＬ１
同様に、第２入力パッドＩＴＰ２は第１入力パッドＩＴＰ１と類似しており、第２出力パッドＯＴＰ２は第１出力パッドＯＴＰ１と類似しているので、前述した＜数式１＞は以下の＜数式４＞のようにも表現できる。
＜数式４＞
Ｒ１＝２ＲＩＴＰ１＋２ＲＯＴＰ１＋ＲＴＬ１
したがって、外部検査装置は既に設定された入力パッドの抵抗値、＜数式３＞及び＜数式４＞に基づいて、出力パッドＯＴＰ１、ＯＴＰ２及び検査線ＴＬ１、ＴＬ２の抵抗値を算出することができ、抵抗値の変化に基づいて損傷発生の位置を判断することができる。
図３ａを参照して説明したように、本発明の実施形態に係るＣＯＦパッケージ２００は、第１検査線ＴＬ１を備えることによって、外部検査装置をしてＣＯＦパッケージ２００内の損傷発生の有無を速かに判断できるようにし、第２検査線ＴＬ２を備えることによって、損傷発生の位置／原因をより迅速かつ正確に判断できるようにすることができる。特に、ＣＯＦパッケージ２００はダミーパッド（即ち、アラインキーを含み、一般的に使われないパッド）を用いることによって、別途の構成要素などを追加せず、単純な構造だけでＣＯＦパッケージ２００内の損傷の発生の位置／原因を把握可能にすることができる。
図３ｂは、図１の表示装置に含まれたチップオンフィルムパッケージの他の例を示す図である。
図３ａ及び図３ｂを参照すると、図３ｂに図示されたＣＯＦパッケージ２００は、出力パッド（ＯＴＰ１～ＯＴＰ４）の配列及び第１検査線ＴＬ１の連結構成を除いて、図３ａに図示されたＣＯＦパッケージ２００と実質的に同一または類似でありうる。したがって、重複説明は省略する。
第２パッド領域ＡＲ２は、第１サブパッド領域ＡＲＳ１及び第２サブパッド領域ＡＲＳ２を含むことができる。第１サブパッド領域ＡＲＳ１は第１及び第３出力パッドＯＴＰ１、ＯＴＰ３を含み、第２サブパッド領域ＡＲＳ２は第２及び第４出力パッドＯＴＰ２、ＯＴＰ４を含むことができる。印刷回路基板３００の左右方向（図１、３ａ及び３ｂの第２方向（ＤＲ２）の寸法が狭くなる場合、出力パッド（ＯＴＰ１～ＯＴＰ４）間の間隔（または、ピッチ）が狭くなって、短絡といった不良が発生することがある。したがって、ＣＯＦパッケージ２００は、出力パッド（ＯＴＰ１～ＯＴＰ４）を２列に配列するか、または、出力パッド（ＯＴＰ１～ＯＴＰ４）及び信号パッドＳＰを２列に配列して、不良発生を防止することができる。
一方、図３ｂにて、第１サブパッド領域ＡＲＳ１は奇数番目パッド（または、出力パッド）を含み、第２サブパッド領域ＡＲＳ２は偶数番目パッド（または、出力パッド）を含むものとして図示されているが、本発明はこれに限定されるものではない。例えば、第１サブパッド領域ＡＲＳ１が偶数番目パッドを含むのであるか、または隣接する二つのパッドが一つの単位（組）をなし、この単位が第１及び第２サブパッド領域ＡＲＳ１、ＡＲＳ２に交互に配置されるのでありうる。
第１検査線ＴＬ１は第３～第６サブ検査線（ＳＴＬ３～ＳＴＬ６）を含むことができる。第３サブ検査線ＳＴＬ３は、第１入力パッドＩＴＬ１と第１出力パッドＯＴＰ１とを連結することができる。第４サブ検査線ＳＴＬ４は、第２入力パッドＩＴＬ２と第２出力パッドＯＴＰ２とを連結することができる。第５サブ検査線ＳＴＬ５は、第２入力パッドＩＴＬ２と第３出力パッドＯＴＰ３とを連結することができる。第６サブ検査線ＳＴＬ６は、第３入力パッドＩＴＬ３と第４出力パッドＯＴＰ４とを連結することができる。第１出力パッドＯＴＬ１と第３出力パッドＯＴＰ３とは、第２短絡パッドＯＴＳ２を通じて相互連結されうるのであり、第２出力パッドＯＴＬ２と第４出力パッドＯＴＰ４とは、第３短絡パッドＯＴＳ３を通じて相互連結されうる。図３ａを参照して説明した第１短絡パッドＯＴＳ１と同様に、第２短絡パッドＯＴＳ２と第３短絡パッドＯＴＳ３は、表示パネル１００に含まれることができる。第２短絡パッドＯＴＳ２は、第１基板１０に、第１出力パッドＯＴＰ１及び第３出力パッドＯＴＰ３に対応して形成され、第１出力パッドＯＴＰ１及び第３出力パッドＯＴＰ３を最短距離で連結するのでありうる。同様に、第３短絡パッドＯＴＳ３は、第１基板１０に、第２出力パッドＯＴＰ２及び第４出力パッドＯＴＰ４に対応して形成され、第２出力パッドＯＴＰ２及び第４出力パッドＯＴＰ４を最短距離で連結するのでありうる。第３～第６サブ検査線（ＳＴＬ３～ＳＴＬ６）は、第２方向（ＤＲ２）に互いに離隔し、概ね第１方向（ＤＲ１）に延びるのでありうる。
この場合、第３サブ検査線ＳＴＬ３、第５サブ検査線ＳＴＬ５、及び第２短絡パッドＯＴＳ２により、第１サブループが形成されうる。即ち、第１サブループは、第１入力パッドＩＴＰ１及び第２入力パッドＩＴＰ２と連結されうるのであって、第１サブパッド領域ＡＲＳ１を経由して第１入力パッドＩＴＰ１と第２入力パッドＩＴＰ２との間に延びるように形成できる。同様に、第４サブ検査線ＳＴＬ４、第６サブ検査線ＳＴＬ６、及び第３短絡パッドＯＴＳ３により第２サブループが形成されうるのであり、第２ループは第１及び第２サブループを含むことができる。即ち、第２サブループは、第２入力パッドＩＴＰ２及び第３入力パッドＩＴＰ３と連結されうるのであって、第２サブパッド領域ＡＲＳ２を経由して第２入力パッドＩＴＰ２と第３入力パッドＩＴＰ３との間に延びるように形成できる。
第２検査線ＴＬ２は、ベース基板２２０に形成されうるのであって、第３領域ＡＲ３を経由して延びてダミーパッドＤＰと第１検査線ＴＬ１（または、第３サブ検査線ＳＴＬ３）とを連結できる。第２検査線ＴＬ２はベンディング領域ＢＡを経由して延びることができる。ダミーパッドは、アラインキー（align key）ＡＫを含むことができる。
一方、ＣＯＦパッケージ２００は第３検査線ＴＬ３をさらに含むことができる。第３検査線ＴＬ３は、第３入力パッドＩＴＰ３と第４入力パッドＩＴＰ４とを連結することで第４ループを形成することができる。第３検査線ＴＬ３は、比較的短い経路を有するようにして第３入力パッドＩＴＰ３及び第４入力パッドＩＴＰ４を連結することができる。
図３ａを参照して説明したように、表示装置１００の製造工程の最中に、外部検査装置を用いてＣＯＦパッケージ２００の損傷発生の有無を判断する検査が遂行できる。
外部検査装置は、第１入力パッドＩＴＰ１と第３入力パッドＩＴＰ３との間に第１検査電圧を印加し、第３入力パッドＩＴＰ３を通じて第１測定電流を受信し、第１検査電圧及び第１測定電流に基づいて、第１ループの第１抵抗値を算出することができる。ここで、第１ループは、図３ｂで、第１入力パッドＩＴＰ１及び第３入力パッドＩＴＰ３を連結する経路を示す。第１ループの第１抵抗値は第１及び第３入力パッドＩＴＰ１、ＩＴＰ３の抵抗値（または、圧着抵抗値、ボンディング抵抗値、接触抵抗値）、第１～第４出力パッド（ＯＴＰ１～ＯＴＰ４）の抵抗値及び第１検査線ＴＬ１の抵抗値を含み、以下の＜数式５＞のように表現できる。
＜数式５＞
Ｒ１＝２ＲＩＴＰ１＋４ＲＯＴＰ１＋ＲＴＬ１
ここで、第３入力パッドＩＴＰ３の抵抗値は第１入力パッドＩＴＰ１の抵抗値と同一であと仮定し、第２～第４出力パッドＯＴＰ２、ＯＴＰ３、ＯＴＰ４の各々の抵抗値は第１出力パッドＯＴＰ１の抵抗値と同一であると仮定している。また、Ｒ１は第１ループの第１抵抗値、ＲＯＴＰ１は第１出力パッドＯＴＰ１の抵抗値、ＲＴＬ１は第１検査線ＴＬ１の抵抗値である。
第１ループの第１抵抗値が基準抵抗値の誤差範囲から外れた場合（特に、基準抵抗値より大きい場合）、外部検査装置はＣＯＦパッケージ２００内の損傷が発生したと判断することができる。
外部検査装置は、第３入力パッドＩＴＰ３と第４入力パッドＩＴＰ４との間に第４検査電圧を印加することによって、第１パッド領域ＡＲ１での損傷発生の有無を判断することができる。また、外部検査装置は、ダミーパッドＤＰと第１入力パッドＩＴＰ１との間に第２検査電圧を印加することによって、＜数式３＞に基づいてベンディング領域ＢＡなどでの損傷発生の有無を判断することができる。延（ひ）いては、外部検査装置は＜数式３＞及び＜数式５＞に基づいて第２パッド領域ＡＲ２での損傷発生の有無を判断することができる。同様にして、外部検査装置は、第２パッド領域ＡＲ２のうち、第１サブパッド領域ＡＲＳ１及び第２サブパッド領域ＡＲＳ２での損傷発生の有無を各々判断することができる。
図３ｂを参照して説明したように、本発明の実施形態に係るＣＯＦパッケージ２００は２列に配列されたパッドを含み、第１検査線ＴＬ１を備えることによって、外部検査装置をしてＣＯＦパッケージ２００内の損傷発生の有無を速かに判断できるようにすることができる。また、ＣＯＦパッケージ２００は第２検査線ＴＬ２を備えることによって、外部検査装置をして損傷発生の位置／原因をより迅速かつ正確に判断できるようにすることができる。
一方、図３ｂで第２パッド領域ＡＲ２のみ２列に配列されたパッドを含むものとして図示されているが、本発明はこれに限定されるものではない。例えば、表示パネル１００（例えば、ヘッドマウントディスプレイ(頭部装着表示パネル；head mounted display panel)）のように表示パネル１００の左右方向（第２方向ＤＲ２）の寸法が小さくなる場合、ＣＯＦパッケージ２００は、第１パッド領域ＡＲ１に２列に配列されたパッドを含むことができる。
図４ａ～図４ｆは、図３ｂのチップオンフィルムパッケージの一例を示す図である。
図１及び図４ａ～図４ｆを参照すると、図１のＣＯＦパッケージ２００の状態（即ち、ＣＯＦパッケージ２００がベンディングされずに表示パネル１００に連結された状態）を基準に、図１のＩ－Ｉ’ラインに沿ってＣＯＦパッケージ２００を切断した断面図（図４ａ）及びＣＯＦパッケージ２００の平面図（図４ｂ～４ｄ）が図示されている。
ベース基板２２０は配線形成基材としての一つ以上の絶縁層（insulator layers）を含み、第１検査線ＴＬ１及び第２検査線ＴＬ２の各々は一つ以上の絶縁層を配線形成基材として、その少なくとも一方の面に形成できる。
ベース基板２２０は、第１絶縁層Ｌ２を含むことができる。第１絶縁層Ｌ２の一面（例えば、下面）には第１導電層Ｌ１が形成され、第１絶縁層Ｌ２の他面（例えば、上面）には第２導電層Ｌ３が形成されるのでありうる。第１検査線ＴＬ１及び第２検査線ＴＬ２は、それぞれ、第１導電層Ｌ１及び第２導電層Ｌ３で形成できる。第１導電層Ｌ１及び第２導電層Ｌ３は、銅（Ｃｕ）、ニッケル（Ｎｉ）、金（Ａｕ）といった金属を含むことで相対的に高い電気伝導度を有することができる。図４ａには、ベース基板２２０が一つの絶縁層（第１絶縁層Ｌ２）を含むものとして図示されているが、本発明はこれに限定されるものではない。例えば、ベース基板２２０は、複数の絶縁層を含む任意のフレキシブル基板に該当しうる。この場合、複数の絶縁層を配線形成基材として第１検査線ＴＬ１及び第２検査線ＴＬ２が形成できる。例えば、第１検査線ＴＬ１及び第２検査線ＴＬ２は、複数の絶縁層の全体の上面もしくは下面、または複数の絶縁層の間に、互いに分けて配置できる。
一方、図４ａに図示された点線は、第２絶縁層Ｌ２を貫通して第１導電層Ｌ１の特定地点と第３導電層Ｌ３の特定地点を電気的に連結するビアＶＩＡ（または、ビア構造物）を示すのでありうる。
図４ｂに示すように、第１導電層Ｌ１には、第１～第４出力パッドＯＴＰ１、ＯＴＰ２、ＯＴＰ３、ＯＴＰ４、第２検査線ＴＬ２の第１部分検査線ＴＬ２－１、第３サブ検査線ＳＴＬ３の第１サブ部分検査線ＳＴＬ３－１、及び第５サブ検査線ＳＴＬ５が形成されうる。第１サブ部分検査線ＳＴＬ３－１は、第１出力パッドＯＴＰ１と第２ビアＶＩＡ２に連結されたものでありうる。第５サブ検査線ＳＴＬ５は、第３出力パッドＯＴＰ３と第３ビアＶＩＡ３に連結されたものでありうる。第１部分検査線ＴＬ２－１は、第１サブ部分検査線ＳＴＬ３－１及び第１ビアＶＩＡ１に連結されたものでありうる。
一方、図４ｃに示すように、第３導電層Ｌ３には、第２検査線ＴＬ２の第２部分検査線ＴＬ２－２、第３サブ検査線ＳＴＬ３の第２サブ部分検査線ＳＴＬ３－２、第４サブ検査線ＳＴＬ４、第６サブ検査線ＳＴＬ６、及び第３検査線ＴＬ３が形成されうる。第２部分検査線ＴＬ２－２は第１ビアＶＩＡ１と連結され、第２サブ部分検査線ＳＴＬ３－２は第２ビアＶＩＡ２と連結されたものでありうる。第４サブ検査線ＳＴＬ４は、第３ビアＶＩＡ３と第４ビアＶＩＡ４とに連結されたものでありうる。第６サブ検査線ＳＴＬ６は、第５ビアＶＩＡ５と第３検査線ＴＬ３とに連結されたものでありうる。
図４ｄは、順次に積層された第１導電層Ｌ１、第２絶縁層Ｌ２、及び第３導電層Ｌ３を図示している。
第２検査線ＴＬ２は、第１導電層Ｌ１に形成された第１部分検査線ＴＬ２－１、及び、第３導電層Ｌ３に形成された第２部分検査線ＴＬ２－２を含み、第１部分検査線ＴＬ２－１及び第２部分検査線ＴＬ２－２は、第１ビアＶＩＡ１を通じて互いに連結できる。即ち、第２検査線ＴＬ２は、第１導電層Ｌ１及び第３導電層Ｌ３の中を延びるように形成できる。
同様に、第３サブ検査線ＳＴＬ３は第１導電層Ｌ１に形成された第１サブ部分検査線ＳＴＬ３－１及び第３導電層Ｌ３に形成された第２サブ部分検査線ＳＴＬ３－２を含み、第１サブ部分検査線ＳＴＬ３－１及び第２サブ部分検査線ＳＴＬ３－２は、第２ビアＶＩＡ２を通じて互いに連結できる。即ち、第３サブ検査線ＳＴＬ３は、第１導電層Ｌ１及び第３導電層Ｌ３にまたがって形成されうる。
一方、第４サブ検査線ＳＴＬ４は、第４ビアＶＩＡ４を通じて第１導電層Ｌ１に形成された第２出力パッドＯＴＰ２と連結され、第３ビアＶＩＡ３を通じて第１導電層Ｌ１に形成された第５サブ検査線ＳＴＬ５と連結されたものでありうる。
同様に、第６サブ検査線ＳＴＬ６は、第５ビアＶＩＡ５を通じて第１導電層Ｌ１に形成された第４出力パッドＯＴＰ４と連結されうる。
一方、図４ｅに示すように、表示パネル１００の第１基板１０は、第１～第４出力パッド（ＯＴＰ１～ＯＴＰ４）に対応して、第２短絡パッドＯＴＳ２及び第３短絡パッドＯＴＳ３を含むことができる。
図４ａ及び図４ｆに示すように、表示パネル１００の第１基板１０がベース基板２２０（または、ＣＯＦパッケージ２００）とボンディングされる際、第２短絡パッドＯＴＳ２は第１及び第３出力パッドＯＴＰ１、ＯＴＰ３を互いに連結し、第３短絡パッドＯＴＳ３は第２及び第４出力パッドＯＴＰ２、ＯＴＰ４を互いに連結することができる。
したがって、図３ｂを参照して説明したように、第３サブ検査線ＳＴＬ３、第５サブ検査線ＳＴＬ５、及び第２短絡パッドＯＴＳ２により第１サブループが形成され、第４サブ検査線ＳＴＬ４、第６サブ検査線ＳＴＬ６、及び第３短絡パッドＯＴＳ３により第２サブループが形成され、第２検査線ＴＬ２及び第３サブ検査線ＳＴＬ３により第２ループが形成されるのでありうる。
前述したように、第１検査線ＴＬ１及び第２検査線ＴＬ２の各々は、複数の配線層（即ち、第１導電層Ｌ１及び第２導電層Ｌ３）にまたがって形成されうる。
なお、ＣＯＦパッケージ２００が、図３ｂに図示された２列に配列されたパッドを含む場合、パッド及び検査線（または、信号線）の間の干渉を防止するために、検査線（及び信号線）が複数の配線層にまたがって形成されうる。即ち、本発明の実施形態に係るＣＯＦパッケージ２００に含まれた検査線は、単一の配線層に形成されることに限定されず、複数の配線層にまたがって形成されうる。
一方、図４ａ～図４ｆで、ベース基板２２０は配線形成基材としての一つの絶縁層（即ち、第１絶縁層Ｌ２）を含み、第２検査線ＴＬ２及び第３サブ検査線ＳＴＬ３がビア（via hole）により連結された二つの配線層（即ち、第１導電層Ｌ１及び第２導電層Ｌ３）で形成されるものとして説明したが、本発明はこれに限定されるものではない。例えば、ベース基板２２０が複数の絶縁層を含み、第３～第６サブ検査線（ＳＴＬ３～ＳＴＬ６）の各々が複数の絶縁層の上または間に配置された導電層で形成されるのでありうる。
図５は、図３ａのチップオンフィルムパッケージの一例を示す図であり、図６ａ～図６ｃは、図５のチップオンフィルムパッケージの例を示す図である。
図３ａ及び図５を参照すると、図５に図示されたＣＯＦパッケージ２００は、検査パターンＤＰＬ（または、検出パターン）を除いて、図３ａに図示されたＣＯＦパッケージ２００と実質的に同一でありうる。したがって、重複説明は省略する。
第２検査線ＴＬ２は、第３領域ＡＲ３の一部にて、第１方向（ＤＲ１）に延長され、直線に比べて相対的に長い長さを有する検査パターンＤＰＬを含むことができる。例えば、検査パターンＤＰＬはジグザグ形状を有することができる。例えば、検査パターンＤＰＬは、蛇行状の曲がりくねった線（meander line）をなすものでありうる。
実施形態で、検査パターンＤＰＬはベンディング領域ＢＡに形成できる。
前述したように、ベンディング領域ＢＡでの損傷発生の可能性が相対的に高いので、ＣＯＦパッケージ２００（または、第２検査線ＴＬ２）は検査パターンＤＰＬを含むことによって、ベンディング領域ＢＡの損傷に対する検出能力（外部検査装置の検出能力）を向上させることができる。
実施形態において、ＣＯＦパッケージ２００は、ベンディング領域ＢＡに対応して検査パターンＤＰＬの位置を決定することができる。
図６ａを参照すると、第１ベンディング領域ＢＡ１が、集積回路チップ２１０を含む、第１方向（表示面に向かって上下の方向）ＤＲ１における中央の領域（即ち、ＣＯＦパッケージ２００の面積重心(centroid)を含む領域）に位置することができる。この場合の検査パターン、すなわち、第１検査パターンＤＰＬ１は、第１ベンディング領域ＢＡ１上に形成できる。また、第１検査パターンＤＰＬ１は、図５に図示された方向と異なる方向（例えば、左右方向でない、向かって上下の方向）に曲がりくねった形態を有し、より広い面積を有し、第１ベンディング領域ＢＡ１に重なるように配置しうる。したがって、ＣＯＦパッケージ２００は、第１ベンディング領域ＢＡ１のうち、相対的に広い領域に対する損傷検出能力を有するだけでなく、第１ベンディング領域ＢＡ１内の損傷に対する敏感度も向上させることができる。
図６ｂを参照すると、第２ベンディング領域ＢＡ２が、印刷回路基板３００（または第１パッド領域ＡＲ１）に隣接して位置することができる。この場合の検査パターン、すなわち、第２検査パターンＤＰＬ２は、第２ベンディング領域ＢＡ２上に形成できる。したがって、ＣＯＦパッケージ２００は、第２ベンディング領域ＢＡ２のうち、相対的に広い領域に対する損傷検出能力及び第２ベンディング領域ＢＡ２内の損傷に対する敏感度を向上させることができる。
図６ｃを参照すると、第３ベンディング領域ＢＡ３が、表示パネル１０（または第２パッド領域ＡＲ２）に隣接して位置することができる。この場合の検査パターン、すなわち、第３検査パターン（ＤＰＬ３）は、第３ベンディング領域ＢＡ３上に形成できる。ＣＯＦパッケージ２００は第３ベンディング領域ＢＡ３内の損傷に対する検出能力を向上させることができる。
前述したように、本発明の実施形態に係るＣＯＦパッケージ２００（または、第２検査線ＴＬ２）は、ベンディング領域ＢＡに形成された検査パターンＤＰＬを含むことによって、ベンディング領域ＢＡに対する損傷検出能力を向上させることができる。一方、図６ａから図６ｃで、第１～第３検査パターン（ＤＰＬ１～ＤＰＬ３）は、第１～第３ベンディング領域（ＢＡ１～ＢＡ３）にそれぞれ対応して形成されるものとして説明したが、本発明はこれに限定されるものではない。例えば、ベンディング領域ＢＡ以外に損傷がよく発生する領域が存在する場合、ＣＯＦパッケージ２００はベンディング領域ＢＡであるかに関わらず該当領域に検査パターンＤＰＬを含むことができる。
図７ａから７ｃは、図１の表示装置に含まれたチップオンフィルムパッケージの例を示す図である。
図７ａを参照すると、ダミーパッドＤＰは第１パッド領域ＡＲ１の最外郭に位置することができる。即ち、ダミーパッドＤＰは第１パッド領域ＡＲ１に含まれたパッドのうち、パッド配列方向（第２方向ＤＲ２）の両端または一端に位置するパッドでありうる。この場合、第２検査線ＴＬ２はＣＯＦパッケージ２００の縁に沿って（または、縁に隣接するように）配列できる。ＣＯＦパッケージ２００の縁から中心へと進展する損傷が容易に検出できる。
図７ｂを参照すると、ダミーパッドＤＰは、第１パッド領域ＡＲ１における、パッド配列方向（第２方向ＤＲ２）での中心部（例えば、第１表示領域ＡＲ１の幅方向への中心点）に隣接して位置することができる。即ち、ダミーパッドＤＰは、第１パッド領域ＡＲ１に含まれたパッドのうち、相対的に中心点に隣接するパッドでありうる。この場合、第２検査線ＴＬ２は、ＣＯＦパッケージ２００の内側に配置できる。図６ｂに図示された第２ベンディング領域ＢＡ２で発生し、ＣＯＦパッケージ２００における左右方向の中心部から両縁へと進展する損傷が容易に検出できる。
但し、この場合、ダミーパッドは、第１検査線ＴＬ１から独立して形成されるので、二つのダミーパッドＤＰ１、ＤＰ２が一対をなし、第２検査線ＴＬ２により互いに連結されることで、損傷検出に利用できる。
図７ｃを参照すると、図７ｂと同様に、ダミーパッドＤＰは、第１パッド領域ＡＲ１におけるパッド配列方向の中心部に隣接して位置することができる。但し、図７ｂに図示された第２検査線ＴＬ２と比較して、図７ｃに図示された第２検査線ＴＬ２は集積回路チップ２１０の外郭に沿って配列され、集積回路チップ２１０を少なくとも三方から取り囲む形態を有することができる。この場合、図６ａに図示された第１ベンディング領域ＢＡ１で発生し、ＣＯＦパッケージ２００の中心部から縁へと進展する損傷が容易に検出できる。
図７ａ～図７ｃを参照して説明したように、ベンディング領域ＢＡ及び損傷の種類（または、損傷の進行される特性）を考慮して、ダミーパッドＤＰの位置及び第２検査線ＴＬ２の経路が決定できる。
なお、図６ａ～図６ｃ及び図７ａ～図７ｃの各実施例において、第１検査線のための第１ループをなすように、最外郭から２つ目及び３つ目の入力パッドからそれぞれ延びる配線が、表示パネル１０との端子接続部にて、表示パネル１０上の短絡パッドにより短絡されるのでありうる。
図８ａは、図１の表示装置に含まれたチップオンフィルムパッケージについての、更に他の例を示す図である。
図１及び図８ａを参照すると、ＣＯＦパッケージ２００は、ベース基板２２０、複数のパッド（または、複数のパッド端子）、集積回路チップ２１０、第１検査線ＴＬ１、及び第２検査線ＴＬ２を含むことができる。
ＣＯＦパッケージ２００は、ベンディング領域ＢＡと非ベンディング領域ＮＡを含み、非ベンディング領域ＮＡは第４パッド領域ＡＲ４（または、インナーリードボンディング領域（inner lead bonding area））、第５パッド領域ＡＲ５（または、出力アウターリードボンディング領域（output outer lead bonding area））、及び第６パッド領域ＡＲ６（または、入力アウターリードボンディング領域（input outer lead bonding area））を含むことができる。一方、第４パッド領域ＡＲ４と第５パッド領域ＡＲ５との間には第７領域ＡＲ７が位置し、ベンディング領域ＢＡは、この第７領域ＡＲ７に位置することができる。図３ａに図示されたＣＯＦパッケージ２００と同様に、第５パッド領域ＡＲ５が表示パネル１００にボンディングされる領域でありうる。しかしながら、図３ａに図示されたＣＯＦパッケージ２００とは異なり、第４パッド領域ＡＲ４が集積回路チップ２１０とボンディングされる領域であり得、第６パッド領域ＡＲ６が印刷回路基板３００とボンディングされる領域でありうる。第４パッド領域ＡＲ４は、ＣＯＦパッケージ２００における第１方向（ＤＲ１）の中央部に位置し、第５パッド領域ＡＲ５は、ＣＯＦパッケージ２００における第１方向（ＤＲ１）の一端部に（または、一端に隣接して）位置し、第６パッド領域ＡＲ６はＣＯＦパッケージ２００における第１方向（ＤＲ１）の他端部に（または、他端に隣接して）位置するのでありうる。
第４パッド領域ＡＲ４は、ダミーパッドＤＰ、インナーパッドＩＮＴＰ１、ＩＮＴＰ２、及び信号パッドＳＰを含むことができる。第５パッド領域ＡＲ５は、出力パッドＯＴＰ１、ＯＴＰ２及び信号パッドＳＰを含むことができる。第６パッド領域ＡＲ６は、入力パッドＩＴＰ１、ＩＴＰ２及び信号パッドＳＰを含むことができる。
第１検査線ＴＬ１は、ベース基板２２０に形成され、第１インナーパッドＩＮＴＰ１及び第２インナーパッドＩＮＴＰ２に連結できる。第１検査線ＴＬ１は第５パッド領域ＡＲ５を経由して第１インナーパッドＩＮＴＰ１及び第２インナーパッドＩＮＴＰ２の間に第１ループを形成することができる。
第２検査線ＴＬ２はベース基板２２０に形成され、かつ第７領域ＡＲ７を経由し、ダミーパッドＤＰ及び第１検査線ＴＬ１と連結されてダミーパッドＤＰ及び第１インナーパッドＩＮＴＰ１の間に第２ループを形成することができる。
図８ａに図示されたダミーパッドＤＰ、第１及び第２検査線ＴＬ１、ＴＬ２の連結構成は、図３ａを参照して説明したダミーパッドＤＰ、第１及び第２検査線ＴＬ１、ＴＬ２の連結構成と実質的に同一でありうる。したがって、重複説明は省略する。
この場合、集積回路チップ２１０は、図３ａを参照して説明した外部検査装置と同様に、第１インナーパッドＩＮＴＰ１及び第２インナーパッドＩＮＴＰ２のうちの一つ（例えば、第１インナーパッドＩＮＴＰ１）に第１検査信号を印加し、第１インナーパッドＩＮＴＰ１及び第２インナーパッドＩＮＴＰ２のうちの異なる一つ（例えば、第２インナーパッドＩＮＴＰ２）を通じて第１測定信号を受信し、第１検査信号及び第１測定信号に基づいてＣＯＦパッケージ２００の損傷の有無を判断することができる。例えば、集積回路チップ２１０は、第１インナーパッドＩＮＴＰ１と第２入力インナーパッドＩＮＴＰ２との間に、第１検査電圧を印加し、第２インナーパッドＩＮＴＰ２を通じて第１測定電流を受信し、第１検査電圧及び第１測定電流に基づいて、第１ループの第１抵抗値を算出することができる。ここで、第１ループの第１抵抗値は、第１及び第２インナーパッドＩＮＴＰ１、ＩＮＴＰ２の抵抗値（または、圧着抵抗値、ボンディング抵抗値、接触抵抗値）、第１及び第２出力パッドＯＴＰ１、ＯＴＰ２の抵抗値、及び第１検査線ＴＬ１の抵抗値を含み、前述した＜数式１＞のように表現できる。
また、集積回路チップ２１０は、ダミーパッドＤＰ及び第１インナーパッドＩＮＴＰ１のうちの一つ（例えば、第１インナーパッドＩＮＴＰ１）に第２検査信号を印加し、ダミーパッドＤＰ及び第１インナーパッドＩＮＴＰ１のうちの異なる一つ（例えば、ダミーパッドＤＰ）を通じて第２測定信号を受信し、第２検査信号及び第２測定信号に基づいて、ＣＯＦパッケージ２００の損傷発生の位置／原因を判断することができる。例えば、集積回路チップ２１０は、ダミーパッドＤＰと第１インナーパッドＩＮＴＰ１との間に第２検査電圧を印加し、ダミーパッドＤＰを通じて第２測定電流を受信し、第２検査電圧及び第２測定電流に基づいて、第２ループの第２抵抗値を算出することができる。ここで、第２ループの第２抵抗値は、ダミーパッドＤＰ及び第１インナーパッドＩＮＴＰ１の抵抗値（または、圧着抵抗値、ボンディング抵抗値、接触抵抗値）及び第２検査線ＴＬ２の抵抗値を含み、前述した＜数式２＞のように表現できる。
したがって、集積回路チップ２１０は、＜数式１＞及び＜数式２＞（または、＜数式３＞及び＜数式４＞）に基づいて、出力パッドＯＴＰ１、ＯＴＰ２及び検査線ＴＬ１、ＴＬ２の抵抗値をそれぞれ算出することができ、抵抗値の変化に基づいて損傷発生位置を判断することができる。
集積回路チップ２１０は、表示装置１０００の正常駆動中にも、ＣＯＦパッケージ２００内の損傷発生の有無を持続的に検出（または、モニタリング）することができる。また、集積回路チップ２１０は、モニタリング結果を外部構成要素（例えば、アプリケーションプロセッサ（application processor））に転送し、外部構成要素は、モニタリング結果に基づいて表示装置１０００の動作を制御することができる。例えば、ＣＯＦパッケージ２００内の損傷が発生した場合、アプリケーションプロセッサは、モニタリング結果により表示パネル１００上の映像表示を中断させることができる。
一実施形態で、集積回路チップ２１０は、ダミーパッドＤＰ及び第２インナーパッドＩＮＴＰ２を比較的短い経路で連結し、ダミーパッドＤＰと第２インナーパッドＩＮＴＰ２との間に第３検査電圧を印加し、ダミーパッドＤＰを通じて第３測定電流を受信し、第３検査電圧及び第３測定電流に基づいて、インナーパッドＩＮＴＰ１、ＩＮＴＰ２の抵抗値を算出することができる。
一実施形態で、ＣＯＦパッケージ２００は、ベース基板２２０に形成されるダミー線ＤＬ（図８ａ）をさらに含むことができる。ダミー線ＤＬは、第５パッド領域ＡＲ５（または、ベース基板２２０の一辺の近傍）から第６パッド領域ＡＲ６（または、この逆側にあるベース基板２２０の他辺の近傍）までベース基板２２０を横切り、第１方向（ＤＲ１）に延長できる。この場合、第２検査線ＴＬ２は、ダミー線ＤＬの少なくとも一部を含むことができる。
例えば、ＣＯＦパッケージ２００は、第５パッド領域ＡＲ５に形成された出力ダミーパッドＯＤＰ及び第６パッド領域ＡＲ６に形成された入力ダミーパッドＩＤＰ（図８ａ）をさらに含み、この場合、ダミー線ＤＬは、出力ダミーパッドＯＤＰと入力ダミーパッドＩＤＰとを連結することができる。図８に図示された第１方向（ＤＲ１）を基準に、第１及び第２検査線ＴＬ１、ＴＬ２は、ＣＯＦパッケージ２００の全領域をカバーできず、ＣＯＦパッケージ２００の一部の領域（例えば、半分の領域）だけをカバーすることができる。したがって、ダミー線ＤＬは、ＣＯＦパッケージ２００の製造工程で、ＣＯＦパッケージ２００における全体的な欠陥の有無を一度に判断するために形成され、ＣＯＦパッケージ２００が表示パネル１００及び印刷回路基板３００と結合／連結された以後には使われないのでありうる。
一方、本発明の実施形態に係るＣＯＦパッケージ２００は、ダミーパッドＤＰ（即ち、アラインキーを含み、一般的に使われないパッド）及びダミー線ＤＬ（即ち、ＣＯＦパッケージ２００の製造工程時、クラック検出用に形成され、表示装置１００では使われない配線）を用いて、第２検査線ＴＬ２（または、第２ループ）を形成することができる。したがって、ＣＯＦパッケージ２００は、損傷発生の有無及び位置／原因に対する、より迅速でかつ正確な把握／分析を可能にすることができる。
一方、第１及び第２検査線ＴＬ１、ＴＬ２の構成は、図８ａに図示された構成に限定されるものではない。例えば、第２検査線ＴＬ２は、図４ａ～図４ｆに図示された第２検査線ＴＬ２と同様に、複数の層にまたがり、図５に図示された第２検査線ＴＬ２と同様に、検査パターンＤＰＬを含むのでありうる。また、第２検査線ＴＬ２の配列／構造及び検査パターンＤＰＬの位置は、図６ａ～図６ｃ及び図７ａ～図７ｃに図示された第２検査線ＴＬ２と同様に、ベンディング領域ＢＡの位置、損傷（例えば、頻繁に発生する損傷）の種類／原因などに基づいて決定できる。
図８ｂは、図１の表示装置に含まれたチップオンフィルムパッケージについての更に他の例を示す図である。
図８ａ及び図８ｂを参照すると、図８ｂに図示されたＣＯＦパッケージ２００は、出力パッド（ＯＴＰ１～ＯＴＰ４）の配列及び第１検査線ＴＬ１の連結構成を除いて、図８ａに図示されたＣＯＦパッケージ２００と実質的に同一または同様でありうる。また、出力パッド（ＯＴＰ１～ＯＴＰ４）の配列及び第１検査線ＴＬ１の連結構成は、図３ｂに図示された出力パッド（ＯＴＰ１～ＯＴＰ４）の配列及び第１検査線ＴＬ１の連結構成と、実質的に同一でありうる。したがって、重複説明は省略する。
図３ｂを参照して説明したように、集積回路チップ２１０は、第１ループの第１抵抗値及び第２ループの第２抵抗値を算出し、第１抵抗値及び第２抵抗値に基づいて出力パッド及びベンディング領域のうち、少なくとも一つでの損傷発生の有無を判断することができる。
例えば、集積回路チップ２１０は、第１インナーパッドＩＮＴＰ１と第３インナーパッドＩＮＴＰ３との間に第１検査電圧を印加し、第３インナーパッドＩＮＴＰ３を通じて第１測定電流を受信し、第１検査電圧及び第１測定電流に基づいて、第１ループの第１抵抗値を算出することができる。ここで、第１ループの第１抵抗値は、第１及び第３インナーパッドＩＮＴＰ１、ＩＮＴＰ３の抵抗値（または、圧着抵抗値、ボンディング抵抗値、接触抵抗値）、第１～第４出力パッド（ＯＴＰ１～ＯＴＰ４）の抵抗値及び第１検査線ＴＬ１の抵抗値を含み、前述した＜数式５＞と実質的に同一に表現できる。
第１ループの第１抵抗値が基準抵抗値の誤差範囲から外れた場合（特に、基準抵抗値より大きい場合）、集積回路チップ２１０は、ＣＯＦパッケージ２００内の損傷が発生したと判断することができる。
例えば、集積回路チップ２１０は、第３インナーパッドＩＮＴＰ３と第４インナーパッドＩＮＴＰ４との間に、第４検査電圧を印加することによって、第４パッド領域ＡＲ４での損傷発生の有無を判断することができる。また、集積回路チップ２１０は、ダミーパッドＤＰと第１インナーパッドＩＮＴＰ１との間に第２検査電圧を印加することによって、前述した＜数式３＞に基づいて、ベンディング領域ＢＡなどでの損傷発生の有無を判断することができる。延いては、集積回路チップ２１０は、＜数式３＞及び＜数式５＞に基づいて、第５パッド領域ＡＲ５での損傷発生の有無を判断することができる。同様に、集積回路チップ２１０は、第５パッド領域ＡＲ５のうち、第１サブパッド領域ＡＲＳ１及び第２サブパッド領域ＡＲＳ２での損傷発生の有無をそれぞれ判断することができる。
図８ａを参照して説明したように、集積回路チップ２１０は、表示装置１０００の正常駆動中にも、ＣＯＦパッケージ２００内の損傷発生の有無を持続的に検出（または、モニタリング）することができる。また、集積回路チップ２１０はモニタリング結果を外部構成要素（例えば、アプリケーションプロセッサ（application processor））に転送し、外部構成要素はモニタリング結果に基づいて表示装置１０００の動作を制御することができる。
図９は、図１の表示装置の一例を示す断面図である。
図１及び図９を参照すると、表示装置１０００は、表示パネル１００、ＣＯＦパッケージ２００、及び印刷回路基板３００を含むことができる。表示パネル１００、ＣＯＦパッケージ２００、及び印刷回路基板３００は、ＣＯＦパッケージ２００の代りに表示パネル１００が撓むという点を除いて、図２を参照して説明した表示パネル１００、ＣＯＦパッケージ２００、及び印刷回路基板３００と実質的に同一でありうる。したがって、重複説明は省略する。
表示パネル１００は第１基板１０及び第２基板２０を含み、第１基板１０は画素及び駆動回路（例えば、ゲートドライバなど）を含むことができる。第１基板１０は柔軟な基板でありうる。第２基板２０は、第１基板１０に形成された画素などを密封するものであり、柔軟な材質で具現できる。表示パネル１００は、“Ｃ”字状に撓んだ状態で、ＣＯＦパッケージ２００（または、印刷回路基板３００）と連結できる。
図１０は、図９の表示装置に含まれた表示パネルの一例を示す図である。
図９及び図１０を参照すると、表示パネル１００は、第１基板１０（または、ベース基板、ベースフィルム、フレキシブル基板）、複数のパッド（または、複数のパッド端子）、第１検査線ＴＬ１、及び第２検査線ＴＬ２を含むことができる。
ベンディングする前の図１０の平面図に示すように、表示パネル１００は、パネルベンディング領域ＰＢＡとパネル非ベンディング領域ＰＮＡを含むことができる。前述した図２のベンディング領域ＢＡと同様に、パネルベンディング領域ＰＢＡは、表示パネル１００が撓むことによって実際にベンディングが発生する領域でありうる。例えば、表示パネル１００がフォルダブル表示パネルの場合、パネルベンディング領域ＰＢＡは、表示パネル１００がフォルディングされる領域でありうる。パネルベンディング領域ＰＢＡは、第１方向（ＤＲ１）に一定の幅を有し、第２方向（ＤＲ２）に延長できる。パネル非ベンディング領域ＰＮＡは、表示パネル１００が撓んでもベンディングが発生しない領域でありうる。パネル非ベンディング領域ＰＮＡは、第１基板１０におけるパネルベンディング領域ＰＢＡを除外した領域でありうる。
パネル非ベンディング領域ＰＮＡは、第８パッド領域ＡＲ８を含むことができる。第８パッド領域ＡＲ８はＣＯＦパッケージ２００（または、印刷回路基板３００）にボンディングされる領域であって、ダミーパッドＤＰ及びパッドＰ１、Ｐ２を含むことができる。第８パッド領域ＡＲ８は、表示パネル１００における第１方向（ＤＲ１）の一端部に位置することができる。
第１検査線ＴＬ１は、第１基板１０に形成され、第１パッドＰ１及び第２パッドＰ２に連結できる。第１検査線ＴＬ１は、第１基板１０の外郭部（または、縁部）の少なくとも一部を経由して、第１パッドＰ１と第２パッドＰ２との間に第１ループを形成することができる。第１検査線ＴＬ１は、少なくとも二つの直線ＳＬ１、ＳＬ２を含むことができる。少なくとも二つの直線ＳＬ１、ＳＬ２は、第２方向（ＤＲ２）に相互離隔し、第１方向（ＤＲ１）に延長できる。これら２つの直線部分は、例えば、表示パネル１００における、入力側（第８パッド領域ＡＲ８の側）とは逆側の端部にて、互いに連結されることで、第１ループを形成するのでありうる。このようであると、ベンディング可能な表示パネルにおける左右の端部での断線などの不良を検知することができる。
第２検査線ＴＬ２は、第１基板１０に形成され、パネルベンディング領域ＰＢＡを経由し、ダミーパッドＤＰ及び第１検査線ＴＬ１と連結されて、ダミーパッドＤＰと第１パッドＰ１との間に第２ループを形成することができる。また、第２検査線には、適宜、ジグザグ状、蛇行状などの配線により、上述の実施形態と同様の検査パターンを設けることができる。また、図には示さないが、第３検査線を、先の実施形態と同様に設けることもできる。
一実施形態で、ダミーパッドはアラインキー（align key）ＡＫを含むことができる。前述したように、アラインキー（align key）は、表示パネル１００のパッドＰ１、Ｐ２及び信号パッドＳＰと、ＣＯＦパッケージ２００または印刷回路基板３００の端子群との間の整列状態を判断する基準に利用されるか、または、ＣＯＦパッケージ２００または印刷回路基板３００が表示パネル１００に連結される際に、ＣＯＦパッケージ２００または印刷回路基板３００と表示パネル１００との間の整列状態を判断する基準に利用されるのでありうる。
この場合、図３ａを参照して説明したように、外部検査装置を用いて表示パネル１００の損傷発生の有無を判断することができる。外部検査装置は、第１パッドＰ１及び第２パッドＰ２を用いて、第１及び第２パッドＰ１、Ｐ２及び第１検査線ＴＬ１（または、表示パネルの縁）の損傷発生の有無を判断することができる。また、外部検査装置は、第１パッドＰ１及びダミーパッドＤＰを用いて、パネルベンディング領域ＰＢＡの損傷発生の有無を判断することができる。
例えば、第１検査線ＴＬ１は、図３ａを参照して説明した第１検査線ＴＬ１と同様に、パッドＰ１、Ｐ２以外の他のパッド、または構成要素と連結されて第１ループを形成することができる。この場合、第１ループを用いて表示パネル１００内の損傷発生の有無は速かに把握できるが、損傷発生の位置／原因などに対しては把握できないことがある。したがって、本発明の実施形態に係る表示パネル１００は、第２検査線ＴＬ２をさらに含むことによって、パネルベンディング領域ＰＢＡの損傷に対する検出をより容易にすることができる。
一方、第１及び第２検査線ＴＬ１、ＴＬ２の構成は、図１０に図示された構成に限定されるものではない。例えば、表示パネル１００が２列に配列されたパッドを含む場合、第１検査線ＴＬ１は、図３ｂに図示された第１検査線ＴＬ１と実質的に同一に形成できる。例えば、第２検査線ＴＬ２は、図４ａ～図４ｆに図示された第２検査線ＴＬ２と同様に、複数の層のサブ検査線で形成され、サブ検査線はベース基板の複数の配線層にそれぞれ配置できる。図５に図示された第２検査線ＴＬ２と類似するように、検査パターンＤＰＬを含むことができる。また、第２検査線ＴＬ２の配列／構造及び検査パターンＤＰＬの位置は、図６ａ～図６ｃ及び図７ａ～図７ｃに図示された第２検査線ＴＬ２と同様に、パネルベンディング領域ＰＢＡの位置、損傷（例えば、頻繁に発生する損傷）の種類／原因などに基づいて決定できる。
たとえ、前記ではダミーパッドとアラインキーが区分されるものとして説明したが、ダミーパッドとアラインキーは一体に形成できる。例えば、ダミーパッドはアラインキーとしての突出部を含むことができる。
以上、本発明の実施形態に係るチップオンフィルムパッケージ、表示パネル、及び表示装置に対して図面を参照して説明したが、前記説明は例示的なものであって、本発明の技術的思想を逸脱しない範囲で該当技術分野における通常の知識を有する者により修正及び変更できるものである。
本発明の実施形態に係る表示装置を含む電子機器に適用できる。例えば、表示装置は、テレビ、コンピュータモニター、ラップトップ、セルラーフォン、スマートフォン、ＰＤＡなどに適用できる。
１０ 第１基板
２０ 第２基板
１００ 表示パネル
２００ チップオンフィルムパッケージ
２１０ 集積回路チップ
２２０ ベース基板
３００ 印刷回路基板
１０００ 表示装置

Claims (21)

  1. 第１パッド領域、前記第１パッド領域と異なる第２パッド領域、及び前記第１パッド領域と前記第２パッド領域との間に位置する第３領域を含むベース基板と、
    前記第１パッド領域に形成されるダミーパッド及び入力パッドと、
    前記第２パッド領域に形成される出力パッドと、
    前記ベース基板に形成され、前記入力パッドのうちの第１入力パッド及び第２入力パッドに連結され、前記第３領域及び前記第２パッド領域を経由して、前記第１入力パッドと前記第２入力パッドとの間に延びる第１ループを形成する第１検査線と、
    前記ベース基板に形成され、前記ダミーパッドに連結されるとともに前記第３領域にて前記第１検査線に連結されることで、前記第３領域を経由して前記ダミーパッドと前記第１入力パッドとの間に延びる第２ループを形成する第２検査線と、
    前記第１パッド領域上に形成され、前記第１入力パッド及び前記第２入力パッドを除く前記入力パッドと連結される集積回路チップと、
    を含み、
    前記第１検査線及び前記第２検査線は、前記集積回路チップの両端よりも外側に配置され、前記集積回路チップの接続パッドに接続されていないのであり、
    前記ベース基板は、少なくとも一つの絶縁層を挟む複数の配線層を含み、
    前記第２検査線は、前記複数の配線層にまたがって形成され、
    前記第２検査線は、２本の第１部分検査線及び２本の第２部分検査線を含み、
    前記第１部分検査線は、いずれも、一端が前記ダミーパッドまたは前記第１入力パッドに連結され、他端が、対応する前記第２部分検査線の一端と、第１ビアまたは第２ビアを通じて互いに連結されており、
    前記第１検査線は、
    前記第１入力パッドと、前記出力パッドのうちの第１出力パッドとを連結する第１サブ検査線、及び、
    前記第２入力パッドと、前記出力パッドのうちの第２出力パッドとを連結する第２サブ検査線を含み、
    前記第２検査線は、前記第３領域にて前記第１サブ検査線と連結されており、
    前記第２サブ検査線(STL3)は、前記出力パッドの近傍を除く領域にて、前記第２検査線を兼ねている、チップオンフィルムパッケージ。
  2. 前記第１検査線は、第２パッド領域中にて、前記第１入力パッドから延びる配線部分と、前記第２入力パッドから延びる配線部分とが、短絡パッドにより接続されことで形成されていることを特徴とする、請求項１に記載のチップオンフィルムパッケージ。
  3. 前記第１検査線は、第１部分検査線及び第２部分検査線を含み、
    前記第１部分検査線は、前記ベース基板の第１面に形成され、
    前記第２部分検査線は、前記第１面とは逆の側の、前記ベース基板の第２面に形成され、
    前記少なくとも一つの絶縁層に含まれたビアホールを通じて、前記第１部分検査線が前記第２部分検査線と連結されることを特徴とする、請求項１に記載のチップオンフィルムパッケージ。
  4. 前記第２検査線は、前記第３領域中に、曲がりくねった線（meander line）をなすように形成された検査パターンを含むことを特徴とする、請求項１に記載のチップオンフィルムパッケージ。
  5. 前記ダミーパッドは、前記入力パッドと、印刷回路基板の端子との間の整列状態の判断基準となりうるアラインキーを含み、
    前記ダミーパッドは、前記第１パッド領域内で、前記入力パッド及び前記ダミーパッドがなすパッド列のうち、最も外側に位置することを特徴とする、請求項１に記載のチップオンフィルムパッケージ。
  6. 前記第１パッド領域上に形成され、前記ダミーパッド及び前記入力パッドと連結される集積回路チップをさらに含み、
    前記集積回路チップは、前記第１ループの第１抵抗値及び前記第２ループの第２抵抗値を算出し、前記第１抵抗値及び前記第２抵抗値に基づいて前記第２パッド領域及び前記第３領域のうち、少なくとも一つの領域での損傷発生の有無を判断することを特徴とする、請求項１に記載のチップオンフィルムパッケージ。
  7. 前記集積回路チップは、
    前記入力パッドの入力パッド抵抗値及び前記第１抵抗値に基づいて、前記第２パッド領域及び前記第３領域での損傷発生の有無を判断し、
    前記入力パッド抵抗値及び前記第２抵抗値に基づいて、前記第３領域での損傷発生の有無を判断し、
    前記第１抵抗値と前記第２抵抗値との間の差に基づいて、前記第２パッド領域内の損傷の有無を判断することを特徴とする、請求項６に記載のチップオンフィルムパッケージ。
  8. 前記ベース基板に形成されるダミー線をさらに含み、
    前記ダミー線は、前記第２パッド領域に対応する前記ベース基板の一辺から、前記ベース基板を横切って前記ベース基板の他辺まで延長され、
    前記第２検査線は、前記ダミー線の少なくとも一部を含むことを特徴とする、請求項６に記載のチップオンフィルムパッケージ。
  9. 前記第２パッド領域は、第１サブパッド領域及び第２サブパッド領域を含み、
    前記第１サブパッド領域に第１出力パッド群が形成され、前記第２サブパッド領域に第２出力パッド群が形成され、
    前記第１ループは第１サブループ及び第２サブループを含み、
    前記第１サブループは、第１サブパッド領域を経由して前記第１入力パッドと前記第２入力パッドとを連結し、
    前記第２サブループは、前記第２サブパッド領域を経由して前記第２入力パッドと、前記入力パッドのうちの第３入力パッドとを連結することを特徴とする、請求項１に記載のチップオンフィルムパッケージ。
  10. 前記第１検査線は、
    前記第２入力パッドと、前記第１出力パッド群のうちの第３出力パッドとを連結する第３サブ検査線、及び、
    前記第３入力パッドと、前記第２出力パッド群のうちの第４出力パッドとを連結する第４サブ検査線を含み、
    前記第２検査線は、前記第１サブ検査線と連結されることを特徴とする、請求項９に記載のチップオンフィルムパッケージ。
  11. 前記第３入力パッドと、前記入力パッドのうちの第４入力パッドとを、前記第１パッド領域の近傍にて連結して第３ループを形成する第３検査線をさらに含むことを特徴とする、請求項９に記載のチップオンフィルムパッケージ。
  12. 前記第１パッド領域上に形成され、前記ダミーパッド及び前記入力パッドに連結される集積回路チップをさらに含み、
    前記集積回路チップは、
    前記第１ループの第１抵抗値、前記第２ループの第２抵抗値、及び前記第３ループの第３抵抗値を算出し、
    前記第１抵抗値、前記第２抵抗値、及び前記第３抵抗値に基づいて、前記第１パッド領域、前記第２パッド領域、及び前記第３領域のうちの少なくとも一つの領域における損傷発生の有無を判断することを特徴とする、請求項１１に記載のチップオンフィルムパッケージ。
  13. 前記集積回路チップは、
    前記第３抵抗値に基づいて、前記第１パッド領域、前記第２パッド領域、及び前記第３領域での損傷発生の有無を判断するのであり、
    前記第３抵抗値に基づいて、前記第１パッド領域内の損傷発生の有無を判断し、
    前記第１抵抗値と前記第２抵抗値との間の差に基づいて、前記第２パッド領域内の損傷の有無を判断し、
    前記第２抵抗値と前記第３抵抗値との間の差に基づいて、前記第３領域内の損傷発生の有無を判断することを特徴とする、請求項１２に記載のチップオンフィルムパッケージ。
  14. 第１パッド領域及び前記第１パッド領域と異なる第２領域を含むベース基板と、
    前記第１パッド領域に形成されるダミーパッド及びパッドと、
    前記ベース基板に形成され、前記パッドのうちの第１パッド及び第２パッドと連結され、前記第２領域中にて前記ベース基板の外郭の少なくとも一部を経由して、前記第１パッドと前記第２パッドとの間に延びる第１ループを形成する第１検査線と、
    前記ベース基板に形成され、前記ダミーパッドに連結されるとともに前記第２領域にて前記第１検査線に連結されることで、前記第２領域を経由して前記ダミーパッドと前記第１パッドとの間に延びる第２ループを形成する第２検査線を含み、
    前記ベース基板は、少なくとも一つの絶縁層を挟む複数の配線層を含み、
    前記第２検査線は、前記複数の配線層にまたがって形成され、
    前記第２検査線は、２本の第１部分検査線及び２本の第２部分検査線を含み、
    前記第１部分検査線は、いずれも、一端が前記ダミーパッドまたは第１入力パッドに連結され、他端が、対応する前記第２部分検査線の一端と、第１ビアまたは第２ビアを通じて互いに連結されており、
    前記第１検査線は、
    前記第１入力パッドと、第１出力パッドとを連結する第１サブ検査線、及び、
    前記第２入力パッドと、第２出力パッドとを連結する第２サブ検査線を含み、
    前記第２検査線は、前記第３領域にて前記第１サブ検査線と連結されており、
    前記第２サブ検査線(STL3)は、前記出力パッドの近傍を除く領域にて、前記第２検査線を兼ねている、表示パネル。
  15. 前記ダミーパッドは、チップオンフィルムパッケージまたは印刷回路基板の端子と、前記パッドとの間の整列状態の判断基準となりうるアラインキーを含むことを特徴とする、請求項１４に記載の表示パネル。
  16. 前記ベース基板は、少なくとも一つの絶縁層を挟む複数の配線層を含み、
    前記第２検査線は、前記複数の配線層にまたがって形成されることを特徴とする、請求項１４に記載の表示パネル。
  17. 前記第２検査線は、前記第２領域中に、曲がりくねった線（meander line）をなすように形成された検査パターンを含むことを特徴とする、請求項１４に記載の表示パネル。
  18. 映像を表示する表示パネルと、
    前記表示パネルを駆動する印刷回路基板と、
    前記表示パネルと前記印刷回路基板とを電気的に連結するチップオンフィルムパッケージとを含み、
    前記表示パネルまたは前記チップオンフィルムパッケージは、
    第１パッド領域及び前記第１パッド領域と異なる第２領域を含むベース基板と、
    前記第１パッド領域に形成されるダミーパッド及び入力パッドと、
    前記ベース基板に形成され、前記入力パッドのうちの第１入力パッド及び第２入力パッドに連結され、前記第２領域中にて前記ベース基板の外郭の少なくとも一部を経由して、前記第１入力パッドと前記第２入力パッドとの間に延びる第１ループを形成する第１検査線と、
    前記ベース基板に形成され、前記ダミーパッドに連結されるとともに前記第２領域にて前記第１検査線に連結されることで、前記第２領域を経由して前記ダミーパッドと前記第１パッドとの間に延びる第２ループを形成する第２検査線と、
    前記第１パッド領域上に形成され、前記第１入力パッド及び前記第２入力パッドを除く前記入力パッドと連結される集積回路チップと、
    を含み、
    前記第１検査線及び前記第２検査線は、前記集積回路チップの両端よりも外側に配置され、前記集積回路チップの接続パッドに接続されていないのであり、
    前記ベース基板は、少なくとも一つの絶縁層を挟む複数の配線層を含み、
    前記第２検査線は、前記複数の配線層にまたがって形成され、
    前記第２検査線は、２本の第１部分検査線及び２本の第２部分検査線を含み、
    前記第１部分検査線は、いずれも、一端が前記ダミーパッドまたは前記第１入力パッドに連結され、他端が、対応する前記第２部分検査線の一端と、第１ビアまたは第２ビアを通じて互いに連結されており、
    前記第１検査線は、
    前記第１入力パッドと、第１出力パッドとを連結する第１サブ検査線、及び、
    前記第２入力パッドと、第２出力パッドとを連結する第２サブ検査線を含み、
    前記第２検査線は、前記第３領域にて前記第１サブ検査線と連結されており、
    前記第２サブ検査線は、出力パッドの近傍を除く領域にて、前記第２検査線を兼ねており、
    第３検査線をさらに含み、
    前記第３検査線は、
    前記第２入力パッドと、第３出力パッドとを連結する第３サブ検査線、及び、
    前記第３入力パッドと、第４出力パッドとを連結する第４サブ検査線を含み、
    前記第３サブ検査線及び前記第４サブ検査線は、前記第２部分検査線と同一の配線層中に形成され、
    前記第３サブ検査線は、出力パッドの近傍にて、前記第２サブ検査線に重ね合わされ、前記第１入力パッドの近傍にて、前記第１サブ検査線に重ね合わされる、表示装置。
  19. 第１パッド領域、前記第１パッド領域と異なる第２パッド領域、及び前記第１パッド領域と前記第２パッド領域との間に位置する第３領域を含むベース基板と、
    前記第１パッド領域に形成されるダミーパッド及び入力パッドと、
    前記第２パッド領域に形成される出力パッドと、
    前記ベース基板に形成され、前記第２パッド領域及び前記第３領域を通じて前記入力パッドのうちの第１入力パッドを前記入力パッドのうちの第２入力パッドに連結する第１検査線と、
    前記ベース基板に形成され、前記第３領域を通じて前記ダミーパッドを前記第１検査線に連結する第２検査線と、
    を含み、
    前記ベース基板は、少なくとも一つの絶縁層を挟む複数の配線層を含み、
    前記第２検査線は、前記複数の配線層にまたがって形成され、
    前記第２検査線は、２本の第１部分検査線及び２本の第２部分検査線を含み、
    前記第１部分検査線は、いずれも、一端が前記ダミーパッドまたは前記第１入力パッドに連結され、他端が、対応する前記第２部分検査線の一端と、第１ビアまたは第２ビアを通じて互いに連結されており、
    前記第１検査線は、
    前記第１入力パッドと、第１出力パッドとを連結する第１サブ検査線、及び、
    前記第２入力パッドと、第２出力パッドとを連結する第２サブ検査線を含み、
    前記第２検査線は、前記第３領域にて前記第１サブ検査線と連結されており、
    前記第２サブ検査線は、出力パッドの近傍を除く領域にて、前記第２検査線を兼ねており、
    第３検査線をさらに含み、
    前記第３検査線は、
    前記第２入力パッドと、第３出力パッドとを連結する第３サブ検査線、及び、
    前記第３入力パッドと、第４出力パッドとを連結する第４サブ検査線を含み、
    前記第３サブ検査線及び前記第４サブ検査線は、前記第２部分検査線と同一の配線層中に形成され、
    前記第３サブ検査線は、出力パッドの近傍にて、前記第２サブ検査線に重ね合わされ、前記第１入力パッドの近傍にて、前記第１サブ検査線に重ね合わされ、
    前記第１出力パッドと前記第２出力パッドとが隣接して配置されて第１短絡パッドにより連結され、第３出力パッドと第４出力パッドとが隣接して配置されて第２短絡パッドにより連結され、
    前記第１出力パッドと前記第３出力パッドとが隣接して配置され、前記第２出力パッドと前記第４出力パッドとが隣接して配置される、チップオンフィルムパッケージ。
  20. 前記ダミーパッド及び前記入力パッドと連結される検査回路をさらに含み、
    前記検査回路は、前記第１入力パッドと前記第２入力パッドとの間の第１抵抗値、及び、前記ダミーパッドと前記第１入力パッドとの間の第２抵抗値を算出し、前記第１抵抗値及び前記第２抵抗値に基づいて前記第２パッド領域及び前記第３領域のうち、少なくとも１つの領域での損傷発生の有無を判断することを特徴とする、請求項１９に記載のチップオンフィルムパッケージ。
  21. 前記検査回路は、
    前記入力パッドの入力パッド抵抗値及び前記第１抵抗値に基づいて前記第２パッド領域及び前記第３領域での損傷発生の有無を判断し、
    前記入力パッド抵抗値及び前記第２抵抗値に基づいて前記第３領域での損傷発生の有無を判断し、
    前記第１抵抗値と前記第２抵抗値との間の差に基づいて前記第２パッド領域内の損傷の有無を判断することを特徴とする、請求項２０に記載のチップオンフィルムパッケージ。
JP2018014380A 2017-02-10 2018-01-31 チップオンフィルムパッケージ、表示パネル、及び表示装置 Active JP7177594B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170018734A KR102695418B1 (ko) 2017-02-10 칩 온 필름 패키지, 표시 패널 및 표시 장치
KR10-2017-0018734 2017-02-10

Publications (2)

Publication Number Publication Date
JP2018128672A JP2018128672A (ja) 2018-08-16
JP7177594B2 true JP7177594B2 (ja) 2022-11-24

Family

ID=61189239

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018014380A Active JP7177594B2 (ja) 2017-02-10 2018-01-31 チップオンフィルムパッケージ、表示パネル、及び表示装置

Country Status (5)

Country Link
US (4) US10504830B2 (ja)
EP (1) EP3361838B1 (ja)
JP (1) JP7177594B2 (ja)
CN (1) CN108417506B (ja)
TW (1) TWI763783B (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102342839B1 (ko) * 2017-04-21 2021-12-24 삼성디스플레이 주식회사 표시모듈 및 표시모듈 검사방법
CN108417151B (zh) * 2018-02-02 2020-04-10 武汉华星光电半导体显示技术有限公司 显示装置及其覆晶薄膜结构
TWI646877B (zh) * 2018-03-12 2019-01-01 Chipbond Technology Corporation 軟性電路基板之佈線結構
KR102581839B1 (ko) * 2018-10-02 2023-09-22 삼성디스플레이 주식회사 표시 장치
CN109493799B (zh) 2018-11-29 2020-09-29 昆山国显光电有限公司 显示面板一次性可编程otp调节的辅助方法及装置
TWI827809B (zh) * 2019-04-04 2024-01-01 丹麥商卡普雷斯股份有限公司 測量測試樣本之電性的方法，以及多層測試樣本
US11256379B2 (en) * 2019-09-26 2022-02-22 Samsung Display Co., Ltd. Display device and a method of fabricating the same
TWI726427B (zh) * 2019-09-27 2021-05-01 友達光電股份有限公司 元件基板
KR20210044356A (ko) * 2019-10-14 2021-04-23 삼성디스플레이 주식회사 표시 장치
TWI705748B (zh) * 2019-11-21 2020-09-21 頎邦科技股份有限公司 雙面銅之軟性電路板及其佈線結構
WO2021102899A1 (zh) * 2019-11-29 2021-06-03 京东方科技集团股份有限公司 显示基板的侧边走线电阻检测方法及显示基板
KR102640424B1 (ko) 2019-12-09 2024-02-26 삼성전자주식회사 결함 영역을 검출하는 폴더블 전자 장치 및 방법
KR20210085642A (ko) * 2019-12-31 2021-07-08 엘지디스플레이 주식회사 표시장치
CN111025130B (zh) * 2020-01-07 2021-07-16 电子科技大学 一种用于多层互联fpc的smt检测方法
CN111583842A (zh) * 2020-05-29 2020-08-25 京东方科技集团股份有限公司 一种显示面板、显示装置及其断线检测方法
CN112068365A (zh) * 2020-09-02 2020-12-11 深圳市华星光电半导体显示技术有限公司 显示面板
KR20230131349A (ko) * 2022-03-03 2023-09-13 삼성디스플레이 주식회사 표시 장치

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001318620A (ja) 2000-05-10 2001-11-16 Toshiba Corp テープキャリアパッケージを備える平面表示装置
JP2006350064A (ja) 2005-06-17 2006-12-28 Hitachi Displays Ltd 表示装置および位置ずれ検査方法
JP2009282285A (ja) 2008-05-22 2009-12-03 Mitsubishi Electric Corp 画像表示装置、およびその実装検査方法
JP2013182128A (ja) 2012-03-01 2013-09-12 Sharp Corp 表示装置
US20140319523A1 (en) 2013-04-29 2014-10-30 Samsung Display Co., Ltd. Chip-on-film package and display device having the same
JP6250199B2 (ja) 2014-10-28 2017-12-20 ヤーマン株式会社 エアブラシ

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6250199A (ja) 1985-08-30 1987-03-04 東レ株式会社 筆記用シ−ト状物
JPH06250199A (ja) * 1993-02-23 1994-09-09 Sharp Corp 表示装置
US6414741B2 (en) 2000-05-10 2002-07-02 Kabushiki Kaisha Toshiba Method of manufacturing flat-panel display device
US8709832B2 (en) 2001-03-30 2014-04-29 Samsung Electronics Co., Ltd. Chip on film (COF) package having test line for testing electrical function of chip and method for manufacturing same
US20060081968A1 (en) * 2004-10-15 2006-04-20 Bai Shwang S Semiconductor package
KR101228091B1 (ko) * 2006-02-03 2013-02-01 삼성디스플레이 주식회사 구동 칩 패키지, 이를 포함하는 표시 장치 및 이의 검사방법
JP4980960B2 (ja) * 2008-03-14 2012-07-18 ラピスセミコンダクタ株式会社 テープ配線基板及び半導体チップパッケージ
KR101660430B1 (ko) * 2009-08-14 2016-09-27 삼성전자 주식회사 반도체 패키지
TWI365318B (en) * 2008-06-17 2012-06-01 Au Optronics Corp Detection circuit and method for lcd panel
TWI382425B (zh) * 2008-06-24 2013-01-11 United Microelectronics Corp 檢測缺陷之測試系統及其測試方法
KR20120035297A (ko) * 2010-10-05 2012-04-16 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
KR20120037053A (ko) * 2010-10-11 2012-04-19 삼성전자주식회사 집적 회로, 이의 테스트 동작 방법, 및 이를 포함하는 장치들
US20130083457A1 (en) * 2011-09-30 2013-04-04 Apple Inc. System and method for manufacturing a display panel or other patterned device
KR102092703B1 (ko) 2012-05-18 2020-03-25 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 리페어 방법
US9201549B2 (en) * 2012-08-31 2015-12-01 Apple Inc. Systems and methods for monitoring LCD display panel resistance
KR102018733B1 (ko) * 2013-06-13 2019-09-06 삼성디스플레이 주식회사 플렉서블 표시장치
CN104297622B (zh) * 2014-10-30 2017-08-25 京东方科技集团股份有限公司 检测显示面板缺陷的方法及装置
KR102371358B1 (ko) * 2015-01-23 2022-03-08 삼성전자주식회사 반도체 패키지 및 이를 사용하는 패키지 모듈
KR20160096739A (ko) 2015-02-05 2016-08-17 삼성디스플레이 주식회사 표시 장치

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001318620A (ja) 2000-05-10 2001-11-16 Toshiba Corp テープキャリアパッケージを備える平面表示装置
JP2006350064A (ja) 2005-06-17 2006-12-28 Hitachi Displays Ltd 表示装置および位置ずれ検査方法
JP2009282285A (ja) 2008-05-22 2009-12-03 Mitsubishi Electric Corp 画像表示装置、およびその実装検査方法
JP2013182128A (ja) 2012-03-01 2013-09-12 Sharp Corp 表示装置
US20140319523A1 (en) 2013-04-29 2014-10-30 Samsung Display Co., Ltd. Chip-on-film package and display device having the same
JP6250199B2 (ja) 2014-10-28 2017-12-20 ヤーマン株式会社 エアブラシ

Also Published As

Publication number Publication date
TW201830628A (zh) 2018-08-16
EP3361838A1 (en) 2018-08-15
KR20180093191A (ko) 2018-08-21
CN108417506A (zh) 2018-08-17
US10504830B2 (en) 2019-12-10
US20180233436A1 (en) 2018-08-16
EP3361838B1 (en) 2021-03-31
US11749146B2 (en) 2023-09-05
US20230410703A1 (en) 2023-12-21
US11056027B2 (en) 2021-07-06
JP2018128672A (ja) 2018-08-16
TWI763783B (zh) 2022-05-11
US20200091045A1 (en) 2020-03-19
US20210335170A1 (en) 2021-10-28
CN108417506B (zh) 2023-04-07

Similar Documents

Publication Publication Date Title
JP7177594B2 (ja) チップオンフィルムパッケージ、表示パネル、及び表示装置
KR102508462B1 (ko) 표시 장치
CN110568683B (zh) 阵列基板、显示装置及其测试方法
KR102525875B1 (ko) 필름 패키지, 패키지 모듈, 및 패키지의 제조 방법
JP2006350064A (ja) 表示装置および位置ずれ検査方法
US12016116B2 (en) Display device and an inspection method of a display device
JP5535707B2 (ja) 表示装置及び表示装置の接続状況検査方法
KR20220007799A (ko) 표시장치 및 이의 제조방법
JP2013182128A (ja) 表示装置
JP2004184839A (ja) 表示装置
JP2006276115A (ja) 液晶モジュール
KR102493578B1 (ko) 표시장치
JP5506034B2 (ja) 液晶表示装置および電子機器
KR102695418B1 (ko) 칩 온 필름 패키지, 표시 패널 및 표시 장치
JP5797805B2 (ja) 表示装置
KR20240125899A (ko) 칩 온 필름 패키지, 표시 패널 및 표시 장치
CN114975364A (zh) 电子装置
KR101046949B1 (ko) 노이즈 차폐를 위한 다층구조의 인쇄회로기판을 구비한 프로브유닛
KR101166861B1 (ko) 중계 접속부재, 검사장치 및 중계 접속부재의 제조방법
JP2000077459A (ja) 半導体装置及びその検査方法
JP4319429B2 (ja) 液晶表示パネルの検査方法
CN117153069A (zh) 显示模组和显示装置
KR20070041888A (ko) 반도체 칩 검사용 테이프 배선기판

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220228

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20220517

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220914

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20220914

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20220927

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20221004

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221025

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221111

R150 Certificate of patent or registration of utility model

Ref document number: 7177594

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150