TWI827809B - 測量測試樣本之電性的方法，以及多層測試樣本 - Google Patents

測量測試樣本之電性的方法，以及多層測試樣本 Download PDF

Info

Publication number
TWI827809B
TWI827809B TW109107138A TW109107138A TWI827809B TW I827809 B TWI827809 B TW I827809B TW 109107138 A TW109107138 A TW 109107138A TW 109107138 A TW109107138 A TW 109107138A TW I827809 B TWI827809 B TW I827809B
Authority
TW
Taiwan
Prior art keywords
test sample
layer
terminal
stack
conductive path
Prior art date
Application number
TW109107138A
Other languages
English (en)
Other versions
TW202107104A (zh
Inventor
艾爾柏特 卡利亞尼
弗烈德雷克 偉斯特格德 奧斯特伯格
魏嘉宏
Original Assignee
丹麥商卡普雷斯股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 丹麥商卡普雷斯股份有限公司 filed Critical 丹麥商卡普雷斯股份有限公司
Publication of TW202107104A publication Critical patent/TW202107104A/zh
Application granted granted Critical
Publication of TWI827809B publication Critical patent/TWI827809B/zh

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/27—Testing of devices without physical removal from the circuit of which they form part, e.g. compensating for effects surrounding elements
    • G01R31/275—Testing of devices without physical removal from the circuit of which they form part, e.g. compensating for effects surrounding elements for testing individual semiconductor components within integrated circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2601—Apparatus or methods therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2648—Characterising semiconductor materials
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1677—Verifying circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50008—Marginal testing, e.g. race, voltage or current testing of impedance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0491—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets for testing integrated circuits on wafers, e.g. wafer-level test cartridge
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/06711—Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
    • G01R1/06733—Geometry aspects
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2894—Aspects of quality control [QC]

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Hall/Mr Elements (AREA)

Abstract

本方法可用於測量用於(例如)一嵌入式MRAM記憶體中之一磁穿隧接面之一電性。本方法使用具有用於接觸測試樣本之一指定區域之複數個探針尖端之一多點探針，其與待測試之測試樣本之部分電絕緣。電連接件放置於該磁穿隧接面下面且到達該指定區域。

Description

測量測試樣本之電性的方法，以及多層測試樣本
本發明係關於測量一測試樣本(諸如由導電層及至少一穿隧能障(例如一磁穿隧接面(MTJ)構成之一多層堆疊)之至少一電性。
通常，微觀多點探針用於(例如)磁阻隨機存取記憶體(MRAM)晶圓用於平面電流穿隧測量以判定測試樣本之若干電性，即根據規範以測試晶圓。
電性可為電阻區域產品、穿隧能障之頂部上之一第一導電薄片之薄片電阻、穿隧能障下方(底部薄片)之一第二薄片之薄片電阻及磁電機穿隧電阻。
測試樣本可含有沈積於彼此之頂部上之任何數目個穿隧能障及導電薄片；在此情況中，可界定多個電阻區域產品。含有一個以上穿隧能障之一樣本亦可能由一單一能障數學模型模型化。
若(例如)在一單一穿隧能障模型之情況中，頂部薄片之薄片電阻低於底部薄片之薄片電阻則將多點探針放置於晶圓上方及使晶圓之頂面與探針之電極之尖端接觸之典型方法可導致一錯誤測量。
本發明之一目的係達成一改良測量。
以上目的及優點與將自本發明之描述明顯之多種其他目的及優點一起根據本發明之一第一態樣由以下獲得：一種用於測量一多層測試樣本(諸如一磁穿隧接面)之一電性的方法，該方法包括：提供該多層測試樣本，其具有包含至少一第一層及一第二層之一堆疊，該堆疊位於一電絕緣層上方，提供位於該電絕緣層上方之一第一測試樣本端子，其用於與一測量電路之一第一連接，提供位於該電絕緣層上方之一第二測試樣本端子，其用於與該測量電路之一第二連接，該第一測試樣本端子、該第二測試樣本端子及該堆疊彼此電絕緣，提供嵌入該電絕緣層中之一第一導電路徑，該第一導電路徑使該第一測試樣本端子及該堆疊電互連，及提供嵌入該電絕緣層中之一第二導電路徑，該第二導電路徑使該第二測試樣本端子及該堆疊電互連，該方法進一步包括：提供該測量電路，且包含一第一測量端子及一第二測量端子，使該第一測量端子與該第一測試樣本端子接觸，使該第二測量端子與該第二測試樣本端子接觸，及藉由該測量電路測量該堆疊之該電性。
術語電、電子、電力地應理解為可互換。
可提供用於與一測量電路之一第三連接之該電絕緣層上方 之一第三測試樣本端子。且該第三測量端子可與該第三測試樣本端子接觸。
可提供用於與一測量電路之一第四連接之該電絕緣層上方之一第四測試樣本端子。且該第四測量端子可與該第四測試樣本端子接觸。
嵌入式構件/特徵可提供或嵌入該測試樣本中用於嵌入式測量電性(即，就嵌入式測量而言，意謂在該測試樣本之微加工期間藉由嵌入該測試樣本中之特徵測量電性)。
嵌入式構件可由該兩個端子及該堆疊及端子下方之該等導電路徑組成。
該堆疊下方之該電絕緣層可支撐該堆疊。類似地，該電絕緣層可支撐該等測試樣本端子。
該第一層可由一導電材料製成，且該第二層亦可由一導電材料製成。
替代地，該兩個層之一者(較佳地該第二層，其可位於該第一層下方)可由一電絕緣體製成。
該第一層及/或該第二層之各者可再分為多個層/薄片。
一電絕緣體亦可夾置於該第一層與該第二層之間使得該堆疊係一三層堆疊-該電絕緣體組成一穿隧能障/層。
該多層測試樣本可為具有多個導電層及穿隧層之一半導體晶圓。
該多層測試樣本可為(例如)一磁阻隨機存取記憶體，其中各記憶體單元可由一磁穿隧接面組成-各接面可由一支柱組成。
該第一(導電)層與該第二(導電)層之間可存在一高接觸電阻能障，諸如肖特基(Schottky)能障。
該堆疊可包括用於該半導體晶圓之該等晶粒之所要目的之該等電子器件，即該兩個層可用於一記憶體或用於一感測器。
該晶圓應理解為用於在該晶圓之製程期間內建之微電子裝置之一基板。
該等微電子器件可包括導引朝向所要目的之一電子組件以及用於控制該電子組件之電路或組件，即(例如)一記憶體單元及用於該記憶體單元之一開關。
該晶圓可藉由蝕刻及/或層生長製造，其可在一通常晶圓製造方法中之若干步驟中重複。
該測量電路可包含用於將該第一測量端子及該第二測量端子移動至該測試樣本之一可移動探針使得可建立該第一測量端子與該第一測試樣本端子之間及亦該第二測量端子與該第二測試樣本端子之間的該接觸。
該第一測試樣本端子及該第二測試樣本端子可各組成用於該兩個測量端子之各者之一降落點，即使得一測量端子可與一測試樣本(電)接觸以使一測量端子降落。
可在該半導體晶圓之製造期間藉由蝕刻掉各測試樣本端子作為一島(即，在該半導體晶圓之區域周圍蝕刻)製造該第一測試樣本端子及該第二測試樣本端子之各者，其指定該測試樣本端子使得保留一突出結構。
蝕刻可延伸穿過該三層堆疊(組成(例如)一MTJ堆疊)使得 該測試樣本自身具有相同於其中不存在蝕刻之該晶圓之剩餘部分之三個層。
替代地，可製造一測試樣本端子使得該端子之材料僅沈積/生長於對於該測試樣本端子指定之該區域中。
該等測試樣本端子可定位於該測試樣本之切割線中，即將該測試樣本分成具有組成該等電子器件之該等積體電路之各自晶粒之線。
該等切割線通常配置為一矩形網格以分割該等晶粒，即其中網格線正交。
一切割線可具有20微米至200微米之間(諸如75微米至125微米或諸如100微米)的一寬度。
該等測試樣本端子可同時製造為該等晶粒之該等電子器件/積體電路，即該等晶粒及該等切割線之該區域曝露一步驟中之該第一層之該材料。在一第二步驟中，該等測試樣本端子可絕緣。
因此，一測試樣本端子之該第一層及該堆疊之該第一層可位於相同平面中。
若干測試樣本端子可放置為彼此緊鄰，諸如四個測試樣本端子。其等可具有匹配(例如)一多點探針之節距之一節距(測試樣本端子之間的距離)，即該第二測試樣本端子可鄰近於該第一測試樣本端子。一第三測試樣本端子可放置為鄰近於該第二測試樣本端子，且一第四測試樣本端子可放置為鄰近於該第三測試樣本端子。此等四個測試樣本端子可相對於彼此線性放置，即組成一列測試樣本端子。
該電絕緣層支撐該等上層，且其亦可用於嵌入式電氣佈線(即，晶圓之不同部分之間的電互連)。可提供若干此等金屬化層用於透過 該晶圓之電互連。
在該第一導電路徑及該第二導電路徑藉由進一步沈積該電絕緣層之該材料而嵌入之前，該電氣佈線(諸如該等路徑)可在該晶圓之製造期間製造為沈積於該電絕緣層上之銅線。
該等層之間的電連接件可由垂直通孔(即，在自一層至另一層之一方向上(當該晶圓位於一水平平面上時其將在一垂直方向上)延伸之通孔)製成。因此，一第一通孔可使該第一導電路徑與該第一測試樣本端子互連。此等通孔可由鎢、銅、氮化銅、鉭、氮化鉭、鈷、釕。兩個單獨通孔或更多通孔可用於建立該路徑之該垂直部分，其可使一測試樣本端子及待測試之該堆疊互連-該導電路徑可具有該路徑之兩個垂直部分(分別在該測試樣本端子下方及該堆疊下方)及一水平部分。該等垂直部分之兩者可由兩個或兩個以上通孔而非僅一通孔組成。
該電絕緣層可由一電絕緣材料製成使得該層中之該電氣佈線界定該等電路路徑且其中電路可流動且該電流局限於經界定之路徑。
引導至單獨測試樣本端子之兩個導電路徑可組成一電路及該MTJ堆疊以將一供應電流自一第一測試樣本端子引導至該MTJ堆疊及將一返回電流引導回一第二測試樣本端子。
根據本發明之一第二態樣，以上目的及優點由以下獲得：一種多層測試樣本，其用於嵌入式測量該多層測試樣本之一電性，該多層測試樣本包括：一堆疊，其包含至少一第一層及一第二層，該堆疊位於一電絕緣層上方，一第一測試樣本端子，其位於該電絕緣層上方以用於與一測量電路 之一第一連接，一第二測試樣本端子，其位於該電絕緣層上方以用於與一測量電路之一第二連接，該第一測試樣本端子、該第二測試樣本端子及該堆疊彼此電絕緣，該多層測試樣本進一步包括：一第一導電路徑，其嵌入該電絕緣層中，該第一導電路徑使該第一測試樣本端子及該堆疊電互連，及一第二導電路徑，其嵌入該電絕緣層中，該第二導電路徑使該第二測試樣本端子及該堆疊電互連，使得該第一導電路徑及該第二導電路徑與該堆疊一起形成該第一測試樣本端子與該第二測試樣本端子之間的一電路以測量該電性。
10:測試樣本
12:頂層
14:中間層
16:底層
18:第一電絕緣層
20:第二電絕緣層
22:第一通孔
24:第一導電路徑
26:第一降落點
28:磁穿隧接面(MTJ)堆疊/島
30:曝露表面/第一降落區域
32:第一探針尖端
34:第二通孔
現將在下文參考附圖藉由實例更詳細闡釋本發明，其中
圖1展示一測試樣本之一分解圖。
圖2展示一測試樣本。
圖3a展示一測試樣本。
圖3b展示圖3a之部分之一放大視圖。
圖4a展示一測試樣本。
圖4b展示圖4a之部分之一放大視圖。
然而，本發明可以不同於下文所描繪之形式體現，且不應被解釋為受限於本文所闡述之任何實例。確切而言，提供任何實例使得本發明將透徹及完整，且將本發明之範疇完全傳達至熟習技術者。
相同元件符號係指相同元件。因此，相同元件將不相對於各圖之描述詳細描述。
圖1展示一測試樣本之一分解圖。
測試樣本10具有五個層，其中該頂部三個層組成一磁穿隧接面(MTJ)，即一MTJ堆疊。
測試樣本可組成包括至少兩個導電層及價值於中間之一穿隧電絕緣層(例如一MTJ)之一半導體晶圓。
MTJ堆疊之頂層12可或可不含有一鐵磁材料，但其導電。
頂層之磁化方向可改變。
一中間層14夾置於MTJ堆疊之頂層及一底層16之間。
中間層係一薄電絕緣體-其厚度不大使得電子可不同其穿隧，即中間層係一穿隧能障層。
底層16亦可或可不含有鐵磁材料，但其導電。
替代地，頂層可具有一永久磁化，且底層可具有磁矩之一可變方向。兩個層亦可具有磁矩之一可變方向。
當一電壓電位跨堆疊施加時，堆疊之電阻可取決於頂層及底層之磁化平行或反向平行，即若頂層及底層之磁化平行，則穿隧能障低於若磁化反向平行。
頂層經繪示具有一平面頂面，且層大體上繪示為彼此平行。
堆疊亦可具有兩個以上導電層及具有待測量之若干電性之一能障。
替代地，測試樣本之層可具有除用於一MRAM單元之外之另一功能。例如，僅具有兩個層之一堆疊，其目的係一感測器。
堆疊之三個層在圖1中展示為七個島，即一列上之緊鄰彼此之六個較小島及獨自一較大島(諸如為了MRAM或一感測器而組成一MTJ堆疊28之一測試島)。此係堆疊層中之蝕刻之一結果使得此等島變得彼此電絕緣，即島不彼此電連接。
層之移除部分亦可由氧化物材料或組成一電絕緣體另一材料組成，即使得島自身之間的空間及一島與MTJ堆疊之間的空間填充一電絕緣體材料。
六個較小島組成六個測試樣本端子，其等可具有降落點(諸如具有位於降落點之頂部上之一第一降落區域(即，未由其頂部上之另一層覆蓋之曝露表面30-除一可能薄氧化層之外)之一第一降落點26)之目的。
一測試樣本端子可具有任何平面內形狀。圖1展示矩形形狀/區域但形狀可為圓形、卵形、橢圓形、多邊形或一隨機形狀。
各降落點之各降落區域係為了降落一探針尖端，即使一探針尖端與降落區域接觸使得一電信號可在一測量例行期間注入降落點，或替代地可接收一電測量信號。依此方式，端子提供於測試樣本上用於一探針及用於一探針測量。
替代使用一探針，測試樣本可插入一測量裝置中，其中當測試樣本正確地放置於測量裝置中時，測量端子具有與測試樣本端子之位置對準之固定位置。
較大島28可相同於需要測試之MRAM單元中之島，具體而 言MTJ堆疊之一或多個電性。
MTJ堆疊下方係組成一第一電絕緣層18之一第四層，即無意使電流在不控制電流路徑之情況下在該層中自由流動。
第四電絕緣層下方係組成一第二電絕緣層20之第五層。
第一電絕緣層及第二電絕緣層可製成一電絕緣層。
第一電絕緣層具有在層之整個厚度中垂直延伸之通孔，諸如一第一通孔22。
一通孔繪示為組成一列島之六個島之各者下方。
六個通孔(諸如一第二通孔34)亦展示為較大島下，其全部與MTJ堆疊之底層之底面接觸。
六個銅通道(copper lane)位於第二電絕緣層中，即銅在製造步驟之一者期間沈積(可使用除銅之外之另一導電材料)。
銅通道組成導電路徑，諸如一第一導電路徑24。
對於一端子與需要測試之測試樣本之特定部分之間的電連接，預期可省略通孔。例如，若一測試樣本端子及測試島緊鄰彼此使得電連接僅需要建立於測試樣本之隔離/蝕刻部分下面。
導電路徑與層平行連接且各導電路徑使一降落點之一通孔與接觸MTJ堆疊之通孔之一者互連。
電絕緣層之一者亦可用於引導至(例如)控制電子器件(諸如一開關)之電連接件。開關自身可放置於一第六層中，其可低於該電絕緣層。
一降落點可不必由三個MTJ層組成。替代地，降落點可為以沈積或以其他方式產生於第一電絕緣層上之一半導體材料作為可將一電 信號自一探針尖端傳導至通孔之一島，其接觸來自下方之各自降落點。
圖2展示一測試樣本。
圖2中之測試樣本對應於連同圖1提及之測試樣本，但其中一探針已放置於測試樣本上方。
測試樣本展示於一非分解圖中。通孔及導電路徑繪示為頂部三個層下方之虛線。
探針具有平行於彼此延伸之六個懸臂式臂。各懸臂式臂在一探針尖端(諸如一第一探針尖端32)中終止。
各各自探針尖端已與各各自降落點之降落區域接觸，即第一探針尖端32使第一降落點26與接觸來自下方之第一降落點之第一通孔22接觸。
對於電性之測量，接觸係使得探針尖端與降落點之間存在一電接觸，即探針尖端可穿透降落點之頂部上之一可能氧化層使得可建立電接觸。
一探針尖端可穿透降落點一小距離使得其不僅抵靠於組成降落區域之表面上。
第一導電路徑自第一通孔延伸至MTJ堆疊28，即MTJ堆疊下方之一點。
通孔及導電路徑達成待自一探針尖端至另一探針尖端完成之一電路路徑使得一電流可注入電路路徑且進入MTJ堆疊及進一步進入一第二探針尖端。
四個懸臂式臂可用於一四點測量(四個端子感測)。此等臂之兩者用於注入一電流，且另兩個臂用於電壓測量。
第五懸臂式臂可用於距離測量使得一探針尖端與降落點之間的距離可在一探針尖端之降落期間控制。
圖3a展示一測試樣本。
圖3a中之測試樣本對應於連同圖1提及之測試樣本，但其中一橫截面已透過連接至待測試之MTJ堆疊之通孔形成。
在圖3b中，展示圖3a中之通孔之一者(即圖3a中展示之測試樣本之一部分)之一放大視圖。
放大視圖展示MTJ堆疊之頂層12、中間層14及底層16。第二通孔34自第一導電路徑24垂直延伸至MTJ堆疊28之底層16。
圖4a展示一測試樣本。
圖4a中之測試樣本對應於連同圖1提及之測試樣本，但其中一橫截面已透過導電路徑之一者形成-橫截面係正交於圖3b之橫截面之一平面。
在圖4b中，展示圖4a中之通孔之一者(即圖4a中展示之測試樣本之一部分)之一放大視圖。
放大視圖展示MTJ堆疊之頂層12、中間層14及底層16。
第二通孔34自第一導電路徑24垂直延伸至MTJ堆疊28之底層16。
導電路徑24延伸於第一通孔22與第二通孔34之間。
10:測試樣本
12:頂層
14:中間層
16:底層
18:第一電絕緣層
20:第二電絕緣層
22:第一通孔
24:第一導電路徑
26:第一降落點
30:第一降落區域

Claims (14)

  1. 一種用於測量諸如一磁穿隧接面之一多層測試樣本之一電性的方法，該方法包括：提供該多層測試樣本，其具有包含至少一第一層及一第二層之一堆疊，該堆疊位於一電絕緣層上方，提供位於該電絕緣層上方之一第一測試樣本端子，其用於與一測量電路之一第一連接，提供位於該電絕緣層上方之一第二測試樣本端子，其用於與該測量電路之一第二連接，該第一測試樣本端子、該第二測試樣本端子及該堆疊彼此電絕緣，提供嵌入該電絕緣層中之一第一導電路徑，該第一導電路徑使該第一測試樣本端子及該堆疊電互連，及提供嵌入該電絕緣層中之一第二導電路徑，該第二導電路徑使該第二測試樣本端子及該堆疊電互連，該方法進一步包括：提供該測量電路，其包含一第一測量端子及一第二測量端子，使該第一測量端子與該第一測試樣本端子接觸，使該第二測量端子與該第二測試樣本端子接觸，及藉由該測量電路測量該堆疊之該電性。
  2. 如請求項1之方法，該多層測試樣本係用於磁阻隨機存取記憶體之一半導體晶圓。
  3. 如請求項1之方法，該堆疊組成一磁穿隧接面。
  4. 如請求項1之方法，該第一層係一鐵磁薄片。
  5. 如請求項1之方法，該第二層係一鐵磁薄片。
  6. 如請求項1之方法，該堆疊包含夾置於該第一層與該第二層之間的一中間層。
  7. 如請求項6之方法，該中間層係用於在該第一層與該第二層之間穿隧電子之一電絕緣體。
  8. 如請求項1之方法，該測試樣本之一第一降落點(land)具有至少三個層。
  9. 如請求項8之方法，該測試樣本之一第二降落點(land)具有至少三個層。
  10. 如請求項1之方法，該第一導電路徑在該電絕緣層中平面延伸。
  11. 如請求項1之方法，其包括在該第一測試樣本與該第一導電路徑之間提供一第一通孔。
  12. 如請求項11之方法，其包括在該堆疊與該第一導電路徑之間提供一第二通孔。
  13. 如請求項1之方法，其包括提供包含該第一測量端子之一第一探針尖端及該第二測量端子之一第二探針尖端之一測試探針，使該第一探針尖端與該第一測試樣本端子接觸，及使該第二探針尖端與該第二測試樣本端子接觸。
  14. 一種多層測試樣本，其用於嵌入式測量該多層測試樣本之一電性，該多層測試樣本包括：一堆疊，其包含至少一第一層及一第二層，該堆疊位於一電絕緣層上方，一第一測試樣本端子，其位於該電絕緣層上方以用於與一測量電路之一第一連接，一第二測試樣本端子，其位於該電絕緣層上方以用於與該測量電路之一第二連接，該第一測試樣本端子、該第二測試樣本端子及該堆疊彼此電絕緣，該多層測試樣本進一步包括：一第一導電路徑，其嵌入該電絕緣層中，該第一導電路徑使該第一測試樣本端子及該堆疊電互連，及一第二導電路徑，其嵌入該電絕緣層中，該第二導電路徑使該第二測試樣本端子及該堆疊電互連，使得該第一導電路徑及該第二導電路徑與 該堆疊一起形成該第一測試樣本端子與該第二測試樣本端子之間的一電路以測量該電性。
TW109107138A 2019-04-04 2020-03-04 測量測試樣本之電性的方法，以及多層測試樣本 TWI827809B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP19167346.6 2019-04-04
EP19167346 2019-04-04

Publications (2)

Publication Number Publication Date
TW202107104A TW202107104A (zh) 2021-02-16
TWI827809B true TWI827809B (zh) 2024-01-01

Family

ID=66092211

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109107138A TWI827809B (zh) 2019-04-04 2020-03-04 測量測試樣本之電性的方法，以及多層測試樣本

Country Status (8)

Country Link
US (1) US11307245B2 (zh)
JP (2) JP2022528123A (zh)
KR (1) KR102536597B1 (zh)
CN (1) CN113678005B (zh)
IL (1) IL286922A (zh)
SG (1) SG11202110265TA (zh)
TW (1) TWI827809B (zh)
WO (1) WO2020205236A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11946890B2 (en) 2021-05-24 2024-04-02 Kla Corporation Method for measuring high resistivity test samples using voltages or resistances of spacings between contact probes
CN113644003B (zh) * 2021-08-10 2024-06-11 青岛海存微电子有限公司 一种已图形化的磁性隧道结晶圆的磁阻测试结构及其使用方法
US20230078663A1 (en) * 2021-09-09 2023-03-16 Kla Corporation Method for Determining Material Parameters of a Multilayer Test Sample

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040051522A1 (en) * 2002-09-16 2004-03-18 International Business Machines Corporation Techniques for electrically characterizing tunnel junction film stacks with little or no processing
US20050277206A1 (en) * 2004-06-11 2005-12-15 International Business Machines Corporation Structure and method of patterning a magnetic tunnel junction stack for a magneto-resistive random access memory
CN100345271C (zh) * 1998-09-28 2007-10-24 恩益禧电子股份有限公司 用于非破坏性的检查半导体器件的装置和方法
US20080100289A1 (en) * 2006-10-27 2008-05-01 Juergen Zimmer Magnetoresistive Sensor Element For Sensing A Magnetic Field
TW200907380A (en) * 2007-06-06 2009-02-16 Renesas Tech Corp Semiconductor device, a method of manufacturing a semiconductor device and a testing method of the same
US20140252356A1 (en) * 2013-03-08 2014-09-11 Avalanche Technology Inc. Devices and methods for measurement of magnetic characteristics of mram wafers using magnetoresistive test strips
US20180083607A1 (en) * 2016-09-16 2018-03-22 Renesas Electronics Corporation Semiconductor device
CN108417506A (zh) * 2017-02-10 2018-08-17 三星显示有限公司 膜上芯片封装件、显示面板和显示装置
TW201835579A (zh) * 2015-08-07 2018-10-01 美商克斯希拉公司 用於測試電路板之平行測試器的定位裝置及用於測試電路板的平行測試器

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6040702A (en) * 1997-07-03 2000-03-21 Micron Technology, Inc. Carrier and system for testing bumped semiconductor components
US6392428B1 (en) * 1999-11-16 2002-05-21 Eaglestone Partners I, Llc Wafer level interposer
US6250933B1 (en) * 2000-01-20 2001-06-26 Advantest Corp. Contact structure and production method thereof
EP1466182B1 (en) * 2002-01-07 2011-08-03 Capres A/S Electrical feedback detection system for multi-point probes
JP2005244178A (ja) * 2004-01-26 2005-09-08 Toshiba Corp 半導体装置の製造方法
US20050172702A1 (en) * 2004-02-05 2005-08-11 Gitis Norm V. Method and apparatus for determining characteristics of thin films and coatings on substrates
EP2569646A4 (en) * 2005-03-28 2014-01-22 Texas Instruments Inc ELASTIC PROBES DESIGNED FOR ELECTRICAL TESTING
EP2001047A1 (en) * 2007-06-07 2008-12-10 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device
TW201003880A (en) * 2008-05-30 2010-01-16 Advanced Micro Devices Inc Semiconductor device comprising a chip internal electrical test structure allowing electrical measurements during the fabrication process
EP2141503A1 (en) * 2008-06-30 2010-01-06 Capres A/S A multi-point probe for testing electrical properties and a method of producing a multi-point probe
US8021712B2 (en) * 2009-03-18 2011-09-20 Tdk Corporation Wafer and manufacturing method of electronic component
US8750031B2 (en) * 2011-12-16 2014-06-10 Taiwan Semiconductor Manufacturing Company, Ltd. Test structures, methods of manufacturing thereof, test methods, and MRAM arrays
US8806284B2 (en) * 2012-05-02 2014-08-12 Avalanche Technology Inc. Method for bit-error rate testing of resistance-based RAM cells using a reflected signal
CN103344791B (zh) * 2013-06-26 2016-07-06 中国科学院深圳先进技术研究院 一种测试基板及采用该测试基板制造的探针卡
US10302677B2 (en) * 2015-04-29 2019-05-28 Kla-Tencor Corporation Multiple pin probes with support for performing parallel measurements
WO2016201289A1 (en) 2015-06-10 2016-12-15 Translarity, Inc. Shaping of contact structures for semiconductor test, and associated systems and methods
CN110192114B (zh) * 2017-01-09 2022-02-01 卡普雷斯股份有限公司 用于建立具体电极位置的方法及系统
KR20230021177A (ko) * 2017-03-03 2023-02-13 에어 테스트 시스템즈 일렉트로닉스 테스터
KR102509765B1 (ko) 2017-03-07 2023-03-13 카프레스 에이/에스 테스트 샘플의 전기적 속성을 테스트하기 위한 프로브
EP3425650B1 (en) * 2017-07-04 2021-09-01 Infineon Technologies Austria AG Module and circuit for dc-dc power conversion
KR20190021101A (ko) * 2017-08-22 2019-03-05 삼성전자주식회사 프로브 카드, 프로브 카드를 포함한 테스트 장치, 그 프로브 카드를 이용한 테스트 방법 및 반도체 소자 제조방법
US10665321B2 (en) 2017-08-30 2020-05-26 Taiwan Semiconductor Manufacturing Co., Ltd. Method for testing MRAM device and test apparatus thereof
CN108511358B (zh) * 2018-03-29 2019-03-29 长江存储科技有限责任公司 3d nand检测结构及其形成方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100345271C (zh) * 1998-09-28 2007-10-24 恩益禧电子股份有限公司 用于非破坏性的检查半导体器件的装置和方法
US20040051522A1 (en) * 2002-09-16 2004-03-18 International Business Machines Corporation Techniques for electrically characterizing tunnel junction film stacks with little or no processing
US20050277206A1 (en) * 2004-06-11 2005-12-15 International Business Machines Corporation Structure and method of patterning a magnetic tunnel junction stack for a magneto-resistive random access memory
US20080100289A1 (en) * 2006-10-27 2008-05-01 Juergen Zimmer Magnetoresistive Sensor Element For Sensing A Magnetic Field
TW200907380A (en) * 2007-06-06 2009-02-16 Renesas Tech Corp Semiconductor device, a method of manufacturing a semiconductor device and a testing method of the same
US20140252356A1 (en) * 2013-03-08 2014-09-11 Avalanche Technology Inc. Devices and methods for measurement of magnetic characteristics of mram wafers using magnetoresistive test strips
TW201835579A (zh) * 2015-08-07 2018-10-01 美商克斯希拉公司 用於測試電路板之平行測試器的定位裝置及用於測試電路板的平行測試器
US20180083607A1 (en) * 2016-09-16 2018-03-22 Renesas Electronics Corporation Semiconductor device
CN108417506A (zh) * 2017-02-10 2018-08-17 三星显示有限公司 膜上芯片封装件、显示面板和显示装置

Also Published As

Publication number Publication date
TW202107104A (zh) 2021-02-16
WO2020205236A1 (en) 2020-10-08
CN113678005B (zh) 2023-01-13
KR102536597B1 (ko) 2023-05-26
KR20210136166A (ko) 2021-11-16
CN113678005A (zh) 2021-11-19
US11307245B2 (en) 2022-04-19
SG11202110265TA (en) 2021-10-28
JP2024028323A (ja) 2024-03-04
JP2022528123A (ja) 2022-06-08
IL286922A (en) 2021-10-31
US20210231731A1 (en) 2021-07-29

Similar Documents

Publication Publication Date Title
TWI827809B (zh) 測量測試樣本之電性的方法，以及多層測試樣本
JP6918959B2 (ja) メモリデバイスおよび方法
CN103165581B (zh) 测试结构、其制造方法、测试方法、以及mram阵列
KR101120683B1 (ko) 3차원 칩 스택의 실리콘 삽입기 시험
CN207925459U (zh) 电子装置
TWI330877B (en) Semiconductor device
US7956633B2 (en) Stacked guard structures
EP2385551A1 (en) Silicon substrate wafer and test method
TW200413740A (en) Adapter for testing one or more conductor assemblies
CN115312500A (zh) Mtj测试结构以及制备方法
CN113777405A (zh) 测试方法
TW200302532A (en) Interconnect structure
CN105144360B (zh) 用于监视半导体制作的方法及设备
CN103794598B (zh) 硅通孔测试版图、测试结构、制备方法及量测方法
CN104347594B (zh) 硅通孔测试结构及其测试方法和形成方法
TW202316109A (zh) 用於判定多層測試樣品之材料參數的方法
KR20170086382A (ko) 켈빈 저항 테스트 구조 및 그 제조 방법
CN102867796B (zh) 3d集成电路结构以及检测芯片结构是否对齐的方法
US11579183B2 (en) Test board and semiconductor device test system including the same
CN113644003B (zh) 一种已图形化的磁性隧道结晶圆的磁阻测试结构及其使用方法
JPWO2020205236A5 (zh)
JP2024519645A (ja) 高抵抗率試験試料を測定する方法
CN115825569A (zh) 测试方法
CN117607540A (zh) 超导量子干涉装置的电阻测试方法及量子芯片
JP2008159641A (ja) 半導体基板および半導体装置の検査方法