CN117607540A - 超导量子干涉装置的电阻测试方法及量子芯片 - Google Patents
超导量子干涉装置的电阻测试方法及量子芯片 Download PDFInfo
- Publication number
- CN117607540A CN117607540A CN202311535069.XA CN202311535069A CN117607540A CN 117607540 A CN117607540 A CN 117607540A CN 202311535069 A CN202311535069 A CN 202311535069A CN 117607540 A CN117607540 A CN 117607540A
- Authority
- CN
- China
- Prior art keywords
- resistance
- junction
- test
- measurement
- josephson
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 261
- 238000005259 measurement Methods 0.000 claims abstract description 125
- 239000000758 substrate Substances 0.000 claims abstract description 64
- 239000000523 sample Substances 0.000 claims abstract description 13
- 238000010998 test method Methods 0.000 claims abstract description 9
- 239000002096 quantum dot Substances 0.000 claims description 32
- 238000000034 method Methods 0.000 claims description 20
- 239000003990 capacitor Substances 0.000 claims description 12
- 125000006850 spacer group Chemical group 0.000 claims description 4
- 230000035515 penetration Effects 0.000 abstract description 2
- 230000001066 destructive effect Effects 0.000 abstract 1
- 230000008569 process Effects 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 5
- 239000002887 superconductor Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000002360 preparation method Methods 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 3
- 238000001514 detection method Methods 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 238000012512 characterization method Methods 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 241000238366 Cephalopoda Species 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
- G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Abstract
本申请公开了一种超导量子干涉装置的电阻测试方法及量子芯片，所述测试方法包括：提供表面形成有超导量子干涉装置的衬底；在所述衬底上绝缘间隔区域分别形成包括第一测试结的第一测试区和包括第二测试结的第二测试区；利用探针扎入分别所述第一测试结和所述第二测试结测量所述第一测试结的第一电阻和所述第二测试结的第二电阻；根据所述第一电阻、所述第二电阻及所述预设比例确定所述第一约瑟夫森结的电阻和所述第二约瑟夫森结的电阻。本申请能在避免对超导量子干涉装置的结构的破坏性的情况下对非对称的约瑟夫森结的电阻进行测量。
Description
技术领域
本申请属于量子领域，特别是一种超导量子干涉装置的电阻测试方法及量子芯片。
背景技术
超导量子芯片上的关键结构是超导量子比特，超导量子比特的关键结构是约瑟夫森结；将由约瑟夫森结并联形成的超导量子干涉装置(squid)，与额外构建的电容极板并联，基于该并联结构形成的超导量子比特电路即作为量子芯片上执行量子计算的基本单元——超导量子比特。为了保证超导量子芯片的性能，就必须严格控制超导量子比特的频率参数，超导量子比特的常温电阻表征是反应频率参数的重要信息，而约瑟夫森结的电阻是超导量子比特的常温电阻表征的关键。
测试约瑟夫森结主要使用的是4探针或2探针扎入约瑟夫森结的两端，通过直流测试电流和电压来测试约瑟夫森结电阻以获得超导量子干涉装置的电阻。然而这种测试方法会破坏约瑟夫森结表面保护膜层，然后让测试仪器直接电连接约瑟夫森结进行性能参数测试，在测试后需要修复约瑟夫森结表面保护膜层以获得量子比特。整个过程中，增加了测试难度，降低了测试结果的可靠性，也对该超导约瑟夫森结所在的超导量子比特的完整性造成破坏，使其性能受到不可逆的影响，影响量子比特和量子芯片的生产效率。
发明内容
本申请的目的是提供一种超导量子干涉装置的电阻测试方法及量子芯片，解决了现有技术中测量超导量子干涉装置的电阻容易破坏物理结构的缺点，避免了对超导量子干涉装置的结构的破坏性。
本申请技术方案具体如下：
本申请一方面提供一种超导量子干涉装置的电阻测试方法，包括：
提供表面形成有超导量子干涉装置的衬底；其中，所述超导量子干涉装置包括结构面积非对称的第一约瑟夫森结和第二约瑟夫森结；
在所述衬底上绝缘间隔区域分别形成包括第一测试结的第一测试区和包括第二测试结的第二测试区；其中，所述第一测试结的尺寸与所述第一约瑟夫森结的尺寸按预设比例设置，且所述第二测试结的尺寸与所述第二约瑟夫森结的尺寸按预设比例设置；
分别测量所述第一测试结的第一电阻和所述第二测试结的第二电阻；
根据所述第一电阻、所述第二电阻及所述预设比例确定所述第一约瑟夫森结的电阻和所述第二约瑟夫森结的电阻。
如上所述的超导量子干涉装置的电阻测试方法，可选的，所述在所述衬底上绝缘间隔区域分别形成包括第一测试结的第一测试区和包括第二测试结的第二测试区，包括：
在所述衬底的外围形成包括第一测量触点和第二测量触点的第一测试区、及包括第三测量触点和第四测量触点的第二测试区；
在所述第一测量触点和所述第二测量触点之间形成第一测试结；
在所述第三测量触点和所述第四测量触点之间形成第二测试结。
如上所述的超导量子干涉装置的电阻测试方法，可选的，所述在所述衬底上绝缘间隔区域分别形成包括第一测试结的第一测试区和包括第二测试结的第二测试区，包括：
在所述衬底的外围形成包括第一测量触点的第一测试区、包括第二测量触点的第二测试区、及包括第三测量触点的第三测试区；
在所述第一测量触点和所述第二测量触点之间形成第一测试结；
在所述第一测量触点和所述第三测量触点之间形成第二测试结。
如上所述的超导量子干涉装置的电阻测试方法，可选的，所述第一约瑟夫森结的电阻大于所述第二约瑟夫森结的电阻，利用探针扎入所述第一测试结测量所述第一测试结的第一电阻的步骤，包括：
测量形成所述第一测试结之前的所述第一测量触点和所述第二测量触点的电阻值作为第三电阻；
依据所述第一电阻和所述第三电阻确定所述第一测试结的第四电阻。
如上所述的超导量子干涉装置的电阻测试方法，可选的，所述依据所述第一电阻和所述第三电阻确定所述第一测试结的第四电阻，包括：
依据所述第一电阻、所述第三电阻、及第一预设关系确定所述第四电阻；其中，所述第一预设关系表征所述第一电阻的导数为所述第三电阻的导数与所述第四电阻的导数的和。
如上所述的超导量子干涉装置的电阻测试方法，可选的，所述根据所述第一电阻、所述第二电阻及所述预设比例确定所述第一约瑟夫森结的电阻和所述第二约瑟夫森结的电阻，包括：
确定所述第四电阻与所述预设比例的商为所述第一约瑟夫森结的电阻；
确定所述第二电阻与所述预设比例的商为所述第二约瑟夫森结的电阻。
如上所述的超导量子干涉装置的电阻测试方法，可选的，所述根据所述第一电阻、所述第二电阻及所述预设比例确定所述第一约瑟夫森结的电阻和所述第二约瑟夫森结的电阻，包括：
确定所述第一电阻与所述预设比例的商为所述第一约瑟夫森结的电阻；
确定所述第二电阻与所述预设比例的商为所述第二约瑟夫森结的电阻。
如上所述的超导量子干涉装置的电阻测试方法，可选的，所述方法还包括：
分别测量所述第一测试结的第一面积、所述第一约瑟夫森结的第二面积、所述第二测试结的第三面积、所述第二约瑟夫森结的第四面积；
确定所述第一面积和所述第二面积的商为第一测量比例；
确定所述第三面积和所述第四面积的商为第二测量比例。
如上所述的超导量子干涉装置的电阻测试方法，可选的，所述根据所述第一电阻、所述第二电阻及所述预设比例确定所述第一约瑟夫森结的电阻和所述第二约瑟夫森结的电阻，包括：
依据所述第一测量比例和所述第二测量比例更新所述预设比例；
确定所述第一电阻与所述第一测量比例的商为所述第一约瑟夫森结的电阻；
确定所述第二电阻与所述第二测量比例的商为所述第二约瑟夫森结的电阻。
本申请另一方面提供一种量子芯片，所述量子芯片上集成若干个量子比特，每个量子比特均包括超导量子干涉装置和电容，所述超导量子干涉装置的电阻采用任一项上述的测试方法进行测量。
与现有技术相比，本申请具有以下有益效果：
本申请通过在衬底上绝缘间隔区域分别形成相互独立的包括第一测试结的第一测试区和包括第二测试结的第二测试区，避免测试时对量子比特电路造成影响；并分别对第一测试结的电阻和第二测试结的电阻进行测量，避免测量时测量探针直接扎入第一约瑟夫森结和第二约瑟夫森结的表面物理结构形成难以恢复的损坏，进而影响量子比特的性能；并结合测量结果和预设比例获得第一约瑟夫森结的电阻和第二约瑟夫森结的电阻，以实现对超导量子干涉装置中非对称的第一约瑟夫森结的电阻和第二约瑟夫森结的电阻的测量。
附图说明
图1为相关技术中量子芯片上量子比特的结构示意图；
图2为相关技术中量子芯片上超导量子干涉装置的测量示意图；
图3为本申请实施例提供的一种超导量子干涉装置的电阻测试方法的流程示意图；
图4为本申请实施例提供的一种第一测试区和第二测试区的结构示意图；
图5为本申请实施例提供的一种形成第一测试结和第二测试结的流程示意图；
图6为本申请实施例提供的另一种第一测试区和第二测试区的结构示意图；
图7为本申请实施例提供的另一种形成第一测试结和第二测试结的流程示意图；
图8为本申请实施例提供的一种确定第一测试结的电阻的流程示意图；
图9为本申请实施例提供的一种确定第一约瑟夫森结的电阻和第二约瑟夫森结的电阻的流程示意图；
图10为本申请实施例提供的另一种确定第一约瑟夫森结的电阻和第二约瑟夫森结的电阻的流程示意图；
图11为本申请实施例提供的一种确定第一测量比例和第二测量比例的流程示意图；
图12为本申请实施例提供的再一种确定第一约瑟夫森结的电阻和第二约瑟夫森结的电阻的流程示意图。
附图标记说明：
1-衬底，2-超导量子干涉装置，3－第一测试区，4－第二测试区，5－第三测试区；
21-第一约瑟夫森结，22-第二约瑟夫森结，31-第一测试结，32-第一测量触点，33-第二测量触点，41-第二测试结，42-第三测量触点，43-第四测量触点。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合附图对本申请的各实施例进行详细的阐述。然而，本领域的普通技术人员可以理解，在本申请各实施例中，为了使读者更好地理解本申请而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施例的种种变化和修改，也可以实现本申请所要求保护的技术方案。以下各个实施例的划分是为了描述方便，不应对本申请的具体实现方式构成任何限定，各个实施例在不矛盾的前提下可以相互结合相互引用。
需要说明的是，本申请的说明书和权利要求书及上述附图中的术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
另外，应该理解的是，当层(或膜)、区域、图案或结构被称作在衬底、层(或膜)、区域和/或图案“上”时，它可以直接位于另一个层或衬底上，和/或还可以存在插入层。另外，应该理解，当层被称作在另一个层“下”时，它可以直接位于另一个层下，和/或还可以存在一个或多个插入层。另外，可以基于附图进行关于在各层“上”和“下”的指代。
示例性的，在超导物理体系的量子芯片中，量子芯片上至少具有一个量子比特，在量子比特的附近还形成有与其耦合的读取腔和调控信号线等。量子比特包括对地电容、与电容并联的超导量子干涉装置(squid)，该超导量子干涉装置由约瑟夫森结并联构成，例如，由两个约瑟夫森结并联构成，其中，约瑟夫森结(Josephson junction)，或称为超导隧道结，一般是由两块超导体夹以某种很薄的势垒层(厚度≤Cooper电子对的相干长度)而构成的结构，例如S(超导材料层)—I(半导体或绝缘体材料层)—S(超导材料层)结构，简称SIS。约瑟夫森结的性能质量直接决定超导量子比特性能的好坏，因此，该超导量子干涉装置(即相互并联的约瑟夫森结)的制备工艺十分关键，直接影响着量子比特的性能，如量子比特的相干性等。
参见图1所示的一种量子比特的结构，十字型电容板Cq被接地平面(GND)包围，且十字型电容板Cq与接地平面(GND)之间具有间隙，超导量子干涉装置的一端连接至十字型电容板Cq，另一端连接至接地平面(GND)，由于十字型电容板Cq的第一端通常用于连接超导量子干涉装置，第二端用于与读取谐振腔耦合，第一端和第二端的附近需要预留一定的空间用于布线，例如，第一端的附近需预留布置xy信号线和z信号线的空间，十字型电容板Cq的另外两端用于与相邻位置的量子比特耦合，结合图1所示，可以理解，这种结构的量子比特便于一维链排布。
目前，实施量子比特的制造工艺一般如下：首先，在衬底的沉积薄膜经过图形化形成读取腔、调控信号线，以及组成量子比特的地和对地电容等，并裸露出用于制造约瑟夫森结的区域(即结制备区)；然后，在衬底上涂覆光刻胶，曝光显影后形成带有窗口的掩膜图形，再利用该掩膜图形在衬底的结制备区上蒸镀、氧化、再蒸镀分别制备出层叠的超导层、薄的氧化层、超导层，获得并联的约瑟夫森结(即超导量子干涉装置)，并且超导量子干涉装置的一个超导层与地连接，另一个超导层与对地电容连接。电容极板不直接连接接地平面(GND)，而是与接地平面(GND)之间具有合适的间隙，间隙的物理尺寸根据量子芯片的性能参数的需要进行设计确定，需要说明的，电容极板与接地平面(GND)之间形成电容Cq，可以根据量子芯片的性能参数计算确定电容Cq的值进而计算确定出电容极板的物理尺寸。
为确定制造的超导量子干涉装置的性能参数是否符合设计要求，一般还需经过电学检测确认超导量子干涉装置的电阻值等电学参数，而电学接触过程中对构成量子比特的电路元件直接接触极易造成结构损伤，导致量子比特受到不可逆的影响，进而影响超导量子芯片的正常使用。
如附图2示意的在芯片衬底上制备好的超导量子干涉装置，其包括对称的两个约瑟夫森结，两个约瑟夫森结的两端分别与一金属焊盘连接，测试时需要将测试电路通过两个探针扎入金属焊盘表面的保护膜层，实现对两个约瑟夫森结电阻的测量，测量值的一半则为单个约瑟夫森结的电阻值。
附图2中超导量子干涉装置的两个约瑟夫森结的物理结构面积是对称的，可以通过两侧的金属焊盘测量；当超导量子干涉装置的两个约瑟夫森结的结构面积是非对称的，两个约瑟夫森结的设计电阻不同时，通过现有的测量方式也无法直接测量到两个约瑟夫森结的单个电阻值。
结合附图3所示，本申请的实施例提供一种超导量子干涉装置的电阻测试方法及量子芯片，在超导量子比特的制造过程中对超导量子干涉装置实施电学检测以提高超导量子干涉装置的电学检测效率，并且在该过程的接触连接可以避免损伤超导量子比特的电路元件。超导量子干涉装置的电阻测试方法，包括以下步骤：
步骤S10：提供表面形成有超导量子干涉装置的衬底；其中，所述超导量子干涉装置包括结构面积非对称的第一约瑟夫森结和第二约瑟夫森结。
步骤S20：在所述衬底上绝缘间隔区域分别形成包括第一测试结的第一测试区和包括第二测试结的第二测试区；其中，所述第一测试结的尺寸与所述第一约瑟夫森结的尺寸按预设比例设置，且所述第二测试结的尺寸与所述第二约瑟夫森结的尺寸按预设比例设置。
结合附图1和附图4所示的衬底结构，在衬底1上集成有若干个超导量子干涉装置；每个超导量子干涉装置都包括结构面积非对称的第一约瑟夫森结21和第二约瑟夫森结22。其中，结构面积非对称一般指第一约瑟夫森结21和第二约瑟夫森结22的物理结构尺寸不同，其对应的电阻也是不同的。若干个超导量子干涉装置2在衬底1上阵列集成，在衬底1上远离超导量子干涉装置2的绝缘隔离区域，例如衬底1的最外围区域形成相互独立的第一测试区3和第二测试区4。
具体的，如附图4所示，第一测试区3中形成有第一测试结31，第二测试区4中形成有第二测试结41；第一测试结31和第二测试结41均是约瑟夫森结的结构，即由两块超导体夹以某种很薄的势垒层而构成的结构。第一测试结31与第一约瑟夫森结21的物理结构尺寸按照预设比例设置，第二测试结41与第二约瑟夫森结22的物理结构尺寸按也照预设比例设置。在本实施例中，预设比例一般为小于1，即第一测试结31与第二测试结41的物理结构尺寸相比于第一约瑟夫森结21和第二约瑟夫森结22等比例缩小，避免占用衬底1上较多的空间。具体的预设比例可以根据衬底1上的空间布局对应设置。
步骤S30：分别测量所述第一测试结的第一电阻和所述第二测试结的第二电阻。
如上文描述，第一测试结31和第二测试结41均为由两块超导体夹以某种很薄的势垒层而构成的结构，在测试时，可以将测试电路的两根探针分别扎入两块超导体表面进行测试。此外，考虑到第一测试结31和第二测试结41在衬底1上的结构尺寸比较小，可以在第一测试区3和第二测试区4分别形成尺寸比较大的测量触点，并连接第一测试结31和第二测试结41的两块超导体，测试时将探针扎入测量触点对第一测试结31和第二测试结41的电阻进行测试，获得第一测试结31的第一电阻和第二测试结41的第二电阻。
此外，测量完第一测试结31的第一电阻和第二测试结41的第二电阻之后，第一测试区3和第二测试区4所在衬底1上的区域，通过切片工艺切除，使得衬底上仅留下超导量子比特相关的电路结构，确保最终制造出的量子芯片的尺寸尽可能小。
步骤S40：根据所述第一电阻、所述第二电阻及所述预设比例确定所述第一约瑟夫森结的电阻和所述第二约瑟夫森结的电阻。
如步骤S20中描述，第一测试结31与第一约瑟夫森结21的物理结构、以及第二测试结41与第二约瑟夫森结22的物理结构都是相同的，尺寸按预设比例缩小。在电子技术中，电子器件的电阻与物理结构尺寸、介电常数相关，当介电常数相同时，其电阻的变化与物理结构尺寸的变化呈线性比例关系，因此，通过测量获得了第一测试结31的第一电阻和第二测试结41的第二电阻后，可以根据预设比例确定第一约瑟夫森结21和第二约瑟夫森结22的电阻，实现对超导量子干涉装置2的电阻的测量。
本实施例中通过在衬底上绝缘间隔区域分别形成包括第一测试结的第一测试区和包括第二测试结的第二测试区，避免对量子比特电路造成影响；并分别对第一测试结和第二测试结的电阻进行测量，避免测量时测量探针直接扎入第一约瑟夫森结和第二约瑟夫森结的表面物理结构形成难以恢复的损坏，进而影响量子比特的性能；并结合测量结果和预设比例获得第一约瑟夫森结的电阻和第二约瑟夫森结的电阻，以实现对超导量子干涉装置中非对称的第一约瑟夫森结的电阻和第二约瑟夫森结的电阻的测量。
结合附图4和附图5所示，在本实施例中，在所述衬底上绝缘间隔区域分别形成包括第一测试结的第一测试区和包括第二测试结的第二测试区，包括以下步骤：
步骤S201：在所述衬底的外围形成包括第一测量触点和第二测量触点的第一测试区、及包括第三测量触点和第四测量触点的第二测试区。
步骤S202：在所述第一测量触点和所述第二测量触点之间形成第一测试结。
步骤S203：在所述第三测量触点和所述第四测量触点之间形成第二测试结。
如附图4所示，在衬底的外围形成第一测试区3和第二测试区4，第一测试区3和第二测试区4是形成于衬底1上相互独立的两个区域，第一测试区3和第二测试区4均包括两个相对的测量触点，相对的两个测量触点之间均形成有一个用于测试的约瑟夫森结；测量触点用于探针扎入形成测量回路，对第一测试结31和第二测试结41试进行测试。
具体的，第一测试区3形成有相对设置的第一测量触点32和第二测量触点33，并在第一测量触点32和第二测量触点33之间形成第一测试结31；第二测试区4形成有相对设置的第三测量触点42和第四测量触点43，并在第三测量触点42和第四测量触点43之间形成第二测试结41；且各测量触点均为采用超导材料在衬底1上形成的测试触点。第一测试结31和第二测试结41均采用与超导约瑟夫森结相同的制备工艺形成。
结合附图6和附图7所示，在本实施例中提出另一种在衬底上形成第一测试区和第二测试区的方法，所述在所述衬底上绝缘间隔区域分别形成包括第一测试结的第一测试区和包括第二测试结的第二测试区，包括以下步骤：
步骤S211：在所述衬底的外围形成包括第一测量触点的第一测试区、包括第二测量触点的第二测试区、及包括第三测量触点的第三测试区。
步骤S212：所述第一测量触点和所述第二测量触点之间形成第一测试结。
步骤S213在所述第一测量触点和所述第三测量触点之间形成第二测试结。
结合附图6所示，第一测试结31和第二测试结41共用第一测量触点32作为测量的第一端，另一端的第二测量触点33和第三测量触点42分别位于第二测试区4和第三测试区5；并在第一测量触点32和第二测量触点33之间形成第一测试结31、在第一测量触点32和第三测量触点42之间形成第二测试结41，确保分别测量第一测试结31和第二测试结41时，测量电阻仅为第一电阻或者第二电阻。
如附图8所示，本实施例中测量的超导量子干涉装置都包括结构面积非对称的第一约瑟夫森结和第二约瑟夫森结，即第一约瑟夫森结和第二约瑟夫森结的电阻是不同的；因此按照预设比例设置的第一测试结和第二测试结的电阻也是不同的。可选的，所述第一约瑟夫森结的电阻大于所述第二约瑟夫森结的电阻，利用探针扎入所述第一测试结测量所述第一测试结的第一电阻的步骤，包括以下步骤：
步骤S301：测量形成所述第一测试结之前的所述第一测量触点和所述第二测量触点的电阻值作为第三电阻。
步骤S302：依据所述第一电阻和所述第三电阻确定所述第一测试结的第四电阻。
采用探针测量第一测试结和第二测试结获得第一电阻和第二电阻时，测量获得的电阻值中不仅包含第一测试结的电阻或者第二测试结的电阻，还包含一个衬底电阻。衬底电阻的数值通常在200KΩ以上，当待测量的电阻小于10KΩ时，衬底电阻对目标测量电阻的影响比较小，一般小于5％，可以忽略。但是当待测量的电阻大于10KΩ时，衬底电阻对目标测量电阻的影响就会增加，不可直接忽略。本实施例中，制备的超导量子干涉装置包括的第一约瑟夫森结的电阻在50KΩ－150KΩ范围内，第二约瑟夫森结电阻在1KΩ－10KΩ范围内。因此，对于第二约瑟夫森结的电阻进行测量时，可以忽略衬底电阻的影响；但对第一约瑟夫森结的电阻进行测量时，衬底电阻不能忽略，需要将测量的第一电阻中去除掉衬底电阻的部分，确保测量结果的精确性。
本实施例中，第一约瑟夫森结与第一测试结对应，因此在测量第一测试结的第一电阻时，不仅要测试第一测试结的电阻，还需要测量衬底电阻。具体的，在第一测量触点和第二测量触点之间形成第一测试结之前，采用测量设备测量第一测量触点和第二测量触点的第三电阻作为衬底电阻；然后再测量第一测试结的第一电阻；并根据第一电阻和衬底电阻确定第一测试结的实际电阻，即第四电阻，进而确定第一约瑟夫森结的实际电阻。
此外，还可以在衬底上的其他绝缘隔离区域形成仅包含第一测量触点和第二测量触点的第四测试区，并直接通过第一测量触点和第二测量触点测量衬底电阻。
具体的，所述依据所述第一电阻和所述第三电阻确定所述第一测试结的第四电阻，包括：依据所述第一电阻、所述第三电阻、及第一预设关系确定所述第四电阻；其中，所述第一预设关系为第一电阻的导数为所述第三电阻的导数与所述第四电阻的导数的和。衬底上第一测试结的电阻和衬底电阻是并联的，结合欧姆定律可知，测量获得的第一电阻的导数为第三电阻的导数与第四电阻的导数的和。结合第一预设关系，将衬底电阻的影响部分剔除之后，获得的第四电阻的值即第一测试结的实际电阻。
如附图9所示，去除了衬底电阻对第一测试结的测量电阻的影响之后，如附图所述根据所述第一电阻、所述第二电阻及所述预设比例确定所述第一约瑟夫森结的电阻和所述第二约瑟夫森结的电阻，包括以下步骤：
步骤S401：确定所述第四电阻与所述预设比例的商为所述第一约瑟夫森结的电阻。
步骤S402：确定所述第二电阻与所述预设比例的商为所述第二约瑟夫森结的电阻。
在通过测量获得了第一测试结的实际电阻为第四电阻、以及第二测试结的第二电阻之后，根据预设比例即可以确定第一约瑟夫森结的电阻和第二约瑟夫森结的电阻。本实施例中，第一测试结和第二测试结的结构尺寸为第一约瑟夫森结和第二约瑟夫森结的按照预设比例缩放的，避免占用衬底上较大的面积。因此，可以将第四电阻与所述预设比例的商确定为第一约瑟夫森结的电阻；将第二电阻与所述预设比例的商确定为第二约瑟夫森结的电阻。
如附图10所示，所述根据所述第一电阻、所述第二电阻及所述预设比例确定所述第一约瑟夫森结的电阻和所述第二约瑟夫森结的电阻，包括以下步骤：
步骤S411：确定所述第一电阻与所述预设比例的商为所述第一约瑟夫森结的电阻。
步骤S411：确定所述第二电阻与所述预设比例的商为所述第二约瑟夫森结的电阻。
如上文描述，当第一约瑟夫森结的电阻大于10KΩ时，衬底电阻对测量值的影响是无法忽视的，而第一测试结是按照第一约瑟夫森结的物理结构等比例缩小的，因此，预设比例设定的比较小时，第一测试结的电阻也会低于10KΩ，此时无需针对衬底电阻进行测量，直接根据对第一测试结和第二测试结进行测量的获得的第一电阻和第二电阻以及预设比例即可获得第一约瑟夫森结的电阻和第二约瑟夫森结的电阻。
在本实施例中，根据预设比例，当第一测试结的物理尺寸较大，电阻值大于10KΩ时，需要考虑衬底电阻的影响，采用上述步骤S401－步骤S402的步骤确定第一约瑟夫森结的电阻和第二约瑟夫森结的电阻；当第一测试结的物理尺寸较小，电阻值不大于10KΩ时，无需考虑衬底电阻的影响，采用上述步骤S411－步骤S412的步骤确定第一约瑟夫森结的电阻和第二约瑟夫森结的电阻。
如附图11所示，第一测试结和第二测试结是按照第一约瑟夫森结和第二约瑟夫森结的预设比例缩放制备的，制备之后的物理结构尺寸是否为预设比例，也直接影响上述步骤S401－步骤S402或步骤S411－步骤S412步骤计算获得的第一约瑟夫森结的电阻和第二约瑟夫森结的电阻。因此，本申请中超导量子干涉装置的电阻测试方法还包括以下步骤：
步骤S221：分别测量所述第一测试结的第一面积、所述第一约瑟夫森结的第二面积、所述第二测试结的第三面积、所述第二约瑟夫森结的第四面积。
步骤S222：确定所述第一面积和所述第二面积的商为第一测量比例。
步骤S223：确定所述第三面积和所述第四面积的商为第二测量比例。
在通过步骤S20在衬底上形成包括第一测试结的第一测试区和包括第二测试结的第二测试区之后，分别测量第一测试结的第一面积和第二测试结的第三面积、第一约瑟夫森结的第二面积以及第二约瑟夫森结的第四面积；并根据测试结果确定第一测试结的第一测量比例和第二测试结的第二册量比例。相比较来说，通过测量获得的第一测量比例和第二测量比例比设置的预设比例更为准确，确保计算获得的第一约瑟夫森结的电阻和第二约瑟夫森结的电阻也更为精确。
如附图12所述，在通过测量面积获得了第一测量比例和第二测量比例之后，所述根据所述第一电阻、所述第二电阻及所述预设比例确定所述第一约瑟夫森结和所述第二约瑟夫森结的电阻，包括以下步骤：
步骤S421：依据所述第一测量比例和所述第二测量比例更新所述预设比例。
步骤S422：确定所述第一电阻与所述第一测量比例的商为所述第一约瑟夫森结的电阻。
步骤S423：确定所述第二电阻与所述第二测量比例的商为所述第二约瑟夫森结的电阻。
对于制备好的第一测试结和第二测试结，通过测量面积确定第一测量比例和第二测量比例，确保计算获得的第一约瑟夫森结的电阻和第二约瑟夫森结的电阻也更为精确。
基于同一申请构思，本申请实施例还提供一种量子芯片，所述量子芯片上集成若干个量子比特，每个量子比特均包括超导量子干涉装置和电容，所述超导量子干涉装置的电阻采用如任一项所述的测试方法进行测量。
以上依据图式所示的实施例详细说明了本申请的构造、特征及作用效果，以上所述仅为本申请的较佳实施例，但本申请不以图面所示限定实施范围，凡是依照本申请的构想所作的改变，或修改为等同变化的等效实施例，仍未超出说明书与图示所涵盖的精神时，均应在本申请的保护范围内。
Claims (10)
1.一种超导量子干涉装置的电阻测试方法，其特征在于，包括：
提供表面形成有超导量子干涉装置的衬底；其中，所述超导量子干涉装置包括结构面积非对称的第一约瑟夫森结和第二约瑟夫森结；
在所述衬底上绝缘间隔区域分别形成包括第一测试结的第一测试区和包括第二测试结的第二测试区；其中，所述第一测试结的尺寸与所述第一约瑟夫森结的尺寸按预设比例设置，且所述第二测试结的尺寸与所述第二约瑟夫森结的尺寸按预设比例设置；
分别测量所述第一测试结的第一电阻和所述第二测试结的第二电阻；
根据所述第一电阻、所述第二电阻及所述预设比例确定所述第一约瑟夫森结的电阻和所述第二约瑟夫森结的电阻。
2.根据权利要求1所述的超导量子干涉装置的电阻测试方法，其特征在于，所述在所述衬底上绝缘间隔区域分别形成包括第一测试结的第一测试区和包括第二测试结的第二测试区，包括：
在所述衬底的外围形成包括第一测量触点和第二测量触点的第一测试区、及包括第三测量触点和第四测量触点的第二测试区；
在所述第一测量触点和所述第二测量触点之间形成第一测试结；
在所述第三测量触点和所述第四测量触点之间形成第二测试结。
3.根据权利要求1所述的超导量子干涉装置的电阻测试方法，其特征在于，所述在所述衬底上绝缘间隔区域分别形成包括第一测试结的第一测试区和包括第二测试结的第二测试区，包括：
在所述衬底的外围形成包括第一测量触点的第一测试区、包括第二测量触点的第二测试区、及包括第三测量触点的第三测试区；
在所述第一测量触点和所述第二测量触点之间形成第一测试结；
在所述第一测量触点和所述第三测量触点之间形成第二测试结。
4.根据权利要求2或3所述的超导量子干涉装置的电阻测试方法，其特征在于，所述第一约瑟夫森结的电阻大于所述第二约瑟夫森结的电阻，利用探针扎入所述第一测试结测量所述第一测试结的第一电阻的步骤，包括：
测量形成所述第一测试结之前的所述第一测量触点和所述第二测量触点的电阻值作为第三电阻；
依据所述第一电阻和所述第三电阻确定所述第一测试结的第四电阻。
5.根据权利要求4所述的超导量子干涉装置的电阻测试方法，其特征在于，所述依据所述第一电阻和所述第三电阻确定所述第一测试结的第四电阻，包括：
依据所述第一电阻、所述第三电阻、及第一预设关系确定所述第四电阻；其中，所述第一预设关系表征所述第一电阻的导数为所述第三电阻的导数与所述第四电阻的导数的和。
6.根据权利要求5所述的超导量子干涉装置的电阻测试方法，其特征在于，所述根据所述第一电阻、所述第二电阻及所述预设比例确定所述第一约瑟夫森结的电阻和所述第二约瑟夫森结的电阻，包括：
确定所述第四电阻与所述预设比例的商为所述第一约瑟夫森结的电阻；
确定所述第二电阻与所述预设比例的商为所述第二约瑟夫森结的电阻。
7.根据权利要求1所述的超导量子干涉装置的电阻测试方法，其特征在于，所述根据所述第一电阻、所述第二电阻及所述预设比例确定所述第一约瑟夫森结的电阻和所述第二约瑟夫森结的电阻，包括：
确定所述第一电阻与所述预设比例的商为所述第一约瑟夫森结的电阻；
确定所述第二电阻与所述预设比例的商为所述第二约瑟夫森结的电阻。
8.根据权利要求1所述的超导量子干涉装置的电阻测试方法，其特征在于，所述方法还包括：
分别测量所述第一测试结的第一面积、所述第一约瑟夫森结的第二面积、所述第二测试结的第三面积、所述第二约瑟夫森结的第四面积；
确定所述第一面积和所述第二面积的商为第一测量比例；
确定所述第三面积和所述第四面积的商为第二测量比例。
9.根据权利要求8所述的超导量子干涉装置的电阻测试方法，其特征在于，所述根据所述第一电阻、所述第二电阻及所述预设比例确定所述第一约瑟夫森结的电阻和所述第二约瑟夫森结的电阻，包括：
依据所述第一测量比例和所述第二测量比例更新所述预设比例；
确定所述第一电阻与所述第一测量比例的商为所述第一约瑟夫森结的电阻；
确定所述第二电阻与所述第二测量比例的商为所述第二约瑟夫森结的电阻。
10.一种量子芯片，其特征在于，所述量子芯片上集成若干个量子比特，每个量子比特均包括超导量子干涉装置和电容，所述超导量子干涉装置的电阻采用如权利要求1－9任一项所述的测试方法进行测量。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311535069.XA CN117607540A (zh) | 2023-11-15 | 2023-11-15 | 超导量子干涉装置的电阻测试方法及量子芯片 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311535069.XA CN117607540A (zh) | 2023-11-15 | 2023-11-15 | 超导量子干涉装置的电阻测试方法及量子芯片 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117607540A true CN117607540A (zh) | 2024-02-27 |
Family
ID=89947397
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311535069.XA Pending CN117607540A (zh) | 2023-11-15 | 2023-11-15 | 超导量子干涉装置的电阻测试方法及量子芯片 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117607540A (zh) |
-
2023
- 2023-11-15 CN CN202311535069.XA patent/CN117607540A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI601222B (zh) | 具有監控鏈與測試導線之積體電路測試結構 | |
| CN103165581B (zh) | 测试结构、其制造方法、测试方法、以及mram阵列 | |
| US7053634B2 (en) | Test pattern for testing contact resistance of a subject via hole | |
| US20150221567A1 (en) | Alternating open-ended via chains for testing via formation and dielectric integrity | |
| US6558168B2 (en) | Probe card | |
| KR102536597B1 (ko) | 테스트 샘플의 전기적 특성을 측정하기 위한 방법 | |
| CN112864131A (zh) | 电迁移测试结构及电迁移测试方法 | |
| JP2718380B2 (ja) | 半導体装置の電気特性検査パターン及び検査方法 | |
| CN117607540A (zh) | 超导量子干涉装置的电阻测试方法及量子芯片 | |
| EP2385551A1 (en) | Silicon substrate wafer and test method | |
| CN205723527U (zh) | 可靠性测试结构 | |
| US11480537B2 (en) | Methods and structure to probe the metal-metal interface for superconducting circuits | |
| JP2002050665A (ja) | 半導体薄膜の膜厚測定素子 | |
| CN219626659U (zh) | 用于评价集成电路介质隔离性能的测试结构及晶圆 | |
| US11946890B2 (en) | Method for measuring high resistivity test samples using voltages or resistances of spacings between contact probes | |
| JPH0766263A (ja) | 多層金属配線の接触抵抗測定方法並びに半導体装置及び半導体ウェハ | |
| CN116643087A (zh) | 一种电路连接方法、测量方法、测量电路及其应用 | |
| KR20000045895A (ko) | 테스트패턴 형성방법 | |
| CN109273374B (zh) | 用于制程限制良率测试的方法及结构 | |
| EP1202070B1 (en) | Method of inspecting an electrical disconnection between circuits | |
| CN116825763A (zh) | 量子比特的制造方法及量子芯片 | |
| CN115910822A (zh) | 一种金属连线电性测试结构 | |
| TW565901B (en) | Interconnect layer structure for stress migration test and stress migration test method of interconnect layer | |
| JPWO2020205236A5 (zh) | ||
| CN117542839A (zh) | 制造超导量子比特的方法、测试结及其制造和应用 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |