CN116759413A - 测试结构、量子比特的制造方法及量子芯片 - Google Patents

测试结构、量子比特的制造方法及量子芯片 Download PDF

Info

Publication number
CN116759413A
CN116759413A CN202310798016.0A CN202310798016A CN116759413A CN 116759413 A CN116759413 A CN 116759413A CN 202310798016 A CN202310798016 A CN 202310798016A CN 116759413 A CN116759413 A CN 116759413A
Authority
CN
China
Prior art keywords
superconducting
quantum
interference device
test structure
conductive film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310798016.0A
Other languages
English (en)
Inventor
请求不公布姓名
张辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Benyuan Quantum Computing Technology Hefei Co ltd
Original Assignee
Benyuan Quantum Computing Technology Hefei Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Benyuan Quantum Computing Technology Hefei Co ltd filed Critical Benyuan Quantum Computing Technology Hefei Co ltd
Priority to CN202310798016.0A priority Critical patent/CN116759413A/zh
Publication of CN116759413A publication Critical patent/CN116759413A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G06N10/40—Physical realisations or architectures of quantum processors or components for manipulating qubits, e.g. qubit coupling or qubit control
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/01—Manufacture or treatment
    • H10N60/0912—Manufacture or treatment of Josephson-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/10—Junction-based devices
    • H10N60/12—Josephson-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/80—Constructional details
    • H10N60/805—Constructional details for Josephson-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N69/00—Integrated devices, or assemblies of multiple devices, comprising at least one superconducting element covered by group H10N60/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Evolutionary Computation (AREA)
  • Data Mining & Analysis (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Artificial Intelligence (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)

Abstract

本申请公开了一种测试结构、量子比特的制造方法及量子芯片，属于量子计算技术领域。测试结构，包括形成于衬底上的超导元件，形成于所述衬底上且与所述超导元件连接的超导量子干涉装置，以及形成于所述衬底上且部分的覆盖所述超导元件的导电膜。本申请提出的方案，利用独立形成的导电膜与测试电路接触连接，便于实现超导量子干涉装置的电学参数测量，并且在确认电学参数符合设计要求时，可实施去除所述导电膜的工艺获得合格的量子比特。因此，本申请利用导电膜直接构建出方便超导量子干涉装置测试时实现接触连接的区域，有助于实现对超导量子干涉装置squid的电学检测。

Description

测试结构、量子比特的制造方法及量子芯片
技术领域
本申请属于量子信息领域，尤其是量子计算技术领域，特别地，本申请涉及一种测试结构、量子比特的制造方法及量子芯片。
背景技术
量子芯片是量子计算机的核心部件。超导物理体系构建量子芯片的基本思路是：将由约瑟夫森结并联形成的超导量子干涉装置squid，与额外构建的电容极板并联，基于该并联结构形成的超导量子比特电路即作为量子芯片上执行量子计算的基本单元——量子比特。约瑟夫森结(Josephson junction)，一般是由两块超导体夹以某种很薄的势垒层(厚度≤Cooper电子对的相干长度)而构成的结构，例如S(超导材料层)—I(半导体或绝缘体材料层)—S(超导材料层)结构。超导量子干涉装置squid的性能质量直接决定量子比特性能的好坏，因此必须进行测试来确认是否合格。
发明创造内容
本申请的实施例提供一种测试结构、量子比特的制造方法及量子芯片，以实现对超导量子干涉装置squid的电学检测。
本申请的一个实施例提供了一种测试结构，包括：形成于衬底上的超导元件；形成于所述衬底上且与所述超导元件连接的超导量子干涉装置；以及，形成于所述衬底上且与所述超导元件连接的导电膜。
如上所述的测试结构，在一些实施方式中，所述导电膜包括超导膜。
如上所述的测试结构，在一些实施方式中，所述导电膜可从所述超导元件剥离去除。
如上所述的测试结构，在一些实施方式中，所述超导元件包括电容。
如上所述的测试结构，在一些实施方式中，所述超导量子干涉装置包括至少两个约瑟夫森结，且所述约瑟夫森结形成并联。
如上所述的测试结构，在一些实施方式中，所述约瑟夫森结的数量为奇数。
如上所述的测试结构，在一些实施方式中，所述约瑟夫森结的临界电流各不相同。
本申请的另一个实施例提供了一种量子比特的制造方法，包括：获得如上所述测试结构；将所述超导膜与测试电路接触连接，并测试所述超导量子干涉装置的电学参数；以及，在所述电学参数符合设计要求时，去除所述导电膜。
如上所述的制造方法，在一些实施方式中，所述电学参数包括电阻值。
本申请的还有一个实施例提供了一种量子芯片，包括根据如上所述制造方法制造的量子比特。
与现有技术相比，本申请提供的测试结构，包括形成于衬底上的超导元件，形成于所述衬底上且与所述超导元件连接的超导量子干涉装置，以及形成于所述衬底上且与所述超导元件连接的导电膜。本申请提出的方案，利用独立形成的导电膜与测试电路接触连接，便于实现超导量子干涉装置的电学参数测量，并且在确认电学参数符合设计要求时，可实施去除所述导电膜的工艺获得合格的量子比特。因此，本申请利用导电膜直接构建出方便超导量子干涉装置测试时实现接触连接的区域，有助于实现对超导量子干涉装置squid的电学检测。
附图说明
图1为相关技术中量子芯片上量子比特的结构示意图；
图2为本申请的一个实施例提供的测试结构的结构示意图；
图3为本申请的一个实施例提供的针对超导量子干涉装置的电学参数测试的示意图；
图4为本申请的一个实施例提供的量子比特的结构示意图。
附图标记说明：
1－衬底，2－超导膜，3－超导量子干涉装置，
21－第一超导膜，211－第一比特组成元件，212－第一导电膜，
22－第二超导膜，221－第二比特组成元件，222－第二导电膜。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合附图对本申请的各实施例进行详细的阐述。然而，本领域的普通技术人员可以理解，在本申请各实施例中，为了使读者更好地理解本申请而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施例的种种变化和修改，也可以实现本申请所要求保护的技术方案。以下各个实施例的划分是为了描述方便，不应对本申请的具体实现方式构成任何限定，各个实施例在不矛盾的前提下可以相互结合相互引用。
需要说明的是，本申请的说明书和权利要求书及上述附图中的术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
另外，应该理解的是，当层(或膜)、区域、图案或结构被称作在衬底、层(或膜)、区域和/或图案“上”时，它可以直接位于另一个层或衬底上，和/或还可以存在插入层。另外，应该理解，当层被称作在另一个层“下”时，它可以直接位于另一个层下，和/或还可以存在一个或多个插入层。另外，可以基于附图进行关于在各层“上”和“下”的指代。
示例性的，在超导物理体系的量子芯片中，量子芯片上至少具有一个量子比特，在量子比特的附近还形成有与其耦合的读取腔和调控信号线等。量子比特包括对地电容、与电容并联的超导量子干涉装置squid，该超导量子干涉装置squid由约瑟夫森结并联构成，例如，由两个约瑟夫森结并联构成，其中，约瑟夫森结(Josephson junction)，或称为超导隧道结，一般是由两块超导体夹以某种很薄的势垒层(厚度≤Cooper电子对的相干长度)而构成的结构，例如S(超导材料层)—I(半导体或绝缘体材料层)—S(超导材料层)结构，简称SIS。约瑟夫森结的性能质量直接决定超导量子比特性能的好坏，因此，该超导量子干涉装置squid(即相互并联的约瑟夫森结)的制备工艺十分关键，直接影响着量子比特的性能，如量子比特的相干性等。
参见图1所示的一种量子比特的结构，十字型电容板Cq被接地平面(GND)包围，且十字型电容板Cq与接地平面(GND)之间具有间隙，超导量子干涉装置squid的一端(位于约瑟夫森结的一个超导材料层)连接至十字型电容板Cq，另一端(位于约瑟夫森结的另一个超导材料层)连接至接地平面(GND)，由于十字型电容板Cq的第一端通常用于连接超导量子干涉装置squid，第二端用于与读取谐振腔耦合，第一端和第二端的附近需要预留一定的空间用于布线，例如，第一端的附近需预留布置xy信号线和z信号线的空间，十字型电容板Cq的另外两端用于与相邻位置的量子比特耦合，结合图1所示，可以理解，这种结构的量子比特便于一维链排布。
目前，实施量子比特的制造工艺一般如下：首先，在衬底上沉积的薄膜经过图形化后形成读取腔、调控信号线，以及组成量子比特的地和对地的电容极板等，并裸露出用于制造约瑟夫森结的区域(即结制备区)；然后，在衬底上涂覆光刻胶，曝光显影后形成带有窗口的掩膜图形，再利用该掩膜图形在衬底的结制备区上蒸镀、氧化、再蒸镀分别制备出层叠的超导层、薄的氧化层、超导层，获得并联的约瑟夫森结(即超导量子干涉装置squid)，并且超导量子干涉装置squid的一个超导层与地连接，另一个超导层与对地的电容极板连接。电容极板不直接连接接地平面(GND)，而是与接地平面(GND)之间具有合适的间隙，间隙的物理尺寸根据量子芯片的性能参数的需要进行设计确定，需要说明的，电容极板与接地平面(GND)之间形成电容Cq，可以根据量子芯片的性能参数计算确定电容Cq的值进而计算确定出电容极板的物理尺寸。
通常，为确定制造的超导量子干涉装置squid的性能参数是否符合设计要求，一般还需经过电学检测确认超导量子干涉装置squid的电阻值等电学参数，而电学接触过程中对构成量子比特的电路元件直接接触极易造成结构损伤，导致量子比特受到不可逆的影响，进而影响超导量子芯片的正常使用。
为此，本申请的实施例提供一种测试结构、量子比特的制造方法及量子芯片，该测试结构方便在量子比特的制造过程中对超导量子干涉装置实施电学检测，有助于提高超导量子干涉装置squid的电学检测效率，并且在电学检测过程的接触连接可以避免损伤构成量子比特的电路元件。
图2为本申请的一个实施例提供的测试结构的结构示意图。
图3为本申请的一个实施例提供的针对超导量子干涉装置的电学参数测试的示意图。
图4为本申请的一个实施例提供的量子比特的结构示意图。
结合图2、图3和图4所示，本申请的一个实施例提供了一种测试结构，包括：形成于衬底1上的超导元件，形成于所述衬底1上且与所述超导元件连接的超导量子干涉装置3，该超导元件为与所述超导量子干涉装置3共同组成量子比特的比特组成元件(如附图所示的第一比特组成元件211、第二比特组成元件221)；以及，形成于所述衬底1上且与所述超导元件连接的导电膜(如附图所示的第一导电膜212、第二导电膜222)。本申请提出的方案，利用独立形成的导电膜与测试电路接触连接，具体的，可以利用与测试电路连接的探针扎入导电膜，从而将超导量子干涉装置3接入测试电路。因而，这种测试结构便于实现超导量子干涉装置3的电学参数测量，并且在确认电学参数符合设计要求时，可实施去除所述导电膜的工艺获得合格的量子比特。因此，本申请利用导电膜直接构建出方便超导量子干涉装置测试时实现接触连接的区域，有助于实现对超导量子干涉装置squid的高效电学检测。
需要说明的是，针对本申请提供的测试结构实施电学测试后，刻蚀去除导电膜，即可获得量子比特。由于被探针扎入而发生结构损伤的导电膜独立于比特组成元件，因此，这种结构可以实现电学检测的同时又保证量子比特的组成元件不会发生结构损伤。
在一些实施例中，所述导电膜包括超导膜。在一实施例中，所述导电膜的材质为易剥离导电材料，该易剥离导电材料可从所述超导元件剥离去除，且该易剥离导电材料具有良好的导电性，例如，所述易剥离导电材料包括Al、Ze中之一。在一示例中，超导元件采用铌(Nb)材质时，超导膜可以是铝(Al)材质，铝(Al)的超导膜较易于利用刻蚀工艺从铌(Nb)材质的超导元件剥离，并且铌(Nb)材质的超导元件不受损伤，具体实施方式不限于此，在等于或低于临界温度的温度时展现超导特性的材料均可，且确保导电膜、超导元件的材质性质有区别，使得导电膜易于从超导元件上剥离即可。
在一些实施例中，所述超导元件包括电容极板。示例性的，超导量子干涉装置3的一端与一电容极板连接，超导量子干涉装置3的另一端与另一电容极板连接，基于电容极板对地(GND)的电容效应可以形成电容器件。结合附图所示，一电容极板及另一电容极板可以是由第一比特组成元件211、第二比特组成元件221形成。
需要说明的是，图2至图4示意性的表示了超导量子干涉装置squid的一端连接一个电容极板，另一端连接另一个电容极板的实施示例。在具体实施时，还可以采用超导量子干涉装置squid的一端连接一个电容极板，另一端连接地(GND)的实施方式，即所述超导元件包括一个电容极板和一个接地的超导膜层。
在一些实施方式中，所述超导量子干涉装置3包括至少两个约瑟夫森结，且所述约瑟夫森结形成并联。为使量子比特的频率对磁通调控信号具有两个甚至更多的不敏感点，示例性的，所述约瑟夫森结的数量为奇数，又示例性的，每个所述约瑟夫森结的临界电流均不相同。在一个实施例中，所述约瑟夫森结为隧道结、点接触、或者其他呈现约瑟夫森效应的结构。
结合图2、图3和图4所示，本申请的一个实施例提供了一种量子比特的制造方法，包括：获得如上实施例所述测试结构；基于所述测试结构上形成的超导膜，将所述超导膜与测试电路接触连接以将所述超导量子干涉装置3接入测试电路，并测试所述超导量子干涉装置3的电学参数，具体的，可以将与超导量子干涉装置3的一端(位于约瑟夫森结的一个超导材料层)连接的第一超导膜21，以及将与超导量子干涉装置3的另一端(位于约瑟夫森结的另一个超导材料层)连接的第二超导膜22分别与测试电路接触连接以将超导量子干涉装置3接入测试电路，并利用该测试电路测试所述超导量子干涉装置3的电学参数，示例性的，可以通过测试电路施加一电流信号并测试在所述第一超导膜21和所述第二超导膜22之间的电压信号确定电阻值；以及，在所述电学参数符合设计要求时，再利用湿法刻蚀工艺、干法刻蚀工艺等半导体工艺去除所述导电膜。湿法工艺可以是利用TMAH溶液等刻蚀去除，干法刻蚀工艺可以是利用气态干法刻蚀工艺去除，刻蚀气体可以选择氯气或者三氯化硼气体。
在一些实施方式中，本申请提供的量子比特的制造方法还包括：在所述电学参数不符合设计要求时，去除所述超导量子干涉装置3，并返回所述在所述结制备区形成一端与所述第一超导膜21连接、且另一端与所述第二超导膜22连接的超导量子干涉装置3的步骤。去除所述超导量子干涉装置3的方式，可以是干法刻蚀，或者湿法刻蚀等。
本申请实施例提供的一种量子比特的制造可能需要沉积一种或多种材料，例如超导体、电介质和/或金属。取决于所选择的材料，这些材料可以使用诸如化学气相沉积、物理气相沉积(例如，蒸发或溅射)的沉积工艺或外延技术以及其他沉积工艺来沉积。本申请实施例描述的一种量子比特的制备工艺可能需要在制造过程期间从器件去除一种或多种材料。取决于要去除的材料，去除工艺可以包括例如湿蚀刻技术、干蚀刻技术或剥离(lift-off)工艺。可以使用已知的曝光(lithographic)技术(例如，光刻或电子束曝光)对形成本文所述的电路元件的材料进行图案化。
本申请的一个实施例提供了一种量子芯片，它包括根据如上所述制造方法制造的量子比特。
这里需要指出的是：以上量子芯片中的量子比特根据以上制造方法获得，且具有同上述制造方法实施例相同的有益效果，因此不做赘述。对于本申请超导量子芯片实施例中未披露的技术细节，本领域的技术人员请参照上述量子芯片的描述而理解，为节约篇幅，这里不再赘述。
本申请的实施例还提供了一种量子计算机，所述量子计算机为超导体系，且所述量子计算机至少设置有本申请的实施例中所述的量子芯片。
以上依据图式所示的实施例详细说明了本申请的构造、特征及作用效果，以上所述仅为本申请的较佳实施例，但本申请不以图面所示限定实施范围，凡是依照本申请的构想所作的改变，或修改为等同变化的等效实施例，仍未超出说明书与图示所涵盖的精神时，均应在本申请的保护范围内。

Claims (10)

1.一种测试结构，其特征在于，包括：
形成于衬底上的超导元件；
形成于所述衬底上且与所述超导元件连接的超导量子干涉装置；以及，
形成于所述衬底上且与所述超导元件连接的导电膜。
2.根据权利要求1所述的测试结构，其特征在于，所述导电膜包括超导膜。
3.根据权利要求1所述的测试结构，其特征在于，所述导电膜可从所述超导元件剥离去除。
4.根据权利要求1至3任一项所述的测试结构，其特征在于，所述超导元件包括电容。
5.根据权利要求1至3任一项所述的测试结构，其特征在于，所述超导量子干涉装置包括至少两个约瑟夫森结，且所述约瑟夫森结形成并联。
6.根据权利要求5所述的测试结构，其特征在于，所述约瑟夫森结的数量为奇数。
7.根据权利要求5所述的测试结构，其特征在于，所述约瑟夫森结的临界电流不相同。
8.一种量子比特的制造方法，其特征在于，包括：
获得权利要求1至7任一项所述测试结构；
将所述超导膜与测试电路接触连接，并测试所述超导量子干涉装置的电学参数；以及，
在所述电学参数符合设计要求时，去除所述导电膜。
9.根据权利要求8所述的制造方法，其特征在于，所述电学参数包括电阻值。
10.一种量子芯片，其特征在于，包括根据权利要求8至9中任一项所述制造方法制造的量子比特。
CN202310798016.0A 2023-06-29 2023-06-29 测试结构、量子比特的制造方法及量子芯片 Pending CN116759413A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310798016.0A CN116759413A (zh) 2023-06-29 2023-06-29 测试结构、量子比特的制造方法及量子芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310798016.0A CN116759413A (zh) 2023-06-29 2023-06-29 测试结构、量子比特的制造方法及量子芯片

Publications (1)

Publication Number Publication Date
CN116759413A true CN116759413A (zh) 2023-09-15

Family

ID=87949517

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310798016.0A Pending CN116759413A (zh) 2023-06-29 2023-06-29 测试结构、量子比特的制造方法及量子芯片

Country Status (1)

Country Link
CN (1) CN116759413A (zh)

Similar Documents

Publication Publication Date Title
CN112782557B (zh) 一种量子芯片测试结构及其制备方法和测试方法
KR102664372B1 (ko) 큐비트용 파라메트릭 증폭기
CN111554798B (zh) 一种量子芯片测试结构、其制备方法和测试方法
EP4228013A1 (en) Superconducting circuit preparation method and superconducting quantum chip
US11443223B1 (en) Transmon qubit flip-chip structures for quantum computing devices
US20230225223A1 (en) Josephson junctions with reduced stray inductance
EP4361901A1 (en) Superconducting quantum circuit and preparation method therefor, and quantum computer
CN216286749U (zh) 一种超导量子电路及一种量子计算机
JP4711249B2 (ja) 超伝導集積回路及びその作製方法
CN116759413A (zh) 测试结构、量子比特的制造方法及量子芯片
CN113325293B (zh) 一种量子芯片测试结构、其制备方法和测试方法
CN116825763A (zh) 量子比特的制造方法及量子芯片
Jillie et al. All-refractory Josephson logic circuits
US4178602A (en) Thin film cryotron
CN117542839A (zh) 制造超导量子比特的方法、测试结及其制造和应用
KR20040073073A (ko) 고온초전도 선천성 조셉슨접합을 이용한 초전도양자간섭소자 제조 방법
CN219812425U (zh) 一种超导电路结构
US11480537B2 (en) Methods and structure to probe the metal-metal interface for superconducting circuits
CN219811366U (zh) 一种磁通调控结构及量子计算芯片
CN115759272B (zh) 超导量子比特电路及其制备方法和量子计算机
CN116643087A (zh) 一种电路连接方法、测量方法、测量电路及其应用
CN117607540A (zh) 超导量子干涉装置的电阻测试方法及量子芯片
CN117829303A (zh) 版图结构、量子电路及其制造和提取制造参数的方法
JP2656364B2 (ja) 超電導素子の製造方法
Jackel Bell Telephone Laboratories, Holmdel, New Jersey 07733

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination