CN113325293B - 一种量子芯片测试结构、其制备方法和测试方法 - Google Patents

一种量子芯片测试结构、其制备方法和测试方法 Download PDF

Info

Publication number
CN113325293B
CN113325293B CN202010833439.8A CN202010833439A CN113325293B CN 113325293 B CN113325293 B CN 113325293B CN 202010833439 A CN202010833439 A CN 202010833439A CN 113325293 B CN113325293 B CN 113325293B
Authority
CN
China
Prior art keywords
layer
electric connection
quantum chip
connection
isolation protection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010833439.8A
Other languages
English (en)
Other versions
CN113325293A (zh
Inventor
张辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Origin Quantum Computing Technology Co Ltd
Original Assignee
Origin Quantum Computing Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Origin Quantum Computing Technology Co Ltd filed Critical Origin Quantum Computing Technology Co Ltd
Priority to CN202010833439.8A priority Critical patent/CN113325293B/zh
Publication of CN113325293A publication Critical patent/CN113325293A/zh
Application granted granted Critical
Publication of CN113325293B publication Critical patent/CN113325293B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/01—Manufacture or treatment
    • H10N60/0912—Manufacture or treatment of Josephson-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/10—Junction-based devices
    • H10N60/12—Josephson-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/80—Constructional details
    • H10N60/805—Constructional details for Josephson-effect devices

Abstract

本发明公开了一种量子芯片测试结构、其制备方法和测试方法，属于量子芯片制备与检测领域。其中，所述量子芯片测试结构包括：位于衬底上的超导约瑟夫森结及其连接结构；位于所述连接结构上的隔离保护层，所述隔离保护层形成有连接窗口；以及位于所述连接窗口内的电连接部和位于所述隔离保护层上的电连接层，所述电连接部的一端与所述连接结构上指定区域连接，另一端与所述电连接层连接，所述电连接层用于实现与测试设备的电接触。本发明能实现超导约瑟夫森结的接触式测试，并实现测试结构‑量子芯片的直接转变。

Description

一种量子芯片测试结构、其制备方法和测试方法
技术领域
本发明属于量子芯片制备与检测领域，更具体地说，涉及一种量子芯片测试结构、其制备方法和测试方法。
背景技术
量子计算是一种遵循量子力学规律调控基本信息单元进行计算的新型计算模式。经典计算的基本信息单元是经典比特，量子计算的基本信息单元是量子比特，经典比特只能处于一种状态，即0或1，而基于量子力学态叠加原理，量子比特的状态可以处于多种可能性的叠加状态，因而量子计算的计算效率远远超过经典计算的计算效率。
目前，量子相关技术尚处于起步阶段。量子芯片主要包含超导量子芯片、半导体量子芯片、量子点芯片、离子阱及NV(金刚石)色心等，量子芯片上至少具有一个量子比特，每个量子比特包括相互耦合连接的探测器和量子比特装置。对于超导量子芯片而言，量子比特包括对地电容、与电容并联的闭环装置、以及控制信号线，该闭环装置由约瑟夫森结并联构成，其中，约瑟夫森结(Josephson junction)，或称为超导隧道结，一般是由两块超导体夹以某种很薄的势垒层(厚度≤Cooper电子对的相干长度)而构成的结构，例如S(超导材料层)—I(半导体或绝缘体材料层)—S(超导材料层)结构，简称SIS。约瑟夫森结的性能质量直接决定超导量子比特性能的好坏，因此必须进行测试来确认是否合格。
根据传统半导体测试方案，测试包括非接触式测试和接触式测试。对于非接触式测试，芯片上可以包括两种超导约瑟夫森结，一种为测试结，一种为功能结，测试结一般分布在芯片的角落，若测试结的测试结果通过，则认为功能结也是正常的。但是，这是基于工艺成熟，形成的测试结和功能结一致性较好的前提，而量子芯片的制备与传统半导体工艺存在差异，就导致目前工艺稳定性达不到标准，可能出现测试结通过但实际功能结异常的情况。对于接触式测试，由于超导约瑟夫森结的结构敏感，些微的微结构损伤可能就会导致超导约瑟夫森结异常，因此目前的普遍认知是无法采用接触式方法进行测量。
发明内容
本发明的目的在于，提供一种量子芯片测试结构、其制备方法和测试方法，实现超导约瑟夫森结的接触式测试，并实现测试结构-量子芯片的直接转变。
为了解决上述问题，根据本发明的第一方面，提供一种量子芯片测试结构，包括：
位于衬底上的超导约瑟夫森结及其连接结构；
位于所述连接结构上的隔离保护层，所述隔离保护层形成有连接窗口；以及
位于所述连接窗口内的电连接部和位于所述隔离保护层上的电连接层，所述电连接部的一端与所述连接结构上指定区域连接，另一端与所述电连接层连接，所述电连接层用于实现与测试设备的电接触。
较为优选地，所述连接结构的材质为超导材料。
更优地，所述超导材料包括TiN、Nb、Al或者Ta中之一。
较为优选地，所述电连接层和所述电连接部的材质为易剥离导电材料。
更优地，所述易剥离导电材料包括Al、Ze中之一。
较为优选地，所述连接窗口面积不超过2um2。
较为优选地，所述隔离保护层的材质为SiO2或者Si。
根据本发明的第二方面，提供一种量子芯片测试结构的制备方法，
在衬底上制备超导约瑟夫森结及其连接结构；
形成隔离保护层于所述连接结构上，并形成连接窗口于所述隔离保护层；以及
形成电连接部于所述连接窗口内，并形成电连接层于所述隔离保护层上，其中，所述电连接部的一端与所述连接结构上指定区域连接，另一端与所述电连接层连接，所述电连接层用于实现与测试设备的电接触。
优选地，所述隔离保护层的材质为SiO2或者Si。
优选地，所述形成隔离保护层于所述连接结构上，并形成连接窗口于所述隔离保护层的步骤，包括：
镀膜于所述连接结构上以形成所述隔离保护层；
图形化所述隔离保护层以获得所述连接窗口。
优选地，在所述图形化所述隔离保护层以获得所述连接窗口的步骤之后，还包括：
去除所述连接结构上指定区域的氧化膜层。
根据本发明的第三方面，提供一种量子芯片的测试方法，包括：
提供量子芯片测试结构设置于测试设备中，所述量子芯片测试结构为所述的量子芯片测试结构，或者为所述的量子芯片测试结构的制备方法获得的量子芯片测试结构；以及
将测试设备的电连接元件与所述电连接层直接接触进行超导约瑟夫森结的电性测试。
根据本发明的第四方面，提供一种量子芯片的制备方法，包括所述的一种量子芯片的测试方法，在测试完成后，包括：
刻蚀去除所述电连接层和所述电连接部；
刻蚀去除所述隔离保护层层。
相比于现有技术，本发明通过在超导约瑟夫森结的连接结构上形成隔离保护层，隔离保护层形成有连接窗口，并在连接窗口内形成电连接部、在隔离保护层上形成电连接层，通过电连接部将电连接层和超导约瑟夫森结的连接结构上指定区域连接，借助量子芯片测试结构中的电连接层实现与测试设备的电接触，避免了超导约瑟夫森结的连接结构因与测试设备直接接触而受损伤，本发明的量子芯片测试结构有助于提高量子芯片的测试效率。并且，隔离保护层、电连接部和电连接层在测试后可以去除，且对量子芯片上的超导约瑟夫森结以及其他部件的性能影响极小。
附图说明
图1为一种量子芯片的超导约瑟夫森结及其连接结构的示意图。
图2为本发明实施例提供的一种量子芯片测试结构的示意图。
图3为本发明实施例提供的一种量子芯片测试结构的制备方法的流程图。
图4为本发明实施例提供的一种量子芯片的测试方法的流程图；
其中，图2(b)对应图2(a)中A-A'处的剖面示意图。
图中：1、连接结构；2、超导约瑟夫森结；21、下层电极；22、上层电极；3、隔离保护层；4、电连接层；5、电连接部。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合附图对本发明的各实施例进行详细的阐述。然而，本领域的普通技术人员可以理解，在本发明各实施例中，为了使读者更好地理解本申请而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施例的种种变化和修改，也可以实现本申请所要求保护的技术方案。以下各个实施例的划分是为了描述方便，不应对本发明的具体实现方式构成任何限定，各个实施例在不矛盾的前提下可以相互结合相互引用。
在下面的描述中，应该理解，当层(或膜)、区域、图案或结构被称作在衬底、层(或膜)、区域和/或图案“上”时，它可以直接位于另一个层或衬底上，和/或还可以存在插入层。另外，应该理解，当层被称作在另一个层“下”时，它可以直接位于另一个层下，和/或还可以存在一个或多个插入层。另外，可以基于附图进行关于在各层“上”和“下”的指代。
实施例1
本发明实施例1提供了一种量子芯片测试结构。下面对本实施例的实现细节进行具体的说明，以下内容仅为方便理解提供的实现细节，并非实施本方案的必须。本实施例的示意图可参考图1和图2，其中图1为一种量子芯片的超导约瑟夫森结及其连接结构的示意图，除此结构之外，本领域技术人员应该知晓，超导约瑟夫森结及其连接结构还可以包括其他结构，在此不再赘述。
本发明实施例1提供了一种量子芯片测试结构，包括：
位于衬底(图中未示出)上的超导约瑟夫森结2及其连接结构1，其中，在本实施例的一些实施方式中，所述连接结构1的材质为超导材料，例如，所述超导材料包括TiN、Nb、NbTiN、Al或者Ta中之一，超导约瑟夫森结2是由两块超导体夹以某种很薄的势垒层(厚度≤Cooper电子对的相干长度)而构成的结构，例如S(超导材料层)—I(半导体或绝缘体材料层)—S(超导材料层)结构，结合图1所示，与超导约瑟夫森结2上层超导材料层相连的为上层电极，与超导约瑟夫森结2下层超导材料层相连的为下层电极；
位于所述连接结构1上的隔离保护层3，所述隔离保护层3形成有连接窗口，具体而言，连接窗口为在所述隔离保护层上开设的通孔，通孔的一端延伸至所述连接结构的表面，示意性的可参照图2中的虚线部分，示例性的，在本实施例的一些实施方式中，所述隔离保护层3的材质为SiO2或者Si，作为隔离保护层3的SiO2或者Si在后期去除过程中即使有残留，也不会对量子芯片的信号产生干扰，因而不会影响量子芯片的性能参数，例如相干时间等，在本实施例的一些实施方式中，所述连接窗口面积不超过2um2；以及
位于所述连接窗口内的电连接部5和位于所述隔离保护层3上的电连接层4，所述电连接部5的一端与所述连接结构1上指定区域连接，另一端与所述电连接层4连接，所述电连接层4用于实现与测试设备的电接触，其中，示例性的，在本实施例的另一些实施方式中，所述电连接层4和所述电连接部5的材质为易剥离导电材料，所述易剥离导电材料具有良好的导电性从而能够形成电连接，并且易于从隔离保护层3上剥离去除，例如，所述易剥离导电材料包括Al、Ze中之一。需要说明的是，所述指定区域可以是所述连接结构1上的任一区域，只要能够与所述电连接部5接触连接以使得所述连接结构1和所述电连接层4形成电连接即可。
一方面，考虑到为了更有利于后期对隔离保护层3进行去除，在衬底材质为Si时，所述隔离保护层3的材质可选择SiO2；在衬底材质为蓝宝石时，所述隔离保护层的材质可选择SiO2或者Si。
另一方面，考虑到为了更有利于后期对电连接部5、电连接层4进行去除而不损伤到连接结构1，所述连接结构1的材质可以选择Nb,所述电连接部5、电连接层4的材质可以选择Al。
现有技术中无法采用接触式方法进行超导约瑟夫森结2的电性参数测试，这给生产制造带来了很大的麻烦。但是本发明通过在超导约瑟夫森结2的连接结构1上形成隔离保护层3，隔离保护层3形成有连接窗口，并在连接窗口内形成电连接部5、在隔离保护层3上形成电连接层4，通过电连接部5将电连接层4和超导约瑟夫森结2的连接结构1上指定区域连接，借助量子芯片测试结构中的电连接层4实现与测试设备的电接触，避免了超导约瑟夫森结1的连接结构4因与测试设备直接接触而受损伤，本发明的量子芯片测试结构有助于提高量子芯片的测试效率。并且，隔离保护层3、电连接部5和电连接层4选择易剥离材料制备形成，在测试后可以去除，且对量子芯片上的超导约瑟夫森结2以及其他部件的性能影响极小。
需要说明的是，上述示例性的实施方式是对本实施例中的一些细节进一步优化。
实施例2
本发明实施例2提供了一种量子芯片测试结构的制备方法。下面对本实施例的实现细节进行具体的说明，以下内容仅为方便理解提供的实现细节，并非实施本方案的必须。本实施例的流程图可参考图3，并结合图1-2，包括：
S2-100、在衬底上制备超导约瑟夫森结2及其连接结构1；
S2-200、形成隔离保护层3于所述连接结构1上，并形成连接窗口于所述隔离保护层3；以及
S2-300、形成电连接部5于所述连接窗口内和形成电连接层4于所述隔离保护层3上，其中，所述电连接部5的一端与所述连接结构1上指定区域连接，另一端与所述电连接层4连接，所述电连接层4用于实现与测试设备的电接触。
关于隔离保护层3、电连接层4、电连接部5的材质选择可参照实施例1中所述。
现有技术中无法采用接触式方法进行超导约瑟夫森结的电性参数测试，这给生产制造带来了很大的麻烦。但是本发明通过在超导约瑟夫森结的连接结构上形成隔离保护层，隔离保护层形成有连接窗口，并在连接窗口内形成电连接部、在隔离保护层上形成电连接层，通过电连接部将电连接层和超导约瑟夫森结的连接结构上指定区域连接，借助量子芯片测试结构中的电连接层实现与测试设备的电接触，避免了超导约瑟夫森结的连接结构因与测试设备直接接触而受损伤，本发明的量子芯片测试结构有助于提高量子芯片的测试效率。并且，隔离保护层、电连接部和电连接层在测试后可以去除，且对量子芯片上的超导约瑟夫森结以及其他部件的性能影响极小。
另外，具体实施过程中，可以对本实施例中的一些细节进一步优化，如：
在本实施例的一些实施方式中，所述隔离保护层3的材质为SiO2或者Si，优选的方式，在所述衬底的材质为Si时，所述隔离保护层的材质为SiO2，在所述衬底的材质为蓝宝石时，所述隔离保护层的材质为SiO2或者Si。
在本实施例的另一些实施方式中，S2-300、所述形成隔离保护层3于所述连接结构1上，并形成连接窗口于所述隔离保护层3的步骤，包括：
S2-301、镀膜于所述连接结构1上以形成所述隔离保护层3，所述膜的材质为SiO2或者Si；
S2-302、图形化所述隔离保护层3以获得所述连接窗口，例如，利用光刻工艺、电子书刻蚀工艺获得所述连接窗口，所述连接窗口即为在所述隔离保护层上开设的通孔，通孔的一端延伸至所述连接结构的表面，在本实施例的一些实施方式中，所述连接窗口面积不超过2um2，例如，获得的连接窗口的面积为10nm2、1um2、2um2。
为了保证对量子芯片测试的准确性，降低氧化层对电连接的影响，若所述连接结构上指定区域形成有氧化膜层，则在步骤S2-302之后，还包括步骤：去除所述连接结构上指定区域的氧化膜层。
在此之后，进行S2-300、形成电连接部5于所述连接窗口内和形成电连接层4于所述隔离保护层3上的步骤，具体而言，镀膜于所述隔离保护层3上以在所述连接窗口内形成所述电连接部5，在所述隔离保护层3上形成所述电连接层4。
实施例3
本发明实施例3提供了一种量子芯片的测试方法，并且可以是在实施例1-2的基础上执行的，其中，相同或相似的部分省略其描述。下面对本实施例的实现细节进行具体的说明，以下内容仅为方便理解提供的实现细节，并非实施本方案的必须。本实施例的示意图可参考图4，包括：
S3-100、提供量子芯片测试结构设置于测试设备中，所述量子芯片测试结构为如实施例1所述的量子芯片测试结构，或者为如实施例2所述的量子芯片测试结构的制备方法获得的量子芯片测试结构。
例如，测试设备可以是包括探针台和锁相放大器。
S3-200、将测试设备的电连接元件(即探针台的探针)与所述电连接层4直接接触进行超导约瑟夫森结2的电性测试。
具体的，对于制备完毕具有电连接层的量子芯片测试结构，将电连接层4通过探针台与锁相放大器连接，即将测试设备的探针与所述电连接层4直接接触，由此，即可将超导约瑟夫森结2及其连接结构1接入测试电路利用锁相放大器获得测试反馈信号，实现量子芯片的接触式测试。
由此，本发明实现了超导约瑟夫森结的接触式测试，优化了测试过程，方便、高效、准确。
本实施例通过在超导约瑟夫森结2的连接结构1上形成隔离保护层3，隔离保护层3形成有连接窗口，并在连接窗口内形成电连接部5、在隔离保护层3上形成电连接层4，通过电连接部5将电连接层4和超导约瑟夫森结2的连接结构1上指定区域连接，借助量子芯片测试结构中的电连接层4实现与测试设备的电接触，避免了超导约瑟夫森结2的连接结构1因与测试设备直接接触而受损伤，本发明的量子芯片测试结构有助于提高量子芯片的测试效率。
实施例4
本发明实施例4提供了一种量子芯片的制备方法，并且可以是在实施例3的基础上执行的，其中，相同或相似的部分省略其描述。下面对本实施例的实现细节进行具体的说明，以下内容仅为方便理解提供的实现细节，并非实施本方案的必须。
该方法包括实施例3所述的一种量子芯片的测试方法，在测试完成后，包括以下步骤：
S4-100、刻蚀去除所述电连接层4和所述电连接部5。
具体的，在所述电连接层4、所述电连接部5的材质为Al时，即可利用湿法刻蚀工艺去除，例如利用TMAH溶液去除所述电连接层，也可利用气态干法刻蚀工艺去除，刻蚀气体可以选择氯气或者三氯化硼气体。在所述电连接层4、所述电连接部5的材质为Ze(锗)时，即可利用双氧水、酸碱溶液一次溶解去除。
S4-200、刻蚀去除所述隔离保护层3。
具体的，在所述隔离保护层3的材质为SiO2时，利用气态HF刻蚀去除，或者利用湿法刻蚀工艺刻蚀去除，例如采用HF溶液刻蚀去除。
在一些实施方式中，考虑到为了更有利于后期对隔离保护层3进行去除而不影响衬底的质量性能，在衬底材质为Si时，所述隔离保护层3的材质可选择SiO2；在衬底材质为蓝宝石时，所述隔离保护层3的材质可选择SiO2或者Si。上述方式，在刻蚀去除所述隔离保护层时，也不会破坏衬底。
在另一些实施方式中，考虑到为了更有利于后期对电连接部5、电连接层4进行去除而不损伤到连接结构1，所述连接结构1的材质可以选择Nb,所述电连接部5、电连接层4的材质可以选择Al，刻蚀工艺所选择的TMAH溶液不会对Nb材质的连接结构1产生破坏。需要说明的是，即使所述连接结构1的材质,以及所述电连接部5、电连接层4的材质均为Al时，在刻蚀去除所述电连接部5、电连接层4时，由于所述隔离保护层3对所述连接结构形成保护、以及前期对连接窗口面积的控制，去除所述电连接层4的刻蚀工艺对所述连接结构1产生的影响也极小，进而对量子芯片的性能(例如相干时间)的影响也极小，甚至可以忽略。
本发明实施例中隔离保护层3、电连接部5和电连接层4在测试后可以去除，且对量子芯片上的超导约瑟夫森结2以及其他部件的性能影响极小。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (13)

1.一种量子芯片测试结构，其特征在于，包括：
位于衬底上的超导约瑟夫森结及其连接结构；
位于所述连接结构上的隔离保护层，所述隔离保护层形成有连接窗口；以及
位于所述连接窗口内的电连接部和位于所述隔离保护层上的电连接层，所述电连接部的一端与所述连接结构上指定区域连接，另一端与所述电连接层连接，所述电连接层用于实现与测试设备的电接触。
2.根据权利要求1所述的量子芯片测试结构，其特征在于：所述连接结构的材质为超导材料。
3.根据权利要求2所述的量子芯片测试结构，其特征在于：所述超导材料包括TiN、Nb、Al或者Ta中之一。
4.根据权利要求1所述的量子芯片测试结构，其特征在于：所述电连接层和所述电连接部的材质为易剥离导电材料。
5.根据权利要求4所述的量子芯片测试结构，其特征在于：所述易剥离导电材料包括Al、Ze中之一。
6.根据权利要求1所述的量子芯片测试结构，其特征在于：所述连接窗口面积不超过2um2。
7.根据权利要求1所述的量子芯片测试结构，其特征在于：所述隔离保护层的材质为SiO2或者Si。
8.一种量子芯片测试结构的制备方法，
在衬底上制备超导约瑟夫森结及其连接结构；
形成隔离保护层于所述连接结构上，并形成连接窗口于所述隔离保护层；以及
形成电连接部于所述连接窗口内，并形成电连接层于所述隔离保护层上，其中，所述电连接部的一端与所述连接结构上指定区域连接，另一端与所述电连接层连接，所述电连接层用于实现与测试设备的电接触。
9.根据权利要求8所述的制备方法，其特征在于：所述隔离保护层的材质为SiO2或者Si。
10.根据权利要求8所述的制备方法，其特征在于：所述形成隔离保护层于所述连接结构上，并形成连接窗口于所述隔离保护层的步骤，包括：
镀膜于所述连接结构上以形成所述隔离保护层；
图形化所述隔离保护层以获得所述连接窗口。
11.根据权利要求10所述的制备方法，其特征在于：在所述图形化所述隔离保护层以获得所述连接窗口的步骤之后，还包括：
去除所述连接结构上指定区域的氧化膜层。
12.一种量子芯片的测试方法，包括：
提供量子芯片测试结构设置于测试设备中，所述量子芯片测试结构为如权利要求1-7中任意一项所述的量子芯片测试结构，或者为如权利要求8-11中任意一项所述的量子芯片测试结构的制备方法获得的量子芯片测试结构；以及
将测试设备的电连接元件与所述电连接层直接接触进行超导约瑟夫森结的电性测试。
13.一种量子芯片的制备方法，包括如权利要求12所述的一种量子芯片的测试方法，其特征在于，在测试完成后，包括：
刻蚀去除所述电连接层和所述电连接部；
刻蚀去除所述隔离保护层。
CN202010833439.8A 2020-08-18 2020-08-18 一种量子芯片测试结构、其制备方法和测试方法 Active CN113325293B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010833439.8A CN113325293B (zh) 2020-08-18 2020-08-18 一种量子芯片测试结构、其制备方法和测试方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010833439.8A CN113325293B (zh) 2020-08-18 2020-08-18 一种量子芯片测试结构、其制备方法和测试方法

Publications (2)

Publication Number Publication Date
CN113325293A CN113325293A (zh) 2021-08-31
CN113325293B true CN113325293B (zh) 2023-01-03

Family

ID=77413069

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010833439.8A Active CN113325293B (zh) 2020-08-18 2020-08-18 一种量子芯片测试结构、其制备方法和测试方法

Country Status (1)

Country Link
CN (1) CN113325293B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112782557B (zh) * 2020-12-29 2021-09-07 合肥本源量子计算科技有限责任公司 一种量子芯片测试结构及其制备方法和测试方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101059556A (zh) * 2007-05-29 2007-10-24 南京大学 一种超导量子比特测量系统
CN104471694A (zh) * 2012-05-31 2015-03-25 日本麦可罗尼克斯股份有限公司 半导体探针、用于测试量子电池的测试装置和测试方法
WO2018030977A1 (en) * 2016-08-08 2018-02-15 Intel Corporation Josephson junctions formed by partially subtractive fabrication
WO2019117883A1 (en) * 2017-12-13 2019-06-20 Intel Corporation Qubit devices with josephson junctions fabricated using air bridge or cantilever
CN110133379A (zh) * 2019-06-12 2019-08-16 中国科学院上海微系统与信息技术研究所 约瑟夫森结寄生电感的测量方法
CN209927979U (zh) * 2019-04-09 2020-01-10 合肥本源量子计算科技有限责任公司 一种量子芯片测试装置
CN209927978U (zh) * 2019-04-09 2020-01-10 合肥本源量子计算科技有限责任公司 一种量子芯片测试线路集成装置
CN111505478A (zh) * 2020-04-30 2020-08-07 合肥本源量子计算科技有限责任公司 一种核心超导约瑟夫森结测试装置、测试方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6911664B2 (en) * 2002-04-15 2005-06-28 D-Wave Systems, Inc. Extra-substrate control system
US10950778B2 (en) * 2019-01-07 2021-03-16 Northrop Grumman Systems Corporation Superconducting bump bond electrical characterization

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101059556A (zh) * 2007-05-29 2007-10-24 南京大学 一种超导量子比特测量系统
CN104471694A (zh) * 2012-05-31 2015-03-25 日本麦可罗尼克斯股份有限公司 半导体探针、用于测试量子电池的测试装置和测试方法
WO2018030977A1 (en) * 2016-08-08 2018-02-15 Intel Corporation Josephson junctions formed by partially subtractive fabrication
WO2019117883A1 (en) * 2017-12-13 2019-06-20 Intel Corporation Qubit devices with josephson junctions fabricated using air bridge or cantilever
CN209927979U (zh) * 2019-04-09 2020-01-10 合肥本源量子计算科技有限责任公司 一种量子芯片测试装置
CN209927978U (zh) * 2019-04-09 2020-01-10 合肥本源量子计算科技有限责任公司 一种量子芯片测试线路集成装置
CN110133379A (zh) * 2019-06-12 2019-08-16 中国科学院上海微系统与信息技术研究所 约瑟夫森结寄生电感的测量方法
CN111505478A (zh) * 2020-04-30 2020-08-07 合肥本源量子计算科技有限责任公司 一种核心超导约瑟夫森结测试装置、测试方法

Also Published As

Publication number Publication date
CN113325293A (zh) 2021-08-31

Similar Documents

Publication Publication Date Title
US10833243B1 (en) System and method for providing multi-conductive layer metallic interconnects for superconducting integrated circuits
CN112782557B (zh) 一种量子芯片测试结构及其制备方法和测试方法
US5055158A (en) Planarization of Josephson integrated circuit
WO2019032115A1 (en) QUANTIC BIT DEVICES WITH JOSEPHSON JUNCTION CONNECTED BELOW SUPPORT CIRCUITS
CN111554798B (zh) 一种量子芯片测试结构、其制备方法和测试方法
CN113325293B (zh) 一种量子芯片测试结构、其制备方法和测试方法
Fox et al. Junction yield analysis for 10 V programmable Josephson voltage standard devices
CN114628571A (zh) 一种超导约瑟夫森结及其制备方法
Dresselhaus et al. Stacked SNS Josephson junction arrays for quantum voltage standards
EP0419361B1 (en) Electrode for electrical connection to oxide superconductor and method for forming the same
JP4540306B2 (ja) 高温超伝導固有ジョセフソン接合を用いた直流超伝導量子干渉素子の製造方法
CN116759413A (zh) 测试结构、量子比特的制造方法及量子芯片
Ruby et al. Silicon-coupled Josephson junctions and super-Schottky diodes with coplanar electrodes
CN116825763A (zh) 量子比特的制造方法及量子芯片
Kohjiro et al. Fabrication of niobium-carbonitride Josephson junctions on magnesium-oxide substrates using chemical-mechanical polishing
JP2002246665A (ja) 超伝導電子デバイスの製造方法
CN117829303A (zh) 版图结构、量子电路及其制造和提取制造参数的方法
CN111200056A (zh) 约瑟夫森结器件及其制备方法
Dolata et al. Sub/spl mu/m Nb/AlO/sub x//Nb Josephson junctions fabricated by anodization techniques
CN117542839A (zh) 制造超导量子比特的方法、测试结及其制造和应用
JPH0766462A (ja) 超伝導回路
KR102664372B1 (ko) 큐비트용 파라메트릭 증폭기
KR100528958B1 (ko) 양면 벽개가공 기법을 이용한 고온 초전도체 조셉슨 접합단상 구조 및 그 제조방법
JPS61144892A (ja) シヨセフソン集積回路の製造方法
Draelos Thermal and Electronic Transport in Graphene Superconducting Devices

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant