JP2002246665A - 超伝導電子デバイスの製造方法 - Google Patents

超伝導電子デバイスの製造方法

Info

Publication number
JP2002246665A
JP2002246665A JP2001036428A JP2001036428A JP2002246665A JP 2002246665 A JP2002246665 A JP 2002246665A JP 2001036428 A JP2001036428 A JP 2001036428A JP 2001036428 A JP2001036428 A JP 2001036428A JP 2002246665 A JP2002246665 A JP 2002246665A
Authority
JP
Japan
Prior art keywords
single crystal
electronic device
photoresist
bscco
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001036428A
Other languages
English (en)
Other versions
JP4772193B2 (ja
Inventor
Kahei O
華兵 王
Tsutomu Yamashita
努 山下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Science and Technology Agency
Original Assignee
Japan Science and Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Science and Technology Corp filed Critical Japan Science and Technology Corp
Priority to JP2001036428A priority Critical patent/JP4772193B2/ja
Publication of JP2002246665A publication Critical patent/JP2002246665A/ja
Application granted granted Critical
Publication of JP4772193B2 publication Critical patent/JP4772193B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Superconductor Devices And Manufacturing Methods Thereof (AREA)

Abstract

(57)【要約】 (修正有) 【課題】 コンパクトな集積回路を構成することができ
る超伝導電子デバイスの製造方法を提供する。 【解決手段】 基板1上に劈開されたBSCCO単結晶
2を固定する工程と、第1のフォトレジスト3を用いた
第1のイオンミリング4により特定の深さにまでBSC
CO単結晶をエッチングする工程と、第2のフォトレジ
スト5を用いた第2のイオンミリング6を行い、固有ジ
ョセフソン接合装置を形成する工程と、固有ジョセフソ
ン接合装置を劈開し、裏返したBSCCO単結晶片7を
得る工程と、新たな基板8上にBSCCO単結晶片7を
固定し、第3のフォトレジスト9を用いた第3のイオン
ミリング10でBSCCO単結晶装置をパターニングす
る工程と、下部電極11及び上部電極12を形成して、
超伝導電子デバイスを得る工程とを施す。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、超伝導電子デバイ
スの製造方法に関するものである。
【0002】
【従来の技術】従来、このような分野の技術として超伝
導電子デバイスは大きな基板上にメサ構造となるよう
に、エッチングにより形成するようにしていた。
【0003】
【発明が解決しようとする課題】しかしながら、従来の
メサ構造の超伝導電子デバイスの場合は、大きな広い基
板上に超伝導電子デバイスを形成する必要があり、つま
り、マイクロ波応用の場合は、不適当な大きな土台が必
要となることになり、コンパクトな集積回路構成に支障
を来すといった問題があった。
【0004】本発明は、上記状況に鑑みて、コンパクト
な集積回路を構成することができる超伝導電子デバイス
の製造方法を提供することを目的とする。
【0005】
【課題を解決するための手段】本発明は、上記目的を達
成するために、 〔1〕超伝導電子デバイスの製造方法において、基板上
に劈開されたBSCCO単結晶を固定する工程と、第1
のフォトレジストを前記BSCCO単結晶表面上にフォ
トリソグラフィ技術を用いて形成する工程と、第1のイ
オンミリングにより特定の深さにまで前記BSCCO単
結晶をエッチングする工程と、第2のフォトレジストを
前記BSCCO単結晶表面上にフォトリソグラフィ技術
を用いて形成する工程と、前記第2のフォトレジストを
用いて第2のイオンミリングを行い、固有ジョセフソン
接合装置を形成する工程と、前記第2のフォトレジスト
を除去し、前記固有ジョセフソン接合装置を劈開し、裏
返したBSCCO単結晶片を得る工程と、新たな基板上
に前記BSCCO単結晶片を固定し、フォトリソグラフ
ィ技術を用いて形成する工程と、第3のフォトレジスト
を前記BSCCO単結晶片上に形成する工程と、前記第
3のフォトレジストを用いたフォトリソグラフィと第3
のイオンミリングでBSCCO単結晶装置をパターニン
グする工程と、前記第3のフォトレジストを剥離してか
ら、下部電極及び上部電極を形成して、超伝導電子デバ
イスを得る工程とを施すことを特徴とする。
【0006】〔2〕上記〔1〕記載の超伝導電子デバイ
スの製造方法において、前記上部及び下部の両方の電極
が超伝導体からなることを特徴とする。
【0007】〔3〕上記〔1〕記載の超伝導電子デバイ
スの製造方法において、四端子法で電流−電圧特性を測
定することを特徴とする。
【0008】〔4〕上記〔1〕記載の超伝導電子デバイ
スの製造方法において、前記上部及び下部の両方の電極
が常伝導体からなることを特徴とする。
【0009】〔5〕上記〔1〕記載の超伝導電子デバイ
スの製造方法において、前記BSCCO単結晶片の厚み
を数十Å(オングストローム)まで薄くすることを特徴
とする。
【0010】
【発明の実施の形態】以下、本発明の実施の形態につい
て詳細に説明する。
【0011】図1は本発明の実施例を示す超伝導電子デ
バイスの製造工程図である。
【0012】(1)まず、図1(a)に示すように、基
板(例えば、シリコン基板)1上に劈開されたBSCC
O単結晶2をポリイミドで固定する。
【0013】(2)次に、図1(b)に示すように、第
1のフォトレジスト3をBSCCO単結晶2表面上にフ
ォトリソグラフィ技術を用いて配置する。そこで、第1
のイオンミリング4により特定の深さにまで試料をエッ
チングする。
【0014】(3)次に、図1(c)に示すように、第
2のフォトレジスト5をBSCCO単結晶2表面上にフ
ォトリソグラフィ技術を用いて配置する。次いで、第2
のフォトレジスト5を用いて第2のイオンミリング6を
行い、固有ジョセフソン接合装置を作る。
【0015】(4)次に、図1(d)に示すように、第
2のフォトレジスト5を除去し、試料を劈開し、裏返し
たBSCCO単結晶片7を得る。
【0016】(5)次に、図1(e)に示すように、新
たな基板8上にその裏返したBSCCO単結晶片7を固
定し、フォトリソグラフィ技術を用いて形成する。第3
のフォトレジスト9をBSCCO単結晶片7上に形成す
る。
【0017】(6)次いで、図1(f)に示すように、
第3のフォトレジスト9を用いたフォトリソグラフィと
第3のイオンミリング10でBSCCO単結晶装置をパ
ターニングする。
【0018】(7)最後に、図1(g)に示すように、
第3のフォトレジスト9を剥離してから、下部電極(超
伝導体)11及び上部電極(超伝導体)12を形成し
て、引出し電極13,14を接続して超伝導電子デバイ
スを得る。
【0019】なお、ここで、下部電極11及び上部電極
12はBSCCO単結晶片からなっており、超伝導状態
を呈する。
【0020】この方法を用いて、a−b面方向の寸法が
サブミクロンから約500ミクロンまで、c軸方向の厚
さが数十から数千オングストロームまで変えることがで
きる超伝導電子デバイスを製造することができる。
【0021】(1)固有ジョセフソン接合装置 図1(g)に示すように、固有ジョセフソン接合装置を
得ることができる。このような固有ジョセフソン接合装
置は、(a)上部と下部の両方の電極11,12が超伝
導状態であり、四端子法で電流−電圧特性を測定するこ
とができる。(b)固有ジョセフソン接合装置の接合数
を精密に制御できる。(c)接合特性は非常に均一であ
る、といった特徴を有する。
【0022】(2)集積回路 この技術を使用することにより、様々な厚さと任意の形
状をもつBSCCO単結晶の薄片を、多くの種類の基板
上に配置する集積回路を作製することができる。
【0023】図2は本発明の実施例を示すシリコン基板
上に形成された超伝導電子デバイスの集積装置を示す図
であり、多くの電極22と幾つかのマイクロブリッジ形
状23をもつシリコン基板21上の単結晶の光学顕微鏡
写真を示している。短波長域のミリ波とサブミリ波用の
フィルタや共振器も本発明の方法を用いて作製すること
ができる。なお、24は引出し電極である。
【0024】(3)単一の素子構造 派生的なものとして新しい構造を有する超伝導電子デバ
イスを本発明の製造方法を用いて作り上げることができ
る。
【0025】図3は本発明の他の実施例を示す超伝導電
子デバイスの斜視図である。
【0026】この図に示すように、数十から数千Å(オ
ングストローム)のc軸方向の厚さと、サブミクロンま
でのa−b面方向の寸法をもつBSCCO単結晶31を
2層の常伝導金属の電極32,33間に配置させること
ができる。
【0027】これは実際の応用と理論的な研究に適した
理想的な固有ジョセフソン接合システムとすることがで
きる。
【0028】なお、本発明は上記実施例に限定されるも
のではなく、本発明の趣旨に基づいて種々の変形が可能
であり、これらを本発明の範囲から排除するものではな
い。
【0029】
【発明の効果】以上、詳細に説明したように、本発明に
よれば、次のような効果を奏することができる。
【0030】(A)コンパクトな集積回路を構成するこ
とができる超伝導電子デバイスを得ることができる。
【0031】(B)超伝導電子デバイスを数十Å(オン
グストローム)まで薄くすることができる。
【0032】(C)単結晶の薄片を任意の形状にパター
ン化することができる。
【0033】(D)同一薄片上にその他のデバイスを集
積化することができる。
【0034】(E)従来のメサ構造と比較して、マイク
ロ波応用に不適当な大きな土台が不要である。
【0035】(F)四端子をもつ試料を測定することが
できる。
【図面の簡単な説明】
【図1】本発明の実施例を示す超伝導電子デバイスの製
造工程図である。
【図2】本発明の実施例を示すシリコン基板上に形成さ
れた超伝導電子デバイスの集積装置を示す図である。
【図3】本発明の他の実施例を示す超伝導電子デバイス
の斜視図である。
【符号の説明】
1 基板(例えば、シリコン基板) 2,31 BSCCO単結晶 3 第1のフォトレジスト 4 第1のイオンミリング 5 第2のフォトレジスト 6 第2のイオンミリング 7 裏返したBSCCO単結晶片 8 新たな基板 9 第3のフォトレジスト 10 第3のイオンミリング 11 下部電極(超伝導体) 12 上部電極(超伝導体) 13,14,24 引出し電極 21 シリコン基板 22 多くの電極 23 マイクロブリッジ形状 32,33 常伝導金属の電極

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】(a)基板上に劈開されたBSCCO単結
    晶を固定する工程と、(b)第1のフォトレジストを前
    記BSCCO単結晶表面上にフォトリソグラフィ技術を
    用いて形成する工程と、(c)第1のイオンミリングに
    より特定の深さにまで前記BSCCO単結晶をエッチン
    グする工程と、(d)第2のフォトレジストを前記BS
    CCO単結晶表面上にフォトリソグラフィ技術を用いて
    形成する工程と、(e)前記第2のフォトレジストを用
    いて第2のイオンミリングを行い、固有ジョセフソン接
    合装置を形成する工程と、(f)前記第2のフォトレジ
    ストを除去し、前記固有ジョセフソン接合装置を劈開
    し、裏返したBSCCO単結晶片を得る工程と、(g)
    新たな基板上に前記BSCCO単結晶片を固定し、フォ
    トリソグラフィ技術を用いて形成する工程と、(h)第
    3のフォトレジストを前記BSCCO単結晶片上に形成
    する工程と、(i)前記第3のフォトレジストを用いた
    フォトリソグラフィと第3のイオンミリングでBSCC
    O単結晶装置をパターニングする工程と、(j)前記第
    3のフォトレジストを剥離してから、下部電極及び上部
    電極を形成して、超伝導電子デバイスを得る工程とを施
    すことを特徴とする超伝導電子デバイスの製造方法。
  2. 【請求項2】 請求項1記載の超伝導電子デバイスの製
    造方法において、前記上部及び下部の両方の電極が超伝
    導体からなることを特徴とする超伝導電子デバイスの製
    造方法。
  3. 【請求項3】 請求項1記載の超伝導電子デバイスの製
    造方法において、四端子法で電流−電圧特性を測定する
    ことを特徴とする超伝導電子デバイスの製造方法。
  4. 【請求項4】 請求項1記載の超伝導電子デバイスの製
    造方法において、前上部及び下部の両方の電極が常伝導
    体からなることを特徴とする超伝導電子デバイスの製造
    方法。
  5. 【請求項5】 請求項1記載の超伝導電子デバイスの製
    造方法において、前記BSCCO単結晶片の厚みを数十
    Åまで薄くすることを特徴とする超伝導電子デバイスの
    製造方法。
JP2001036428A 2001-02-14 2001-02-14 超伝導電子デバイスの製造方法 Expired - Fee Related JP4772193B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001036428A JP4772193B2 (ja) 2001-02-14 2001-02-14 超伝導電子デバイスの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001036428A JP4772193B2 (ja) 2001-02-14 2001-02-14 超伝導電子デバイスの製造方法

Publications (2)

Publication Number Publication Date
JP2002246665A true JP2002246665A (ja) 2002-08-30
JP4772193B2 JP4772193B2 (ja) 2011-09-14

Family

ID=18899703

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001036428A Expired - Fee Related JP4772193B2 (ja) 2001-02-14 2001-02-14 超伝導電子デバイスの製造方法

Country Status (1)

Country Link
JP (1) JP4772193B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1447859A2 (en) * 2003-02-13 2004-08-18 Postech Foundation Method for fabricating DC SQUID using high-Tc superconducting intrinsic Josephson junction
JP2006210585A (ja) * 2005-01-27 2006-08-10 National Institute For Materials Science 積層ジョセフソン接合を用いた新型テラヘルツ発振器
CN105576115A (zh) * 2015-12-24 2016-05-11 南京大学 一种双面结高温超导bscco太赫兹源的制备方法
RU187779U1 (ru) * 2018-12-14 2019-03-19 Федеральное государственное бюджетное научное учреждение "Федеральный исследовательский центр Институт прикладной физики Российской академии наук" (ИПФ РАН) Одиночная излучательная ВТСП мезоструктура на основе соединений висмута
US20220181538A1 (en) * 2020-12-07 2022-06-09 Iqm Finland Oy Method for manufacturing josephson junctions

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1447859A2 (en) * 2003-02-13 2004-08-18 Postech Foundation Method for fabricating DC SQUID using high-Tc superconducting intrinsic Josephson junction
EP1447859A3 (en) * 2003-02-13 2005-12-21 Postech Foundation Method for fabricating DC SQUID using high-Tc superconducting intrinsic Josephson junction
JP2006210585A (ja) * 2005-01-27 2006-08-10 National Institute For Materials Science 積層ジョセフソン接合を用いた新型テラヘルツ発振器
CN105576115A (zh) * 2015-12-24 2016-05-11 南京大学 一种双面结高温超导bscco太赫兹源的制备方法
CN105576115B (zh) * 2015-12-24 2018-04-17 南京大学 一种双面结高温超导bscco太赫兹源的制备方法
RU187779U1 (ru) * 2018-12-14 2019-03-19 Федеральное государственное бюджетное научное учреждение "Федеральный исследовательский центр Институт прикладной физики Российской академии наук" (ИПФ РАН) Одиночная излучательная ВТСП мезоструктура на основе соединений висмута
US20220181538A1 (en) * 2020-12-07 2022-06-09 Iqm Finland Oy Method for manufacturing josephson junctions
US11621388B2 (en) * 2020-12-07 2023-04-04 Iqm Finland Oy Method for manufacturing Josephson junctions

Also Published As

Publication number Publication date
JP4772193B2 (ja) 2011-09-14

Similar Documents

Publication Publication Date Title
US20090117741A1 (en) Method for fabricating monolithic two-dimensional nanostructures
AU2020324398B2 (en) Parametric amplifier for qubits
Filippenko et al. Submillimeter superconducting integrated receivers: Fabrication and yield
JP4772193B2 (ja) 超伝導電子デバイスの製造方法
JPH1065402A (ja) マイクロストリップオープンスタブ線路方式の低域通過フィルターおよびその製造方法
JPS6310544A (ja) 半導体集積回路の製造方法
JP2002246664A (ja) 単結晶固有ジョセフソン接合テラヘルツ検出器
CN113325293A (zh) 一种量子芯片测试结构、其制备方法和测试方法
JPH02271685A (ja) 超伝導三端子素子およびその製造方法
JP4768218B2 (ja) 高温超電導装置
Blamire et al. A new self-aligning process for whole-wafer tunnel junction fabrication
JP3416898B2 (ja) 半導体結合超伝導素子の製造方法
KR100528958B1 (ko) 양면 벽개가공 기법을 이용한 고온 초전도체 조셉슨 접합단상 구조 및 그 제조방법
CN116825763A (zh) 量子比特的制造方法及量子芯片
JP2976851B2 (ja) 超伝導薄膜を用いた回路の製造方法
JPH0377362A (ja) 半導体装置及びその製造方法
KR0125327B1 (ko) 평면형 고온초전도 5극 - 저역통과 필터(5 GHz용)의 제조방법
JP2000195837A (ja) 微細加工方法、磁気力顕微鏡用プローブおよび電場センサ
KR101485341B1 (ko) 반도체 공정 기술 기반 미세패턴 2극 전극 구조
JP2962196B2 (ja) 超伝導薄膜を用いた回路の製造方法
CN116759413A (zh) 测试结构、量子比特的制造方法及量子芯片
JPH0680659B2 (ja) 半導体装置の配線構造体およびその製造方法
JP3558797B2 (ja) 半導体装置の製造方法
JPH0562972A (ja) 半導体装置及びその製造方法
JP2639838B2 (ja) 酸化物高温超伝導三端子素子の製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20031031

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20040129

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070816

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110527

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110621

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110622

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140701

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees