KR100528958B1 - 양면 벽개가공 기법을 이용한 고온 초전도체 조셉슨 접합단상 구조 및 그 제조방법 - Google Patents

양면 벽개가공 기법을 이용한 고온 초전도체 조셉슨 접합단상 구조 및 그 제조방법 Download PDF

Info

Publication number
KR100528958B1
KR100528958B1 KR10-2003-0004095A KR20030004095A KR100528958B1 KR 100528958 B1 KR100528958 B1 KR 100528958B1 KR 20030004095 A KR20030004095 A KR 20030004095A KR 100528958 B1 KR100528958 B1 KR 100528958B1
Authority
KR
South Korea
Prior art keywords
single crystal
superconducting
superconductor
substrate
josephson junction
Prior art date
Application number
KR10-2003-0004095A
Other languages
English (en)
Other versions
KR20040067116A (ko
Inventor
이후종
배명호
Original Assignee
학교법인 포항공과대학교
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 학교법인 포항공과대학교 filed Critical 학교법인 포항공과대학교
Priority to KR10-2003-0004095A priority Critical patent/KR100528958B1/ko
Publication of KR20040067116A publication Critical patent/KR20040067116A/ko
Application granted granted Critical
Publication of KR100528958B1 publication Critical patent/KR100528958B1/ko

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60N—SEATS SPECIALLY ADAPTED FOR VEHICLES; VEHICLE PASSENGER ACCOMMODATION NOT OTHERWISE PROVIDED FOR
    • B60N2/00—Seats specially adapted for vehicles; Arrangement or mounting of seats in vehicles
    • B60N2/02—Seats specially adapted for vehicles; Arrangement or mounting of seats in vehicles the seat or part thereof being movable, e.g. adjustable
    • B60N2/04—Seats specially adapted for vehicles; Arrangement or mounting of seats in vehicles the seat or part thereof being movable, e.g. adjustable the whole seat being movable
    • B60N2/06—Seats specially adapted for vehicles; Arrangement or mounting of seats in vehicles the seat or part thereof being movable, e.g. adjustable the whole seat being movable slidable
    • B60N2/07—Slide construction
    • B60N2/0722—Constructive details
    • B60N2/0727—Stop members for limiting sliding movement
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60N—SEATS SPECIALLY ADAPTED FOR VEHICLES; VEHICLE PASSENGER ACCOMMODATION NOT OTHERWISE PROVIDED FOR
    • B60N2/00—Seats specially adapted for vehicles; Arrangement or mounting of seats in vehicles
    • B60N2/02—Seats specially adapted for vehicles; Arrangement or mounting of seats in vehicles the seat or part thereof being movable, e.g. adjustable
    • B60N2/04—Seats specially adapted for vehicles; Arrangement or mounting of seats in vehicles the seat or part thereof being movable, e.g. adjustable the whole seat being movable
    • B60N2/06—Seats specially adapted for vehicles; Arrangement or mounting of seats in vehicles the seat or part thereof being movable, e.g. adjustable the whole seat being movable slidable
    • B60N2/08—Seats specially adapted for vehicles; Arrangement or mounting of seats in vehicles the seat or part thereof being movable, e.g. adjustable the whole seat being movable slidable characterised by the locking device

Landscapes

  • Engineering & Computer Science (AREA)
  • Aviation & Aerospace Engineering (AREA)
  • Transportation (AREA)
  • Mechanical Engineering (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)

Abstract

고온 초전도체 조셉슨 접합 단상 구조 및 그 제조방법을 제공한다. 본 발명의 고온 초전도체 조셉슨 접합 단상 구조는 Bi2Sr2CaCu2O8+x 와 같은 고온초전도체 단결정을 포토리소그래피(photolithography)나 전자선 리소그래피(e-beam lithography)를 이용한 미세 패터닝(micropatterning) 공정과 건식 식각(dry etching) 공정을 이용하여 패턴닝하고, 양면 벽개가공 기법을 이용하여 제조한다. 이에 따라, 본 발명은 Bi2Sr2CaCu2O8+x와 같은 고온초전도체 단결정이 선천성으로 매우 얇은 CuO2 초전도층과 절연층(insulating layer)의 조셉슨 접합으로 구성되는 층상 구조를 양면에서 가공함과 동시에 층상구조의 두께와, 상기 층상 구조에 포함된 조셉슨 접합의 수를 제어할 수 있다.

Description

양면 벽개가공 기법을 이용한 고온 초전도체 조셉슨 접합 단상 구조 및 그 제조방법{High-Tc superconductor Josephson junction mesa using double-side cleaving technique and fabrication method thereof}
본 발명은 고온 초전도체 조셉슨 접합 단상 구조 및 그 제조방법에 관한 것이다.
최근 연구되고 있는 Bi2Sr2CaCu2O8+x와 같은 고온 초전도체(high-Tc superconductor)는 능동소자로 응용할 가능성이 매우 높으며, 이를 위해 고온 초전도체 단결정 내에 형성되는 조셉슨 접합(Josephson junction)에 평행하게 외부자기장(external magnetic field)을 걸 때 발생하는 조셉슨 플럭손(Josephson fluxon)을 이용할 수 있다. 조셉슨 접합면에 평행하게 걸린 자기장은 조셉슨 플럭손이라는 일정한 양을 갖는 마그네틱 플럭스(magnetic flux)를 형성하면서 조셉슨 접합 내부로 침투하게 된다.
조셉슨 플럭손을 이용한 소자 응용의 한 예로서 테라 헤르츠(THz) 발진소자를 들 수 있다. 즉, 조셉슨 접합에 형성된 조셉슨 플럭손은 투과 전류하에서 접합면에 평행하게 광속의 1% 정도의 매우 빠른 속도로 움직이면서 테라 헤르츠(THz) 발진을 유도하게 된다. 이와 같이 조셉슨 플럭손을 적절하게 이용하기 위해서는 Bi2Sr2CaCu2O8+x와 같은 고온 초전도체(high-Tc superconductor) 단결정(single crystal)이 선천성으로 매우 얇은 CuO2 초전도층과 절연층(insulating layer)의 조셉슨 접합으로 구성되는 층상 구조의 형태 및 두께와, 상기 층상 구조에 포함된 조셉슨 접합의 수를 제어하는 것이 필수적이다. 더하여, 상기 층상 구조를 통한 투과 전류를 균일하게 흘려주기 위해서 층상 구조의 양면을 임의로 가공하고 거기에 전극을 부착하는 것이 필수적이다.
그러나, 상기 층상 구조의 형태와 두께, 상기 층상 구조에 포함된 조셉슨 접합의 수를 제어하거나, 상기 층상 구조의 양면에 전극을 부착하는 기술은 정확하게 확립되어 있지 않으며, 대부분이 연구에 의한 가능성을 제시하고 있는 단계이다. 더하여, 상기 제안되는 공정 역시 그 재현성이 매우 낮고 표준 공정화 할 수 없는 문제점을 안고 있다. 또한 고온 초전도체의 경우에는 물질 표면의 특성 때문에 조셉슨 접합부와 외부를 연결 할 수 있는 전극을 형성하는 어렵다는 문제점을 지니고 있다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 Bi2Sr2CaCu2O8+x 와 같은 고온초전도체 단결정이 선천성으로 매우 얇은 CuO2 초전도층과 절연층(insulating layer)의 조셉슨 접합으로 구성되는 층상 구조의 형태 및 두께와, 상기 층상 구조에 포함된 조셉슨 접합의 수를 제어할 수 있고, 상기 층상 구조의 양면에 전극을 부착할 수 있는 고온 초전도체 조셉슨 접합 단상 구조를 제공하는 데 있다.
또한, 본 발명이 이루고자 하는 다른 기술적 과제는 상기 고온 초전도체 조셉슨 접합 단상 구조를 제조하는 방법을 제공하는 데 있다.
상기 기술적 과제를 달성하기 위하여, 본 발명의 고온 초전도체 조셉슨 접합 단상 구조는 기판 상에 부착되고 선천성으로 초전도층과 절연층의 조셉슨 접합의 층상 구조로 이루어지지고, 전체적으로는 단상 구조((mesa)로 이루어지는 초전도체 단결정을 포함한다. 상기 초전도체 단결정의 하면 및 상면에 분할되어 있는 금층이 형성되어 있다. 상기 초전도체 단결정의 하면의 분할된 금층에 전기적으로 분리되어 부착되고 상기 기판 상에 위치하는 제1 전압 전극 및 제1 전류 전극이 형성되어 있다. 상기 초전도체 단결정의 상면의 금층에 전기적으로 분리되어 부착된 제2 전압 전극 및 제2 전류 전극이 형성되어 있다. 상기 제1 전압 전극 및 제1 전류 전극의 일부면과 상기 제2 전압 전극 및 제2 전류 전극이 노출되도록 상기 기판 상에 층간 절연층이 형성되어 있다.
상기 제1 전류 전극 및 제2 전류 전극이 각각 제1 전압 전극 및 제2 전압 전극보다 큰 면적으로 구성되는 것이 바람직하다. 상기 초전도체 단결정은 Bi2Sr2CaCu2O8+x계 단결정으로 구성하고, 상기 Bi2Sr2CaCu2O8+x계 단결정은 선천적으로 1.5 nm 주기로 적층되는 0.3 nm의 CuO2 초전도층과 1.2 nm 두께의 절연층으로 이루어지는 조셉슨 접합부를 포함할 수 있다.
상기 다른 기술적 과제를 달성하기 위하여, 본 발명의 고온 초전도체 조셉슨 접합 단상 구조의 제조방법은 제1 기판 상에 선천성으로 초전도층과 절연층의 조셉슨 접합의 층상 구조로 이루어지는 초전도체 단결정을 고정시킨 후 상기 초전도체 단결정 표면에 제1 금층을 형성한다. 상기 제1 금층 및 초전도체 단결정을 패터닝하여 제1 기판 상에는 넓은 면적으로 초전도체 단결정 기저부, 좁은 면적의 초전도체 단결정 단상부 및 패터닝된 제1 금층을 형성한다. 상기 제1 금층을 4단자 측정이 가능하도록 분할한 후, 상기 분할된 제1 금층 상에 각각 전기적으로 연결되는 제1 전류 전극 및 제1 전압 전극을 형성한다. 상기 제1 기판을 뒤집어 최상층에 위치하는 제1 전류 전극 및 제1 전압 전극을 제2 기판에 부착하여 고정한다. 상기 제1 기판을 떼어내면서 상기 초전도체 단결정 기저부도 떼어내어 상기 초전도체 단결정 단상부의 배면이 노출되도록 한다. 상기 초전도체 단결정 단상부의 배면 상에 제2 금층을 증착한 후 상기 제2 금층을 4단자 측정이 가능하도록 분할한다. 상기 제1 전압 전극 및 제1 전류 전극의 일부면이 노출되도록 상기 제2 기판 상에 층간 절연층을 형성한다. 상기 분할된 제2 금층 상에 각각 전기적으로 연결되는 제2 전류 전극 및 제2 전압 전극을 형성한다.
상기 제1 전류 전극 및 제2 전류 전극이 각각 제1 전압 전극 및 제2 전압 전극보다 큰 면적으로 형성하는 것이 바람직하다. 상기 초전도체 단결정은 Bi2Sr2CaCu2O8+x계 단결정으로 형성하고, 상기 Bi2Sr2CaCu2O8+x계 단결정은 선천적으로 1.5 nm 주기로 적층되는 0.3 nm의 CuO2 초전도층과 1.2 nm 두께의 절연층으로 이루어지는 조셉슨 접합부를 포함할 수 있다.
상기 초전도체 단결정 단상부, 초전도체 단결정 기저부, 및 패터닝된 제1 금층은 미세 패터닝(micropatterning)공정과 건식 식각(dry etching) 공정에 의해 형성되는 것이 바람직하다. 상기 초전도체 단결정 단상부의 높이는 식각 시간을 조정하여 조절하는 것이 바람직하다. 상기 제1 금층 분할을 위한 식각시 상기 초전도체 단결정 단상부도 일부 식각되는 것이 바람직하다.
이상의 본 발명의 고온 초전도체 조셉슨 접합 단상 구조 및 그 제조방법에 의하면, Bi2Sr2CaCu2O8+x와 같은 고온초전도체 단결정이 선천성으로 매우 얇은 CuO2 초전도층과 절연층(insulating layer)의 조셉슨 접합으로 구성되는 층상 구조의 형태 및 두께와, 상기 층상 구조에 포함된 조셉슨 접합의 수를 제어할 수 있다.
이하, 첨부도면을 참조하여 본 발명의 실시예를 상세히 설명한다. 그러나, 다음에 예시하는 본 발명의 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 본 발명의 실시예는 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되어지는 것이다. 도면에서 막 또는 영역들의 크기 또는 두께는 명세서의 명확성을 위하여 과장되어진 것이다. 또한, 어떤 막이 다른 막 또는 기판의 "위(상)"에 있다라고 기재된 경우, 상기 어떤 막이 상기 다른 막의 위에 직접 존재할 수도 있고, 그 사이에 제3의 다른 막이 개재될 수도 있다.
도 1 내지 도 8은 본 발명에 의한 고온 초전도체 조셉슨 접합 단상 구조의 제조방법 및 그에 따른 구조를 설명하기 위하여 도시한 도면들이다.
도 1은 초전도체 단결정 기저부(200), 초전도체 단결정 단상(mesa)부(300), 및 패터닝된 제1 금층(400)을 형성하는 단계를 나타낸다.
도 1을 참조하면, 먼저, 초전도체 단결정, 예컨대 Bi2Sr2CaCu2O 8+x계 고온 초전도체 단결정을 준비한다. 상기 Bi2Sr2CaCu2O8+x계의 고온 초전도체 단결정은 이방성이 매우 큰 고온 초전도체로 자연적으로(선천적으로) 1.5 nm 주기로 적층되는 0.3 nm 정도의 매우 얇은 CuO2 초전도층과 1.2 nm 두께의 절연층으로 이루어지는 조셉슨 접합부를 포함한다. 이어서, 제1 기판(100), 예컨대 유리 기판, 사파이어 기판 또는 산화마그네시움 기판 상에 네거티브형 포토레지스트(negative photoresist)나 폴리이미드(polyimide)를 액체 상태에서 스핀(spin) 코팅한다. 계속하여, 상기 준비한 초전도체 단결정을 포토레지스트나 폴리이미드가 코팅된 제1 기판(100) 위에 올려놓은 후 오븐에서 하드 베이킹(hard baking)하여 초전도제 단결정을 제1 기판(100)에 고정시킨다.
다음에, 스카치 테이프 등을 초전도체 단결정의 상단 표면에 부착한 후 그 접착력을 이용하여 초전도체 단결정 상단의 일부를 떼어내어 초전도체 단결정의 표면을 깨끗이 한 후 상기 초전도체 단결정 표면에 제1 금층을 50nm 정도의 두께로 증착하여 형성한다. 즉, 상기 초전도체 단결정의 표면을 깨끗이 정리하고 초전도체 단결정을 증착 챔버에 장착한 뒤, 상기 증착 챔버를 펌핑하여 적정한 진공도를 유지한 후 제1 금층을 증착한다. 이때, 상기 증착 챔버의 진공도를 10-5 Torr까지 떨어뜨리기까지의 시간이 약 20 분을 넘지 않도록 한다.
다음에, 분리하고자 하는 영역을 나누기 위하여 포토리소그래피(photolithography) 공정 또는 전자빔 리소그래피(electron-beam lithography)공정에 의한 미세 패터닝(micropatterning) 공정과 건식 식각(dry etching) 공정에 의해 제1 금층 및 초전도체 단결정을 패터닝한다. 이렇게 되면, 도 1에 도시한 바와 같이 제1 기판(100) 상에 초전도체 단결정 기저부(200), 초전도체 단결정 단상(mesa)부(300), 및 패터닝된 제1 금층(400)이 형성된다. 상기 초전도체 단결정 단상부(300)는 수 마이크로미터(micrometer) 제곱 정도의 면적과 수십 내지 수천 nm 정도의 깊이를 갖는다. 상기 초전도체 단결정 기저부(200)는 상기 초전도체 단결정 단상부(300)보다 큰 면적으로 형성된다. 상기 초전도체 단결정 단상부(300) 상에만 패터닝된 제1 금층(400)이 형성된다.
상기 초전도체 단결정 단상부(300)를 만들기 위해 건식 식각 공정을 이용할 경우에는, 이온빔 전압이 250-400V, 빔 전류 밀도가 10-30mA/cm2가 되도록 한다. 상기 건식 식각 조건은 아래에 기술하는 본 발명의 다른 건식 식각 공정에도 모두 적용된다. 상기 초전도체 단결정 단상부(300)의 높이는 식각시간을 조정함으로써 임의로 조절이 가능하다. 상기 건식 식각 작업 후 상기 미세 패터닝공정과 건식 식각공정에 이용된 포지티브형 포토레지스트는 아세톤에 담그거나 산소 플라즈마 식각 장치를 이용하여 제거한다.
도 2는 패터닝된 제1 금층(400)을 분할하는 단계를 나타낸다.
도 2를 참조하면, 4단자 측정이 가능한 구조를 얻기 위하여, 상기 단상 표면의 패터닝된 제1 금층(Au, 400)을 마이크로 패터닝 공정과, 습식 식각(wet etching) 공정이나 건식 식각공정을 이용해 분할한다. 상기 패터닝된 제1 금층(400)을 습식 식각할 때는 증류수와 1:1로 희석한 KI산을 이용하되 농도는 원하는 식각시간에 따라 적당히 조절한다. 상기 패터닝된 제1 금층(400)의 분할을 위한 식각이 금층 두께를 넘어 초전도체 단결정 단상부(300)로 수 nm도 연장되어도 무방하다.
도 3은 제1 전류 전극(500) 및 제1 전압 전극(600)을 형성하는 단계를 나타낸다.
도 3을 참조하면, 상기 분할된 제1 금층(400) 상에 각각 전기적으로 연결되는 제1 전류 전극(500) 및 제1 전압 전극(600)을 형성한다. 상기 제1 전류 전극(500) 및 제1 전압 전극(600)은 상기 분할된 제1 금층(400)으로 인해 전기적으로 분리된다. 상기 제1 전류 전극(500) 및 제1 전압 전극(600)은 마이크로 패터닝 공정과, 습식 식각 공정 또는 건식 식각 공정을 이용하여 형성한다. 상기 제1 전류 전극(500) 및 제1 전압 전극(600)으로 인해 소자의 작동부를 외부로 연결할 수 있다. 상기 초전도체 단결정 단상부(300)를 통해 전류가 최대한 균일하게 흐르게 하기 위해 마이크로 패터닝이 허용하는 한도 내에서 제1 전류 전극(500)을 최대화하고 제1 전압 전극(600)을 최소화하는 것이 바람직하다. 다시 말해, 제1 전류 전극이(500) 제1 전압 전극(500)보다 허용하는 한도 내에서 큰 면적으로 형성한다.
도 4는 제1 기판(100)을 뒤집어 제2 기판(700)에 부착한 후 제1 기판(100)과 초전도체 단결정 기저부(200)를 떼어내는 단계를 나타낸다.
도 4를 참조하면, 제2 기판(700)에 네거티브형 포토레지스트나 폴리이미드를 도 1과 동일하게 스핀 코팅한다. 이어서, 제1 기판을 뒤집어 최상층에 위치하는 제1 전류 전극(500) 및 제1 전압 전극(600)을 도 1과 동일한 방식으로 포토레지스트나 폴리이미드가 코팅된 제2 기판(700)에 놓은 후 하드 베이킹함으로써 상기 제1 전류 전극(500) 및 제1 전압 전극(600)을 제2 기판에 부착하여 고정한다. 이어서, 물리적인 힘을 가해 상기 두 기판의 사이를 벌려 제1 기판(100)을 제2 기판 (700)에서 분리해 내면서 상기 초전도체 단결정 기저부(200)도 떼어낸다. 이렇게 되면, 제1 전류 전극(500) 및 제1 전압 전극(600)은 제2 기판(700)에 붙어 있고 상기 초전도체 단결정 단상부(300)의 배면이 위로 노출된다. 제1 기판(100)을 떼어낼 때 초전도체 단결정 기저부(200)가 초전도체 단결정 단상부(300)에서 완전히 분리되지 않는 경우가 종종 발생한다. 이 경우에는 상기에서 기술한 바와 같이 스카치 테입을 이용하여 초전도체 단결정 기저부(200)가 초전도체 단결정 단상부(300)에서 완전히 분리될 때까지 벽개(cleaving) 과정을 반복 실행할 수 있다.
도 5 및 도 6은 제2 금층을 형성한 후 제2 금층을 분할하는 단계를 나타낸다.
도 5 및 도 6을 참조하면, 도 5에 도시한 바와 같이 상기 초전도 단결정 단상부(300)의 배면 상에 100-300 nm 정도의 두께를 지니는 제2 금층(800)을 증착한다. 상기 제2 금층(800)의 증착은 도 1과 동일한 방식으로 수행한다. 이어서, 도 6에 도시한 바와 같이 상기 제2 금층(800)을 4단자 측정을 위해 도 2와 같은 동일한 방법으로 분할한다. 상기 제2 금층(800)의 분할을 위한 식각이 제2 금층(800) 두께를 넘어 초전도체 단결정 단상부(300)로 수 nm도 연장되어도 무방하다. 이렇게 되면, 상기 초전도체 단결정 단상부(300)의 상면 및 배면이 동일한 형상을 지니는 구조가 된다.
도 7은 층간 절연층을 형성하는 단계를 나타낸다.
도 7을 참조하면, 상기 제1 전류 전극(500) 및 제1 전압 전극(600)의 일부분 면이 노출되도록 상기 제2 기판(700) 상에 층간 절연층(900)을 형성한다. 다시 말해, 상기 층간 절연층(900)은 마이크로 패터닝을 통해 상기 제1 전류 전극(500) 및 제1 전압 전극(600)의 일부와 상기 분할된 제2 금층(800)이 드러나도록 한다. 상기 층간 절연층(900)은 네거티브형 포토레지스트나 폴리이미드를 이용하여 형성한다. 상기 층간 절연층(900)의 두께는 상기 초전도체 단결정 단상부(300)와 거의 같게 하다.
도 8은 제2 전류 전극(1000) 및 제2 전압 전극(1100)을 형성하는 단계를 나타낸다.
도 8을 참조하면, 상기 분할된 제2 금층(800)에 각각 전기적으로 연결되는 제2 전류 전극(1000) 및 제2 전압 전극(1100)을 형성한다. 상기 제2 전류 전극(1000) 및 제2 전압 전극(1100)은 상기 분할된 제2 금층(800)에 따라 전기적으로 분리된다. 상기 제2 전류 전극(1000)은 앞서 설명한 바와 같이 상기 초전도체 단결정 단상부(300)를 통해 전류가 최대한 균일하게 흐르게 하기 위해 최대로 크게 하고 제2 전압 전극(1100)은 최소로 줄이는 것이 바람직하다. 다시 말해, 제2 전류 전극(1000)이 제2 전압 전극(1100)보다 가능한한 큰 면적으로 형성한다. 상기 제2 전류 전극(1000) 및 제2 전압 전극(1100)은 외부로 전극을 연결하면, 원하는 형상 및 구조의 고온 초전도체로 이루어진 고온 초전도체 조셉슨 접합 단상 구조를 얻을 수 있다.
본 발명의 고온 초전도체 조셉슨 접합 단상 구조 및 그 제조방법에 의하면, Bi2Sr2CaCu2O8+x와 같은 고온초전도체 단결정을 미세 패터닝(micropatterning) 공정과 건식 식각(dry etching) 공정을 이용하여 패터닝한다. 이에 따라, Bi2Sr2CaCu 2O8+x와 같은 고온초전도체 단결정이 선천성으로 매우 얇은 CuO2 초전도층과 절연층(insulating layer)의 조셉슨 접합으로 구성되는 층상 구조의 형태 및 두께와, 상기 층상 구조에 포함된 조셉슨 접합의 수를 제어하며 층상구조의 양면을 임의로 가공할 수 있다.
또한, 본 발명의 고온 초전도체 조셉슨 접합 단상 구조 및 그 제조방법에 의하면, 초전도체 단결정을 박막처럼 사용할 뿐만 아니라, 초전도체 단결정 기저부가 제거된 선천성 조셉슨 접합으로 구성된 층상 구조의 상하 양면에 초미세 가공을 가할 수 있어 한 면에만 초미세 가공이 가능한 박막의 경우보다 다양한 미세 형상의 성형이 가능하다.
따라서, 본 발명의 양면 가공한 고온 초전도체 조셉슨 접합 단상 구조 및 그 제조방법은 상술한 테라 헤르츠(THz) 발진소자 이외에 선천성 고온 초전도 조셉슨 접합을 이용한 전압 표준 소자, 믹서(mixer), 초전도 양자 간섭 소자(superconducting quantum interference device(SQUID)) 등의 능동 소자에 이용될 수 있다.
도 1 내지 도 8은 본 발명에 의해 양면 가공된 고온 초전도체 조셉슨 접합 단상 구조의 제조방법 및 그에 따른 구조를 설명하기 위하여 도시한 도면들이다.

Claims (10)

  1. 기판 상에 부착되고 선천성으로 초전도층과 절연층의 조셉슨 접합의 층상 구조로 이루어지고, 전체적으로는 단상 구조로 이루어지는 초전도체 단결정;
    상기 초전도체 단결정의 하면 및 상면에 형성되고 분할되어 있는 금층;
    상기 초전도체 단결정의 하면의 분할된 금층에 전기적으로 분리되어 부착되고 상기 기판 상에 위치하는 제1 전압 전극 및 제1 전류 전극;
    상기 초전도체 단결정의 상면의 금층에 전기적으로 분리되어 부착된 제2 전압 전극 및 제2 전류 전극; 및
    상기 제1 전압 전극 및 제1 전류 전극의 일부면과 상기 제2 전압 전극 및 제2 전류 전극이 노출되도록 상기 기판 상에 형성된 층간 절연층으로 이루어지는 것을 특징으로 하는 고온 초전도체 조셉슨 접합 단상 구조.
  2. 제1항에 있어서, 상기 제1 전류 전극 및 제2 전류 전극이 각각 제1 전압 전극 및 제2 전압 전극보다 큰 면적으로 구성되는 것을 특징으로 하는 고온 초전도체 조셉슨 접합 단상 구조.
  3. 제1항에 있어서, 상기 초전도체 단결정은 Bi2Sr2CaCu2O8+x계 단결정으로 구성하고, 상기 Bi2Sr2CaCu2O8+x계 단결정은 선천적으로 1.5 nm 주기로 적층되는 0.3 nm의 CuO2 초전도층과 1.2 nm 두께의 절연층으로 이루어지는 조셉슨 접합부를 포함하는 것을 특징으로 하는 고온 초전도체 조셉슨 접합 단상 구조.
  4. 제1 기판 상에 선천성으로 초전도층과 절연층의 조셉슨 접합의 층상 구조로 이루어지는 초전도체 단결정을 고정시키는 단계;
    상기 초전도체 단결정 표면에 제1 금층을 형성하는 단계;
    상기 제1 금층 및 초전도체 단결정을 패터닝하여 제1 기판 상에는 넓은 면적으로 초전도체 단결정 기저부, 좁은 면적의 초전도체 단결정 단상부 및 패터닝된 제1 금층을 형성하는 단계;
    상기 제1 금층을 4단자 측정이 가능하도록 분할하는 단계;
    상기 분할된 제1 금층 상에 각각 전기적으로 연결되는 제1 전류 전극 및 제1 전압 전극을 형성하는 단계;
    상기 제1 기판을 뒤집어 최상층에 위치하는 제1 전류 전극 및 제1 전압 전극을 제2 기판에 부착하여 고정하는 단계;
    상기 제1 기판을 떼어내면서 상기 초전도체 단결정 기저부도 떼어내어 상기 초전도체 단결정 단상부의 배면이 노출되는 단계;
    상기 초전도체 단결정 단상부의 배면 상에 제2 금층을 증착하는 단계;
    상기 제2 금층을 4단자 측정이 가능하도록 분할하는 단계;
    상기 제1 전압 전극 및 제1 전류 전극의 일부면이 노출되도록 상기 제2 기판 상에 층간 절연층을 형성하는 단계; 및
    상기 분할된 제2 금층 상에 각각 전기적으로 연결되는 제2 전류 전극 및 제2 전압 전극을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 고온 초전도체 조셉슨 접합 단상 구조의 제조방법.
  5. 제4항에 있어서, 상기 제1 전류 전극 및 제2 전류 전극이 각각 제1 전압 전극 및 제2 전압 전극보다 큰 면적으로 형성하는 것을 특징으로 하는 고온 초전도체 조셉슨 접합 단상 구조의 제조방법.
  6. 제4항에 있어서, 상기 초전도체 단결정은 Bi2Sr2CaCu2O8+x계 단결정으로 형성하고, 상기 Bi2Sr2CaCu2O8+x계 단결정은 선천적으로 1.5 nm 주기로 적층되는 0.3 nm의 CuO2 초전도층과 1.2 nm 두께의 절연층으로 이루어지는 조셉슨 접합부를 포함하는 것을 특징으로 하는 고온 초전도체 조셉슨 접합 단상 구조의 제조방법.
  7. 제4항에 있어서, 상기 초전도체 단결정을 제1 기판에 고정시키는 단계는,
    상기 제1 기판 상에 포토레지스트(photoresist)나 폴리이미드(polyimide)를 액체 상태에서 스핀(spin)코팅하는 단계와,
    상기 포토레지스트나 폴리이미드가 코팅된 상기 제1 기판 위에 초전도체 단결정을 올려놓은 후 하드 베이킹(hard baking)하는 단계를 포함하여 이루어지는 것을 특징으로 하는 고온 초전도체 조셉슨 접합 단상 구조의 제조방법.
  8. 제4항에 있어서, 상기 초전도체 단결정 단상부, 초전도체 단결정 기저부, 및 패터닝된 제1 금층은 미세 패터닝(micropatterning)공정과 건식 식각(dry etching) 공정에 의해 형성되는 것을 특징으로 하는 고온 초전도체 조셉슨 접합 단상 구조의 제조방법.
  9. 제4항에 있어서, 상기 초전도체 단결정 단상부의 높이는 식각시간을 조정하여 조절하는 것을 특징으로 하는 고온 초전도체 조셉슨 접합 단상 구조의 제조방법.
  10. 제4항에 있어서, 상기 제1 금층 분할을 위한 식각시 상기 초전도체 단결정 단상부도 일부 식각되는 것을 특징으로 하는 고온 초전도체 조셉슨 접합 단상 구조의 제조방법.
KR10-2003-0004095A 2003-01-21 2003-01-21 양면 벽개가공 기법을 이용한 고온 초전도체 조셉슨 접합단상 구조 및 그 제조방법 KR100528958B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2003-0004095A KR100528958B1 (ko) 2003-01-21 2003-01-21 양면 벽개가공 기법을 이용한 고온 초전도체 조셉슨 접합단상 구조 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0004095A KR100528958B1 (ko) 2003-01-21 2003-01-21 양면 벽개가공 기법을 이용한 고온 초전도체 조셉슨 접합단상 구조 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20040067116A KR20040067116A (ko) 2004-07-30
KR100528958B1 true KR100528958B1 (ko) 2005-11-15

Family

ID=37356700

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0004095A KR100528958B1 (ko) 2003-01-21 2003-01-21 양면 벽개가공 기법을 이용한 고온 초전도체 조셉슨 접합단상 구조 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100528958B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100899805B1 (ko) * 2006-07-04 2009-05-28 학교법인 포항공과대학교 조셉슨 볼텍스 운동을 이용한 테라헤르즈 전자기파 발진 및검출 소자

Also Published As

Publication number Publication date
KR20040067116A (ko) 2004-07-30

Similar Documents

Publication Publication Date Title
JPH04246871A (ja) ジョセフソン集積回路の製造方法
JP2006187857A (ja) 垂直方向に配列されたナノロッドおよびその配列への電気接点をつくるためのシステムおよび方法
KR102241971B1 (ko) 양자 비트 디페이징을 감소시키기 위한 선택적 캡핑
CN112782557A (zh) 一种量子芯片测试结构及其制备方法和测试方法
EP3795961B1 (en) A superconducting nanowire single-photon detector, and a method for obtaining such detector
Schmidl et al. Preparation and first measurements of TBCCO thin film intrinsic stacked Josephson junctions
CN111613661A (zh) 隧道结、其制备方法和应用
JP2004235614A (ja) 高温超伝導固有ジョセフソン接合を利用したテラヘルツ電磁波発振及び検出用素子、及びその製造方法
KR100528958B1 (ko) 양면 벽개가공 기법을 이용한 고온 초전도체 조셉슨 접합단상 구조 및 그 제조방법
RU2598405C1 (ru) Сверхпроводниковый джозефсоновский прибор с композитной магнитоактивной прослойкой
CA2025800C (en) Silver metal electrode on oxide superconductor
KR100513963B1 (ko) 고온초전도 선천성 조셉슨접합을 이용한 초전도 양자간섭소자 제조 방법
JP2682136B2 (ja) ジョセフソン素子の製造方法
Schyfter et al. Silicon-barrier Josephson junctions in coplanar and sandwich configurations
CN111200056B (zh) 约瑟夫森结器件及其制备方法
JP4772193B2 (ja) 超伝導電子デバイスの製造方法
JPS63245972A (ja) 弱結合型ジヨセフソン素子
KR20130019443A (ko) 양면 벽개가공 기법을 이용한 고온 초전도체 조셉슨 접합단상 구조 및 그 제조방법
JPH03177085A (ja) 多重型量子ホール素子
CN116825763A (zh) 量子比特的制造方法及量子芯片
JPS5979585A (ja) ジヨセフソン接合素子とその製造方法
JPS5967675A (ja) ジヨセフソン集積回路装置の製造方法
KR100480743B1 (ko) 고주파 플라즈마를 이용한 사면구조 고온 초전도 죠셉슨 접합구조체의 제조 방법
CN117291272A (zh) 超导量子比特芯片及其制备方法
Lehmann Macroporous silicon: Physics and applications

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091109

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee