CN117291272A - 超导量子比特芯片及其制备方法 - Google Patents
超导量子比特芯片及其制备方法 Download PDFInfo
- Publication number
- CN117291272A CN117291272A CN202311440761.4A CN202311440761A CN117291272A CN 117291272 A CN117291272 A CN 117291272A CN 202311440761 A CN202311440761 A CN 202311440761A CN 117291272 A CN117291272 A CN 117291272A
- Authority
- CN
- China
- Prior art keywords
- chip
- superconductor
- pressure welding
- layer chip
- indium
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000002096 quantum dot Substances 0.000 title claims abstract description 52
- 238000002360 preparation method Methods 0.000 title description 10
- 238000003466 welding Methods 0.000 claims abstract description 76
- 239000002887 superconductor Substances 0.000 claims abstract description 72
- 238000000034 method Methods 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 238000004519 manufacturing process Methods 0.000 claims abstract description 13
- 230000008569 process Effects 0.000 claims abstract description 5
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical group [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 154
- 229910052738 indium Inorganic materials 0.000 claims description 151
- 229920002120 photoresistant polymer Polymers 0.000 claims description 78
- 230000002093 peripheral effect Effects 0.000 claims description 10
- 238000004528 spin coating Methods 0.000 claims description 8
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 4
- 238000007747 plating Methods 0.000 claims description 4
- 239000000203 mixture Substances 0.000 claims description 3
- 229910052786 argon Inorganic materials 0.000 claims description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 2
- 239000001301 oxygen Substances 0.000 claims description 2
- 229910052760 oxygen Inorganic materials 0.000 claims description 2
- 238000005498 polishing Methods 0.000 claims description 2
- 238000007740 vapor deposition Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 143
- 239000000523 sample Substances 0.000 description 35
- 238000010586 diagram Methods 0.000 description 14
- 238000013461 design Methods 0.000 description 9
- 238000011161 development Methods 0.000 description 6
- 239000011295 pitch Substances 0.000 description 5
- 238000012360 testing method Methods 0.000 description 5
- VVTSZOCINPYFDP-UHFFFAOYSA-N [O].[Ar] Chemical compound [O].[Ar] VVTSZOCINPYFDP-UHFFFAOYSA-N 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 238000003825 pressing Methods 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 239000011888 foil Substances 0.000 description 2
- 239000003292 glue Substances 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 230000001629 suppression Effects 0.000 description 2
- 238000002207 thermal evaporation Methods 0.000 description 2
- 241000238366 Cephalopoda Species 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000007664 blowing Methods 0.000 description 1
- 230000001066 destructive effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 239000013077 target material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N60/00—Superconducting devices
- H10N60/01—Manufacture or treatment
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
- G06N10/20—Models of quantum computing, e.g. quantum circuits or universal quantum computers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N60/00—Superconducting devices
- H10N60/80—Constructional details
- H10N60/82—Current path
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N69/00—Integrated devices, or assemblies of multiple devices, comprising at least one superconducting element covered by group H10N60/00
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computational Mathematics (AREA)
- Pure & Applied Mathematics (AREA)
- Data Mining & Analysis (AREA)
- Evolutionary Computation (AREA)
- Artificial Intelligence (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Software Systems (AREA)
- Manufacturing & Machinery (AREA)
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Abstract
提供一种超导量子比特芯片及其制备方法，其中所述超导量子比特芯片包括布线层芯片和比特层芯片，并且所述布线层芯片和所述比特层芯片能够通过倒装焊工艺互相耦合，所述方法包括：在图案化的布线层芯片和比特层芯片的衬底上制备深底切结构，所述深底切结构的尺寸大于所需的压焊超导体的尺寸，其中所述压焊超导体在常温下施加足够的压力能够实现机械以及超导连接；在所述深底切结构中制备用于压焊的压焊超导体柱子。
Description
技术领域
本发明涉及多量子比特芯片设计领域，尤其涉及一种超导量子比特芯片及其制备方法。
背景技术
在单层芯片的设计中，由于量子比特之间的耦合需要量子比特的间距很近或是利用其他结构耦合量子比特，使得耦合的量子比特之间难以穿过布线，导致量子比特的排布只能是一维链的形式，难以扩展为二维阵列。为了实现超导量子比特更大规模的扩展以及量子比特之间更高的连通度，目前普遍应用倒装焊的设计。倒装焊的设计是将量子比特与布线制备在两个单独的芯片上，分别称为比特层芯片与布线层芯片，然后将两个芯片进行面对面的耦合实现布线对量子比特的读取与控制等。在这种设计下，布线层芯片上的布线就可以穿过量子比特位于对面，使得控制线可以穿过量子比特之间从而控制二维阵列量子比特中靠近中心的比特。
目前，普遍使用铟将比特层芯片与布线层芯片压焊在一起，以实现两个芯片的耦合。铟是一种质地较软的超导体，只要在常温下施加足够的压力即可让两块铟实现良好的机械以及超导连接。在现有的方案中，例如[BFoxen et al,Quantum Sci.Technol.,3014005(2018)]和[Chan U Lei et al,Appl.Phys.Lett.,116 154002(2020)]中，铟被制备为长宽10-20μm高度5-10μm的立方体柱子，压焊时需要将两层芯片上的铟柱子对齐，并且所施加的压力使得压焊后两个芯片之间的高度和一个铟柱子的高度一致，即相对的铟柱子被压至了原先的一半高。
现有技术中铟柱子的制备存在光刻胶显影时有残留、铟柱子生长形貌不好边缘凹凸严重、剥离去胶不干净、胶膜和铟膜残留多等问题。因此需要一种制备程序优化、成本低的制备铟柱子的方法。
发明内容
基于现有技术的上述问题，本发明提供一种超导量子比特芯片的制备方法，其中所述超导量子比特芯片包括布线层芯片和比特层芯片，并且所述布线层芯片和所述比特层芯片能够通过倒装焊工艺互相耦合，所述方法包括：
在图案化的布线层芯片和比特层芯片的衬底上制备深底切结构，所述深底切结构的尺寸大于所需的压焊超导体的尺寸，其中所述压焊超导体在常温下施加足够的压力能够实现良好的机械以及超导连接；
在所述深底切结构中制备用于压焊的压焊超导体柱子。
在一个实施例中，在图案化的布线层芯片和比特层芯片的衬底上制备所述深底切结构包括：
在图案化的布线层芯片和比特层芯片的衬底上旋涂第一层光刻胶，其厚度大于所需的压焊超导体的高度；
对所述第一层光刻胶执行第一次曝光，曝光图形大于所需的压焊超导体的长和宽；
旋涂第二层光刻胶，所述第二层光刻胶的厚度小于所述第一层光刻胶的厚度；
对所述第二层光刻胶执行第二次曝光，曝光图形与所需的压焊超导体的长和宽一致；
用显影液显影，获得所述深底切结构；以及
在所述深底切结构中制备用于压焊的压焊超导体柱子包括蒸镀压焊超导体膜，去除光刻胶，获得压焊超导体柱子。
在一个实施例中，所述压焊超导体为铟。
在一个实施例中，在步骤蒸镀压焊超导体膜之后还包括以下步骤：使用反应离子刻蚀氩气氧气混合轰击表面。
在一个实施例中，在所述第一次曝光和所述第二次曝光步骤中对布线层芯片所在的布线层晶圆和比特层芯片所在的比特层晶圆上的样品外区域中围绕样品区域的外围部分进行曝光，以在样品外区域中制备外围压焊超导体部分。
在一个实施例中，所述外围压焊超导体部分形成闭环。
在一个实施例中，在蒸镀压焊超导体膜的步骤中，用片材遮挡晶圆上没有压焊超导体图案的区域。
在一个实施例中，所述方法还包括：在比特层芯片和布线层芯片之一的压焊区域周围布置多个大面积压焊超导体，而在另一芯片的对应位置不生长压焊超导体，其中所述大面积压焊超导体的横截面大于所述压焊超导体柱子的横截面。
在一个实施例中，所述方法还包括：
在步骤旋涂第一层光刻胶之前将比特层芯片的压焊区域中的压焊观察窗口位置处表面的膜移除，其中比特层芯片的衬底为双面抛光的透明衬底；
在所述压焊观察窗口处制备压焊超导体柱子，同时在布线层芯片的对应位置也制备压焊超导体柱子和/或额外的大面积压焊超导体。
在一个实施例中，所述方法还包括：
在步骤旋涂第一层光刻胶之前，在布线层芯片的压焊区域上制备用于检测压焊超导体柱子电连接的电极，所述电极的第一端位于压焊区域之外，第二端连接至布线层芯片上的压焊超导体柱子，比特层芯片上相对应的压焊超导体柱子连接至地。
本发明还提供一种超导量子比特芯片，其包括布线层芯片和比特层芯片，并且所述布线层芯片和所述比特层芯片能够通过倒装焊工艺互相耦合；其中，在比特层芯片和布线层芯片之一的压焊区域周围布置有多个大面积压焊超导体，而在另一芯片的对应位置不布置压焊超导体，其中所述大面积压焊超导体的横截面大于压焊超导体柱子的横截面。
在一个实施例中，所述布线层芯片的压焊区域还包括用于检测压焊超导体柱子电连接的电极，所述电极的第一端位于所述压焊区域之外，第二端连接至所述布线层芯片上的压焊超导体柱子，所述比特层芯片上相对应的压焊超导体柱子连接至地。
在一个实施例中，所述比特层芯片上不同量子比特的控制线之间设置有长条压焊超导体，以抑制串扰。
在一个实施例中，所述压焊超导体为铟。
本发明提供的超导量子比特芯片的制备方法能够更稳定地制备出结构完整、形貌良好、去胶干净的铟。本发明提供的超导量子比特芯片更容易控制压焊参数，即使压焊力度在较大范围内浮动时都能够将两个芯片压焊到相同高度，芯片更不容易受到仪器误差的干扰。
附图说明
图1示出了现有技术中的晶圆的示意图。
图2A示出了根据本发明一个实施例的用于制备量子比特芯片中的铟柱子的深底切结构的示意图。
图2B示出了根据本发明一个实施例的用于制备量子比特芯片中的铟柱子的方法的示意图。
图3示出了根据本发明一个实施例的用于制备量子比特芯片中的铟柱子的方法的流程图。
图4示出了根据本发明一个实施例的对样品外区域进行曝光的示意图。
图5示出了根据本发明一个实施例的芯片上的大面积铟的示意图。
图6示出了根据本发明一个实施例的用于检测铟柱子电连接的电极的示意图。
图7示出了根据本发明一个实施例的布线层芯片上的长条铟的示意图。
图8示出了图7中所示的长条铟结构的剖面图。
具体实施方式
为了使本发明的目的、技术方案以及优点更加清楚明白，下面将结合附图通过具体实施例对本发明作进一步详细说明。应当注意，本发明给出的实施例仅用于说明，而不限制本发明的保护范围。
图1示出了现有技术中的晶圆的示意图。如图1所示，晶圆100包括样品区域101和样品外区域102。样品区域101也可以称为图案化区域，其上布置有大量的量子比特或者布线的图案。样品外区域102通常没有布置量子比特或者布线的图案，可能包括一些用于标记的图案。样品区域101包括多个量子比特芯片103，其可以是比特层芯片，也可以是布线层芯片。虽然在图1中仅示出了9个芯片103，但本领域技术人员应当理解，实际应用中，可包括任何合适数量的芯片103。将晶圆100切片即可得到未封装的芯片103。
在倒装焊设计中，通常先制备比特层芯片和布线层芯片，在比特层芯片和布线层芯片上的样品区域中的量子比特或者布线的图案制备完成后，最后在比特层芯片和布线层芯片上制备用于压焊的压焊超导体柱子。该压焊超导体质地较软，在常温下施加足够的压力即可让两个超导体柱子实现良好的机械以及超导连接。在一个实施例中该压焊超导体为铟。为方便起见，在下文中以铟柱子为例进行详细说明，但本发明不以此为限。铟柱子通常分布在比特层芯片和布线层芯片的重叠区域。在一个实施例中，铟柱子相对均匀地分布在比特层芯片和布线层芯片的重叠区域。通常会在比特层和布线层芯片上制备一一对应的用于压焊的铟柱子，压焊时这些铟柱子会被一对一压焊到一起。切片后，对比特层芯片和布线层芯片执行压焊操作，使得两个芯片面对面地耦合，然后对压焊后的芯片进行封装，得到完整的量子比特芯片。
图2A示出了根据本发明一个实施例的用于制备量子比特芯片中的铟柱子的深底切(Undercut)结构的示意图，图2B示出了根据本发明一个实施例的用于制备量子比特芯片中的铟柱子的方法的示意图，图3示出了根据本发明一个实施例的用于制备量子比特芯片中的铟柱子的方法的流程图，结合图2A、图2B和图3，该方法包括如下步骤：
步骤31：在图案化的布线层芯片和比特层芯片的衬底201上旋涂第一层较厚的光刻胶202，其厚度大于所需的铟的高度。
铟柱子分布在比特层芯片和布线层芯片上的重叠区域中。在布线层芯片上布线的图案制备完成且比特层芯片上量子比特器件的图案制备完成后，开始制备铟柱子。其中，图案化的布线层芯片指的是布线的图案制备完成后的布线层芯片，图案化的比特层芯片指的是量子比特器件的图案制备完成后的比特层芯片。
步骤32：对第一层光刻胶202执行第一次曝光，曝光图形大于所需的铟的长和宽。通常，仅针对样品区域进行曝光。
其中，铟柱子的高度指的是垂直于衬底的方向(即z方向)的尺寸，铟柱子的长度指的是沿纸面的方向(即x方向)的尺寸，以及铟柱子的宽度指的是垂直于纸面的方向(即y方向)的尺寸。曝光图形的长和宽均大于所需的铟柱子的长和宽。
在该步骤中，在第一次曝光后需要等待一段时间来让第一层光刻胶202充分反应，然后再执行以下步骤33。如果反应不充分，在第二层光刻胶烘烤时可能会从第一层光刻胶中快速溢出大量气泡导致光刻胶变形。
步骤33：旋涂第二层较薄的光刻胶203，第二层光刻胶203的厚度小于第一层光刻胶202的厚度。
步骤34：对第二层光刻胶203执行第二次曝光，曝光图形与所需的铟的长和宽一致。通常，仅针对样品区域进行曝光。
步骤35：用显影液显影，显影后得到如图2A所示的深底切结构。
深底切结构的尺寸大于所需制备的铟的尺寸。在一个实施例中，深底切结构的长宽高均大于所需制备的铟的长宽高。本领域技术人员应当理解，上述步骤31-35仅是示意性的，也可以使用其他的步骤来制备深底切结构，只要使得所述深底切结构的尺寸大于所需制备的铟的尺寸，使得最终的铟结构不与光刻胶接触。
在该步骤中，使用足量的显影液进行长时间显影，并且显影时尽量让样品与显影液有相对位移。例如可以晃动样品或搅拌显影液，使得一直有新鲜的显影液与光刻胶反应，显影时间不足和显影液的量不足都有可能导致显影不彻底，使得底部有光刻胶残留。
步骤36：蒸镀铟膜，得到如图2B所示的铟柱子204。
步骤37：去除光刻胶，得到铟柱子。
在一个实施例中，在步骤36蒸镀铟膜之后还包括以下步骤：使用反应离子刻蚀(RIE)氩气氧气混合轰击表面。该步骤可以大大减少去胶后铟柱子边缘的残胶。由于热蒸发镀铟时，铟蒸汽并不会完全准直，因此会有少量的铟附着在底切的边缘，同时由于铟蒸汽的温度较高，会使表面的光刻胶发生变性从而更加难以用去胶液去除。氩气氧气混合反应离子刻蚀可以去除这一部分附着少量铟并且发生一些变性的光刻胶，使后续的去胶更干净。
在该超导量子比特芯片的制备方法中，利用两次甩胶加两次曝光做出很深的底切，生长的铟204能够不接触到四周的光刻胶生长，使得铟204的形貌更好，并且便于后续光刻胶的剥离。因此，该方法可以更稳定地制备出结构完整、形貌良好、去胶干净的铟柱子。
然而发明人发现，在步骤37中去除光刻胶时由于去胶液无法穿过铟膜与铟膜底下的光刻胶反应，因此晶圆上大面积没有图案的样品外区域(参见图1)的光刻胶难以去除。再次参考图1，晶圆上的样品区域101中对大量图案进行了曝光，在去胶时去胶液虽然无法穿过表面镀上的铟与光刻胶反应，但可以从曝光的图案处开始反应去胶。但在晶圆上大面积没有图案的样品外区域，去胶液只能从该区域的边缘开始往里深入，去胶困难，经常出现浸泡在去胶液中很长时间也无法去除这些区域中靠近中心的光刻胶。
在一个实施例中，为了保证去胶更加干净，在第一次曝光和第二次曝光步骤中对布线层芯片所在的布线层晶圆和比特层芯片所在的比特层晶圆上的样品外区域中围绕样品区域的外围部分进行曝光，以在样品外区域中制备外围铟部分。图4示出了根据本发明一个实施例的对样品外区域进行曝光的示意图。晶圆400包括样品区域401和样品外区域402。样品外区域402包括在第一次曝光和第二次曝光步骤中进行曝光的外围铟部分404。这样在去除光刻胶时，外围铟部分404范围内的光刻胶和范围外的光刻胶会完全分开，去胶液可以从外围铟部分404的边缘以及样品区域401中的图案处开始反应，更容易将底下全部的光刻胶去除干净。最后在去除光刻胶后，只需要用滴管轻吹表面就能将表面残留的铟膜整片吹下。
在一个实施例中，外围铟部分404能够包围样品区域401，且形成一个闭环，其可以是任何的尺寸与形状。
如果此时样品外区域402的铟膜底部依然有一部分光刻胶没有去除干净，可以用镊子撕去外部的铟膜，然后更换去胶液再进行一段时间的浸泡，便可以将样品外区域402中的光刻胶去除干净。
在另一实施例中，在蒸镀铟膜步骤中，可以用片材尽量遮挡晶圆上没有铟图案的区域，避免在样品外区域的光刻胶表面生长铟。这样在去除光刻胶时就没有铟膜的阻挡，更容易去除样品外区域的光刻胶。在一个实施例中，片材为干净的铝箔纸。
另外，发明人发现，对于不同的比特层芯片和布线层芯片，由于其版图或图案不同，铟柱子的数量不固定。如果压焊到相同高度，则需要精确地控制压焊力度，因此需要每次对于不同数量和排布的铟柱子先制备测试样品，进行一系列测量来确定压焊高度后才能制备正式样品，需要很高的成本。
为了方便控制压焊力度，本发明对比特层芯片或布线层芯片上铟的图案进行了进一步的设计。图5示出了根据本发明一个实施例的芯片上的大面积铟的示意图，其示出了芯片的压焊区域501，其通常为比特层芯片和布线层芯片的重叠区域。如图5所示，在压焊区域501的周围布置有多个大面积铟502。在一个实施例中，在压焊区域501的周围布置一圈大面积铟502。大面积铟502布置在比特层芯片或布线层芯片上，而另一个芯片的对应位置不生长铟。优选地，大面积铟502布置在没有量子比特或者布线图案的位置。可以使用上述步骤31-37制备大面积铟，铟柱子和大面积铟是同时制备的，因此它们的高度相同。大面积铟502的横截面尺寸远大于铟柱子的横截面尺寸。优选地，大面积铟502的横截面尺寸为铟柱子的横截面尺寸的5-10倍。在一个实施例中，大面积铟的横截面尺寸为170μm*170μm，铟柱子的横截面尺寸为20μm*20μm。
在压焊时，比特层芯片和布线层芯片上的铟柱子会先互相接触，然后被挤压，直到两层芯片的间距被压到与大面积铟的高度相同时，大面积铟由于尺寸较大，因此会提供更大的阻力，使得两层芯片难以进一步靠近。这样一来，只需要设置压焊的力度比估计的将两层的铟柱子压至一个铟柱子高度的值略大一些，就可以确保两层芯片的间距等于大面积铟的高度。在该设计中，对于压焊力度的承受程度取决于大面积铟与铟柱子的总面积的比例，这一比例越高，芯片就可以承受越大的压力而几乎不改变两层芯片在压焊之后的最终间距，从而能够更方便寻找压焊参数并且降低仪器误差对最终结果的影响。
此外，大面积铟也可以方便破坏性检测压焊后芯片的间距。可以将压焊后的芯片推开，观察大面积铟是否有被压的痕迹，若没有则说明压焊力度不足，若有则可以再用台阶仪测量大面积铟的高度，此时的高度就是压焊后芯片的间距。
通过在倒装焊芯片的一层芯片上制备大面积铟，更容易控制压焊的参数，让压焊后两层芯片的间距更容易稳定达到所需要的结果，并且在拆开压焊的芯片后能更准确地检测两层芯片的间距。该方法可以允许相同铟柱子数量的情况下压焊力度在较大范围内浮动时都能够将两个芯片压焊到相同的高度，这也意味着当铟柱子的数量和排布在较大范围内变化时，也能更容易估计所需要的压焊力度，因此芯片更不容易受到仪器误差的干扰。
在一个实施例中，为了在不破坏芯片的情况下确认压焊后芯片间的间距，在压焊区域501的四个角上设置四个压焊观察窗口503。由于在压焊设计中，比特层芯片的面积通常小于布线层芯片的面积，且比特层芯片位于布线层芯片上方，因此将压焊观察窗口503设置在比特层芯片上。在该实施例中，需要使用双面抛光的透明衬底来制备比特层芯片，在制备铟柱子前，即在上述步骤31之前，将比特层芯片的压焊区域501中的压焊观察窗口503位置处的表面的膜移除，以裸露双面抛光的透明衬底。然后执行步骤31-37，在该压焊观察窗口503处制备铟柱子，同时在布线层芯片的对应位置也制备铟柱子和/或额外的大面积铟。如此，在压焊后，就可以透过比特层芯片的压焊观察窗口503观察大面积铟是否被压以及铟柱子的外扩程度，从而估计压焊后两层芯片的间距。在一个实施例中，通过观察四个角的压焊观察窗口503分别得到芯片间距后，可以确定两个芯片间的面平行度。在一个实施例中，可根据需要设置压焊观察窗口503的数量位置以及面积。
在一个实施例中，可以在压焊区域的四个角上分别制备用于检测铟柱子电连接的电极。图6示出了根据本发明一个实施例的用于检测铟柱子电连接的电极的示意图。电极601布置在布线层芯片上，与布线层图案一起制备。即在制备铟柱子前，亦即在上述步骤31之前，制备电极601。电极601包括第一端601a和第二端601b，其中第一端601a位于布线层芯片与比特层芯片的重叠区域之外(即没有被比特层芯片遮挡的区域)，第二端601b连接至布线层芯片上的铟柱子602，比特层芯片上与该铟柱子602相对应的铟柱子连接至地。在压焊良好的情况下，比特层芯片上的铟柱子与布线层芯片上的铟柱子602电连接，因此电极601连接至地。在压焊后用探针台测试该电极602与地之间的电阻，若是电阻非常小则说明铟柱子间的电连接良好。在一个实施例中，可根据需要设置电极601的数量位置以及面积，并且根据需要设置电极上制备的铟柱子的尺寸和数量。
在该实施例中，在芯片上设计的测试结构(压焊观察窗口以及电极)可以允许压焊后在不破坏芯片的前提下测试两层芯片的间距、平行度以及铟柱子的电连接，为样品的检测提供了非常大的便利。
在一个实施例中，还可以在布线层芯片上的不同量子比特的控制线之间设置长条铟，用于抑制串扰。图7示出了根据本发明一个实施例的布线层芯片上的长条铟的示意图。如图7所示，第一量子比特702(其中702用于示意比特SQUID环的大致位置)的控制线701与第二量子比特的控制线704之间布置有一块长条铟703。该长条铟703与铟柱子以及大面积铟同时制备。该长条铟703的位置在比特层芯片上相应的位置处不需要制备任何结构即可起到抑制干扰的作用。优选地，该长条铟703的位置对应于比特层芯片上的地电极，压焊之后，该长条铟703与比特层芯片上的地电极压焊到一起，在控制线701和控制线704之间形成一长条封闭的金属屏障，起到一定的屏蔽信号的作用，从而避免控制线704上的信号对第一量子比特702的影响。
图8示出了图7中所示的长条铟结构的剖面图。如图8所示，比特层芯片802上包括第一量子比特电极803，以及其旁路电容电极806(其中虚线位置为旁路电容的投影)，其中压焊后旁路电容电极不会与长条铟接触，长条铟可以在有旁路电极的位置断开。布线层芯片801包括长条铟805以及第二量子比特的控制线804
在图7和图8所示的量子比特结构中，由于旁路电容电极806的引入，控制线可以不穿过量子比特电极的对面，并且与量子比特电极在水平方向上保持一定距离，使得可以在控制线与量子比特电极之间设置长条铟来抑制控制线对量子比特的串扰。阻挡在控制线与比特电极之间的长条铟可以抑制控制线对量子比特的串扰，有益于量子比特的性能以及更加便于对量子比特的测控。
在一个实施例中，第一层光刻胶202为AZ6420，厚度大约为10μm，第二层光刻胶203为S1813，厚度大约为2μm。第一层光刻胶AZ6420的曝光尺寸比第二层光刻胶S1813的曝光尺寸每边都外扩7μm。分别曝光后用238显影液显影20min，确保底切完整。最后用蒸铟专用的热蒸发设备镀膜，使用直径2mm的铟球颗粒作为靶材，镀膜时用铝箔遮挡晶圆上没有图案的大面积区域。镀膜后，使用反应离子刻蚀(RIE)氩氧混合轰击3分钟清理表面，再泡入加热80℃的NMP溶液浸泡10小时后去胶干净，最后得到形貌优良去胶干净的铟。
在该实施例中布线层芯片以及比特层芯片上结构的参数设计如下。布线层芯片尺寸是15mm*15mm，比特层芯片尺寸是11mm*11mm，压焊后的芯片间距为7.5μm，即所有铟的制备高度是7.5μm。样品外区域中方便去胶的外围铟部分图案处于距离样品区域200μm处，宽度为20μm。两层芯片的压焊区域中都大致有5000个20μm*20μm的铟柱子，同时在布线层压焊区域的边缘具有一圈160个170μm*170μm的大面积铟。比特层芯片的四个角分别刻透了两个200μm*200μm的方孔用做压焊观察窗口，其中一个压焊观察窗口制备四个铟柱子，另一个压焊观察窗口制备一个大面积铟。还在压焊区域的四个角分别制备了四个用于电连接测试的电极结构，测试电极制备在布线层上，每个电极有两个铟柱子与比特层的地电极相连。经测试，该实施例中的参数设计在倒装焊压焊时对于从5000g到7000g的压力都可以保持大约7.5μm的芯片间距，并且能够确保铟柱子间良好的电连接。比特层芯片上量子比特的排列是6*6的方格子阵列，在其中三列上制备了用于抑制串扰的长条铟，长条铟的宽度是10μm，长度是500μm，需要测试的量子比特与最近邻的其他量子比特控制线之间阻挡两条长条铟，经测试证实了这一结构可以抑制串扰。
本发明提供的超导量子比特芯片的制备方法能够更稳定地制备出结构完整、形貌良好、去胶干净的铟。本发明提供的超导量子比特芯片更容易控制压焊参数，即使压焊力度在较大范围内浮动时都能够将两个芯片压焊到相同高度，芯片更不容易受到仪器误差的干扰。
虽然本发明已经通过优选实施例进行了描述，然而本发明并非局限于这里所描述的实施例，在不脱离本发明范围的情况下还包括所作出的各种改变以及变化。
Claims (10)
1.一种超导量子比特芯片的制备方法，其中所述超导量子比特芯片包括布线层芯片和比特层芯片，并且所述布线层芯片和所述比特层芯片能够通过倒装焊工艺互相耦合，所述方法包括：
在图案化的布线层芯片和比特层芯片的衬底上制备深底切结构，所述深底切结构的尺寸大于所需的压焊超导体的尺寸，其中所述压焊超导体在常温下施加足够的压力能够实现机械以及超导连接；
在所述深底切结构中制备用于压焊的压焊超导体柱子。
2.根据权利要求1所述的超导量子比特芯片的制备方法，其中，在图案化的布线层芯片和比特层芯片的衬底上制备所述深底切结构包括：
在图案化的布线层芯片和比特层芯片的衬底上旋涂第一层光刻胶，其厚度大于所需的压焊超导体的高度；
对所述第一层光刻胶执行第一次曝光，曝光图形大于所需的压焊超导体的长和宽；
旋涂第二层光刻胶，所述第二层光刻胶的厚度小于所述第一层光刻胶的厚度；
对所述第二层光刻胶执行第二次曝光，曝光图形与所需的压焊超导体的长和宽一致；
用显影液显影，获得所述深底切结构；以及
在所述深底切结构中制备用于压焊的压焊超导体柱子包括蒸镀压焊超导体膜，去除光刻胶，获得压焊超导体柱子。
3.根据权利要求2所述的超导量子比特芯片的制备方法，其中，所述压焊超导体为铟。
4.根据权利要求2或3所述的超导量子比特芯片的制备方法，其中，在步骤蒸镀压焊超导体膜之后还包括以下步骤：使用反应离子刻蚀氩气氧气混合轰击表面。
5.根据权利要求2或3所述的超导量子比特芯片的制备方法，其中，在所述第一次曝光和所述第二次曝光步骤中对布线层芯片所在的布线层晶圆和比特层芯片所在的比特层晶圆上的样品外区域中围绕样品区域的外围部分进行曝光，以在样品外区域中制备外围压焊超导体部分。
6.根据权利要求2或3所述的超导量子比特芯片的制备方法，其中，在蒸镀压焊超导体膜的步骤中，用片材遮挡晶圆上没有压焊超导体图案的区域。
7.根据权利要求2或3所述的超导量子比特芯片的制备方法，其中，所述方法还包括：在比特层芯片和布线层芯片之一的压焊区域周围布置多个大面积压焊超导体，而在另一芯片的对应位置不生长压焊超导体，其中所述大面积压焊超导体的横截面大于所述压焊超导体柱子的横截面。
8.根据权利要求7所述的超导量子比特芯片的制备方法，其中，所述方法还包括：
在步骤旋涂第一层光刻胶之前将比特层芯片的压焊区域中的压焊观察窗口位置处表面的膜移除，其中比特层芯片的衬底为双面抛光的透明衬底；
在所述压焊观察窗口处制备压焊超导体柱子，同时在布线层芯片的对应位置也制备压焊超导体柱子和/或额外的大面积压焊超导体。
9.根据权利要求7所述的超导量子比特芯片的制备方法，其中，所述方法还包括：
在步骤旋涂第一层光刻胶之前，在布线层芯片的压焊区域上制备用于检测压焊超导体柱子电连接的电极，所述电极的第一端位于压焊区域之外，第二端连接至布线层芯片上的压焊超导体柱子，比特层芯片上相对应的压焊超导体柱子连接至地。
10.一种超导量子比特芯片，其包括布线层芯片和比特层芯片，并且所述布线层芯片和所述比特层芯片能够通过倒装焊工艺互相耦合；其中，在比特层芯片和布线层芯片之一的压焊区域周围布置有多个大面积压焊超导体，而在另一芯片的对应位置不布置压焊超导体，其中所述大面积压焊超导体的横截面大于压焊超导体柱子的横截面。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311440761.4A CN117291272A (zh) | 2023-11-01 | 2023-11-01 | 超导量子比特芯片及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311440761.4A CN117291272A (zh) | 2023-11-01 | 2023-11-01 | 超导量子比特芯片及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117291272A true CN117291272A (zh) | 2023-12-26 |
Family
ID=89257263
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311440761.4A Pending CN117291272A (zh) | 2023-11-01 | 2023-11-01 | 超导量子比特芯片及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117291272A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN118102855A (zh) * | 2024-04-29 | 2024-05-28 | 量子科技长三角产业创新中心 | 一种包绕式超导量子倒装芯片及制备方法 |
| CN118378710A (zh) * | 2024-06-21 | 2024-07-23 | 山东云海国创云计算装备产业创新中心有限公司 | 一种量子处理器及量子计算机 |
-
2023
- 2023-11-01 CN CN202311440761.4A patent/CN117291272A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN118102855A (zh) * | 2024-04-29 | 2024-05-28 | 量子科技长三角产业创新中心 | 一种包绕式超导量子倒装芯片及制备方法 |
| CN118378710A (zh) * | 2024-06-21 | 2024-07-23 | 山东云海国创云计算装备产业创新中心有限公司 | 一种量子处理器及量子计算机 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN117291272A (zh) | 超导量子比特芯片及其制备方法 | |
| DE69130732T2 (de) | Herstellungsverfahren für eine Opto-elektronische Strahlungsdetektormatrix | |
| US5691248A (en) | Methods for precise definition of integrated circuit chip edges | |
| US12016253B2 (en) | Quantum chip test structure and fabrication method therefor, and test method and fabrication method for quantum chip | |
| EP0631317A2 (en) | Integrated semiconductor devices and method for manufacture thereof | |
| CN1377512A (zh) | 双晶片的连接过程 | |
| US20080001102A1 (en) | Probe and Method for Fabricating the Same | |
| CN106444190A (zh) | 一种coa基板及其制造方法、液晶面板 | |
| US20220189834A1 (en) | Method for testing semiconductor elements | |
| CN101728450B (zh) | 高占空比碲镉汞长波红外光电导面阵探测器 | |
| CN111398773A (zh) | 可测试的微器件排列结构及其制作方法、测试方法 | |
| CN114447174B (zh) | 一种发光芯片外延片、检测系统及检测方法 | |
| KR100345677B1 (ko) | 이미지센서의 결함 분석 방법 | |
| JP4711249B2 (ja) | 超伝導集積回路及びその作製方法 | |
| CN113325293A (zh) | 一种量子芯片测试结构、其制备方法和测试方法 | |
| CN112229510A (zh) | 单光子探测器及制备方法 | |
| TW200527683A (en) | Inspection device and method for manufacturing the same, method for manufacturing electro-optic device and method for manufacturing semiconductor device | |
| JP4540306B2 (ja) | 高温超伝導固有ジョセフソン接合を用いた直流超伝導量子干渉素子の製造方法 | |
| US7723143B2 (en) | Method for manufacturing cantilever structure of probe card | |
| CN114709326A (zh) | 超导量子干涉仪及其制备方法 | |
| US20200365540A1 (en) | Method of self-assembly with a hybrid molecular bonding | |
| Plihon et al. | Through Mold Interconnection assessment for advanced Fan Out Wafer Level Packaging applications | |
| KR100528958B1 (ko) | 양면 벽개가공 기법을 이용한 고온 초전도체 조셉슨 접합단상 구조 및 그 제조방법 | |
| JP2007242862A (ja) | 転写パターンの欠陥検査用基板及び転写パターンの欠陥検査方法 | |
| CN116646271B (zh) | 芯片结构、存储介质、电子设备、量子芯片的制造方法和装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |