CN1377512A - 双晶片的连接过程 - Google Patents

双晶片的连接过程 Download PDF

Info

Publication number
CN1377512A
CN1377512A CN00813746A CN00813746A CN1377512A CN 1377512 A CN1377512 A CN 1377512A CN 00813746 A CN00813746 A CN 00813746A CN 00813746 A CN00813746 A CN 00813746A CN 1377512 A CN1377512 A CN 1377512A
Authority
CN
China
Prior art keywords
layer
wafer
polyimide
polyimide layer
microstructure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN00813746A
Other languages
English (en)
Inventor
B·E·科勒
J·A·里德利
R·E·希加施
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Honeywell Inc
Original Assignee
Honeywell Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Honeywell Inc filed Critical Honeywell Inc
Publication of CN1377512A publication Critical patent/CN1377512A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J5/00—Radiation pyrometry, e.g. infrared or optical thermometry
    • G01J5/10—Radiation pyrometry, e.g. infrared or optical thermometry using electric radiation detectors
    • G01J5/20—Radiation pyrometry, e.g. infrared or optical thermometry using electric radiation detectors using resistors, thermistors or semiconductors sensitive to radiation, e.g. photoconductive devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K7/00—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements
    • G01K7/02—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using thermoelectric elements, e.g. thermocouples
    • G01K7/028—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using thermoelectric elements, e.g. thermocouples using microstructures, e.g. made of silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

在分离的基片上生产微型结构,将各基片结合。这些结构中一个可以是温度敏感的CMOS电子线路。可以有在一个晶片上的高温热传感器和低温的CMOS电子线路。在该实例中结合材料是聚酰亚胺,将要结合的两个表面上的聚酰亚胺略为烘烤。将晶片放到晶片结合器中,使用精确的对齐使它们接触。加压和加热使在两个聚酰亚胺涂层之间形成结合。一个晶片可能需要从组合结构中除去。结合的结构中一个可以放到牺牲层上,牺牲层可以蚀刻掉从而便于除去一个晶片而不需磨制。在晶片除去之后,从现在已在聚酰亚胺上的结构之一的背侧到在晶片上另一个结构可以制成一触点。牺牲材料如聚酰亚胺可以从通过触点连接的各结构之间除去。微型结构可以与不是微型结构的物件,如单层或多层材料,晶体或无定形材料结合。

Description

双晶片的连接过程
背景技术
根据海军部所签订的合同NO.N00014-96-C-2906政府可以享有这个发明的权利。
本发明涉及微型结构的晶片。特别是，它涉及晶片的连接，和更特别的是涉及温度敏感的晶片。
本发明包括在各分离的晶片上制造的装置或材料的结合。一种微型结构的前表面可以结合到另一个微型结构；但是，在一个基片上的微型结构可能与生产其他微型结构所使用的过程不相容。本发明被设计用于避免由这种不相容性所造成的问题。
由于在军事和工业应用的各领域中性能的要求，包括热和机械的传感器，磁阻存储器阵列，和超导通路，导致需要这样的一种过程。
晶片结合技术已经存在一段时间。因此，有其他专利的过程生产或多或少相似的结构。已经试验了结合由不相容的过程处理的各晶片的想法。现有的辐射热测量计的技术要求读出电子线路，CMOS和金属化处理在检测器材料所使用的处理条件下保持完好。很高温度系数的电阻(TCR)材料的开发需要非常高的处理温度，它提供开发一种技术的动力，该技术将这些材料运用到辐射热测量计的技术中。本技术与单个晶片技术的相关技术相比是优秀的，因为检测器的膜在大大高于450摄氏度(C)的温度下处理，这在实践上限制了CMOS装置。
发明内容
本发明包括在各分离的基片上生产所需的微型结构并用合适的结合材料涂覆它们。这些结构可以是CMOS电子线路或纯的微型结构。一个实施例包括在一个晶片上的高温热传感器和在另一个晶片上有某些电和热特性的低温CMOS电子线路。在结合材料是聚酰亚胺的情况下，在两个要结合的表面上的聚酰亚胺是略为烘烤过的。将各晶片放到晶片结合器中，应用精确的对准，使晶片接触。通过加热和加压形成聚酰亚胺两个涂层之间的结合。
可能要求从组合结构中除去一个晶片。特别有利的技术是将要结合的结构中的一个建立在牺牲层上，可以蚀刻除去牺牲层以便不需磨制而除去一个晶片。在任意一个或两个结构上可以进行进一步的处理。
去晶片除去之后，已经证明从现在聚酰亚胺上的结构中的一个的背侧接触到晶片上的另一个结构。这个电气的或物理的接触是可以制成的许多类型接触中的一个。例如，牺牲材料如聚酰亚胺可以从通过接触结合的各结构之间除去。也可以要求将微型结构结合到不是微型结构的某种物体上，如单层或多层材料，晶体或无定形材料上。本过程提供一种结合这些物件的很好方法，而在现有晶片上结合的材料其电阻温度系数范围从一般的值2％/C到高的值3.5％/C。该TCR可以在大块基片上在12％/C的值下测量，有比VOx(氧化钒)(K＝10-13)膜低得多的1/f(K＝10-14)噪音。在晶片移除之后该材料可以变薄，有较小的质量而性能提高。
附图说明
图1-6是在硅晶片上形成的高温热传感器的剖面图。
图7-10是在硅晶片上的CMOS电子线路上形成的适应性结构的剖面图。
图11表示已经结合在一起之后的传感器和电子线路。
图12-13说明在各结构已经结合在一起之后使用牺牲层除去硅晶片的某种过程。
图14说明对形成在除去的晶片上的结构的进一步处理。
图15表示除去部分的原有结合介质。
图16表示在要沉积触点的区域内除去电介质材料。
图17表示在最终的结合介质上沉积结构的和电气的触点。
图18表示除去另一个牺牲材料。
图19表示在晶片上沉积反射器和聚酰亚胺牺牲层。
图20表示双晶片通过它们的聚酰亚胺层的连接。
图21表示通过硅晶片到蚀刻停止层的通道孔的蚀刻。
图22表示除去硅晶片，以及除去图21的蚀刻停止层。
图23显示研磨变薄的YSZ结晶取向层和聚酰亚胺层。
图24表示除去聚酰亚胺层和穿孔通过另一层聚酰亚胺到电子装置的触点或反射器。
图25显示电介质层自身对齐切割。
图26表示在反射器或电子装置的触点与脚金属之间的结构和电气触点。
图27显示除去牺牲聚酰亚胺，获得在脚金属和装置电子线路之间的热隔绝。
图28是双晶片连接过程所得到的装置中所用的一个象素的平面图。
具体实施方式
在制造辐射热测量计的范围中描述双晶片微型结构的连接过程(DWaMA过程)。在这个范围中和一般来说，该过程分成三个制造阶段。
第一阶段是生产用于热传感的微型结构。对高性能的微型结构，要求高温处理，所以电阻(TCR)膜的高温度系数是必需的。微型结构将在第一临时晶片上形成，在临时晶片上将首先沉积释放层。在图1-6中用给定晶片上许多装置中的一个图解说明这些步骤。
在图1中，得到一块质量合格的硅晶片2并制备用作热传感微型结构的基片。跨过晶片2的表面首先沉积哈司特镍合金(hastalloy)层4。这种材料是与形成传感器所需的处理相容的，虽然它不是传感器的一部分，可用一种方法将它蚀刻掉，这种方法对与它接触的材料有良好的选择特性，除晶片以外。它也提供在其上形成传感器的合适的表面。任何用作这种牺牲层的材料应有这三种特性。然后根据这个特定传感器的设计跨过哈司特镍合金层4的表面沉积适合该应用的氧化钇稳定的氧化锆(YSZ)结晶取向膜6，并且图案化，留下台面6。由于这个晶片的前表面将结合另一个晶片的前表面，所以该传感器实际上是从上向下建造。在根据这个操作法设计时可以考虑所提议方法的这个特性。根据镜像效应设计现有的晶片2，当将晶片面对面结合时会产生镜像效应。
如图2中所示，使用溶胶凝胶法在露出的哈司特镍合金层4区域上以及在YSZ台面6的表面上沉积BixTiOy层8。在BixTiOy层8上，在其整个表面以溶胶凝胶法和现有的最好的热处理沉积CMR(大磁阻)膜10。将Si3N4层12沉积到CMR膜10上，从而钝化该膜。
将光致抗蚀剂加到Si3N4层12的表面上，在YSZ6的台面上构图以形成BixTiOy层8，CMR层10和Si3N4层12的台面。接着蚀刻在YSZ层和哈司特镍合金层6和4上的这三层。将聚酰亚胺14沉积到大于整个台面高度的深度并使其平整到台面的水平面，得到图3中的结构。
使用掩模确定与CMR膜10的接触，以相同的方式构图Si3N4层12，如在图4中所示。沉积金属16并构成这样图案，使聚酰亚胺层14在区域15中露出，在该区内已经预先除去6，8，10，和12各层。在金属16中切口的宽度应足以允许在该过程中后面的触点结构的沉积。沉积使金属16钝化的电介质18。
在电介质18中构图和从空间15的区域内除去电介质，提供从微型结构的表面到聚酰亚胺层14的直接通路。图5表示这种结构。
最后，跨过表面沉积聚酰亚胺层19到约1000埃的深度，伸展到先前沉积的聚酰亚胺层14，达到大于空间15深度的高度。现有这个晶片和它的微型结构经受约100℃的热处理，以便使聚酰亚胺层14部分固化，见图6。到这里，传感器本身的制造完成了。
在第二阶段，应用标准的CMOS过程在晶片22上形成读出或驱动电子线路。在CMOS装置顶部水平上形成电子连接，以便与在第一阶段形成的微型结构形成电接触。本晶片带有厚的牺牲结合材料层，当该层与另一晶片上薄的聚酰亚胺层一起除去时，提供用于CMOS装置与微型结构热隔绝和用于光学反射的空穴。这些过程步骤表示在图7-10中。
如在图7描绘的那样，在第一硅晶片22上形成CMOS装置20。在CMOS装置20的顶部沉积反射器69并构图，以便确定在反射器和它上面的微型结构之间的光学空穴。沉积聚酰亚胺的厚层24并构图，产生在CMOS引线23上面的筐形部21，用于给要沉积的金属提供一种形式。聚酰亚胺层24也作为牺牲层，占据在电子线路20和微型结构之间的空间。
如在图8中所见，跨过聚酰亚胺层24的整个表面沉积铝26，使之与筐形部21底部的引线23电接触，这样也与电子线路20电接触，铝充满筐形部21到高于聚酰亚胺层24的水平。
通过化学机械研磨(CMP)使图9中的铝柱27齐平。这种CMP是一持续过程以便重新露出聚酰亚胺24但不使它显著变薄。
跨过齐平的聚酰亚胺24和铝柱27的表面沉积聚酰亚胺层28，如在图10中所示。通过在100℃烘烤2分钟使这个聚酰亚胺层28部分固化。这层的厚度标称约1000埃，但存在表面不平的情况下可能需要更厚。这就暂时完成了在晶片22上的处理。
第三和最后阶段的前半段是通过分别结合聚酰亚胺层19和28将高温微型结构膜连接到CMOS装置，聚酰亚胺层19和28是在每个晶片上的顶层。这表示在图10中。接着，除去晶片2以便能露出传感器。
用略为烘烤的聚酰亚胺涂覆，各晶片对齐在晶片对晶片结合设备中互相面对的它们前表面的一微米范围内，并保持相距几微米(如＜100微米)。通过加压和加热使它们熔融在一起。这是本发明的实质。这个过程公开了将这两个结构结合的简单方法。还有，这是晶片水平的处理，它能并行制造1/4的百万个(a quarter of million)装置。压力可在20到100psi范围内，标称压力是60psi。温度不要超过400℃。当包含微型电子线路时温度应不超过450℃。结合过程或者在真空或者在无氧化性气体或者惰性气体存在的情况中进行。得到的剖面如图11中所见。
在临时的第二晶片2中从背侧应用深度RIE(反应离子蚀刻)硅蚀刻切割出通道孔40，切到哈司特镍合金释放层4停止，如在图12中所见。这些孔提供哈司特镍合金层4的局部暴露，从而能使哈司特镍合金能在较短的时间内被蚀刻掉。化学蚀刻释放层，以便能从结合组件中除去临时晶片2，如图13中所示。
通过涂层研磨(blanket milling)使YSZ结晶取向层6和周围的聚酰亚胺层14变薄到如传感器所需的厚度。图14说明这个工作。
在第三和最后阶段的后半段是打开在微型结构和在读出晶片上建立的柱27之间的区域，造成电气和物理连接，和除去牺牲的聚酰亚胺层19，24和28，从而提供在微型结构和读出基片之间的热隔绝。
图15表示在某些聚酰亚胺14，19，24已经除去之后的结合组件。各向异性的蚀刻除去在结构表面上的部分聚酰亚胺层14并允许蚀刻继续通过在金属16中的空间15。蚀刻剂停止在铝柱27处同时除去部分聚酰亚胺层19和28，这些层在结合时已经在晶片的表面处和空间15下面。
在电介质层18的区域42内做出一个切口，其自身与YSZ膜6和脚金属16对齐，如在图16中所示。
处理的倒数第二步包括在讨论的区域42内沉积和构图电气和结构的触点44，它固定到柱27和脚金属16上。图17表示该触点。
最后，图18表示最终的产品，在干蚀刻已经除去聚酰亚胺层24，28，19的其余部分以后，产生最终所需的热隔绝。
可以修改上面的程序以便免去使用柱27。下面图解说明该修改。与图1中一样，在图19中将反射器69沉积和构图在CMOS电子线路20的顶部和它们的互连金属50上，以便形成沉积和构图在晶片22顶部上的反射器和晶片2的微型结构之间的光学共振腔。一层聚酰亚胺51沉积在所得结构的顶部，但这里没有构图或蚀刻。
与前面一样，将图19和20的晶片2，22分别结合。通过晶片2蚀刻出孔52达到哈司特镍合金层53，如在图21中所示。在图22中通过蚀刻掉哈司特镍合金层53除去晶片2。在图23中用涂层研磨使YSZ结晶取向层56与聚酰亚胺层54一起变薄。
与在图15中一样，在图24中蚀刻聚酰亚胺层54和部分的层51和60，露出脚金属58并穿孔到CMOS引线50，它是与CMOS装置20电连接的。
在电介质层62中做出一切口，其自身与YSZ膜56和脚金属部件58对齐，切口表示在图25中。
最后，沉积和构图触点64，形成在图26的CMOS引线金属50和脚金属58之间的电气和结构接触。在图27中，剩余的聚酰亚胺层51和60被蚀刻掉。所得的组件只使用一种沉积材料以使背侧从脚金属58接触到CMOS引线金属50。
上面的程序可以进一步修改以便用钼代替哈司特镍合金使蚀刻更快。钼需要较少的用于释放的蚀刻时间，但可能不会促进在YSZ中，因而在CMR膜以及哈司特镍合金中的结晶度。
图28显示所描述过程的所得装置一个象素的平面图。它表示反射器69、YSZ6和CMR电阻10。还有，触点44和64，及脚金属16。这个图表示到焊点的互连点71，它们在装置的剖面图中没有表示。
这个过程允许将不是CMOS相容的过程步骤分离出去，在这个实例中是传感器材料的高温处理与形成CMOS电子线路所需的那些步骤分开。它也说明了通过薄膜接触层和牺牲释放层装配这些结构。尽管已经描述的过程使用CMOS和非CMOS的过程，但是可以做到范围更加广泛的应用。
虽然相对特定的优选实施例已经描述了本发明，但是本领域普通技术人员在阅读本发明申请之后将很清楚可以进行许多改变和修改。因此打算将附录的权利要求书按先有技术的观点在尽可能宽的范围内解释，从而包括所有这样的改变和修改。

Claims (16)

1.一种用于连接第一和第二晶片的过程，至少一个晶片具有微型结构，该过程包括：
制作具有低温微型电子线路，具有第一组连接的第一晶片；
在高温下制作具有与第一组连接镜象匹配的第二组连接的第二晶片；
把聚酰亚胺层施加到所述第一晶片的顶侧上；
把聚酰亚胺层施加到所述第二晶片的顶侧上；
略为烘烤所述第一和第二晶片；
使所述第一和第二晶片的顶侧互相面对；
使所述第一和第二晶片互相对齐；
在无氧化性的环境中，在一压力下以一温度将所述第一和第二晶片结合在一起；
蚀刻出通过所述聚酰亚胺层向下达到各组相应连接的各孔；和
溅射导电材料到孔中，以便制成到各组连接的触点。
2.一种用于温度敏感晶片和在高温下处理的晶片的过程，该过程包括：
在第一硅晶片上形成哈司特镍合金层；
在哈司特镍合金层上形成YSZ膜层；
构图和蚀刻YSZ层；
在YSZ层上形成BixTiOy层；
在BixTiOy层上形成CMR层；
在CMR层上形成氮化硅层；
将氮化硅、CMR和BixTiOy层构图和蚀刻成电阻图案；
在氮化硅层和部分哈司特合金层上形成第一聚酰亚胺层；
使第一聚酰亚胺层与氮化硅层齐平；
切割出通过氮化硅层到CMR层的第一通路；
形成充填第一通路的金属层以与CMR层接触；
构图和蚀刻金属层；
在金属层上形成电介质层；
蚀刻出通过电介质和金属层到第一聚酰亚胺层的第二通路；
在电介质层上形成第二聚酰亚胺层；
在第二硅晶片上形成CMOS电子线路；
在CMOS电子线路上形成第三聚酰亚胺层；
构图和蚀刻出通过第三聚酰亚胺层到CMOS电子线路的第三通路；
在第三聚酰亚胺层上，形成充填第三通路的金属层以CMOS电子线路接触；
使金属层与第三聚酰亚胺层齐平；
在部分第三聚酰亚胺层和金属层上形成第四聚酰亚胺层；
对齐第一和第二晶片，使第二和第四聚酰亚胺层互相接近；
使第二和第四聚酰亚胺层互相加压结合；
切割出通过第一硅晶片到哈司特镍合金层的通道孔；
蚀刻掉哈司特镍合金层以释放第一硅层；
研磨第一聚酰亚胺层和YSZ层以使YSZ层变薄；
去除第一聚酰亚胺层；
去除部分第二和第四聚酰亚胺层，以便提供通过第二通路到位于第三通路中的金属层的路径；
在第二通路中形成到位于第三通路中的金属层的接触柱；和
除去第二、第三和第四聚酰亚胺层；
其中接触柱和位于第三通路中的金属层提供在YSZ、BixTiOy、CMR和氮化硅层与CMOS电子线路和第二硅晶片之间的结构支承和热隔绝。
3.一种用于将对温度敏感的晶片连接到高温晶片的过程，该过程包括：
在第一晶片上形成哈司特镍合金层；
在哈司特镍合金层上形成YSZ层；
构图和蚀刻YSZ层；
在YSZ层上形成钛酸盐层；
在BixTiOy层上形成CMR层；
在CMR层上形成第一电介质层；
将第一电介质、CMR和钛酸盐层构图和蚀刻成电阻图案；
在第一电介质层和部分哈司特镍合金层上形成第一聚酰亚胺层；
使第一聚酰亚胺层与第一电介质层齐平；
切割出通过第一电介质层到CMR层的第一通路；
形成充填第一通路的金属层以与CMR层接触；
构图和蚀刻金属层，在金属层上形成第二电介质层；
蚀刻出通过第二电介质和金属层到第一聚酰亚胺层的第二通路；
在电介质层上形成第二聚酰亚胺层；
在第二晶片上形成CMOS；
在CMOS上形成第三聚酰亚胺层；
使第一和第二晶片对齐并使第二和第三聚酰亚胺层互相接近；
将第二和第三聚酰亚胺层互相加压结合；
切割出通过第一晶片的通道孔；
通过通道孔除去哈司特镍合金层以便释放第一晶片；
除去第一聚酰亚胺层；
穿孔通过第二通路以及第二和第三聚酰亚胺层到CMOS；
穿过该孔形成通过金属层、电介质层、以及第二和第三聚酰亚胺层的接触柱；和
除去第二和第三聚酰亚胺层以得到在CMOS和金属层之间的热隔绝。
4.一种用于连接第一和第二晶片的过程，该过程包括：
在第一晶片上形成第一微型结构；
在第二晶片上形成第二微型结构；
用具有第一厚度的第一结合材料涂覆第一微型结构；
用具有第二厚度的第二结合材料涂覆第二微型结构；
使第一和第二晶片对齐；
使第一和第二结合材料接触；
以及使涂层熔融并在第一和第二结合材料之间以及在第一和第二微型结构之间形成结合，从而由第一和第二结合材料的第一和第二厚度分别确定在第一和第二微型结构之间的分离距离。
5.根据权利要求4所述的过程，其特征在于，第一晶片是硅。
6.根据权利要求5所述的过程，其特征在于，第二晶片由硅制成。
7.根据权利要求6所述的过程，其特征在于，在第一晶片上形成的第一微型结构是微型电子线路。
8.根据权利要求7所述的过程，其特征在于，第一和第二结合材料是聚酰亚胺。
9.根据权利要求8所述的过程，其特征在于，第一和第二结合材料的第一和第二厚度分别是近似相等的。
10.根据权利要求9所述的过程，其特征在于，在熔融涂层之后是除去结合材料。
11.根据权利要求1所述的过程，其特征在于，在熔融涂层之后是除去第二晶片。
12.根据权利要求11所述的过程，其特征在于，除去第二晶片包括除去牺牲层以便使第二晶片与第二微型结构分离。
13.根据权利要求12所述的过程，其特征在于，除去牺牲层之前是形成到牺牲层的通道。
14.根据权利要求13所述的过程，其还包括形成从第一微型结构到第二微型结构的触点。
15.根据权利要求14所述的过程，其特征在于，从第一或第二微型结构其中之一的背侧形成该触点。
16.根据权利要求15所述的过程，其还包括将具有微型结构和涂覆结合材料的附加晶片熔合到现具有的结合的微型结构上。
CN00813746A 1999-08-02 2000-08-02 双晶片的连接过程 Pending CN1377512A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/365,703 US6287940B1 (en) 1999-08-02 1999-08-02 Dual wafer attachment process
US09/365,703 1999-08-02

Publications (1)

Publication Number Publication Date
CN1377512A true CN1377512A (zh) 2002-10-30

Family

ID=23439992

Family Applications (1)

Application Number Title Priority Date Filing Date
CN00813746A Pending CN1377512A (zh) 1999-08-02 2000-08-02 双晶片的连接过程

Country Status (8)

Country Link
US (1) US6287940B1 (zh)
EP (1) EP1198835B1 (zh)
JP (1) JP4890708B2 (zh)
KR (1) KR100704249B1 (zh)
CN (1) CN1377512A (zh)
AU (1) AU6754600A (zh)
CA (1) CA2381081C (zh)
WO (1) WO2001009948A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102893401A (zh) * 2010-03-02 2013-01-23 森松诺尔技术有限公司 焦平面阵列及其制造方法

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6969635B2 (en) 2000-12-07 2005-11-29 Reflectivity, Inc. Methods for depositing, releasing and packaging micro-electromechanical devices on wafer substrates
FR2773261B1 (fr) 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
DE19856573C1 (de) * 1998-12-08 2000-05-18 Fraunhofer Ges Forschung Verfahren zur vertikalen Integration von aktiven Schaltungsebenen und unter Verwendung desselben erzeugte vertikale integrierte Schaltung
JP2001102523A (ja) * 1999-09-28 2001-04-13 Sony Corp 薄膜デバイスおよびその製造方法
SE0000148D0 (sv) * 2000-01-17 2000-01-17 Forskarpatent I Syd Ab Tillverkningsförfarande för IR-detektormatriser
US20050048688A1 (en) * 2000-12-07 2005-03-03 Patel Satyadev R. Methods for depositing, releasing and packaging micro-electromechanical devices on wafer substrates
US7307775B2 (en) 2000-12-07 2007-12-11 Texas Instruments Incorporated Methods for depositing, releasing and packaging micro-electromechanical devices on wafer substrates
CA2478142C (en) * 2001-03-09 2009-09-15 Datec Coating Corporation Sol-gel derived resistive and conductive coating
US7189595B2 (en) * 2001-05-31 2007-03-13 International Business Machines Corporation Method of manufacture of silicon based package and devices manufactured thereby
US6878608B2 (en) * 2001-05-31 2005-04-12 International Business Machines Corporation Method of manufacture of silicon based package
US7015457B2 (en) * 2002-03-18 2006-03-21 Honeywell International Inc. Spectrally tunable detector
US7145165B2 (en) * 2001-09-12 2006-12-05 Honeywell International Inc. Tunable laser fluid sensor
US20070133001A1 (en) * 2001-09-12 2007-06-14 Honeywell International Inc. Laser sensor having a block ring activity
US7196790B2 (en) * 2002-03-18 2007-03-27 Honeywell International Inc. Multiple wavelength spectrometer
US7470894B2 (en) * 2002-03-18 2008-12-30 Honeywell International Inc. Multi-substrate package assembly
US7276798B2 (en) * 2002-05-23 2007-10-02 Honeywell International Inc. Integral topside vacuum package
US7405860B2 (en) * 2002-11-26 2008-07-29 Texas Instruments Incorporated Spatial light modulators with light blocking/absorbing areas
FR2848336B1 (fr) 2002-12-09 2005-10-28 Commissariat Energie Atomique Procede de realisation d'une structure contrainte destinee a etre dissociee
DE10314274B3 (de) * 2003-03-29 2004-09-16 Infineon Technologies Ag Verfahren zum Herstellen einer Kontaktlochebene in einem Speicherbaustein
US20040232535A1 (en) * 2003-05-22 2004-11-25 Terry Tarn Microelectromechanical device packages with integral heaters
FR2856844B1 (fr) * 2003-06-24 2006-02-17 Commissariat Energie Atomique Circuit integre sur puce de hautes performances
US6821826B1 (en) * 2003-09-30 2004-11-23 International Business Machines Corporation Three dimensional CMOS integrated circuits having device layers built on different crystal oriented wafers
FR2861497B1 (fr) 2003-10-28 2006-02-10 Soitec Silicon On Insulator Procede de transfert catastrophique d'une couche fine apres co-implantation
US20050093134A1 (en) * 2003-10-30 2005-05-05 Terry Tarn Device packages with low stress assembly process
GB0330010D0 (en) * 2003-12-24 2004-01-28 Cavendish Kinetics Ltd Method for containing a device and a corresponding device
US7531363B2 (en) * 2003-12-30 2009-05-12 Honeywell International Inc. Particle detection using fluorescence
GB2411521A (en) * 2004-02-27 2005-08-31 Qinetiq Ltd Fabrication method for micro-sensor device
US7259458B2 (en) * 2004-08-18 2007-08-21 Advanced Micro Devices, Inc. Integrated circuit with increased heat transfer
US7586114B2 (en) * 2004-09-28 2009-09-08 Honeywell International Inc. Optical cavity system having an orthogonal input
US7902534B2 (en) * 2004-09-28 2011-03-08 Honeywell International Inc. Cavity ring down system having a common input/output port
US7408250B2 (en) * 2005-04-05 2008-08-05 Texas Instruments Incorporated Micromirror array device with compliant adhesive
US7508063B2 (en) * 2005-04-05 2009-03-24 Texas Instruments Incorporated Low cost hermetically sealed package
FR2889887B1 (fr) 2005-08-16 2007-11-09 Commissariat Energie Atomique Procede de report d'une couche mince sur un support
FR2891281B1 (fr) * 2005-09-28 2007-12-28 Commissariat Energie Atomique Procede de fabrication d'un element en couches minces.
EP1986950A4 (en) * 2006-01-31 2014-06-04 Frank Niklaus MEMS COMPONENTS AND MANUFACTURING METHOD THEREFOR
US7656532B2 (en) * 2006-04-18 2010-02-02 Honeywell International Inc. Cavity ring-down spectrometer having mirror isolation
US7649189B2 (en) * 2006-12-04 2010-01-19 Honeywell International Inc. CRDS mirror for normal incidence fiber optic coupling
FR2910179B1 (fr) 2006-12-19 2009-03-13 Commissariat Energie Atomique PROCEDE DE FABRICATION DE COUCHES MINCES DE GaN PAR IMPLANTATION ET RECYCLAGE D'UN SUBSTRAT DE DEPART
US20080164606A1 (en) * 2007-01-08 2008-07-10 Christoffer Graae Greisen Spacers for wafer bonding
WO2009022578A1 (ja) * 2007-08-10 2009-02-19 Murata Manufacturing Co., Ltd. 素子構造およびその製造方法
US7989262B2 (en) 2008-02-22 2011-08-02 Cavendish Kinetics, Ltd. Method of sealing a cavity
US7993950B2 (en) 2008-04-30 2011-08-09 Cavendish Kinetics, Ltd. System and method of encapsulation
US20100075481A1 (en) * 2008-07-08 2010-03-25 Xiao (Charles) Yang Method and structure of monolithically integrated ic-mems oscillator using ic foundry-compatible processes
US9595479B2 (en) 2008-07-08 2017-03-14 MCube Inc. Method and structure of three dimensional CMOS transistors with hybrid crystal orientations
US7663756B2 (en) * 2008-07-21 2010-02-16 Honeywell International Inc Cavity enhanced photo acoustic gas sensor
US8148781B2 (en) 2008-07-28 2012-04-03 MCube Inc. Method and structures of monolithically integrated ESD suppression device
US7864326B2 (en) 2008-10-30 2011-01-04 Honeywell International Inc. Compact gas sensor using high reflectance terahertz mirror and related system and method
US8198590B2 (en) * 2008-10-30 2012-06-12 Honeywell International Inc. High reflectance terahertz mirror and related method
FR2947098A1 (fr) 2009-06-18 2010-12-24 Commissariat Energie Atomique Procede de transfert d'une couche mince sur un substrat cible ayant un coefficient de dilatation thermique different de celui de la couche mince
EP2363888A1 (en) * 2010-03-02 2011-09-07 SensoNor Technologies AS Focal plane array and method for manufacturing the same
US8437000B2 (en) 2010-06-29 2013-05-07 Honeywell International Inc. Multiple wavelength cavity ring down gas sensor
US8269972B2 (en) 2010-06-29 2012-09-18 Honeywell International Inc. Beam intensity detection in a cavity ring down sensor
US8322191B2 (en) 2010-06-30 2012-12-04 Honeywell International Inc. Enhanced cavity for a photoacoustic gas sensor
KR101475852B1 (ko) 2010-11-02 2014-12-23 엠파이어 테크놀로지 디벨롭먼트 엘엘씨 절연된 관통 실리콘 비아를 가지는 반도체 구조
EP3158593A1 (en) 2014-06-18 2017-04-26 X-Celeprint Limited Systems and methods for preparing gan and related materials for micro assembly
US9640715B2 (en) 2015-05-15 2017-05-02 X-Celeprint Limited Printable inorganic semiconductor structures
FR3081989B1 (fr) 2018-05-30 2020-08-21 Commissariat Energie Atomique Systeme de detection a pixel sensible comportant un detecteur thermique et un dispositif de compensation

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63177451A (ja) * 1987-01-17 1988-07-21 Nissan Motor Co Ltd 半導体装置
JP2642645B2 (ja) * 1987-11-19 1997-08-20 株式会社日立製作所 半導体基板の製造方法及び半導体装置の製造方法
US5173474A (en) 1990-04-18 1992-12-22 Xerox Corporation Silicon substrate having an epitaxial superconducting layer thereon and method of making same
US5449659A (en) 1991-07-05 1995-09-12 Conductus, Inc. Method of bonding multilayer structures of crystalline materials
US5465009A (en) 1992-04-08 1995-11-07 Georgia Tech Research Corporation Processes and apparatus for lift-off and bonding of materials and devices
US5246880A (en) 1992-04-27 1993-09-21 Eastman Kodak Company Method for creating substrate electrodes for flip chip and other applications
US5489554A (en) * 1992-07-21 1996-02-06 Hughes Aircraft Company Method of making a 3-dimensional circuit assembly having electrical contacts that extend through the IC layer
JPH09503622A (ja) * 1993-09-30 1997-04-08 コピン・コーポレーシヨン 転写薄膜回路を使用した３次元プロセッサー
US5455445A (en) 1994-01-21 1995-10-03 Kulite Semiconductor Products, Inc. Multi-level semiconductor structures having environmentally isolated elements
US5627106A (en) 1994-05-06 1997-05-06 United Microelectronics Corporation Trench method for three dimensional chip connecting during IC fabrication
EP0690509A1 (en) 1994-06-30 1996-01-03 Texas Instruments Incorporated Substrate contact for gate array base cell and method of forming same
US5880010A (en) * 1994-07-12 1999-03-09 Sun Microsystems, Inc. Ultrathin electronics
US5572060A (en) 1995-02-01 1996-11-05 Southern Methodist University Uncooled YBaCuO thin film infrared detector
US5627112A (en) 1995-11-13 1997-05-06 Rockwell International Corporation Method of making suspended microstructures
JPH10303434A (ja) 1997-04-24 1998-11-13 Murata Mfg Co Ltd 半導体加工部品の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102893401A (zh) * 2010-03-02 2013-01-23 森松诺尔技术有限公司 焦平面阵列及其制造方法

Also Published As

Publication number Publication date
CA2381081C (en) 2010-05-04
EP1198835B1 (en) 2015-11-11
WO2001009948A1 (en) 2001-02-08
AU6754600A (en) 2001-02-19
EP1198835A1 (en) 2002-04-24
KR20020020954A (ko) 2002-03-16
JP4890708B2 (ja) 2012-03-07
CA2381081A1 (en) 2001-02-08
KR100704249B1 (ko) 2007-04-05
US6287940B1 (en) 2001-09-11
JP2003506871A (ja) 2003-02-18

Similar Documents

Publication Publication Date Title
CN1377512A (zh) 双晶片的连接过程
US8809135B2 (en) MEMS device and interposer and method for integrating MEMS device and interposer
US6506664B1 (en) Method of transferring ultra-thin substrates and application of the method to the manufacture of a multi-layer thin film device
US5627112A (en) Method of making suspended microstructures
US4992908A (en) Integrated circuit module
US20030102079A1 (en) Method of joining components
KR19990071551A (ko) 수직으로 집적된 반도체 소자 및 제조 방법
KR100530440B1 (ko) 열 검출기 어레이
US20030169962A1 (en) MEMS micro mirrors driven by electrodes fabricated on another substrate
EP0677500B1 (en) Multiple level mask for patterning of ceramic materials
US5315147A (en) Monolithic focal plane array
US5679267A (en) Dual etching of ceramic materials with an elevated thin film
US5623158A (en) Infrared sensing device
US4743568A (en) Multilevel interconnect transfer process
JPS61500393A (ja) 光・検出器アレイモジュール及びその製造方法
US5067233A (en) Method of forming an integrated circuit module
US6809848B2 (en) MEMS device
EP1041620A2 (en) Method of transferring ultrathin substrates and application of the method to the manufacture of a multi-layer thin film device
JP2824809B2 (ja) 集積回路のモジュール

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication