KR19990071551A - 수직으로 집적된 반도체 소자 및 제조 방법 - Google Patents

수직으로 집적된 반도체 소자 및 제조 방법 Download PDF

Info

Publication number
KR19990071551A
KR19990071551A KR1019980703825A KR19980703825A KR19990071551A KR 19990071551 A KR19990071551 A KR 19990071551A KR 1019980703825 A KR1019980703825 A KR 1019980703825A KR 19980703825 A KR19980703825 A KR 19980703825A KR 19990071551 A KR19990071551 A KR 19990071551A
Authority
KR
South Korea
Prior art keywords
substrate
contact
layer
bonding
substrates
Prior art date
Application number
KR1019980703825A
Other languages
English (en)
Other versions
KR100430044B1 (ko
Inventor
크리스틀 라우터바흐
베르너 베버
Original Assignee
피터 토마스
지멘스 악티엔게젤샤프트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 피터 토마스, 지멘스 악티엔게젤샤프트 filed Critical 피터 토마스
Publication of KR19990071551A publication Critical patent/KR19990071551A/ko
Application granted granted Critical
Publication of KR100430044B1 publication Critical patent/KR100430044B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은, 소자 평면들이 상이한 기판상에 만들어진 후에 벤조시클로부텐으로 구성된 결합층에 의해 결합되고, 그 다음에 수직 콘택 구조물에 의해 전기적 결합이 이루어지도록 구성된, 수직으로 (3차원으로) 집적된 반도체 소자에 관한 것이다. 상기 벤조시클로부텐 결합층에 의해서 무응력 접착이 간단하게 이루어질 수 있다.

Description

수직으로 집적된 반도체 소자 및 제조 방법
최근에 반도체 회로는 플레이너 기술(planar technique)로 제조된다. 칩상의 복잡성은 칩의 크기 및 얻어지는 구조물의 미세 정도에 의해 제한된다. 서로 결합된 다수의 반도체 칩으로 이루어진 시스템의 성능은 통상적인 기술에서는 주로, 접속 콘택을 통하여 개별 칩 사이에 제한적으로 이루어질 수 있는 결합의 가능수, 상이한 칩 사이의 접속 결합에 의한 낮은 신호 전송 속도, 넓게 분기된 스트립 도체 및 인터페이스 회로의 높은 전력 소비에 의해 복잡한 칩에서 제한되는 속도에 의해서 제한된다.
플레이너 기술을 사용함에 있어서의 상기 제한들은 3차원 회로 설계 기술에 의해 극복될 수 있다. 다수의 소자 평면들이 위·아래로 배열됨으로써, 하나의 평면에서의 도전성 결합에 소요되는 적은 비용으로 상기 소자들의 병렬 커뮤니케이션이 가능해진다. 또한, 속도를 제한하는 인터칩-결합도 피해진다.
3차원 IC를 제조하기 위한 공지된 방법은, 소자들로 이루어진 하나의 평면 위에 다른 하나의 반도체층을 증착하고 상기 층을 적합한 방법을 통해(예를 들어 레이저를 이용하여 국부적으로 가열함으로써) 재결정화하여, 그 내부에 다른 하나의 소자 평면을 만드는 것을 기초로 하고 있다. 그러나 상기 기술에도, 재결정화시의 하부 평면의 열하중 때문에 그리고 결함으로 인해 제한적으로 달성될 수 있는 수득율 때문에 나타나는 중대한 제한들이 존재한다.
대안적인 방법에서는 개별 소자 평면들이 별도로 제조된다. 상기 평면들을 소수 ㎛로 얇게 해서 웨이퍼-본딩을 이용하여 서로 결합시킨다. 전기적 결합은, 개별 소자 평면들의 전면과 후면에 인터칩-결합을 위한 콘택을 제공함으로써 이루어진다.
US 4 939 568호에는 수직으로 집적된 반도체 소자 및 상기 소자의 제조 방법이 공지되어 있는데, 상기 공지 내용에서 수직 도전성 결합은 각 층평면의 기판내에 있는 수직의 금속 핀을 통해 이루어진다. 공지된 제조 방법에서는, 상기 수직 도전성 결합이 노출될 때까지는 층구조물이 제공되지 않은 기판 후면이 마멸되지 않아야 한다. 기판의 상기 후면에도 또한 구조물이 제공될 수 있다. 소자를 후속하는 평면과 직접 결합시키기 위해서 수직 도전성 결합의 노출된 표면에는 알루미늄 콘택이 제공된다.
DE 43 14 907 C1호에는 수직으로 집적된 소자를 제조하기 위한 방법이 공지되어 있는데, 상기 방법에서는 제일 먼저 소자 평면들을 분리된 기판상에서 만든다. 하부 기판상에 하나의 평탄화층을 제공하고 상부 기판을 얇게 한 후에 2개의 기판을 서로 결합시킨다. 소자 평면들 사이를 도전성 결합시키기 위해서 기판내에는 집적된 핀형 금속 구조물이 제공된다.
DE 44 00 985호에는, 평탄화층을 위해 폴리이미드를 사용하고, 소자 평면들을 결합시키기 위해 제일 먼저 콘택 호울을 형성하며, 그 다음에 상기 호울을 콘택팅 물질로 채우는 방법이 기술되어 있다. 상기 실시예에서 단점이 되는 것은, 경화시에 (또는 이미드화시에) 물을 분리시키고 반응 수축을 나타내는 폴리이미드층이다. 이 경우 분리된 물은 대부분 소자내에 남겨져서 제조된 소자의 기능 또는 내구성에 악영향을 줄 수 있는 부가의 응력을 야기시킨다. 폴리이미드층은 또한 예컨대 단지 30%의 적은 평탄화 효과만을 나타내기 때문에, 결과적으로 상호간에 재차 점착의 문제를 갖는 다수의 층이 필요하다.
본 발명은, 다수의 반도체 소자를 수직으로 도전성 결합하기 위해 제공되는 특수한 콘택 구조화 기술로 반도체 소자를 제조하기 위한 방법에 관한 것이다.
도 1은 내부에 집적 회로 또는 소자 단면을 갖는 제 1기판의 개략적인 횡단면도이고,
도 2 내지 도 4는 내부에 집적 소자 또는 회로를 갖는 제 2기판의 개략적인 횡단면도이며,
도 5 내지 도 6은 2개의 기판을 결합할 때 2개의 방법 단계를 동일한 도시 방법으로 도시한 개략도이고,
도 7은 제 1기판과 제 2기판 사이에 접착 결합을 만들어줄 수 있는 가능한 온도 프로그램이다.
본 발명의 목적은, 구조물을 개선하고 수직으로 집적된 소자를 위한 간단한 제조 방법을 제공하는 것이며, 특히 소자 평면 사이를 견고하고도 응력 없이 결합시켜주고 수직으로 집적된 소자를 만드는데 필요한 여러 제조 단계들을 손상없이 견뎌내는, 중간층을 위한 적합한 재료를 제공하는 것이다.
상기 목적은 청구의 범위 청구항 1에 따른 반도체 소자에 의해 달성된다. 제조 방법 및 본 발명의 바람직한 다른 실시예는 다른 항에서 기술된다.
본 발명에 따른 반도체 소자는 각각 하나의 고유의 기판내에 만들어진 적어도 2개의 소자 평면을 포함한다. 본 발명에 따른 반도체 소자에서 분리된 기판내에 만들어진 소자 평면들은 단일 중합된 벤조시클로부텐(BCB)을 포함하는 결합층에 의해 접착된다. 상기 소자 평면들 또는 기판내에 만들어진 소자들 사이의 전기적 결합은 제 1기판상의 제 1콘택 영역을 제 2기판상의 제 2콘택 영역과 도전성 결합시키는 수직 콘택 구조물에 의해 이루어진다.
본 발명에 따라, 먼저 2개 기판을 무응력 결합시킬 수 있는 구조물을 제공한다. 제 2 (상부)기판은 결합 전에 소수 ㎛의 최소 층두께로 얇아지기 때문에, 상기 기판은 특히 열기계적인 응력에 민감하다. 경화시에는 BCB로 이루어진 결합층이 단지 조금만(예컨대 5퍼센트 이하) 반응 수축되기 때문에, 본 발명에 따른 반도체 소자에서는 실제로 결합층과 제 2기판 사이의 경계면에서 부가의 응력이 나타나지 않는다.
결합층은 통상적으로 반도체 소자의 표면을 형성하는 반도체, 산화물 및 금속상에서 매우 우수한 결합 상태를 갖는다. BCB로 이루어진 결합층은 휘발성 생성물을 분리시키지 않으면서 경화되고, 가스도 방출하지 않는다. 이것은 특히 본 발명에 따른 반도체 소자에서와 같은 비교적 큰 표면을 접착할 때 중요한데, 그 이유는 상기와 같은 가스 방출은 재차 부가의 응력을 야기시킬 수 있는 바람직하지 않은 가스 거품을 발생시키기 때문이다.
BCB-층은 소수성으로 물을 흡수하지 않는다. 상기 층은 약 400℃까지 열에 안정적이기 때문에, 다른 제조 단계 동안의 그리고 제조된 반도체 소자의 동작 동안의 통상적인 주위 조건들을 잘 견뎌낸다. 그밖에 BCB-층은 매우 우수한 평탄화 효과를 나타낸다. 평탄화층에 의해서는 이미 90퍼센트 이상의 평탄화율(DOP)에 도달될 수 있다. 본 발명에 따른 결합층의 다른 바람직한 특성은 상기 층이 (1 Mhz에서) 2.5의 매우 낮은 유전 상수(ε)를 갖는다는 것이다. 그럼으로써, 2개의 소자 평면 사이의 용량성 결합 또는 제 1기판 및 제 2기판내에 집적된 회로와 소자 사이의 용량성 결합이 감소된다. BCB로 이루어진 결합층의 유리 전이 온도는 충분히 높은데, 실시예에서는 예를 들어 350℃이다. 따라서, 반도체 소자의 작동 온도가 높은 경우에도 증가된 열적 응력을 야기시킬 수 있는 위상 전이가 예상되지 않는다. 또한, 개별 소자 평면들의 우수한 전기 절연을 위해 제공되는, 3 x 106볼트/㎝까지의 결합층의 높은 항복 전압이 발생될 수 있다.
벤조시클로부텐은 키노-디메탄에서 열적 전위(transposition)를 나타낸다:
상기 키노-디메탄은 재차 독자적으로 또는 다른 불포화 화합물과 함께 6원 고리의 형성하에 고리화 첨가 반응에 들어간다:
교차 결합된 중합체를 형성하기 위해서는 하기의 일반적인 구조식을 갖는 비스벤조시클로부텐이 적합하다.
상기 구조식에서 R'은 적어도 하나의 불포화 C-C-결합을 포함하는 2가의 유기 또는 무기 잔기로서, 특히 방향족 화합물과 결합된다. 바람직한 비스벤조시클로부텐은 잔기(R)로서 디비닐테트라메틸디실록산기를 포함하며, 등록 상표명 시클로텐(Cyclotene) 3022 (Dow)라는 이름으로 구입할 수 있다.
상기와 같은 특수한 BCB는 전자 분야에 사용하기 위한 유전체 중합체로서 개발되었다. 이미 기술된 바와 같이, 멀티칩 모듈에서는 절연체층 및 중간층으로서 사용된다. 상기 경우에서 얻어지는 장점은, BCB에 대해 우수한 접착 상태를 나타내는 다른 반도체층, 산화물층, 질화물층 및 금속층이 경화된 (중합 반응된) BCB-층상에 아무 문제없이 증착될 수 있다는 점이다.
본 발명에서는 BCB가 수직으로 집적된 반도체 소자에서 결합층으로서도 사용될 수 있는데, 이 경우에는 상기 BCB에 결합제 작용기가 첨가된다. 기판들 중에서 하나의 기판은 단지 소수 ㎛의 두께까지 얇아져서, 소자의 특성을 변화시키는 기타의 전압 및 파괴에 대해 민감하게 반응할 수 있는 박막과 같은 상태이기 때문에, 중간층 또는 접착 결합에 대한 요구가 강하게 제기된다. 상기 BCB-층은 상기와 같은 모든 요구들을 충족하기 때문에 손쉽게 사용할 수 있으며, 완전하게 기능할 수 있는 수직 집적 반도체 소자를 얻을 수 있다.
본 발명에 따른 반도체 소자에는 동일한 또는 상이한 재료로 구성될 수 있는 적어도 2개의 기판이 집적된다. 2개의 기판상에 상이한 유형의 소자를 사용할 수도 있기 때문에, 결과적으로 양립할 수 없는 상이한 제조 방법들을 단 하나의 기판상에 사용할 수 있다. 예를 들면, 실리콘 기판내에 있는 양극성 및 CMOS-회로는 상응하게 유사한 회로 또는 다른 회로와 예컨대 III/V-결합 반도체 기판상에서 결합될 수 있다. 하나의 수직 집적 반도체 소자내에서 상이한 사용예를 합하는 것도 또한 적절한 방법으로 가능한데, 예를 들면 광전자 및 광처리 소자는 예컨대 InGaAsP/InP-베이스 또는 GaAs/GaAlAs-베이스상에서 상응하는 드라이버 회로 또는 증폭기 회로와 함께 실리콘으로 합쳐진다.
본 발명에 따른 새로운 방식의 수직 집적 반도체 소자의 제조 방법은 실시예 및 도면을 참조하여 하기에 자세히 설명된다.
도 1은 그 내부에 반도체 회로가 만들어진 제 1기판(S1)을 보여준다. 개관을 용이하게 하기 위해서, 소자들중에서 절연층(2) 위에 배치된 단 2개의 금속층(3 및 4)만 도시하였다. 상기 금속층(3)은 패시베이션층(5)에 의해 커버되는 한편, 금속층(4)은 다른 하나의 소자 평면, 즉 제 2기판(S2)과의 콘택을 위해 제공된다. 금속층(4)의 접속을 더 양호하게 하기 위해서 금속층 위에는 상기 금속층(4)과 도전성 결합된 제 1콘택 영역(KB1)이 제공된다. 상기 제 1콘택팅 영역(KB1)은 임의의 도전성 재료로 만들어지는데, 본 발명의 특수한 실시예에서는 예를 들어 AuIn, AgSn 또는 SnPb와 같은 저용융성 금속층으로 이루어진다.
도 2에는 예를 들어 실리콘으로 이루어진 제 2기판(2)이 도시되는데, 상기 기판내에는 전기 소자 또는 반도체 회로가 구성되어 있다. 도 2에서도 개관을 용이하게 하기 위해서 단 하나의 금속층 평면만을 도시하였는데, 상기 금속층 평면을 통해 소자 또는 회로의 기능 영역이 전기적으로 제어된다. 도면에는 금속층 평면들 중에서 금속층(3' 및 4')이 절연층(2') 위에 도시되었다. 금속층(3' 및 4')으로 이루어진 금속층 평면은 패시베이션층(5')에 의해 커버되어 있다. 예를 들어 포토 래크 기술로 실리콘 질화물층내에 만들어지는 에칭 마스크(6)에 의해 콘택 호울(KL)을 위한 영역이 정해진다. 상기 콘택 호울 자체는 이방성 건식 에칭 방법에 의해 예를 들어 5 내지 7㎛의 깊이까지 형성된다. 그 위로 전표면적으로 다른 하나의 패시베이션층(7), 예를 들어 콘택 호울의 내부면도 커버하고 있는 산화물이 증착된다. 마찬가지로 포토 래크 기술로 개방될 수 있는 (도시되지 않은) 에칭 마스크에 의해 상기 금속층(4)의 표면이 노출되는데, 상기 노출 표면은 제 1소자 평면과의 수직 콘택팅을 위해 제공된 제 2콘택 영역(KB2)을 의미한다.
2개의 기판(S1 및 S2)을 결합하기 전에 제 2기판(S2)(= 제 2표면(O2))의 후면은, 기판(S2)내에 있는 소자 또는 회로의 기능성을 보장하는 잔류층 두께가 남을 때까지 제거되거나 얇아진다. 기판 후면의 제거는 예를 들어 재연삭(예컨대 CMP, Chemical Mechanical polishing) 또는 재에칭에 의해 이루어질 수 있다. 이 때 콘택 호울(KL)의 깊이는 기판(S2)이 얇아질 때 콘택 호울의 바닥이 함께 제거될 수 있을 정도로 선택됨으로써, 전체 기판(S2)에 걸쳐 충분한 개구가 형성된다. 기판을 얇게 하기 전에 기판(S2) 전면(제 1표면)상의 소자 구조물 위에 다른 하나의 기판(9)이 보조 기판으로서 예를 들어 결합층(8)에 의해 고정되면, 얇아진 기판(S2)의 처리가 용이해진다. 상기 결합층은 예를 들어 폴리이미드, 폴리아크릴레이트 또는 에폭시로 이루어진다. 결합층은 예컨대 1.5㎛의 두께로 제공되고, 상기 보조 기판(9)을 제 2기판과 결합시킨다. 상기 접착은 이전에 기판(S2)을 평탄화시킨 BCB-층상에서 매우 바람직하게 이루어질 수 있다. 도 4는 제 2표면(O2)의 부분적인 제거 후의 배열을 보여주는데, 이 경우에는 하나의 개구가 콘택 호울(KL)로 형성되어 있다.
다음 단계에서는 상기 보조 기판(9)과 결합된 제 2기판(S2)이 제 1기판(S1)과 결합된다. 이를 위해, 결합될 2개의 표면 중에서 적어도 하나의 표면상에는 충분한 평탄화가 이루어질 수 있을 정도의 층두께로 벤조시클로부텐이 스핀-온 증착된다. BCB로서는 예컨대 이미 언급된 시클로텐 3022가 사용되는데, 상기 물질은 메시틸렌내에 용액으로서 상이한 농도로 함유되어 있다. 바람직한 평탄화 정도 또는 이를 위해 필요한 BCB-층(결합층 SV)의 두께는 BCB-용액의 농도를 통해 조절될 수 있다. 그러나, 제 1BCB-층을 평탄화를 위해 스핀-온 증착하고, 용매를 건조에 의해 제거하며, 상기 제 1BCB-층을 가열에 의해 적어도 부분적으로 중합 반응시킨 다음에 얇은 다른 하나의 BCB-층을 접착층으로서 스핀-온 증착하는 것도 또한 가능하다. 그러나 언급된 BCB에 의해서도 이미 하나의 층을 90퍼센트 이상 평탄화시킬 수 있다. 그 후에 실행되는 열경화 프로세스 다음에는 BCB-단일층이 하나의 단일체 결합층(VS)으로 결합된다. 제 2기판의 제 2표면(O2)상에 제공될 수 있는 다른 하나의 BCB-층에도 동일한 방법이 적용된다. 건조 후에 그리고 경우에 따라서는 BCB-층을 미리 중합 반응시킨 후에는 2개의 기판(S1 및 S2)이 정확하게 위·아래로 적층됨으로써, 콘택 호울의 개구가 직접 제 1콘택 영역(KB1) 위에 놓여질 수 있게 된다. 정확한 조정을 위해서 조정 마아크가 기판상에 제공될 수 있다.
2개의 기판을 결합한 후에는 경우에 따라 다수의 부분층으로 이루어진 BCB-층이 단일체 결합층(VS)으로 열경화된다. 이를 위해, 상기 장치가 예를 들어 분당 0.5 내지 5。의 최대로 낮은 가열율로 경화에 충분한 온도에 이르기까지 가열되며, 그 온도는 통상적으로 180 내지 220℃, 예컨대 200℃이다. 상기 온도에서 수시간 유지시킨 후에는 80 내지 98퍼센트의 중합 반응율에 도달되며, 상기 반응율은 이미 2개의 기판 사이의 치수 안정적인 무응력 결합을 위해서 충분한 것이다. 이번에는 완전한 경화를 위해 250 내지 350℃의 더 높은 온도까지 짧은 시간 동안 경화시킨다. 그 다음에 신속하게 냉각시킨다. 도 7에는 BCB-층(EM)을 경화시키기에 적합한 온도 프로그램이 도시되어 있다.
결합층(VS)을 이용하여 2개의 기판을 결합한 후에 보조 기판을 결합제층(8)과 함께 제거한다. 상기 제거 공정은 예를 들어 에칭 제거, 플라즈마 소각 또는 접착제층의 다른 방식의 용해에 의해 이루어질 수 있다. 경우에 따라서는 그 다음에 표면을 정화한다. 도 5는 상기 공정 후의 배열을 보여준다.
다음 단계에서는, 제 1콘택 영역(KB1)의 표면이 상기 콘택 호울의 영역에서 노출될 때까지 콘택 호울을 관통하여 결합층(VS)을 제거한다. 상기 공정을 위해서는 CF4/O2를 함유하는 플라즈마에 의한 건식 에칭 방법이 적합하다.
다음 단계에서는, 제 2웨이퍼(S2)의 제 1표면상에 콘택 호울을 채우기에 적합한, 예를 들어 CVD-텅스텐 또는 텡스텐 규화물과 같은 충분한 도전성 콘택 재료를 전표면적으로 제공함으로써, 수직 콘택 구조물(VK)이 만들어진다. 상기 방식으로 제 1기판 또는 제 1소자 평면의 제 1콘택 영역(KB1)과 제 2소자 평면의 콘택 영역(KB2) 사이에 도전성 결합이 이루어진다. 그 다음에, 예를 들어 실리콘 질화물로 이루어진 에칭 마스크를 통한 에칭 제거에 의해 초과량분의 콘택 재료를 제거한다. 도 6은 상기 단계 후의 배열을 보여주는데, 이 때 이미 2개의 소자 평면을 갖는 이미 완전하게 기능할 수 있는 반도체 소자가 제공된다.
집적 밀도를 더욱 상승시키기 위해서 반도체 소자 위에는 다른 하나의 소자 평면이 제공되어 그 아래에 배치된 소자 평면과 수직으로 콘택될 수 있으며, 이 경우에는 제 1기판(S1) 대신에 평탄하게 제조된 반도체 소자가 본 발명에 따른 방법에 사용된다.
본 발명에 따른 방법의 변형예에서는, 2개의 기판을 결합한 후에 콘택팅 호울을 형성하는 것이 가능하다. 그 다음에 상기 방법에 상응하는 변형예에서 하기의 단계들이 이어진다: 패시베이션층(7)을 증착하는 단계, 상기 패시베이션층 및 결합층(VS)을 콘택 호울(KL)의 영역에서 건식 에칭하는 단계, 제 1콘택 영역과 제 2콘택 영역 사이를 도전성 결합한 가운데 콘택팅 재료를 증착하는 단계, 및 초과량분의 콘택팅 재료를 재에칭하는 단계. 상기 변형예에 의해서도 도 6에 따른 구조물이 얻어진다.

Claims (10)

  1. - 적어도 하나의 소자 또는 하나의 반도체 회로가 제 1도전성 콘택 영역(KB1)과 함께 그 내부에 형성된 제 1기판(S1),
    - 적어도 다른 하나의 소자 또는 다른 하나의 회로가 그 내부에 형성되고 제 2도전성 콘택 영역(KB2)을 갖는 제 2기판(S2),
    - 상기 2개의 기판(S1,S2)을 결합시키는 결합층(VS), 및
    - 상기 제 1콘택 영역(KB1) 및 제 2콘택 영역(KB2)을 도전성으로 결합시키는 수직 콘택 구조물(VK)을 포함하는, 다수의 소자 평면을 갖는 층구조물을 갖춘 반도체 소자(B)에 있어서,
    상기 결합층(VS)은 단독 중합된 벤조시클로부텐(BCB)을 포함하는 것을 특징으로 하는 반도체 소자.
  2. 제 1항에 있어서, 상기 단독 중합된 벤조시클로부텐은 하기의 일반 구조식을 갖는 단량체로부터 유도되며,
    상기 구조식에서 R은 임의의 지방족 또는 방향족 잔기이고,
    인 것을 특징으로 하는 반도체 소자.
  3. 제 1항 또는 제 2항에 있어서, 상기 수직의 콘택 구조물(VK)은 텅스텐, 텅스텐 규화물 또는 텅스텐 질화물로 구성되는 것을 특징으로 하는 반도체 소자.
  4. 제 1항 내지 제 3항 중 어느 한 항에 있어서, 상기 기판(S1,S2) 중에서 적어도 하나의 기판은 실리콘을 함유하는 것을 특징으로 하는 반도체 소자.
  5. 제 1항 내지 제 4항 중 어느 한 항에 있어서, 상기 수직의 콘택 구조물(VK)은 핀형태로 형성되는 것을 특징으로 하는 반도체 소자.
  6. - 하나의 소자 또는 회로를 제 1콘택 영역(KB1)과 함께 제 1기판(S1)내에 형성하는 단계,
    - 다른 하나의 소자 또는 회로를 제 2콘택 영역(KB2)과 함께 제 2기판(S2)의 제 1표면내에 형성하는 단계,
    - 층두께를 줄이기 위해 제 2기판(S2)의 제 2표면의 기판 재료를 전표면적으로 제거하는 단계,
    - 비스벤조시클로부텐을 이용하여 제 2기판(S2)의 제 2표면과 제 1기판(S1)을 접착하는 단계,
    - 상기 수직 콘택 구조물(VK)에 의해 제 1콘택 영역(KB1)과 제 2콘택 영역(KB2) 사이를 도전성 결합시키는 단계를 포함하는, 층구조물 및 수직 콘택 구조물(VK)을 갖춘 반도체 소자의 제조 방법.
  7. 제 6항에 있어서, 상기 방법은
    - 제 1기판의 제 1콘택 영역(KB1)을 노출시킨 가운데 에칭함으로써 제 2기판의 제 1표면내에 콘택 호울(KL)을 형성하는 단계,
    - 콘택팅 재료를 전표면적으로 증착 및 재에칭함으로써, 수직의 콘택 구조물(VK)이 형성되도록 콘택 호울을 채우는 단계를 포함하는 것을 특징으로 하는 방법.
  8. 제 6항에 있어서, 2개의 기판을 접합하기 전에는 제 1기판(S1)내에 콘택 호울(KL)을 형성하고, 접착한 후에는 콘택팅 재료로 상기 콘택 호울을 채우는 것을 특징으로 하는 방법.
  9. 제 6항 내지 제 8항 중 어느 한 항에 있어서, 상기 2개의 기판의 접착은 접착될 표면들 중의 적어도 하나의 표면상에 BCB-용액을 스핀-온 증착하고, 스핀-온 증착된 BCB-층을 건조시키며, 2개의 기판을 결합시키고, 상기 BCB-층을 열경화에 의해 중합 반응시킴으로써 이루어지는 것을 특징으로 하는 방법.
  10. 제 9항에 있어서, 열경화를 위해서 제일 먼저 상기 2개의 기판을 0.5 - 5。/min의 가열율로 180 - 220℃의 온도까지 가열하고, 80 내지 98%의 중합 반응율에 도달될 때까지 상기 온도에서 유지시키며, 완전한 중합 반응을 위해 250 내지 350℃의 온도로 가열한 다음 신속하게 냉각시키는 것을 특징으로 하는 방법.
KR10-1998-0703825A 1995-11-22 1996-11-06 수직으로집적된반도체소자및그의제조방법 KR100430044B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19543540.0 1995-11-22
DE19543540A DE19543540C1 (de) 1995-11-22 1995-11-22 Vertikal integriertes Halbleiterbauelement mit zwei miteinander verbundenen Substraten und Herstellungsverfahren dafür

Publications (2)

Publication Number Publication Date
KR19990071551A true KR19990071551A (ko) 1999-09-27
KR100430044B1 KR100430044B1 (ko) 2004-06-16

Family

ID=7778127

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1998-0703825A KR100430044B1 (ko) 1995-11-22 1996-11-06 수직으로집적된반도체소자및그의제조방법

Country Status (6)

Country Link
US (2) US6146992A (ko)
EP (1) EP0862788B1 (ko)
JP (1) JP4033903B2 (ko)
KR (1) KR100430044B1 (ko)
DE (2) DE19543540C1 (ko)
WO (1) WO1997019462A2 (ko)

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19702121C1 (de) * 1997-01-22 1998-06-18 Siemens Ag Verfahren zur Herstellung von vertikalen Chipverbindungen
US6551857B2 (en) 1997-04-04 2003-04-22 Elm Technology Corporation Three dimensional structure integrated circuits
EP0926726A1 (en) * 1997-12-16 1999-06-30 STMicroelectronics S.r.l. Fabrication process and electronic device having front-back through contacts for bonding onto boards
WO1999031722A1 (de) 1997-12-16 1999-06-24 Infineon Technologies Ag Barriereschicht für kupfermetallisierung
KR20010042419A (ko) 1998-04-02 2001-05-25 조셉 제이. 스위니 낮은 ｋ 유전체를 에칭하는 방법
DE19816245A1 (de) * 1998-04-11 1999-10-21 Fraunhofer Ges Forschung Verfahren zur Kontaktierung eines elektrischen Bauelements und elektrisches Bauelement
KR100261126B1 (ko) * 1998-05-30 2000-07-01 김순택 음극선관용 레이저스크린 및 그 제조방법
GB2346259A (en) * 1999-01-22 2000-08-02 Lucent Technologies Inc Via connections in wafer bonded structures
EP1041620A3 (en) * 1999-04-02 2005-01-05 Interuniversitair Microelektronica Centrum Vzw Method of transferring ultrathin substrates and application of the method to the manufacture of a multi-layer thin film device
EP1041624A1 (en) * 1999-04-02 2000-10-04 Interuniversitair Microelektronica Centrum Vzw Method of transferring ultra-thin substrates and application of the method to the manufacture of a multilayer thin film device
US6452272B1 (en) * 1999-06-29 2002-09-17 Koninklijke Philips Electronics N.V. Semiconductor device
US7211877B1 (en) 1999-09-13 2007-05-01 Vishay-Siliconix Chip scale surface mount package for semiconductor device and process of fabricating the same
US6500694B1 (en) * 2000-03-22 2002-12-31 Ziptronix, Inc. Three dimensional device integration method and integrated device
US6984571B1 (en) 1999-10-01 2006-01-10 Ziptronix, Inc. Three dimensional device integration method and integrated device
DE19956903B4 (de) * 1999-11-26 2009-04-09 United Monolithic Semiconductors Gmbh HF-Halbleiterbauelement und Verfahren zur Integration von HF-Dioden
DE19956904C2 (de) * 1999-11-26 2003-08-07 United Monolithic Semiconduct Integrierter Amplitudenbegrenzer bzw. Limiter und Verfahren zur Herstellung eines integrierten Limiters
US6902987B1 (en) 2000-02-16 2005-06-07 Ziptronix, Inc. Method for low temperature bonding and bonded structure
US6392290B1 (en) * 2000-04-07 2002-05-21 Siliconix Incorporated Vertical structure for semiconductor wafer-level chip scale packages
US7151036B1 (en) 2002-07-29 2006-12-19 Vishay-Siliconix Precision high-frequency capacitor formed on semiconductor substrate
US6432814B1 (en) * 2000-11-30 2002-08-13 Agere Systems Guardian Corp. Method of manufacturing an interconnect structure having a passivation layer for preventing subsequent processing reactions
JP2002198373A (ja) * 2000-12-27 2002-07-12 Oki Electric Ind Co Ltd 半導体装置の製造方法
TW493286B (en) * 2001-02-06 2002-07-01 United Epitaxy Co Ltd Light-emitting diode and the manufacturing method thereof
JP2002353424A (ja) * 2001-03-23 2002-12-06 Seiko Epson Corp 基板装置の製造方法及び基板装置、電気光学装置の製造方法及び電気光学装置、並びに電子機器
US20020163072A1 (en) * 2001-05-01 2002-11-07 Subhash Gupta Method for bonding wafers to produce stacked integrated circuits
US6942750B2 (en) * 2001-06-08 2005-09-13 The Regents Of The University Of Michigan Low-temperature patterned wafer bonding with photosensitive benzocyclobutene (BCB) and 3D MEMS (microelectromechanical systems) structure fabrication
DE10200399B4 (de) 2002-01-08 2008-03-27 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Erzeugung einer dreidimensional integrierten Halbleitervorrichtung und dreidimensional integrierte Halbleitervorrichtung
JP2004095865A (ja) * 2002-08-30 2004-03-25 Nec Electronics Corp 半導体装置およびその製造方法
JP4213478B2 (ja) * 2003-01-14 2009-01-21 株式会社ルネサステクノロジ 半導体装置の製造方法
JP4115326B2 (ja) * 2003-04-15 2008-07-09 新光電気工業株式会社 半導体パッケージの製造方法
US7109092B2 (en) 2003-05-19 2006-09-19 Ziptronix, Inc. Method of room temperature covalent bonding
US7459790B2 (en) * 2003-10-15 2008-12-02 Megica Corporation Post passivation interconnection schemes on top of the IC chips
GB0400997D0 (en) * 2004-01-16 2004-02-18 Univ Cambridge Tech N-channel transistor
TWI236837B (en) 2004-02-20 2005-07-21 Epistar Corp Organic adhesive light emitting element with ohmic metal protrusion
JP2005268454A (ja) * 2004-03-17 2005-09-29 Nec Electronics Corp 半導体装置およびその製造方法
TWI352437B (en) 2007-08-27 2011-11-11 Epistar Corp Optoelectronic semiconductor device
US20070015357A1 (en) * 2005-07-15 2007-01-18 Government Of The Usa, As Represented By Secretary Of U.S. Army Process of adhesive bonding with patternable polymers for producing microstructure devices on a wafer assembly
CN101331656A (zh) * 2005-12-16 2008-12-24 皇家飞利浦电子股份有限公司 用于微器件包装的载体基板
TWI293499B (en) 2006-01-25 2008-02-11 Advanced Semiconductor Eng Three dimensional package and method of making the same
TWI287273B (en) * 2006-01-25 2007-09-21 Advanced Semiconductor Eng Three dimensional package and method of making the same
US7768075B2 (en) 2006-04-06 2010-08-03 Fairchild Semiconductor Corporation Semiconductor die packages using thin dies and metal substrates
US8193092B2 (en) * 2007-07-31 2012-06-05 Micron Technology, Inc. Semiconductor devices including a through-substrate conductive member with an exposed end and methods of manufacturing such semiconductor devices
JP2012061599A (ja) * 2009-01-21 2012-03-29 Nissan Chem Ind Ltd ベンゾシクロブテン樹脂のインプリント技術への適用及び当該技術によるパターン形成方法
JP5328924B2 (ja) * 2009-10-14 2013-10-30 国立大学法人東北大学 センサ装置およびセンサ装置の製造方法
WO2011045836A1 (ja) * 2009-10-14 2011-04-21 国立大学法人東北大学 センサ装置およびセンサ装置の製造方法
US8598465B2 (en) * 2011-01-27 2013-12-03 Northrop Grumman Systems Corporation Hermetic circuit ring for BCB WSA circuits
US9766171B2 (en) 2014-03-17 2017-09-19 Columbia Insurance Company Devices, systems and method for flooring performance testing
DE102018109433B3 (de) 2018-04-19 2019-09-19 Infineon Technologies Ag Verfahren zur stabilisierung einer halbleiteranordnung

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61288455A (ja) * 1985-06-17 1986-12-18 Fujitsu Ltd 多層半導体装置の製造方法
KR900008647B1 (ko) * 1986-03-20 1990-11-26 후지쓰 가부시끼가이샤 3차원 집적회로와 그의 제조방법
US4675370A (en) * 1986-04-29 1987-06-23 University Of Dayton Resin systems derived from benzocyclobutene-alkyne imide monomers
US5401812A (en) * 1991-12-24 1995-03-28 Matsushita Electric Works, Ltd. Thermosetting polyimide composition, thermoset product thereof and manufacturing process thereof
EP0610709B1 (de) * 1993-02-11 1998-06-10 Siemens Aktiengesellschaft Verfahren zur Herstellung einer dreidimensionalen Schaltungsanordnung
US5854302A (en) * 1993-04-29 1998-12-29 The Dow Chemical Company Partially polymerized divinylsiloxane linked bisbenzocyclobutene resins and methods for making said resins
DE4314907C1 (de) * 1993-05-05 1994-08-25 Siemens Ag Verfahren zur Herstellung von vertikal miteinander elektrisch leitend kontaktierten Halbleiterbauelementen
EP0635885B1 (en) * 1993-07-22 1998-12-16 Raytheon Company High density circuit assembly
US5354929A (en) * 1993-09-28 1994-10-11 The Dow Chemical Company Bisbenzocyclobutene compounds with hydrophobic substituents, a method for making same
DE4400985C1 (de) * 1994-01-14 1995-05-11 Siemens Ag Verfahren zur Herstellung einer dreidimensionalen Schaltungsanordnung
US5416233A (en) * 1994-01-25 1995-05-16 The Dow Chemical Company Preparation of vinylsilane-benzocyclobutenes
US5627106A (en) * 1994-05-06 1997-05-06 United Microelectronics Corporation Trench method for three dimensional chip connecting during IC fabrication
DE4433845A1 (de) * 1994-09-22 1996-03-28 Fraunhofer Ges Forschung Verfahren zur Herstellung einer dreidimensionalen integrierten Schaltung
DE4433833A1 (de) * 1994-09-22 1996-03-28 Fraunhofer Ges Forschung Verfahren zur Herstellung einer dreidimensionalen integrierten Schaltung unter Erreichung hoher Systemausbeuten
JP2773660B2 (ja) * 1994-10-27 1998-07-09 日本電気株式会社 半導体装置
US5550405A (en) * 1994-12-21 1996-08-27 Advanced Micro Devices, Incorporated Processing techniques for achieving production-worthy, low dielectric, low interconnect resistance and high performance ICS
US5745984A (en) * 1995-07-10 1998-05-05 Martin Marietta Corporation Method for making an electronic module

Also Published As

Publication number Publication date
DE59610179D1 (de) 2003-04-03
DE19543540C1 (de) 1996-11-21
JP4033903B2 (ja) 2008-01-16
WO1997019462A2 (de) 1997-05-29
JP2000500617A (ja) 2000-01-18
US6313517B1 (en) 2001-11-06
KR100430044B1 (ko) 2004-06-16
EP0862788B1 (de) 2003-02-26
WO1997019462A3 (de) 1997-08-21
US6146992A (en) 2000-11-14
EP0862788A2 (de) 1998-09-09

Similar Documents

Publication Publication Date Title
KR100430044B1 (ko) 수직으로집적된반도체소자및그의제조방법
US6730997B2 (en) Method of transferring ultra-thin substrates and application of the method to the manufacture of a multi-layered thin film device
US5767001A (en) Process for producing semiconductor components between which contact is made vertically
US6867073B1 (en) Single mask via method and device
CN105428323B (zh) 具有带聚合物衬底的半导体器件的印刷电路模块以及其制造方法
JP3605487B2 (ja) 浮遊式微細構造を製造するための方法および浮遊式微細構造処理アセンブリ
US6673698B1 (en) Thin film semiconductor package utilizing a glass substrate with composite polymer/metal interconnect layers
KR100347656B1 (ko) 3차원회로를형성하기위한방법
US5087585A (en) Method of stacking semiconductor substrates for fabrication of three-dimensional integrated circuit
US5846879A (en) Contact structure for vertical chip connections
US20030071283A1 (en) Semiconductor structure with one or more through-holes
US20110193169A1 (en) Techniques for Three-Dimensional Circuit Integration
JPH08204123A (ja) ３次元集積回路の製造方法
KR20000076837A (ko) 캐리어 기판상에 탑재된 집적 회로 디바이스 제조 방법
TWI627708B (zh) 具有保留處理晶圓部之裝置層轉移
US4070230A (en) Semiconductor component with dielectric carrier and its manufacture
US4072982A (en) Semiconductor component with dielectric carrier and its manufacture
US20050112843A1 (en) Method for anodic bonding of wafers and device
EP1195808B1 (en) Method of fabricating a thin, free-standing semiconductor device layer and of making a three-dimensionally integrated circuit
US6107674A (en) Isolated multi-chip devices
US8329573B2 (en) Wafer level integration module having controlled resistivity interconnects
EP1041620A2 (en) Method of transferring ultrathin substrates and application of the method to the manufacture of a multi-layer thin film device
CN113826195A (zh) 复合部件及其制造方法
AU2004286545B2 (en) Single mask via method and device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130412

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20140411

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20150416

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20160408

Year of fee payment: 13

EXPY Expiration of term