JP2000500617A - 垂直方向に集積された半導体素子及びその製法 - Google Patents

垂直方向に集積された半導体素子及びその製法

Info

Publication number
JP2000500617A
JP2000500617A JP9519275A JP51927597A JP2000500617A JP 2000500617 A JP2000500617 A JP 2000500617A JP 9519275 A JP9519275 A JP 9519275A JP 51927597 A JP51927597 A JP 51927597A JP 2000500617 A JP2000500617 A JP 2000500617A
Authority
JP
Japan
Prior art keywords
substrate
contact
semiconductor device
layer
bcb
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9519275A
Other languages
English (en)
Other versions
JP4033903B2 (ja
Inventor
ラウターバッハ クリストゥル
ヴェーバー ヴェルナー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of JP2000500617A publication Critical patent/JP2000500617A/ja
Application granted granted Critical
Publication of JP4033903B2 publication Critical patent/JP4033903B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 垂直（三次元）方向に集積半導体素子に関して、異なる複数の基板状に素子平面を実現し、ベンゾシクロブテンからなる結合層で結合し、引き続き垂直接触構造により電気的結合を生じさせることを提案している。ベンゾシクロブテン−結合層を用いると、膨張の少ない接着が簡単な方法で可能になる。

Description

【発明の詳細な説明】 垂直方向に集積された半導体素子及びその製法 本発明は、複数の半導体素子の垂直な導電結合のために備えられている特殊な 接続構造を有する半導体素子の製法に関する。 今日、半導体回路はプレーナ技術で製造されている。チップ上で達成可能な複 合度は、その大きさ及び達成可能な構造体の細密さにより限られている。複数の 相互に結合された半導体チップからなるシステムの導電性は慣用の技術では本質 的に、接続コンタクトを介しての個々のチップ間の限られた数の可能な結合、種 々のチップ間のこのような結合を介してのシグナル伝達の低い速度、広く分枝し た導体路による複雑なチップでの限られた速度及びインターフェース−回路の高 い電力消耗により限られている。 プレーナ技術を使用する場合のこれらの前記の制限は、回路の三次元技術で克 服することが出来る。上下の幾つかの素子平面の配置は、これらの素子の平行な コミュニケーションを、平面での導電結合のための僅かな費用で可能にする。更 に、速度を制限するインターチップ−結合が回避される。 三次元ＩＣの公知の製法は、素子の平面を介して、更なる半導体層を析出させ 、かつこれを好適な方法で （例えばレーザーを用いての局所的加熱）、再結晶させ、かつそこに、更なる素 子平面を実現することに基づいている。この技術も、再結晶化の際の下方の平面 の熱負荷により、かつ損傷により限られる達成可能な収量により生ずる本質的な 限界を有する。 もう１つの方法では、個々の素子平面を相互に別々に製造する。これらの平面 を数μｍに薄くし、かつウェーファー接着により相互に結合する。表面及び裏面 上の個々の素子平面にインターチップ結合のためのコンタクトを備えさせること で、電気的結合を生じさせる。 米国特許（ＵＳ）第４９３９５６８号明細書から、垂直方向に集積された半導 体素子及びその製法が公知であり、その際、垂直方向に連なる結合は、層平面そ れぞれの基板中に存在する垂直金属ピンを介して行われる。この製法は、層構造 を備えられていない基板の裏面を可能な限り、これらの垂直に連なる結合が露出 するまで研磨することを予定している。次いで基材のこれらの面に、同様に構造 体を備えさせることが出来る。素子の後続の平面との直接的な結合のために、垂 直に連なる結合の露出した表面にアルミニウムコンタクトを備える。 ドイツ特許（ＤＥ）第４３１４９０７Ｃ１号明細書から、垂直方向に集積され た素子の製法が公知であり、その際、素子平面を先ず、別々の基板上に生じさせ る。下方の基板上に平坦化層を乗せ、かつ上方の基板を薄くした後に、両方の基 板を相互に結合する。素子平面間の導電結合のために、基板中に、集積針形金属 構造体が備えられている。 ドイツ特許（ＤＥ）第４４００９８５Ｃ１号明細書中で、平坦化層のためにポ リイミドを使用し、素子平面の結合のために先ず接触ホールを作り、引き続きこ れにコンタクト材料を充填することが提案されている。この実施の欠点は、硬化 （もしくはイミド化）の際に水を分離し、かつ反応萎縮を示すポリイミド層であ る。分離された水は大部分が素子中に残留し、かつ出来上がった素子の機能又は 耐久性に悪影響を及ぼす付加的な膨張をもたらす。更に、ポリイミド層は、例え ば３０％の僅かな平坦化作用しか有さないので、再度付着問題を相互に示す複数 の層が必要である。 本発明の課題は、垂直方向に集積された素子のための改善された構造及び簡単 な製法を記載すること及び殊に、素子平面間により確実で、かつ膨張のない結合 を保証し、かつ垂直方向に集積された素子のために他に必要な処理工程を悪影響 無しに省く中間層用の好適な材料を発見することである。 この課題は、請求項１に記載の半導体素子で解決される。製法及び本発明の他 の有利な実施態は、他の請求項に記載されている。 本発明の半導体素子は、それぞれ固有の基板中で実 現されている少なくとも２つの素子平面を含む。本発明の半導体素子中では、別 々の基板中で実現された素子平面が、ホモ重合されたベンゾシクロブテン（ＢＣ Ｂ）を含む結合層により接合されている。素子平面間もしくは基板中で実現され た素子間の電気的結合を、第１の基板上の第１のコンタクト領域と、第２の基板 上の第２のコンタクト領域とを導電的に結合する垂直な接触構造体により実現す る。 本発明では先ず、両方の基板の膨張の無い結合を可能にする構造体を提案する 。第２（上方の）基板を結合の前に、数μｍの可能な限り僅かな層厚まで薄くす るので、これは特にサーモメカニカル膨張にたいして過敏である。ＢＣＢで実現 される結合層を硬化させる場合に、僅かな反応萎縮（例えば５％未満）が生ずる のみであるので、本発明の半導体素子中には実際に、結合層と第２の基板との間 の境界面に付加的な膨張は観察されない。 結合層は、通常半導体素子の表面を形成する半導体、酸化物及び金属上での非 常に良好な付着を示す。ＢＣＢからなる結合層は、揮発性生成物の分離を伴わず に硬化し、かつ脱ガスも示さない。このことは殊に、比較的広い面積の接着の際 に、例えば本発明の半導体素子の場合に重要である。それというのも、このよう な脱ガスは、再度付加的な膨張をもたらしうる不所望なガス内包をもたらすため である。 ＢＣＢ層は疎水性であり、かつ水吸収を示さない。これは熱的に約４００℃ま で安定で、従って、更なる処理工程の間の、かつ出来上がった半導体素子の運転 の間の通常の周囲条件に耐えられる。これには、ＢＣＢ−層が、非常に良好に平 坦化することが寄与している。既に１つの平坦化層を用いて、９０％を上回る平 坦化度を達成することが出来る。他の有利な特性としては、本発明の結合層は、 ２．５の極めて低い誘電率ε（１Ｍｈｚ）を示す。これにより、両方の素子平面 間もしくは第１及び第２基板中に集積された回路及び素子間の容量結合が低減さ れる。ＢＣＢからなる結合層のガラス転移温度は十分に高く、かつ実施例中では 例えば３５０℃である。半導体素子の高い操作温度でも、高められた熱膨張をも たらしうる相転移は予期されない。更に、個々の素子平面の良好な電気的分離に 役立つ３×１０6ボルト／ｃｍまでの結合層の高い降伏電圧を特記すべきである 。 ベンゾシクロブテンは、キノ−ジメタンへの熱転位を示す： キノ−ジメタンは再度、それ自体と、又は他の不飽和化合物と、六員環の形成 下に付加環化する： 架橋されたポリマーを生じさせるために、一般構造式： [式中、Ｒ′は、少なくとも１つの不飽和Ｃ−Ｃ−結合を有し、有利には芳香族 物質と共役している二価の有機基又は無機基である]のビスベンゾシクロブテン が好適である。有利なビスベンゾシクロブテンは、基Ｒとしてジビニルテトラメ チルジシロキサン基を有し、 入手することが出来る。 この特殊なＢＣＢは、電気的適用のための誘電性ポリマーとして開発された。 既に、誘電相及び中間層としてのマルチチップモジュールでの使用が記載されて いる。その場合利点としては、硬化された（重合された）ＢＣＢ−層上には問題 なく、ＢＣＢに対して良好な付着性を有する更なる半導体−、酸化物−、窒化物 −及び金属層を析出させることが出来ることであると判明している。 本発明は、ＢＣＢは、垂直方向に集積された半導体素子の場合で結合層として も使用することが出来、その際、接着剤機能がＢＣＢにはあることを示している 。基板の一つは、数μｍの厚さまで薄くされており、従って、その素子特性の変 化に伴い、敏感にズレ及び他の応力に反応しうるシートと同様の状態であるので 、中間層もしくは接着結合に、高い要求がある。ＢＣＢ−層は全てのこれらの要 求を満たし、簡単に使用することができ、かつ完全に機能性の優れた垂直方向に 集積された半導体素子をもたらす。 本発明の半導体素子中では、同じか又は異なる材料からなっていてよい少なく とも２つの基板が集積されている。両方の基板上に異なる種類の素子を生じさせ て、個々の基板上では両立しないであろう異なる製造プロセスを使用することも 可能である。例えば、ケイ素基板中のバイポーラ及びＣＭＯＳ−回路を、例えば ＩＩＩ／Ｖ−結合半導体基板上の相応する同様の、又は異なる回路と組み合わせ ることが可能である。ＩＩＩ−Ｖ−技術での迅速な回路は例えば、高集積メモリ と組み合わせることが出来る。相応する方法では、種々の適用を、１つの垂直方 向に集積された半導体素子中にまとめることも出来、例えば、ＩｎＧａＡｓＰ／ ＩｎＰ−又はＧａＡｓ／ＧａＡｌＡｓ−ベース上のオプトエレクトロニクス素子 及び光処理素子を、相応するケイ素中のドライバ又は増幅回路と組み合わせるこ とができる。 新規の垂直方向に集積された半導体素子の本発明による製法を次で、実施例及 びその図に基づき詳述する。 図１は、断面図で、その中に集積されている回路もしくは素子の一部を伴う第 一の基板を示している。 図２〜４は、その中に集積された素子もしくは回路を有する第２の基板を、断 面図で示しており、一方で、 図５及び６中には、同じ製法で、基板の両方を結合させる際の２つの方法工程 が表されている。 図７は、本発明で、第１の基板と第２の基板との間の接着結合をそれを用いて 製造しうる可能な温度プログラムを示している。 図１は、第１の基板Ｓ１を示しており、その中には、半導体回路が実現されて いる。簡潔にするために、素子には僅か２つのメタライゼーション部３及び４が 表されており、これは、分離層２上に配置されている。メタライゼーション部３ は、不活性化層５で覆われている一方で、メタライゼーション部４は更なる素子 平面と、従って第２の基板Ｓ２と接触するように用意されている。メタライゼー ション部４のより良好な接続のために、この上に第１の接触領域ＫＢ１を用意し 、これを、メタライゼーション部４と導電性に結合させる。第１の接触領域ＫＢ １は、任意の導電性材料か ら調製されており、かつ本発明の特異的実施では、低温溶融性合金、例えばＡｕ Ｉｎ、ＡｇＳｎ又はＳｎＰｂからなる。 図２では、第２の、例えばケイ素からなる基板２が示されており、ここには、 電気素子又は半導体回路が実現されている。ここでも、より簡潔にするために、 たった１つのメタライゼーション面が製造されており、素子又は回路の機能領域 を介して電気的に操作される。メタライゼーション面には図中では、メタライゼ ーション部３′及び４′が、分離層２′上に製造されている。メタライゼーショ ン部３′及び４′からなるメタライゼーション面は、不活性化層５′でカバーさ れている。例えば、フォトラッカー塗布技術を介して窒化ケイ素層中に実現され ているエッチングマスク６を用いて、接触ホールＫＬのために用意された領域を 規定する。接触ホール自体は、異方性エッチング方法で例えば５〜７μｍの深さ までで生じさせることができる。更に、全面に更なる不活性化部７、例えば酸化 物を析出させるが、その際それは、接触ホールの内側も覆う。同様にフォトラッ カー塗布技術で開放できるエッチングマスクを用いて（図示されていない）、メ タライゼーション部４の表面を露出させ、これを第１の素子平面との垂直接触の ために用意されている第２の接触領域ＫＢ２とする。 両方の基板Ｓ１及びＳ２を結合する前に、第２の基 板Ｓ２の裏面（＝第２表面Ｏ２）を、基板Ｓ２中の素子もしくは回路の機能性を 保障する残留層厚が残る程度に除去するか、もしくは薄くする。基板裏面の除去 は例えば、裏面研磨（例えばＣＭＰ、化学的機械的研磨）又は再エッチングによ り行うことができる。その場合、基板Ｓ２を薄くする際に接触ホールの底部を、 一緒に除去して、基板Ｓ２を完全に貫通する開口部が存在するように、接触ホー ルＫＬの深さを選択する。薄くする前に、基板Ｓ２の表側の面（第１表面）上に 素子構造上にもう１つの基板９を補助基板として、例えば付着層８を用いて固定 すると、薄くされた基板Ｓ２の取り扱いは容易になる。この付着層は例えば、ポ リイミド、ポリアクリレート又はエポキシドからなっていてよい。これは例えば １．５μｍの厚さで施与され、かつ補助基板９と第２基板とを結合する。この接 着は、予め基板Ｓ２がそれで平坦化されていたＢＣＢ−層上で特に有利に行うこ とができる。図４は、第２表面Ｏ２を部分的に除去した後の配置を示しており、 その場合、接触ホールＫＬに対する開口部が存在している。 次の段階で、補助基板９と結合した第２の基板Ｓ２を第１の基板Ｓ１と結合さ せる。このために、両方の結合させるべき表面の少なくとも一方上に、ベンゾシ クロブテンを、充分な平坦化が行えるような層厚で付着させる。ＢＣＢとして例 えば、既に記載した、種々 の濃度のメシチレン中での溶液として入手されるCyclotene3022を使用する。所 望の平坦化度もしくはそのために必要なＢＣＢ層（結合層ＶＳ）の層厚は、ＢＣ Ｂ−溶液の濃度を介して調節することができる。しかし、第１のＢＣＢ層を平坦 化のために付着させ、乾燥により溶剤を除去し、第１のＢＣＢ−層を加熱により 少なくとも部分的にポリマー化し、引き続きもう１つの薄いＢＣＢ−層を接着層 として付着させることも可能である。しかし前記のＢＣＢを用いて、既に１つの 層で、９０％を上回る平坦化率が達成される。後に実施すべき熱による硬化プロ セスの後に、ＢＣＢ−単一層は、モノリシック結合層ＶＳになる。同じことが、 第２の基板の第２表面Ｏ２上に施与しうるもう１つのＢＣＢ層にも当てはまる。 ＢＣＢ層の乾燥及び場合による予備重合の後に、両方の基板Ｓ１及びＳ２を適合 するように重ねて、接触ホールの開口部が直接、第１の接触領域ＫＢ１上にくる ようにする。正確な調整のために、調整マークを基板上に備えることができる。 両方の基板を組み合わせた後に、場合により複数の部分層からなるＢＣＢ−層 を熱的に硬化させ、モノリシック結合層ＶＳにする。このために、配置物を、１ 分当たり例えば０．５〜５℃の可能な限り低い加熱速度で、通常１８０〜２２０ ℃、例えば２００℃である硬化に充分な温度まで加熱する。この温度での数時間 の保持時間の後に、既に両方の基板間の膨張の無い三 次元安定結合に充分な８０〜９８％の重合度が達成されている。完全な付着のた めには、更に短時間、２５０〜３５０℃のより高い温度に加熱する。この後、迅 速に冷却することができる。図７中には、ＢＣＢ−層（ＥＭ）の硬化に好適なこ の温度プログラムが示されている。 両方の基板を結合層ＶＳを用いて結合した後に、補助基板を接着層８と一緒に 除去する。これを例えば、エッチング除去、プラズマ灰化又は他の接着層の解消 により行うことができる。場合により、表面を引き続き更に精製する。図５はこ の方法の後の配置物を示している。 次の工程で、結合層ＶＳを、接触ホールの領域で第１の接触領域ＫＢ１の表面 が露出するまで接触ホールを貫通させて除去する。このために、ＣＦ4／Ｏ2−保 持プラズマを用いての乾燥エッチング方法が好適である。 次の工程で、第２のウェーハーＳ２の第１の表面上全面に、殊に接触ホールに 充填するために好適である充分に導電性の接触材料、例えばＣＶＤ−タングステ ン又はケイ化タングステンを施与することで、垂直接触構造ＶＫを生じさせる。 この方法で、第１の基板もしくは第１の素子平面の第１の接触領域ＫＢ１と第２ の素子平面の接触領域ＫＢ２との間に導電結合を製造することができる。引き続 き、過剰の接触材料を例え ば、例えば窒化ケイ素からなるエッチングマスクを介しての研磨により除去する 。図６は、この工程の後の配置物を示しており、その際、既に完全に機能性のあ る２つの素子平面を有する半導体素子が存在する。 集積密度の更なる増大のために、この半導体素子上に更にもう１つの素子平面 を施与して、下に位置する素子平面と垂直に接触させることができ、その際、第 １の基板Ｓ１の代わりに、平らに製造された半導体素子を、本発明の方法に使用 する。 本発明の方法の変法では、接触ホールＫＬを先ず両方の基板を組み合わせた後 に製造することが可能である。方法の相応する変更では、その後次の工程が続く ：不活性化層７の析出、接触ホールＫＬの領域の不活性化層及び結合層ＶＳの乾 燥エッチング、第１及び第２の接触領域の間の導電性結合の製造下での接触材料 の析出、並びに過剰な接触材料の再エッチング。この変法でも、図６の構造体が 得られる。

Claims (1)

  1. 【特許請求の範囲】 １．複数の素子平面を包含する層状構造を有する半導体素子（Ｂ）において、 これが次のもの： − 第１の導電性接触領域（ＫＢ１）を有する少なくとも１つの素子又は１つ の半導体回路がその中に実現されている第１の基板（Ｓ１）、 − 少なくとももう１つの素子又はもう１つの回路がその中に実現されており 、かつ第２の導電性接触領域（ＫＢ２）を有する数μｍまで薄くされた第２の基 板（Ｓ２）、 − 両方の基板（Ｓ１、Ｓ２）を結合する結合層（ＶＳ）及び − 第１の接触領域（ＫＢ１）と第２の接触領域（ＫＢ２）とを導電性に結合 する垂直接触構造体（ＶＫ） を包含する場合に、結合層（ＶＳ）がホモ重合されたベンゾシクロブテン（ＢＣ Ｂ）を含むことを特徴とする、半導体素子（Ｂ）。 ２．ホモ重合されるベンゾシクロブテンは、一般構造式： [式中、Ｒは任意の脂肪族又は芳香族基であり、かつ である]のいずれか１つを有するモノマーに由来する、請求項１に記載の半導体 素子（Ｂ）。 ３．垂直接続構造体（ＶＫ）が、タングステン、ケイ化タングステン又は窒化 タングステンからなる、請求項１又は２に記載の半導体素子（Ｂ）。 ４．基板（Ｓ１、Ｓ２）の少なくとも一方がケイ素を包含する、請求項１から ３のいずれかに記載の半導体素子（Ｂ）。 ５．垂直接触構造体（ＶＫ）がピン状に形成されている、請求項１から４のい ずれかに記載の半導体素子（Ｂ）。 ６．層状構造体及び垂直接触構造体（ＶＫ）を有する半導体素子の製法におい て、その製法が − 第１の基板（Ｓ１）中に第１の接触領域（ＫＢ１）を有する素子又は回路 を形成する − 第２の基板（Ｓ２）の第１の表面中に第２の接触領域（ＫＢ２）を有する もう１つの素子又はもう１つの回路を形成する − 層厚を低減するために、第２の基板（Ｓ２）の第２の表面の基板材料を全 面に亙って除く − ビスベンゾシクロブテンを用いて、第１の基板（Ｓ１）と第２の基板（Ｓ ２）の第２の表面とを接着する、及び − 垂直接触構造体（ＶＫ）により、第１の接触領域（ＫＢ１）と第２の接触 領域（ＫＢ２）との間に導電性結合を製造する 工程を伴うことを特徴とする、層状構造及び垂直接触構造を有する半導体素子の 製法。 ７．導電性結合の製造が、 − 第１の基板の第１の接触領域（ＫＢ１）を露出させつつ、エッチングによ り、第２の基板の第１の表面（Ｏ１）中に接触ホール（ＫＬ）を形成する − コンタクト材料の全面析出及び再エッチングによりコンタクトホールを充 填して、垂直接触構造体（ＶＫ）を生じさせる 工程を伴う、請求項６に記載の方法。 ８．第１の基板（Ｓ１）中に、両方の基板を接着する前に接触ホール（ＫＬ） を製造し、接着の後に接触材料で充填する、請求項６に記載の方法。 ９．両方の基板の接着を、ＢＣＢ−溶液を接着される表面の少なくとも一方に 付与し、付与されたＢＣＢ−層を乾燥させ、両方の基板を合わせ、かつＢＣＢ− 層を熱硬化により重合させることにより行う、請求項６から８のいずれかに記載 の方法。 10．熱硬化のために先ず、０．５〜５℃／分の加熱速度で、１８０〜２２０℃ の温度まで加熱して、８０〜９８％の重合度が達成されるまでこの温度を保持し 、完全に重合させるために２５０〜３５０℃の温度ま で加熱し、引き続き迅速に冷却する、請求項９に記載の方法。
JP51927597A 1995-11-22 1996-11-06 垂直方向に集積された半導体素子及びその製法 Expired - Lifetime JP4033903B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE19543540.0 1995-11-22
DE19543540A DE19543540C1 (de) 1995-11-22 1995-11-22 Vertikal integriertes Halbleiterbauelement mit zwei miteinander verbundenen Substraten und Herstellungsverfahren dafür
PCT/DE1996/002108 WO1997019462A2 (de) 1995-11-22 1996-11-06 Vertikal integriertes halbleiterbauelement und herstellungsverfahren dafür

Publications (2)

Publication Number Publication Date
JP2000500617A true JP2000500617A (ja) 2000-01-18
JP4033903B2 JP4033903B2 (ja) 2008-01-16

Family

ID=7778127

Family Applications (1)

Application Number Title Priority Date Filing Date
JP51927597A Expired - Lifetime JP4033903B2 (ja) 1995-11-22 1996-11-06 垂直方向に集積された半導体素子及びその製法

Country Status (6)

Country Link
US (2) US6146992A (ja)
EP (1) EP0862788B1 (ja)
JP (1) JP4033903B2 (ja)
KR (1) KR100430044B1 (ja)
DE (2) DE19543540C1 (ja)
WO (1) WO1997019462A2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005236303A (ja) * 2004-02-20 2005-09-02 Shogen Koden Kofun Yugenkoshi オーミック金属バルジを有する有機接着発光素子
WO2010084918A1 (ja) * 2009-01-21 2010-07-29 日産化学工業株式会社 ベンゾシクロブテン樹脂のインプリント技術への適用及び当該技術によるパターン形成方法
WO2011045929A1 (ja) * 2009-10-14 2011-04-21 国立大学法人東北大学 センサ装置およびセンサ装置の製造方法
JP5328924B2 (ja) * 2009-10-14 2013-10-30 国立大学法人東北大学 センサ装置およびセンサ装置の製造方法
US8860065B2 (en) 2005-01-18 2014-10-14 Epistar Corporation Optoelectronic semiconductor device

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19702121C1 (de) * 1997-01-22 1998-06-18 Siemens Ag Verfahren zur Herstellung von vertikalen Chipverbindungen
US6551857B2 (en) 1997-04-04 2003-04-22 Elm Technology Corporation Three dimensional structure integrated circuits
EP0926726A1 (en) * 1997-12-16 1999-06-30 STMicroelectronics S.r.l. Fabrication process and electronic device having front-back through contacts for bonding onto boards
WO1999031722A1 (de) 1997-12-16 1999-06-24 Infineon Technologies Ag Barriereschicht für kupfermetallisierung
JP2002510878A (ja) 1998-04-02 2002-04-09 アプライド マテリアルズ インコーポレイテッド 低ｋ誘電体をエッチングする方法
DE19816245A1 (de) * 1998-04-11 1999-10-21 Fraunhofer Ges Forschung Verfahren zur Kontaktierung eines elektrischen Bauelements und elektrisches Bauelement
KR100261126B1 (ko) * 1998-05-30 2000-07-01 김순택 음극선관용 레이저스크린 및 그 제조방법
GB2346259A (en) * 1999-01-22 2000-08-02 Lucent Technologies Inc Via connections in wafer bonded structures
EP1041620A3 (en) * 1999-04-02 2005-01-05 Interuniversitair Microelektronica Centrum Vzw Method of transferring ultrathin substrates and application of the method to the manufacture of a multi-layer thin film device
EP1041624A1 (en) * 1999-04-02 2000-10-04 Interuniversitair Microelektronica Centrum Vzw Method of transferring ultra-thin substrates and application of the method to the manufacture of a multilayer thin film device
WO2001001485A2 (en) * 1999-06-29 2001-01-04 Koninklijke Philips Electronics N.V. A semiconductor device
US7211877B1 (en) 1999-09-13 2007-05-01 Vishay-Siliconix Chip scale surface mount package for semiconductor device and process of fabricating the same
US6984571B1 (en) * 1999-10-01 2006-01-10 Ziptronix, Inc. Three dimensional device integration method and integrated device
US6500694B1 (en) * 2000-03-22 2002-12-31 Ziptronix, Inc. Three dimensional device integration method and integrated device
DE19956903B4 (de) * 1999-11-26 2009-04-09 United Monolithic Semiconductors Gmbh HF-Halbleiterbauelement und Verfahren zur Integration von HF-Dioden
DE19956904C2 (de) * 1999-11-26 2003-08-07 United Monolithic Semiconduct Integrierter Amplitudenbegrenzer bzw. Limiter und Verfahren zur Herstellung eines integrierten Limiters
US6902987B1 (en) 2000-02-16 2005-06-07 Ziptronix, Inc. Method for low temperature bonding and bonded structure
US6392290B1 (en) * 2000-04-07 2002-05-21 Siliconix Incorporated Vertical structure for semiconductor wafer-level chip scale packages
US7151036B1 (en) 2002-07-29 2006-12-19 Vishay-Siliconix Precision high-frequency capacitor formed on semiconductor substrate
US6432814B1 (en) * 2000-11-30 2002-08-13 Agere Systems Guardian Corp. Method of manufacturing an interconnect structure having a passivation layer for preventing subsequent processing reactions
JP2002198373A (ja) * 2000-12-27 2002-07-12 Oki Electric Ind Co Ltd 半導体装置の製造方法
TW493286B (en) * 2001-02-06 2002-07-01 United Epitaxy Co Ltd Light-emitting diode and the manufacturing method thereof
JP2002353424A (ja) * 2001-03-23 2002-12-06 Seiko Epson Corp 基板装置の製造方法及び基板装置、電気光学装置の製造方法及び電気光学装置、並びに電子機器
US20020163072A1 (en) * 2001-05-01 2002-11-07 Subhash Gupta Method for bonding wafers to produce stacked integrated circuits
US6942750B2 (en) * 2001-06-08 2005-09-13 The Regents Of The University Of Michigan Low-temperature patterned wafer bonding with photosensitive benzocyclobutene (BCB) and 3D MEMS (microelectromechanical systems) structure fabrication
DE10200399B4 (de) * 2002-01-08 2008-03-27 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Erzeugung einer dreidimensional integrierten Halbleitervorrichtung und dreidimensional integrierte Halbleitervorrichtung
JP2004095865A (ja) * 2002-08-30 2004-03-25 Nec Electronics Corp 半導体装置およびその製造方法
JP4213478B2 (ja) * 2003-01-14 2009-01-21 株式会社ルネサステクノロジ 半導体装置の製造方法
JP4115326B2 (ja) * 2003-04-15 2008-07-09 新光電気工業株式会社 半導体パッケージの製造方法
US7109092B2 (en) 2003-05-19 2006-09-19 Ziptronix, Inc. Method of room temperature covalent bonding
US7459790B2 (en) * 2003-10-15 2008-12-02 Megica Corporation Post passivation interconnection schemes on top of the IC chips
GB0400997D0 (en) * 2004-01-16 2004-02-18 Univ Cambridge Tech N-channel transistor
JP2005268454A (ja) * 2004-03-17 2005-09-29 Nec Electronics Corp 半導体装置およびその製造方法
US20070015357A1 (en) * 2005-07-15 2007-01-18 Government Of The Usa, As Represented By Secretary Of U.S. Army Process of adhesive bonding with patternable polymers for producing microstructure devices on a wafer assembly
US20090279575A1 (en) * 2005-12-16 2009-11-12 Koninklijke Philips Electronics, N.V. Carrier substrate for micro device packaging
TWI293499B (en) * 2006-01-25 2008-02-11 Advanced Semiconductor Eng Three dimensional package and method of making the same
TWI287273B (en) * 2006-01-25 2007-09-21 Advanced Semiconductor Eng Three dimensional package and method of making the same
US7768075B2 (en) 2006-04-06 2010-08-03 Fairchild Semiconductor Corporation Semiconductor die packages using thin dies and metal substrates
US8193092B2 (en) * 2007-07-31 2012-06-05 Micron Technology, Inc. Semiconductor devices including a through-substrate conductive member with an exposed end and methods of manufacturing such semiconductor devices
US8598465B2 (en) * 2011-01-27 2013-12-03 Northrop Grumman Systems Corporation Hermetic circuit ring for BCB WSA circuits
US9766171B2 (en) 2014-03-17 2017-09-19 Columbia Insurance Company Devices, systems and method for flooring performance testing
DE102018109433B3 (de) 2018-04-19 2019-09-19 Infineon Technologies Ag Verfahren zur stabilisierung einer halbleiteranordnung

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61288455A (ja) * 1985-06-17 1986-12-18 Fujitsu Ltd 多層半導体装置の製造方法
KR900008647B1 (ko) * 1986-03-20 1990-11-26 후지쓰 가부시끼가이샤 3차원 집적회로와 그의 제조방법
US4675370A (en) * 1986-04-29 1987-06-23 University Of Dayton Resin systems derived from benzocyclobutene-alkyne imide monomers
US5401812A (en) * 1991-12-24 1995-03-28 Matsushita Electric Works, Ltd. Thermosetting polyimide composition, thermoset product thereof and manufacturing process thereof
DE59406156D1 (de) * 1993-02-11 1998-07-16 Siemens Ag Verfahren zur Herstellung einer dreidimensionalen Schaltungsanordnung
US5854302A (en) * 1993-04-29 1998-12-29 The Dow Chemical Company Partially polymerized divinylsiloxane linked bisbenzocyclobutene resins and methods for making said resins
DE4314907C1 (de) * 1993-05-05 1994-08-25 Siemens Ag Verfahren zur Herstellung von vertikal miteinander elektrisch leitend kontaktierten Halbleiterbauelementen
DE69322630T2 (de) * 1993-07-22 1999-07-08 Raytheon Co., El Segundo, Calif. Integriertes Schaltungsbauelement hoher Dichte
US5354929A (en) * 1993-09-28 1994-10-11 The Dow Chemical Company Bisbenzocyclobutene compounds with hydrophobic substituents, a method for making same
DE4400985C1 (de) * 1994-01-14 1995-05-11 Siemens Ag Verfahren zur Herstellung einer dreidimensionalen Schaltungsanordnung
US5416233A (en) * 1994-01-25 1995-05-16 The Dow Chemical Company Preparation of vinylsilane-benzocyclobutenes
US5627106A (en) * 1994-05-06 1997-05-06 United Microelectronics Corporation Trench method for three dimensional chip connecting during IC fabrication
DE4433845A1 (de) * 1994-09-22 1996-03-28 Fraunhofer Ges Forschung Verfahren zur Herstellung einer dreidimensionalen integrierten Schaltung
DE4433833A1 (de) * 1994-09-22 1996-03-28 Fraunhofer Ges Forschung Verfahren zur Herstellung einer dreidimensionalen integrierten Schaltung unter Erreichung hoher Systemausbeuten
JP2773660B2 (ja) * 1994-10-27 1998-07-09 日本電気株式会社 半導体装置
US5550405A (en) * 1994-12-21 1996-08-27 Advanced Micro Devices, Incorporated Processing techniques for achieving production-worthy, low dielectric, low interconnect resistance and high performance ICS
US5745984A (en) * 1995-07-10 1998-05-05 Martin Marietta Corporation Method for making an electronic module

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005236303A (ja) * 2004-02-20 2005-09-02 Shogen Koden Kofun Yugenkoshi オーミック金属バルジを有する有機接着発光素子
JP4648031B2 (ja) * 2004-02-20 2011-03-09 晶元光電股▲ふん▼有限公司 金属バルジを有する有機接着発光素子
US8237182B2 (en) 2004-02-20 2012-08-07 Epistar Corporation Organic adhesive light-emitting device with ohmic metal bulge
US8860065B2 (en) 2005-01-18 2014-10-14 Epistar Corporation Optoelectronic semiconductor device
US11245060B2 (en) 2007-08-27 2022-02-08 Epistar Corporation Optoelectronic semiconductor device
WO2010084918A1 (ja) * 2009-01-21 2010-07-29 日産化学工業株式会社 ベンゾシクロブテン樹脂のインプリント技術への適用及び当該技術によるパターン形成方法
WO2011045929A1 (ja) * 2009-10-14 2011-04-21 国立大学法人東北大学 センサ装置およびセンサ装置の製造方法
WO2011045836A1 (ja) * 2009-10-14 2011-04-21 国立大学法人東北大学 センサ装置およびセンサ装置の製造方法
JP5328924B2 (ja) * 2009-10-14 2013-10-30 国立大学法人東北大学 センサ装置およびセンサ装置の製造方法
US8823114B2 (en) 2009-10-14 2014-09-02 Tohoku University Sensor device having electrode draw-out portions through side of substrate

Also Published As

Publication number Publication date
US6313517B1 (en) 2001-11-06
KR19990071551A (ko) 1999-09-27
EP0862788B1 (de) 2003-02-26
DE19543540C1 (de) 1996-11-21
JP4033903B2 (ja) 2008-01-16
WO1997019462A2 (de) 1997-05-29
WO1997019462A3 (de) 1997-08-21
US6146992A (en) 2000-11-14
KR100430044B1 (ko) 2004-06-16
EP0862788A2 (de) 1998-09-09
DE59610179D1 (de) 2003-04-03

Similar Documents

Publication Publication Date Title
JP4033903B2 (ja) 垂直方向に集積された半導体素子及びその製法
CN108336037B (zh) 一种晶圆级系统封装结构和电子装置
US6506664B1 (en) Method of transferring ultra-thin substrates and application of the method to the manufacture of a multi-layer thin film device
KR100363375B1 (ko) 캐리어 기판상에 탑재된 집적 회로 디바이스 제조 방법
JP2717993B2 (ja) 導電性ポリマー及び絶縁体を使用したフリツプチツプ技術
US7459774B2 (en) Stacked chip package using photosensitive polymer and manufacturing method thereof
US5380681A (en) Three-dimensional multichip package and methods of fabricating
US7180180B2 (en) Stacked device underfill and a method of fabrication
JP3999828B2 (ja) マイクロエレクトロニックシステムを垂直方向で集積する方法
KR100347656B1 (ko) 3차원회로를형성하기위한방법
US20050090099A1 (en) Thin film semiconductor package and method of fabrication
US20070287265A1 (en) Substrate treating method and method of manufacturing semiconductor apparatus
JP2003501804A (ja) 背面接触により電気コンポーネントを垂直に集積する方法
JPH08213549A (ja) 集積回路の製造方法
WO2021012377A1 (zh) 体声波谐振器的封装方法及封装结构
JP5003023B2 (ja) 基板処理方法及び半導体装置の製造方法
KR102238309B1 (ko) 반도체 디바이스 및 그 제조 방법
US20080009095A1 (en) Advanced Thin Flexible Microelectronic Assemblies and Methods for Making Same
CN111128749A (zh) 使用可光刻键合材料的晶圆级封装方法
JP3048686B2 (ja) 半導体装置およびその製造方法
WO2022095695A1 (zh) Mcm封装结构及其制作方法
JPH0714028B2 (ja) 立体型半導体装置の製造方法
EP1041620A2 (en) Method of transferring ultrathin substrates and application of the method to the manufacture of a multi-layer thin film device
JP2529087B2 (ja) 熱整合されたｉｃチップ装置の製造方法
CN118053947A (zh) 一种具有互锁结构的混合键合方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070515

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070815

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071009

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071024

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101102

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111102

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111102

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111102

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121102

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121102

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131102

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term