JPH08213549A - 集積回路の製造方法 - Google Patents

集積回路の製造方法

Info

Publication number
JPH08213549A
JPH08213549A JP7244733A JP24473395A JPH08213549A JP H08213549 A JPH08213549 A JP H08213549A JP 7244733 A JP7244733 A JP 7244733A JP 24473395 A JP24473395 A JP 24473395A JP H08213549 A JPH08213549 A JP H08213549A
Authority
JP
Japan
Prior art keywords
layer
base layer
component base
manufacturing
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7244733A
Other languages
English (en)
Other versions
JP3992762B2 (ja
Inventor
Peter Ramm
ラム ペーター
Reinhold Buchner
ブッフネル ラインホールドゥ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Original Assignee
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV filed Critical Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Publication of JPH08213549A publication Critical patent/JPH08213549A/ja
Application granted granted Critical
Publication of JP3992762B2 publication Critical patent/JP3992762B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8221—Three dimensional integrated circuits stacked in different levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/975—Substrate or mask aligning feature

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 （修正有） 【課題】 高い集積密度と高い歩留まりを可能にする集
積回路の製造方法を提供する。 【解決手段】 個々の部品層は異なるトップ基層１とボ
トム基層１３の中で互いに独立してプロセス化され、続
いてつなぎ合わされる。まず、トップ基層１の表側に、
酸化物層または窒化物層の後の乾燥エッチングのための
マスクがはりつけられる。続いてトップ基層１の表側で
バイアホール１０が形成され、バイアホール１０は存在
する全ての部品層に侵入する。その後、トップ基層１に
ハンドリング基層１２がはりつけられ、トップ基層１が
裏側からバイアホール１０のところまで薄くされる。続
いてボトム基層１３がトップ基層１と結合される。ハン
ドリング基層１２の除去の後、バイアホール１０は残存
する層を通ってボトム基層１３の金属被覆層まで延長さ
れ、トップ基層とボトム基層の間の電気的接続部材が作
られる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は垂直な集積回路の製
造方法に関するものである。垂直な回路は３次元集積回
路で重要な役割をはたす。３次元集積とは、プレーナ技
術により製造された部品の垂直の結合を意味する。３次
元マイクロエレクトロニクスシステムの利点は、特に、
２次元システムと比べて、同じデザイン設計で到達可能
な実装密度とスイッチング速度がより高いことである。
後者は、一方において個々の部品あるいは回路間の経路
をより短くでき、また他方においてパラレルな情報処理
の可能性により生じるものである。自由に場所が選択で
きる高度に集積された垂直方向の接点による結合技術を
実現するために、システムの機能能力を向上させること
が必要となる。
【０００２】
【発明が解決しようとする課題】自由に選べる垂直方向
の接点を持つ３次元回路の配置の製造のための方法とし
ては次のものが周知である。
【０００３】Y.Akasaka、Proc.IEEE74(1986)1703 には、
多結晶のシリコンのプロセス化の完了した部品層を分離
し、再結晶化させ、その結果再結晶化した層中で他の部
品を製造することが提案されている。この方法の欠点と
しては、再結晶化プロセスにおける高い熱負荷による下
の面中の性能を劣化させる変質、並びに全てのシステム
のシリアルなプロセス化が必須なことである。後者は、
一方において製造における走行時間が長いことにより、
他方においてプロセスによりもたらされる沈殿の総計に
よる作用の低下によるものである。両者は、互いに分離
する個々の面の様々な基層中のプロセス化に比べ製造コ
ストを著しく増してしまう。
【０００４】Y.Hayashi その他による、Proc.8th Int W
orkshop on Future ElerctronDevice,1990,p.85 によれ
ば、まず始めに互いに分離した個々の部品を様々な基層
中で製造することが知られている。続いて基層は数ミク
ロンに薄くされ、前側および後側の接点を備え、接着に
より垂直方向に結合される。しかし前側および後側の接
点を作るために、標準半導体製造（ＣＭＯＳ）にはない
特別なプロセスが必要となる。ＭＯＳと適合性のない材
料（例えば金）と基層の後側の構造決めが必要でない。
【０００５】ＪＰ ６３−２１３９４３は、同様に分離
された個々の部品面が様々な基層中で製造される、垂直
な集積回路構造の製造方法が開示されている。上の基層
は、回路を持つ全ての層に侵入するバイアホールを備え
る。同じ方法で、下の基層は、この基層の金属被覆層ま
で到達するコンタクトールホールを備える。バイアホー
ルまで上の基層の裏側を薄くした後、２つの基層は、上
の基層のバイアホールが下の基層のコンタクトホールを
通って位置し、その結果２つの基層の部品面間の伝導性
の結合が作られるようにつなぎ合わされる。
【０００６】しかしながら、この方法の場合、２つの基
層でより大きな微分動作を設計の際備えなければならな
いという欠点を持つ。つまり、バイアホール（Ｉｎｔｅ
ｒ−Ｃｈｉｐ−Ｖｉａｓ）は、基層の反対側からの調整
により、互いに向かい合って下の基層の金属構造の境界
内にあるだけでなくコンタクトホール開口部の境界内に
存在しなければならないからである。そして、この結
果、集積密度はあまり上がらない。
【０００７】２つのプロセス化の完了した部品基層の結
合では、つなぎ合わせる前に、２つの基層の正確な調整
を調整マークにより行うことが必要である。裏側の構造
決めによらない場合、調整マークがこれまで基層の表側
の領域にはりつけられ、調整が赤外線透過光方法（例え
ば、いわゆるＦｌｉｐ−Ｃｈｉｐ−Ｂｏｎｄｅｎにより
周知である）により行われる。上の基層がつなぎ合わせ
の時点で連続する場合、可視のスペクトル領域の部品面
の光学的透過光は遮断される。
【０００８】しかしながら、赤外線透過光方法の適用
は、半導体製造では普通でない特別装備、つまり赤外線
透過光調整をあわせ持つボンド装置を必要とする。この
ため、調整される基層はもっぱら研磨された表面を持た
なければならない（ハンドリング基層と下の部品基
層）。つまり、そうでない場合、赤外線の光が境界面で
拡散してばらつき、それにより調整マークを写しこむこ
とができなくなるからである。調整精度は研磨された表
面を使用しても、赤外線のより長い波長により、可視の
光線と比べて、可視のスペクタル領域の調整の際より約
２倍悪く、その結果垂直な結合の実装密度は可視光線で
到達可能な値のほぼ２５％しかない。更に多くの境界面
とそれに結合され反射面を持つ集積回路の複雑な層の構
造は、透過光方法での調整精度を更に減少させる。更に
この方法は設計の自由と基層選択を制限する、なぜなら
調整マーク領域で良い透過性が必要だからである。
【０００９】よって、上記の方法の欠点は、特に、製造
の際の基層の走行時間が長いこと、ＣＭＯＳと適合しな
い特別プロセスの適用が必要であること、製造コストが
高く、また歩留まりおよび集積密度が減少することであ
る。
【００１０】本発明の課題は、高い集積密度と高い歩留
まりを可能にする集積回路の製造方法を提供することに
ある。
【００１１】また、本発明の他の課題は、ＣＭＯＳと適
合しない方法であって、自由に場所が選択できる垂直方
向の接続部材による結合が可能である集積回路の製造方
法をを提供することにある。
【００１２】
【課題を解決するための手段】前記課題は、本発明の請
求項１の方法により解決される。本発明の特別な形態は
従属請求の対象である。
【００１３】本発明による方法では、個々の部品層が異
なる第１および第２の部品基層の中で独立してプロセス
化され、次につなぎ合わされる。始めに、完全に統合さ
れた回路中にある１つあるいは複数の部品層と金属被覆
層を持つプロセス化の完了した第１の部品基層（以下
「トップ基層」という）の上の表側に、絶縁層（例えば
酸化物または窒化物の層）を後でエッチングする時に
（例えば乾燥エッチング）エッチングのためのマスク
（ハードマスク）がはりつけられる。このマスクは、例
えば、窒化チタンからなる層であり、または珪素スパッ
タリングプロセスによっても生成される。
【００１４】前記トップ基層は、続いて、下にある第２
の部品基層（以下「ボトム基層」という）の部品層の垂
直方向の接点が後に作られる箇所の表側にバイアホール
を備える（例えばエッチングにより）。バイアホールは
トップ基層中に存在する全ての部品層と金属被覆層に侵
入する。バイアホールは主としてトップ基層の数ミクロ
ン下方で終わり（請求項５）、ＳＯＩ基層を使用する時
は主として埋められた酸化物層のところで終わる（請求
項６）。
【００１５】バイアホールのプロセス化の後、トップ基
層の表側に例えば接着層を介して（請求項９）補助基層
（ハンドリング基層）がはりつけられる。続いてトップ
基層は、裏側から薄くされる。薄くすることは、ウエッ
トケミカルのエッチングあるいは機械的または化学機械
的研磨による（請求項７）。ＳＯＩ基層を使用する場
合、埋められた酸化物層はエッチングトップとして役立
つ（請求項６）。従来の基層（いわゆる粒状の材料から
成る）を使用する場合には、バイアホールのところまで
薄くでき（請求項５）、その結果、バイアホールはそれ
により基層の両側に向かって形成され開かれる。
【００１６】続いて、１つあるいは複数の部品層と金属
被覆層を持つ他のプロセス化の完了した基層であるボト
ム基層が、トップ基層と結合される。このために主とし
て、請求項８によれば、ボトム基層の表側、つまりボト
ム基層の最上の部品層の表面は、透明な接着層を備え
る。
【００１７】接着層は同時に、パッシブおよび平坦にす
る機能を引き受ける（請求項１０）。その後、トップ基
層とボトム基層は互いに調整され、トップ基層の裏側は
ボトム基層の表側と結合する。その際、調整はスプリッ
ト光学系によって調整マークをもとに可視のスペクタル
領域で行われる（請求項２）。調整マークはトップ基層
中バイアホールと同様に、つまり主としてトップ基層の
全ての部品層を通る表側の調整構造のエッチングによっ
て製造され、ボトム基層の調整マークを、ボトム基層の
金属被覆層の最上面中に含むことができる。
【００１８】トップ基層とボトム基層とをつなぎ合わせ
た後、ハンドリング基層が除去される。既に存在するバ
イアホールは、トップ基層の表側から、残っている層
（例えばＳＯＩトップ基層、接着層、ボトム基層のパッ
シブ層）を通って、ボトム基層の金属被覆面の金属被覆
層まで延長され（例えば乾燥エッチングにより）、その
際、トップ基層のマスク（ハードマスク）はエッチング
マスクとして役立つ。
【００１９】このバイアホールの上で最終的に、トップ
基層の金属被覆面の金属被覆層とボトム基層の金属被覆
面の金属被覆層の間で電気的接続部材が作られる。
【００２０】このために、主として請求項１１により、
始めにバイアホールの側面壁が絶縁され、コンタクトホ
ールがトップ基層の金属被覆面まで形成される。続いて
トップ基層の表面とバイアホールおよびコンタクトホー
ル中で、金属材料が分離される。この結合金属被覆層の
構造決めの後、トップ基層およびボトム基層の部品層の
垂直方向の集積が実施される。
【００２１】異なる基層中で互いに分離された個々の部
品層のプロセス化により（パラレルなプロセス化）、本
発明による方法によって垂直の回路の製造での走行時間
が明らかに減少し、それにより製造コストが減少する。
【００２２】本発明による方法ではＣＭＯＳと適合しな
いテクノロジーが使われるのが優れている、つまり、特
に基層の裏側設計をしなくて良いからである。
【００２３】個々の基層でのバイアホールの製造は、個
々の基層のプロセス化中へのこの方法ステップの取り入
れ（パラレルなプロセス化）を可能にし、このため特に
多くの部品層、つまり発明による方法によって重なり合
わせられる多くの基層を持つ構造の製造の際、走行時間
が更に減少し歩留まりが上昇するという利点が生じる。
【００２４】プロセス始めのトップ基層へのマスクステ
ップ（ハードマスク）のはりつけと、バイアホールが開
くまでのこのマスクの残存は、酸化・あるいは窒化層の
エッチングを可能にし、これらはパッシブ化、平坦化、
多層金属被覆のために使用され、エッチングは製造プロ
セスの全ての後の時点でいつでも可能である（積み重
ね）。基層のつなぎ合わせの前にあらかじめボトムウェ
ハ中のコンタクトホールを開くことはもはや不必要であ
る。調整の際のチップ間のバイアホールはボトムウウェ
ハの金属構造内部に位置しなければならず、その結果、
デザインでの必要な微分動作はわずかになり、これによ
って、より高い集積密度を達成できる（多層金属被覆で
は標準方法に類似する）。
【００２５】更に、つなぎ合わせの前に酸化物層を持つ
ボトム基層の平坦化を行える、つまり、酸化物層を後か
らトップ基層のマスクを介して開くことができるからで
ある。これにより、はりつけの際の空洞をかなり減少で
き、３次元集積回路の信頼性が高まる。
【００２６】本発明の方法の他の利点は、トップ基層と
してＳＯＩ基層をの使用できることである。つまり、埋
め込まれた酸化物層を積み上げの後同様に問題なくエッ
チングできるからである。これにより、ＳＯＩ材料の利
点（例えばトップウェハを薄くするときのエッチングス
トップとしての酸化物層、はりつけの際の裏側が非常に
平らなこと、薄くする際のエッチング溶解あるいはＣＭ
Ｐ［化学的機械的研磨］によるバイアホールの侵食がな
いこと）が十分利用できる。
【００２７】更に垂直方向の接点はエッチングの可能性
により、トップ基層のマスクを越えてボトムウェハある
いはボトム堆積の任意の金属被覆面まで実現可能であ
る。これにより堆積の任意の金属被覆面への介入が可能
になり、その結果、集積の際に造形が非常に自由にな
る。
【００２８】本発明の方法の他の利点は、重なり合う個
々の部品層の調整のために、可視の領域でスプリット光
学系が使えることである。このため、透過光方法とは反
対に、トップ基層中の調整マークの上方の連続した層
も、ボトム基層中の調整マークの下方の連続した層も透
明であってはならない。これによって赤外線透過光方法
と比べ、より高い調整精度とそれに伴うより高い実装密
度を達成できる。
【００２９】
【発明の実施の形態】本発明の実施の形態を添付図面に
基づいて以下に詳述する。
【００３０】図１に示すように、第１の部品基層（トッ
プ基層）１は、３層金属被覆層中で完全にプロセス化さ
れたＭＯＳ回路を持つＳＯＩ層を有している。このＳＯ
Ｉ層は、シリコン層２と、この上に形成されたシリコン
酸化物層３と、この上に形成されたシリコン層４とから
なる。前記トップ基層１は、さらにシリコン層４の上に
形成されたチップ層５と、この上に形成された金属被覆
層６とを有している。前記トップ基層１は、チップ層５
および金属被覆層６の上に形成された酸化物または窒化
物の保護層７によりパッシブ化されている。最上位の金
属被覆層６は、例えばアルミ合金からなる。この金属被
覆層６の下方に他の元素を組み込まれた、また組み込ま
れていない酸化物層がある。
【００３１】図２に示すように、後に続く乾燥エッチン
グのためのマスク層として、始めに窒化チタン層８と、
例えばプラズマ酸化物層９のようなハードマスクとして
役立つ層が分離され、バイアホール１０のための写真技
術が実施される（写真技術“トレンチ”）。塗装マスク
によって、プラズマ酸化物層９と、窒化チタン層８と、
チップ層５の下にある酸化物層が異方性にエッチングさ
れる。塗装除去の後、いわゆるトレンチエッチング方法
で、埋め込まれたシリコン酸化物層３の表面までエッチ
ングされる（エッチングストップとしてのＳｉＯ2 ）。
【００３２】図３に示すように、トップ基層１の上で、
有機的な接着層１１によって、シリコン層がハンドリン
グ基層１２（補助基層）としてはりつけられ、続いてト
ップ基層１は裏側を機械的にウエットケミカル方法で薄
くされる。エッチングストップとして、本実施の形態に
おいては、埋め込まれたシリコン酸化物層３（ＳｉＯ2
）の下の面が役立つ。
【００３３】第２の部品基層（ボトム基層）１３は、シ
リコン層１４と、チップボトム層１５と、３層金属被覆
層からなる金属被覆層１６と、パッシブ化層１７とを有
している。ボトム基層１３は、チップボトム層１５と金
属被覆層１６とパッシブ化層１７の中で完全にプロセス
化されたＭＯＳ回路を有している。
【００３４】ポリミド層１８は、パッシブ化層１７の上
に、チップ間の接着剤としてスピンーオン堆積され、そ
の結果表面が平らになる。その後、トップ基層１とボト
ム基層１３の接着がディスクボンド装置中でスプリット
光学系により行われる。カメラ２４を含む前記スプリッ
ト光学系２３は、図８に示されている。
【００３５】図４に示すように、ハンドリング層１２と
接着層１１の除去の後、標準シリコン層のようなスタッ
ク層が更にプロセス化される。ボトム基層１３の金属被
覆層１６の上における埋め込まれたシリコン酸化物層３
と接着層１８と保護層１７は、バイアホール１０中で異
方性にエッチングされる。エッチングストップとして、
本実施の形態では、金属被覆層１６が利用される。
【００３６】図５に示すように、乾燥エッチングプロセ
スのためのマスクとして役立つ窒化チタン層８はここで
除去され、オゾン−ＴＥＯＳの酸化物層１９は分離され
る。後者は堆積の際の高い一致により、バイアホールの
アスペクト状況が高い場合、シリコン基層のためのバイ
アホールの金属被覆層の電気的絶縁を保障する。
【００３７】図６に示すように、厳密に調整された乾燥
エッチング方法によって、続いて側面壁のパッシブ化が
実現する（エッチングストップとしての金属被覆層１６
によるいわゆるスペーサーエッチング方法）。最上位の
金属被覆層６のためのコンタクトホール２０が、写真技
術「パッド」、酸化物エッチング（エッチングストッ
プ：金属被覆６）、塗装除去、および洗浄により開けら
れる。
【００３８】その後、図７に示すように、まず始めに、
バイアホール１０の後に続くウェハ金属被覆層２２（タ
ングステン分離による）のための接着層およびバリア層
としての窒化チタン層２１が分離される。後者の写真技
術「ネイルヘッド」により、窒化チタン層２１およびタ
ングステンなどからなる金属被覆層２２が構造決めされ
る（タングステンエッチング、窒化チタンエッチング／
塗装灰化）。その結果、トップ基層１とボトム基層１３
の間の垂直方向の結合が実現される。
【００３９】前記トップ基層１と補助基層１２の結合が
作られる前に、回路の第１の層を貫通する第１の調整マ
ークを製造される。前記ボトム基層１３が第２の調整マ
ークを含んでいる。第１の調整マークはトップ基層１の
中のバイアホールと同様に、つまり主としてトップ基層
１の全ての部品層を通る表側の調整構造のエッチングに
よって製造される。ボトム基層１３の第２の調整マーク
は、ボトム基層１３の金属被覆層の最上面中に含むこと
ができる。
【００４０】図８に示すように、前記トップ基層１の裏
側をボトム基層１３の表側と結合するの際に、スプリッ
ト光学系（２３）により可視スペクトル領域でトップ基
層１とボトム基層１３とを合わせることを第１の調整マ
ークおよび第２の調整マークとにより行う。
【図面の簡単な説明】
【図１】本発明におけるステップをトップ基層に基いて
説明するための図である。
【図２】本発明におけるステップをトップ基層に基いて
説明するための図である。
【図３】本発明におけるステップをトップ基層およびボ
トム基層に基いて説明するための図である。
【図４】本発明におけるステップをトップ基層およびボ
トム基層に基いて説明するための図である。
【図５】本発明におけるステップをトップ基層およびボ
トム基層に基いて説明するための図である。
【図６】本発明におけるステップをトップ基層およびボ
トム基層に基いて説明するための図である。
【図７】本発明におけるステップをトップ基層およびボ
トム基層に基いて説明するための図である。
【図８】本発明におけるスプリット光学系によるトップ
基層およびボトム基層の互いの調整の説明図である。
【符号の説明】
１ トップ基層（第１の部品基層） ２ シリコン層 ３ シリコン酸化物層 ４ シリコン層 ５ チップ層 ６ 金属被覆層 ７ 保護層 ８ 窒化チタン層 ９ プラズマ酸化物層 １０ バイアホール １１ 接着層 １２ ハンドリング基層（補助基層） １３ ボトム基層（第２の部品基層） １４ シリコン層 １５ チップボトム層 １６ 金属被覆層 １７ パッシブ化層 １９ 酸化物層 ２０ コンタクトホール ２１ 窒化チタン層 ２２ 金属被覆層
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/768

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】 第１の主平面領域で回路を持つ１つある
    いは複数の第１の層（５）と少なくとも１つの第１の金
    属被覆層（６）を含む第１の部品基層（１）を準備する
    第１のステップと；絶縁層の後のエッチングのためのマ
    スクとして役立つ層（８）を、前記第１の部品基層の第
    １の主平面にはりつける第２のステップと；前記第１の
    部品基層の第１の主平面領域の中にバイアホール（１
    ０）を形成し、その際にバイアホールは前記層（８）と
    回路を持つ第１の部品基層の全てに侵入させる第３のス
    テップと；前記第１の主平面領域の側において前記第１
    の部品基層（１）に補助基層（１２）を結合する第４の
    ステップと；前記第１の主平面に相対する側で前記第１
    の部品基層（１）を薄くする第５のステップと；第２の
    主平面領域に回路を持つ少なくとも１つの第２の層（１
    ５）と少なくとも１つの第２の金属被覆層（１６）とを
    有する第２の部品基層（１３）を準備する第６のステッ
    プと；前記第１の部品基層（１）と前記第２の部品基層
    （１３）を結合し、その際に前記第１の主平面に相対す
    る第１の部品基層の側と、前記第２の部品基層の第２の
    主平面の側を調整してつなぎ合わせる第７のステップ
    と；前記補助基層（１２）を除去する第８のステップ
    と；前記第２のステップにおいて存在するバイアホール
    （１０）を、第２の部品基層（１３）の第２の金属被覆
    層（１６）まで形成し、その際に前記第１の部品基層の
    前記層（８）はエッチングマスクとして役立てる第９の
    ステップと；前記第１の金属被覆層（６）と前記第２の
    金属被覆層（１６）との間に電気的接続部材を前記バイ
    アホール（１０）を介して作る第１０のステップとを有
    することを特徴とする集積回路の製造方法。
  2. 【請求項２】 請求項１に記載の集積回路の製造方法に
    おいて、前記第１の主平面領域で前記第１の部品基層
    （１）と前記補助基層（１２）の結合が作られる前に、
    回路の第１の層を貫通する第１の調整マークを製造し、
    前記第２の主平面領域で前記第２の部品基層（１３）が
    第２の調整マークを含み、スプリット光学系（２３）に
    より可視スペクトル領域で前記第１の部品基層と前記第
    ２の部品基層とを合わせることを前記第１の調整マーク
    および前記第２の調整マークとにより行うことを特徴と
    する集積回路の製造方法。
  3. 【請求項３】 請求項２に記載の集積回路の製造方法に
    おいて、前記第１の調整マークが回路の第１の層を通り
    エッチングされ、前記第２の調整マークが前記第２の金
    属被覆層中の金属であることを特徴とする集積回路の製
    造方法。
  4. 【請求項４】 請求項１から３のいずれかに記載の集積
    回路の製造方法において、前記バイアホールの形成がエ
    ッチングにより行われることを特徴とする集積回路の製
    造方法。
  5. 【請求項５】 請求項１から４のいずれかに記載の集積
    回路の製造方法において、前記バイアホールが前記第１
    のステップ中で、回路の第１の層より数ミクロン下方ま
    で形成され、前記第１のの部品基層を前記バイアホール
    のところまで薄くすることを特徴とする集積回路の製造
    方法。
  6. 【請求項６】 請求項１から４のいずれかに記載の集積
    回路の製造方法において、前記第１の部品基層（１）と
    してのＳＯＩ基層を使用する場合において、前記バイア
    ホール（１０）を前記第１のステップにおいて前記ＳＯ
    Ｉ基層の酸化物層（３）のところまで形成し、前記第１
    の部品基層は前記酸化物層（３）のところまで薄くされ
    ることを特徴とする集積回路の製造方法。
  7. 【請求項７】 請求項１から６のいずれかに記載の集積
    回路の製造方法において、前記第１の部品基層がエッチ
    ングまたは研磨により薄くされることを特徴とする集積
    回路の製造方法。
  8. 【請求項８】 請求項１から７のいずれかに記載の集積
    回路の製造方法において、前記第１の部品基層と前記第
    ２の部品基層との結合が透明な接着層（１８）によって
    行われ、この接着層は前記第２の部品基層の前記第２の
    主平面にはりつけられていることを特徴とする集積回路
    の製造方法。
  9. 【請求項９】 請求項１から８のいずれかに記載の集積
    回路の製造方法において、前記第１の部品基層が接着層
    （１１）を介して前記補助基層（１２）と結合されこと
    を特徴とする集積回路の製造方法。
  10. 【請求項１０】 請求項８または９に記載の集積回路の
    製造方法において、前記接着層としてパッシブ化され平
    坦化された接着層が使用されることを特徴とする集積回
    路の製造方法。
  11. 【請求項１１】 請求項１から１０のいずれかに記載の
    集積回路の製造方法において、前記第１の金属被覆層と
    前記第１の金属被覆層との間の電気的接続部材の製造
    は、前記第１の部品基層（１）の前記第１の金属被覆層
    （６）の前記コンタクトホール（２０）を形成し、前記
    バイアホール（１０）の側面壁を絶縁し、金属材料を前
    記バイアホールおよび前記コンタクトホールに充填する
    ことを特徴とする集積回路の製造方法。
JP24473395A 1994-09-22 1995-09-22 集積回路の製造方法 Expired - Lifetime JP3992762B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE4433846.5 1994-09-22
DE4433846A DE4433846C2 (de) 1994-09-22 1994-09-22 Verfahren zur Herstellung einer vertikalen integrierten Schaltungsstruktur

Publications (2)

Publication Number Publication Date
JPH08213549A true JPH08213549A (ja) 1996-08-20
JP3992762B2 JP3992762B2 (ja) 2007-10-17

Family

ID=6528904

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24473395A Expired - Lifetime JP3992762B2 (ja) 1994-09-22 1995-09-22 集積回路の製造方法

Country Status (4)

Country Link
US (1) US5766984A (ja)
EP (1) EP0703623B1 (ja)
JP (1) JP3992762B2 (ja)
DE (2) DE4433846C2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002508590A (ja) * 1998-03-26 2002-03-19 フラウンホッファー−ゲゼルシャフト ツァ フェルダールング デァ アンゲヴァンテン フォアシュンク エー．ファオ． 垂直集積した回路構造を作製するための配線方法および垂直集積した回路構造
JP2002521890A (ja) * 1998-07-23 2002-07-16 イギリス国 容量性超音波変換器を製造する方法

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3537447B2 (ja) * 1996-10-29 2004-06-14 トル‐シ・テクノロジーズ・インコーポレイテッド 集積回路及びその製造方法
US6882030B2 (en) 1996-10-29 2005-04-19 Tru-Si Technologies, Inc. Integrated circuit structures with a conductor formed in a through hole in a semiconductor substrate and protruding from a surface of the substrate
JP2001517874A (ja) * 1997-09-19 2001-10-09 フラウンホッファー−ゲゼルシャフト ツァ フェルダールング デァ アンゲヴァンテン フォアシュンク エー．ファオ． 製品の盗用と製品の操作を防止するための半導体素子の配線方法、この方法によって製造される半導体素子、およびチップカードでの半導体素子の使用方法
DE19818968C2 (de) * 1998-04-28 2000-11-30 Fraunhofer Ges Forschung Verfahren zur Herstellung eines Transponders, Verfahren zur Herstellung einer Chipkarte, die einen Transponder aufweist, sowie nach dem erfindungsgemäßen Verfahren hergestellter Transponder und nach dem erfindungsgemäßen Verfahren hergestellte Chipkarte
US6168971B1 (en) * 1998-05-05 2001-01-02 Fujitsu Limited Method of assembling thin film jumper connectors to a substrate
DE19856573C1 (de) 1998-12-08 2000-05-18 Fraunhofer Ges Forschung Verfahren zur vertikalen Integration von aktiven Schaltungsebenen und unter Verwendung desselben erzeugte vertikale integrierte Schaltung
ATE250806T1 (de) 1999-05-27 2003-10-15 Fraunhofer Ges Forschung Verfahren zur vertikalen integration von elektrischen bauelementen mittels rückseitenkontaktierung
DE19946715C1 (de) * 1999-09-29 2001-05-03 Infineon Technologies Ag Verfahren zur dreidimensionalen Integration mikroelektronischer Systeme
US6500694B1 (en) 2000-03-22 2002-12-31 Ziptronix, Inc. Three dimensional device integration method and integrated device
US6984571B1 (en) 1999-10-01 2006-01-10 Ziptronix, Inc. Three dimensional device integration method and integrated device
US6902987B1 (en) 2000-02-16 2005-06-07 Ziptronix, Inc. Method for low temperature bonding and bonded structure
US6376265B1 (en) * 2000-04-05 2002-04-23 Advanced Micro Devices, Inc. Non-contact automatic height sensing using air pressure for die bonding
US6563133B1 (en) * 2000-08-09 2003-05-13 Ziptronix, Inc. Method of epitaxial-like wafer bonding at low temperature and bonded structure
EP1195808B1 (en) * 2000-10-04 2007-08-15 Infineon Technologies AG Method of fabricating a thin, free-standing semiconductor device layer and of making a three-dimensionally integrated circuit
US6410424B1 (en) * 2001-04-19 2002-06-25 Taiwan Semiconductor Manufacturing Company Process flow to optimize profile of ultra small size photo resist free contact
DE10303643B3 (de) * 2003-01-30 2004-09-09 X-Fab Semiconductor Foundries Ag Verfahren zur Herstellung von Substratkontakten bei SOI-Schaltungsstrukturen
US7109092B2 (en) 2003-05-19 2006-09-19 Ziptronix, Inc. Method of room temperature covalent bonding
DE10323394B4 (de) * 2003-05-20 2006-09-28 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zum Erzeugen einer elektrischen Kontaktierung zwischen zwei Halbleiterstücken und Verfahren zum Herstellen einer Anordnung von Halbleiterstücken
GB2418063A (en) * 2004-09-08 2006-03-15 Cambridge Semiconductor Ltd SOI power device
DE102004056970B4 (de) * 2004-11-25 2008-07-03 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren und Vorrichtung zum Erzeugen einer elektrischen Kontaktierung zwischen zwei Halbleiterstücken durch ein mechanisches Element
US8513789B2 (en) 2006-10-10 2013-08-20 Tessera, Inc. Edge connect wafer level stacking with leads extending along edges
US7829438B2 (en) * 2006-10-10 2010-11-09 Tessera, Inc. Edge connect wafer level stacking
US7901989B2 (en) * 2006-10-10 2011-03-08 Tessera, Inc. Reconstituted wafer level stacking
US7952195B2 (en) * 2006-12-28 2011-05-31 Tessera, Inc. Stacked packages with bridging traces
KR101458538B1 (ko) * 2007-07-27 2014-11-07 테세라, 인코포레이티드 적층형 마이크로 전자 유닛, 및 이의 제조방법
US8193092B2 (en) * 2007-07-31 2012-06-05 Micron Technology, Inc. Semiconductor devices including a through-substrate conductive member with an exposed end and methods of manufacturing such semiconductor devices
CN101861646B (zh) 2007-08-03 2015-03-18 泰塞拉公司 利用再生晶圆的堆叠封装
US8043895B2 (en) * 2007-08-09 2011-10-25 Tessera, Inc. Method of fabricating stacked assembly including plurality of stacked microelectronic elements
DE102007044685B3 (de) * 2007-09-19 2009-04-02 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Elektronisches System und Verfahren zur Herstellung eines dreidimensionalen elektronischen Systems
CN102067310B (zh) * 2008-06-16 2013-08-21 泰塞拉公司 带有边缘触头的晶片级芯片规模封装的堆叠及其制造方法
DE102008033395B3 (de) * 2008-07-16 2010-02-04 Austriamicrosystems Ag Verfahren zur Herstellung eines Halbleiterbauelementes und Halbleiterbauelement
EP2406821A2 (en) * 2009-03-13 2012-01-18 Tessera, Inc. Stacked microelectronic assemblies having vias extending through bond pads
DE102010045055B4 (de) * 2010-09-10 2019-03-28 Austriamicrosystems Ag Verfahren zur Herstellung eines Halbleiterbauelementes mit einer Durchkontaktierung
US8466061B2 (en) 2010-09-23 2013-06-18 Infineon Technologies Ag Method for forming a through via in a semiconductor element and semiconductor element comprising the same
DE102011013228B4 (de) * 2011-03-07 2014-05-28 Austriamicrosystems Ag Verfahren zur Herstellung eines Halbleiterbauelements für 3D-Integration
US8404557B2 (en) 2011-04-18 2013-03-26 Infineon Technologies Austria Ag Method for forming a semiconductor device and a semiconductor device
US8614145B2 (en) 2011-12-14 2013-12-24 Sematech, Inc. Through substrate via formation processing using sacrificial material
DE102013106153B4 (de) * 2013-03-15 2020-06-10 Taiwan Semiconductor Manufacturing Company, Ltd. Zwischenverbindungsstruktur für eine gestapelte Vorrichtung und Verfahren
DE102014104239A1 (de) * 2014-03-26 2015-10-01 Ev Group E. Thallner Gmbh Verfahren zur Beschichtung von Kavitäten eines Halbleitersubstrats

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3762038A (en) * 1970-09-09 1973-10-02 Texas Instruments Inc Thermal displays using air isolated integrated circuits and methods of making same
US4295596A (en) * 1979-12-19 1981-10-20 Western Electric Company, Inc. Methods and apparatus for bonding an article to a metallized substrate
NL8501773A (nl) * 1985-06-20 1987-01-16 Philips Nv Werkwijze voor het vervaardigen van halfgeleiderinrichtingen.
US4669175A (en) * 1985-12-02 1987-06-02 Honeywell Inc. Front-to-back alignment procedure for Burrus LED's
US4829018A (en) * 1986-06-27 1989-05-09 Wahlstrom Sven E Multilevel integrated circuits employing fused oxide layers
JPH063837B2 (ja) * 1987-03-03 1994-01-12 シャープ株式会社 三次元半導体集積回路の製造方法
JPS6423564A (en) * 1987-07-17 1989-01-26 Sharp Kk Space type semiconductor device
US4899921A (en) * 1988-10-28 1990-02-13 The American Optical Corporation Aligner bonder
CA2044649A1 (en) * 1990-06-19 1991-12-20 Masanori Nishiguchi Method and apparatus for packaging a semiconductor device
US5270261A (en) * 1991-09-13 1993-12-14 International Business Machines Corporation Three dimensional multichip package methods of fabrication
US5266511A (en) * 1991-10-02 1993-11-30 Fujitsu Limited Process for manufacturing three dimensional IC's
US5252849A (en) * 1992-03-02 1993-10-12 Motorola, Inc. Transistor useful for further vertical integration and method of formation
CA2096551A1 (en) * 1992-05-22 1993-11-23 Masanori Nishiguchi Semiconductor device
US5489554A (en) * 1992-07-21 1996-02-06 Hughes Aircraft Company Method of making a 3-dimensional circuit assembly having electrical contacts that extend through the IC layer
US5591678A (en) * 1993-01-19 1997-01-07 He Holdings, Inc. Process of manufacturing a microelectric device using a removable support substrate and etch-stop
US5480820A (en) * 1993-03-29 1996-01-02 Motorola, Inc. Method of making a vertically formed neuron transistor having a floating gate and a control gate and a method of formation
US5455445A (en) * 1994-01-21 1995-10-03 Kulite Semiconductor Products, Inc. Multi-level semiconductor structures having environmentally isolated elements
US5380681A (en) * 1994-03-21 1995-01-10 United Microelectronics Corporation Three-dimensional multichip package and methods of fabricating
DE4433845A1 (de) * 1994-09-22 1996-03-28 Fraunhofer Ges Forschung Verfahren zur Herstellung einer dreidimensionalen integrierten Schaltung

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002508590A (ja) * 1998-03-26 2002-03-19 フラウンホッファー−ゲゼルシャフト ツァ フェルダールング デァ アンゲヴァンテン フォアシュンク エー．ファオ． 垂直集積した回路構造を作製するための配線方法および垂直集積した回路構造
JP2002521890A (ja) * 1998-07-23 2002-07-16 イギリス国 容量性超音波変換器を製造する方法

Also Published As

Publication number Publication date
US5766984A (en) 1998-06-16
JP3992762B2 (ja) 2007-10-17
EP0703623A1 (de) 1996-03-27
DE4433846C2 (de) 1999-06-02
DE4433846A1 (de) 1996-03-28
EP0703623B1 (de) 1999-06-23
DE59506266D1 (de) 1999-07-29

Similar Documents

Publication Publication Date Title
JP3992762B2 (ja) 集積回路の製造方法
JP3999828B2 (ja) マイクロエレクトロニックシステムを垂直方向で集積する方法
US6448174B1 (en) Wiring method for producing a vertical, integrated circuit structure and vertical, integrated circuit structure
US20200035641A1 (en) Post cmp processing for hybrid bonding
JP3904228B2 (ja) 三次元回路装置の製造方法
US5571754A (en) Method of fabrication of endcap chip with conductive, monolithic L-connect for multichip stack
JP5246831B2 (ja) 電子デバイス及びそれを形成する方法
US5627106A (en) Trench method for three dimensional chip connecting during IC fabrication
JP3245006B2 (ja) モノリシック電子モジュールの製造方法とその製造を容易にするためのワークピース
JP3986575B2 (ja) ３次元集積回路の製造方法
US8349707B2 (en) Process for making contact with and housing integrated circuits
KR100294747B1 (ko) 수직접속된반도체부품을형성하기위한방법
KR100403064B1 (ko) 3차원 집적 회로 어셈블리 및 이의 제조 방법
JP3895595B2 (ja) 背面接触により電気コンポーネントを垂直に集積する方法
US7183176B2 (en) Method of forming through-wafer interconnects for vertical wafer level packaging
US20040235234A1 (en) Semiconductor device and method of manufacturing the same
US20020096760A1 (en) Side access layer for semiconductor chip or stack thereof
JPS6281745A (ja) ウエハ−規模のｌｓｉ半導体装置とその製造方法
JPH08204123A (ja) ３次元集積回路の製造方法
CN107644838A (zh) 用于三维存储器的晶圆三维集成引线工艺及其结构
WO2021093238A1 (zh) 金属引线、半导体器件及其制作方法
JPS62219954A (ja) 三次元ｉｃの製造方法
WO2024021356A1 (zh) 高深宽比tsv电联通结构及其制造方法
JPS60140850A (ja) 積層集積型半導体回路装置の製法
EP1906441A1 (en) Wafer with semiconductor devices and method of manufacturing the same

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060808

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20061108

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20061113

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070313

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070607

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070703

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070725

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100803

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100803

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110803

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120803

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120803

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130803

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term