KR100294747B1 - 수직접속된반도체부품을형성하기위한방법 - Google Patents
수직접속된반도체부품을형성하기위한방법 Download PDFInfo
- Publication number
- KR100294747B1 KR100294747B1 KR1019950704861A KR19950704861A KR100294747B1 KR 100294747 B1 KR100294747 B1 KR 100294747B1 KR 1019950704861 A KR1019950704861 A KR 1019950704861A KR 19950704861 A KR19950704861 A KR 19950704861A KR 100294747 B1 KR100294747 B1 KR 100294747B1
- Authority
- KR
- South Korea
- Prior art keywords
- metal
- contact
- layer
- semiconductor component
- semiconductor
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims description 53
- 238000000034 method Methods 0.000 title claims description 21
- 229910052751 metal Inorganic materials 0.000 claims abstract description 62
- 239000002184 metal Substances 0.000 claims abstract description 62
- 239000000758 substrate Substances 0.000 claims abstract description 30
- 238000001465 metallisation Methods 0.000 claims abstract description 23
- 238000002844 melting Methods 0.000 claims abstract description 6
- 230000008018 melting Effects 0.000 claims abstract description 6
- 238000010438 heat treatment Methods 0.000 claims abstract description 4
- 239000004020 conductor Substances 0.000 claims description 10
- 239000000463 material Substances 0.000 claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 2
- 229910052721 tungsten Inorganic materials 0.000 claims description 2
- 239000010937 tungsten Substances 0.000 claims description 2
- 238000003825 pressing Methods 0.000 abstract description 2
- 238000003672 processing method Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 50
- 238000012545 processing Methods 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 6
- 235000012431 wafers Nutrition 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 5
- 230000002779 inactivation Effects 0.000 description 4
- 238000003754 machining Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 238000010561 standard procedure Methods 0.000 description 3
- 239000012790 adhesive layer Substances 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000009849 deactivation Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0688—Integrated circuits having a three-dimensional layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
제 2 부품의 금속 접촉부(4')에 제 1 부품 금속 접촉부(4)를 접속하기 위한 수직 접촉을 만드는 접촉 구조를 가지는 부품을 형성하기 위한 가공 방법에서, 기판(1)은 수직, 전도 접속을 위해 제공된 영역에서 상부로부터 시작하여 에칭 아웃되고, 이 리세스는 상기 금속(9)이 금속 접촉부(4)의 표면에 접속되도록 금속(9)으로 채워지고, 기판(1)의 후방 부분은 상기 후방 부분 넘어 돌출하고, 낮은 용융점을 가지는 금속, 예를들어 Auln으로 이루어진 금속화 층(9)은 제 2 부품의 금속 접촉부(4')에 적용되고, 상기 제 2 부품의 표면은 평면 층(17)이 제공되고, 두 개의 부품은 서로에 대해 수직으로 배열되고 영구적인 접촉부는 다른 것에 가압 및 가열에 의해 제 1 부품의 금속(9) 및 제 2 부품의 금속화 층(19) 사이에 생성된다.
Description
본 발명은 다수의 반도체 부품의 수직, 전기 전도 접속부를 제공하기 위한 특징 접촉부 구조를 가지는 반도체 부품을 형성하기 위한 방법에 관한 것이다.
현재 반도체 회로는 플레이너(planar) 기술을 사용하여 형성된다. 칩상에 이루어질수 있는 복잡성은 크기 및 구조의 세밀도에 따라 제한된다. 상호 연결된 다수의 반도체 칩을 포함하는 장치의 성능은 종래 기술의 경우 접속 접촉부를 통한 각각의 칩 사이 제한된 수의 접속부, 상기 접속부를 통한 다른 칩과의 느린 신호 전달 속도, 넓게 분기된 전도체 트랙으로 인한 복잡한 칩의 경우 제한된 속도, 및 인터페이스 회로의 높은 전력 소비에 의해 상당히 제한된다.
플레이너 기술의 사용에서 상기된 제한 사항은 3차원 상호 접속 기술을 사용하여 극복될 수 있다. 서로의 위쪽에 기능 평면의 배열은 하나의 평면에서는 전도 접속이 작아지므로 부품 사이의 병렬 통신을 허용하고, 속도를 제한하는 내부 칩 사이의 접속은 부가적으로 피해진다.
3차원 IC를 형성하기 위한 공지된 방법은 부품의 한 평면상에 추가의 반도체 층을 증착하고, 적당한 방법(예를들면, 레이저에 의한 국부적 가열)을 사용하여 상기 층을 재결정화하고, 내부에 추가의 부품 평면을 만드는 것을 바탕으로 한다. 이 기술은 재결정화 동안 보다 낮은 평면의 열적 로딩 및 결점에 의해 제한되는 생산량으로 인해 상당한 제한을 가진다.
NEC로부터 선택적인 방법은 서로 분리되게 각각의 부품 평면을 생성한다. 이들 평면은 수 ㎛로 얇고 웨이퍼 본딩에 의해 서로 접속된다. 전기 접속부는 칩간의 접속을 위한 접촉부를 가지는 각각의 부품 평면의 전방 및 후방측을 제공함으로써 형성된다. 이 방법은 다음의 단점 및 제한 사항을 가진다.
얇아진 웨이퍼는 기술 방법(반도체 웨이퍼에 의해 조절하는 석판술)을 사용하여 전방 및 후방측이 가공되어야 한다. 어셈블리 전에 각각의 평면 기능 검사는 이것이 완전한 회로가 아닌 각각의 부품을 검사한다는 사실에 의해 보다 어렵고, 각 평면에서 수행된다. 웨이퍼 우측을 기능 부품보다 얇게 함으로써, SOI 부품 구조는 생성되고, 그 결과로 표준 기술(예를들면 표준 CMOS)을 사용하여 미리 생성된 웨이퍼로 사용할수 없다.
본 발명의 목적은 이런 형태의 다수의 반도체 부품의 전기 전도 접촉부를 가공하는 것뿐 아니라 3차원 접촉부를 만들기에 적당한 접촉 구조를 가지는 반도체 부품을 간단한 방식으로 가공하는 방법을 기술하는 것이다.
본 발명의 목적은 반도체 재료로 이루어지고 접촉이 이루어질 접촉층, 또는 금속 접촉부(4) 또는 전도 트랙을 가지는 층 구조가 기판(1)상에 형성되는 제 1 단계, 상기 층 구조가 제공된 측면으로부터 시작하여 추후의 제 4 단계를 위한 충분한 깊이로 수직 리세스(10)가 상기 기판(1)쪽으로 에칭되는 제 2 단계, 금속(9)이 상기 리세스(10), 및 반도체 재료로 이루어지고 접촉이 이루어질 접촉층, 또는 금속 접촉부(4) 또는 전도체 트랙의 표면에 증착되고, 그 결과 상기 리세스(10)에 도입된 상기 금속(9) 부분은 상기 표면에 제공된 상기 금속(9)의 부분에 전기 전도 접속되는 제 3 단계, 및 상기 층구조의 반대편 기판(1)의 측면은 리세스(10)의 금속(9)이 상기 기판 측면 넘어 돌출할때까지 제거되는 제 4 단계에 의해 이루어진다. 추가의 개선점은 종속항으로부터 나온다.
본 발명에 따른 생성 방법에서, 접촉부 구조는 접촉이 이루어질 금속층 또는 반도체층과 전기 전도 접촉을 이루는 금속화층이 이러한 핀형 리세스에 도입될수 있을때까지, 크게 자란 상부로부터 시작하여, 부품의 기판을 수직으로 에칭함으로써 생성된다. 기판의 하부는 이러한 핀형 금속화 층이 하부에서 기판 넘어로 돌출될때까지 연마되거나 에칭백된다. 이러한 돌출핀은 이 반도체 부품을 추가의 반도체 부품의 상부상에 낮은 용융점을 가지는 금속으로 이루어진 적당히 생성된 접촉부에 영구 전기 전도 방식으로 접속하기 위하여 사용될수 있다.
제 1 도 내지 제 8 도를 참조하여 본 발명에 따른 가공 방법의 설명이 따른다.
제 1 도 내지 제 5 도는 여러 단계의 생산 처리후 본 발명에 따라 형성된 부품의 단면도.
제 6 도 및 제 7 도는 여러 단계의 생산 처리후 먼저 부품과 접촉을 이루는 추가의 반도체 부품의 단면도.
제 8 도는 접촉부가 본 발명에 따라 수직으로 이루어진 두 부품의 단면도.
명백함을 위하여, 실시예에서 거의 둥근 개구부 층 구조의 후부 윤곽은 도면에서 생략된다.
본 발명에 따른 생성 방법에서, 반도체 부품은 예를들어 실리콘으로 이루어지고 표준 기술을 사용하여 미리 생성된 반도체 웨이퍼상에 생성될 수 있다. 수직 접속을 위해 필요한 접속 구조의 변형은 생성 방법의 마지막 가공 단계에서 수행될 수 있으므로 통상적인 기본 기술에서의 중재는 필요하지 않다. 반도체 부품을 위해 관찰되고 반도체 층, 도핑된 영역과 금속화층 및 전도체 트랙같은 금속화 평면으로 이루어진 층 구조는 기판에서 형성되기 시작한다. 제 1 도는 내부 또는 그 위에서 형성되고 기능 부품에 속하는 영역(2)을 가지는 기판(1)을 예로서 도시한다. 이 영역(2)은 절연층(3)의 접촉 접촉부(21)(플러그)에 의해 전도체 트랙의 부품인 금속 접촉부(22)에 전기 전도적으로 접속된다. 이런 실시예에서, 추가의 금속 접촉부(4)는 제 2 반도체 부품에 전기 접속된다. 예를들어 그것은 산화 질화물(산화물 및 질화물의 혼합물)로 이루어진 불활성화 층(5)으로 전체 표면을 덮기 위하여 편리하지만 필요하지는 않다. 유전체 층(6)(예를들어 산화물 특히, SiO2)은 전체 표면에 걸쳐 상기 불활성화 층상에 증착된다. 마스크를 사용하여 기판의 층 구조 및 재료뿐 아니라 이들 층은 수직, 전기 접속을 위하여 제공된 영역에서 에칭 아웃(etch out)된다. 예를들어 핀 모양의 리세스(10)는 제 1 도에서 도시되고 이런 방식으로 얻어진 추후의 가공 단계를 위한 충분한 깊이로 에칭 아웃된다. 이런 방식으로 생성된 표면은 전체 표면에 걸쳐 예를들어 산화물로 이루어진 추가의 불활성화 층(7)으로 덮혀진다.
제 2 도는 이 구조에 적용되고 예를들어 포토레지스트로 이루어진 마스크(8)를 도시한다. 접속될 금속 접촉부(4)의 표면은 이런 마스크의 도움으로 노출된다. 이 마스크(8)가 제거된후, 접촉 구조를 위하여 제공된 금속이 제공된다. 텅스텐은 접촉을 위하여 특히 적당하고 예를들어 CVD에 의해 제공된다. 제 3 도에서 도시된 바와같이, 기판에서 리세스(10)는 금속(9)으로 채워지고 거기에 접속된 접촉부는 금속 접촉부(4)의 표면상에 형성된다. 그러므로, 상기 금속 접촉부(4)는 금속(9)을 통해 기판 리세스(10)의 상기 금속(9)의 핀 모양 부분에 전기 전도 접속된다.
제 3에 도시된 구조는 예를들어 포토레지스터로 이루어진 추가 마스크(11)를 사용하여 남겨진 금속(9) 부분이 금속 접촉부(4)상 및 기판의 리세스(10)에서 먼저 부분에 전기 전도적으로 접속되는 수직의 핀 모양 부분상에 있도록 추후에 구성된다. 표면은 다시 불활성화 층(12)으로 덮혀진다. 제공된 금속(9)의 핀 모양 부분은 상기 금속(9) 아래 불활성화 층(7)에 의해 층구조에서 둘러싼 재료로부터 전기 절연된다.
실시예에 의해 여기서 기술된 방식으로, 상기 형태의 금속 접촉부(4)뿐 아니라, 반도체 재료로 이루어진 전도체 트랙 또는 접촉부 층의 영역은 생성될 이런 접촉 구조의 수직 부분에 접속된다. 이런 형태의 다수의 금속화 층은 또한 각 경우 접촉부 구조의 핀 모양 부분에 다수의 금속 접촉부 또는 접촉층을 접속하기 위하여 생성된다. 이런 방식으로, 본 발명에 따라서 생성된 다수의 반도체 부품의 접촉부는 이런 부품 아래쪽에 수직으로 배열된 반도체 부품에 전기 전도 접속되고 대응 접속 접촉부를 가진다. 기판(1)의 하부에서 추가의 반도체 부품에 금속 핀을 접속하기 위하여, 기판(1)은 금속(9)의 수직 금속 핀이 기판의 상기 후방 부분에서 기판밖으로 돌출할 때까지 예를들어 연마(예를들면 CMP, 화학 기계 폴리싱) 또는 에칭 백에 의해 후방부로 부터 시작하여 제거된다. 이런 가공 단계는 만약 다른 기판(13)이 층 구조를 가지는 측면상에 고정되면 용이해진다. 상기 추가의 기판(13)은 예를들어 제 5 도에서 도시된 바와같이 접착성 층(14)으로 고정된다. 상기 접착성 층(14)은 폴리이미드 또는 에폭시 수지일 수 있다. 수직 접촉부는 금속 핀이 제 1 부품 기판의 하부 넘어 돌출하는 지점에서 제 2 부품상에 금속으로 만들어진 대응 접촉부를 생성함으로써 추가의 부품으로 이루어진다. 제 6 도는 상기 추가 부품의 단면도이다. 이 부품의 금속 접촉부(4')는 제 1 부품의 금속 접촉부(4)에 전기 전도 접속되고, 본 발명은 이들 부품을 서로 수직 배열시킨다. 상기 제 2 부품의 기판(1')상에 한층의 구조가 있고, 상기 층 구조는 예를들어 절연층(3')으로 덮혀져 있거나 상기 절연층에 묻혀있다. 표면은 불활성화 층(5')으로 덮혀져 있다. 접촉이 이루어지는 금속 접촉부(4')의 표면은 예를들어 포토레지스트로 이루어진 마스크(15)에 의해 노출된다. 제 7 도에 따라, 금속화 층(18, 19)은 금속 접촉부(4')의 표면에 제공된다. 이런 목적을 위하여, 마스크(15)의 개구부는 확장되거나 상기 마스크(15)는 제거되고 포토레지스트로 만들어진 새로운 마스크(16)는 제공된다. 금속화 층은 증착되고, 부분(18)(제 7 도 참조)은 마스크(16)상에 증착되고 추가의 가공 단계에서 상기 마스크와 함께 제거된다. 마스크(16)의 개구부에서 상기 금속화 층의 잔여 부분(19)은 상기 금속화 층(19)이 금속 접촉부(4')와 접촉하고 부가적으로 상기 금속화 층(19)의 일부분이 제 1 반도체 부품과 접촉하기 위하여 제공된 영역에 존재하도록 하는 크기이다. 사용된 금속은 통상적으로 금속화 층 및 전도체 트랙을 위하여 사용됨에도 불구하고 금속보다 낮은 용융점을 가지는 금속이 바람직하다. 이것의 예는 Auln이다.
이들 실시예에서 기술된 두가지 부품은 제 8 도에서 도시된 것처럼 접속된다. 부품은 서로상에 배열되고 서로에 대해 적당히 조절된다. 하부 반도체 부품의 표면은 그위에 배열될 반도체 부품과 상기 하부 반도체 부품을 정렬하기 위하여 평면층(17)에 의해 레벨링된다. 개구부는 접촉부를 형성하기 위해 제공된 금속화 층(19)의 영역상에 접촉을 만들기 위한 평면 표면(17)에 형성된다. 하부 부품의 금속화 층(19)의 금속은 적어도 금속 핀(9)이 상기 금속화 층(19)으로 가압되어 영구히 거기에 접속되는 것이 함께 부품을 가압함으로써 가능할때까지 가열함으로써 용융되고 부드러워진다. 금속화 층(19)의 금속이 낮은 용융점을 가지므로, 반도체 구조 및 다른 금속화층은 이런 가공 단계에서 크게 영향받지 않는다. 상기된 것처럼, 이런 형태의 다수의 접촉 접속부는 서로에 대해 수직으로 배열된 두 개의 부품 사이에서 형성된다. 이런 방식으로, 본 발명에 따라 형성된 접촉 구조의 이들 금속 핀은 하나의 부품의 여러 금속 접촉부 또는 접촉 층이 제 2 부품의 각각의 접촉부에 전기 접속되게 한다.
본 발명에 따른 가공에서, 전기 접촉부는 층 구조가 제공된 부품의 상부로부터 수행되는 생성 가공에 의해서만 부품의 전방 및 후방상에 형성된다. 그러므로 상기 가공은 많은 전기 접속을 요구하는 복잡한 장치를 실행하기 위해 특히 적당하다. 서로에 대해 수직으로 접속된 각각의 반도체 평면은 순수하게 부품 평면을 가지는 것이 아니라 그것들이 표준 기술(예를들면 CMOS, 양극 기술 또는 다중층 금속화를 사용)을 사용하여 미리 생성된 바람직하게 전체 회로 평면을 가진다. 이것은 각각의 회로 평면이 서로에 대해 수직으로 배열되는 반도체 부품의 어셈블리전에 검사될수 있고, 단지 기능적 부품이 서로 결합되기 때문에 생산량이 증가되는 것을 의미한다. 본 발명에 따른 방법을 사용하는 반도체 부품의 형성시 센서 또는 작동기를 생성하는 것은 역시 가능하다. 본 발명에 따른 가공은 마이크로전자 부품을 형성하기 위한 표준 기술을 가지는 이상적인 방법으로 결합된다. 실리콘을 사용하는 수행은 실리콘으로 이루어진 유용한 층을 가지며 절연층상에 배치된 SOI 기판이 시작 재료로서 사용될수 있으므로 특히 유리하다. 3차원적으로 집적된 부품을 형성하기 위한 본 발명에 따른 가공은 모듈식이고, 즉 서로 접촉하는 각각의 평면이 서로 독립적인 방식으로 생산되고, 검사되고 서로 결합되는 것을 말한다. 금속화 층의 기하학 구조는 실시예에 국한되지 않고 어떤 목표된 구성을 가질수 있다. 그러므로 상기 구조로 인해 유발된 반도체 형태의 제한은 최소가된다.
Claims (5)
- 다른 반도체 부품과 수직 접촉을 형성하기 위한 접촉 구조를 가지는 반도체 부품을 형성하기 위한 방법에 있어서, 반도체 재료로 이루어지고 접촉이 이루어지도록 하는 접촉층, 또는 금속 접촉부(4) 또는 전도 트랙을 가지는 층 구조가 기판(1)상에 형성되는 제 1 단계; 마스크를 사용하여, 상기 층 구조가 제공된 측면으로부터 시작하여 추후의 제 4 단계를 위해 충분한 깊이로 수직 리세스(1)가 상기 기판(1)쪽으로 에칭되는 제 2 단계; 금속(9)이 상기 리세스(10)내 및 반도체 재료로 이루어지고 접촉이 이루어질 접촉층 표면상, 또는 금속 접촉부(4) 표면상 또는 전도체 트랙의 표면상에 증착되고, 그 결과 상기 리세스(10)에 도입된 상기 금속(9) 부분은 상기 표면에 증착된 상기 금속(9) 부분과 전기 접속되는 제 3 단계; 및 상기 층구조와 반대편 기판(1)의 측면은 리세스(10)의 금속(9)이 기판의 상기 측면 넘어 돌출할때까지 제거되는 제 4 단계를 포함하는 것을 특징으로 하는 반도체 부품을 형성하기 위한 방법.
- 접촉이 수직 및 전기 전도적으로 이루어지는 반도체 부품들을 형성하기 위한 방법에 있어서, 제 1 항에 따른 방법에 의한 제 1 반도체 부품, 및 상기 제 1 반도체 부품과 수직으로 접촉하며 반도체 재료로 이루어지고 접촉이 이루어지도록 하는 접촉층, 또는 금속 접촉부(4'), 또는 전도체 트랙을 포함하는 층 구조를 가지는 제 2 반도체 부품이 형성되는 제 1 단계; 마스크를 사용하여, 제 1 반도체 부품과 접촉하기 위해 제공되는 영역까지, 전도체 트랙보다 낮은 용융점을 가지는 금속으로 이루어진 금속층(19)은 반도체 재료로 이루어진 상기 접촉층 또는 상기 금속 접촉부(4') 또는 상기 전도체 트랙에 제공되는 제 2 단계; 상기 두 개의 반도체 부품은 제 1 반도체 부품의 기판(1)에서 리세스(10) 밖으로 돌출하는 금속이 제 2 반도체 부품의 금속화 층(19)의 영역상에 배치되어 접촉이 이루어지는 방식으로 상호간에 배열되는 제 3 단계; 및 제 1 반도체 부품의 금속(9)과 영구적인 전기 전도 접촉은 상기 금속화 층(19)을 가열함으로써 생성되는 제 4 단계를 포함하는 것을 특징으로 하는 반도체 부품을 형성하기 위한 방법.
- 제2항에 있어서, 텅스텐은 제 1 반도체 부품의 기판(1)에서 리세스(10)를 통하여 돌출하는 금속(9)에 사용되고, Auln은 제 2 반도체 부품중 보다 낮은 용융점을 가지는 금속화 층(19)에 사용되는 것을 특징으로 하는 반도체 부품을 형성하기 위한 방법.
- 제1항 또는 제3항에 있어서, 상기 반도체 부품은 실리콘을 사용하여 형성되는 것을 특징으로 하는 반도체 부품을 형성하기 위한 방법.
- 제2항 또는 제3항에 있어서, 상기 반도체 부품은 실리콘을 사용하여 형성되는 것을 특징으로 하는 반도체 부품을 형성하기 위한 방법.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE4314907A DE4314907C1 (de) | 1993-05-05 | 1993-05-05 | Verfahren zur Herstellung von vertikal miteinander elektrisch leitend kontaktierten Halbleiterbauelementen |
DEP4314907.3 | 1993-05-05 | ||
PCT/DE1994/000486 WO1994025981A1 (de) | 1993-05-05 | 1994-05-02 | Herstellungsverfahren für vertikal kontaktierte halbleiterbauelemente |
Publications (2)
Publication Number | Publication Date |
---|---|
KR960702172A KR960702172A (ko) | 1996-03-28 |
KR100294747B1 true KR100294747B1 (ko) | 2001-10-24 |
Family
ID=6487271
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950704861A KR100294747B1 (ko) | 1993-05-05 | 1994-05-02 | 수직접속된반도체부품을형성하기위한방법 |
Country Status (6)
Country | Link |
---|---|
US (1) | US5767001A (ko) |
EP (1) | EP0698288B1 (ko) |
JP (1) | JPH08510360A (ko) |
KR (1) | KR100294747B1 (ko) |
DE (2) | DE4314907C1 (ko) |
WO (1) | WO1994025981A1 (ko) |
Families Citing this family (228)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4400985C1 (de) * | 1994-01-14 | 1995-05-11 | Siemens Ag | Verfahren zur Herstellung einer dreidimensionalen Schaltungsanordnung |
US5701037A (en) * | 1994-11-15 | 1997-12-23 | Siemens Aktiengesellschaft | Arrangement for inductive signal transmission between the chip layers of a vertically integrated circuit |
US5818112A (en) * | 1994-11-15 | 1998-10-06 | Siemens Aktiengesellschaft | Arrangement for capacitive signal transmission between the chip layers of a vertically integrated circuit |
DE19543540C1 (de) * | 1995-11-22 | 1996-11-21 | Siemens Ag | Vertikal integriertes Halbleiterbauelement mit zwei miteinander verbundenen Substraten und Herstellungsverfahren dafür |
EP1387401A3 (en) * | 1996-10-29 | 2008-12-10 | Tru-Si Technologies Inc. | Integrated circuits and methods for their fabrication |
US6498074B2 (en) | 1996-10-29 | 2002-12-24 | Tru-Si Technologies, Inc. | Thinning and dicing of semiconductor wafers using dry etch, and obtaining semiconductor chips with rounded bottom edges and corners |
EP2270845A3 (en) * | 1996-10-29 | 2013-04-03 | Invensas Corporation | Integrated circuits and methods for their fabrication |
US6882030B2 (en) * | 1996-10-29 | 2005-04-19 | Tru-Si Technologies, Inc. | Integrated circuit structures with a conductor formed in a through hole in a semiconductor substrate and protruding from a surface of the substrate |
US6809421B1 (en) * | 1996-12-02 | 2004-10-26 | Kabushiki Kaisha Toshiba | Multichip semiconductor device, chip therefor and method of formation thereof |
DE19702121C1 (de) * | 1997-01-22 | 1998-06-18 | Siemens Ag | Verfahren zur Herstellung von vertikalen Chipverbindungen |
US7885697B2 (en) * | 2004-07-13 | 2011-02-08 | Dexcom, Inc. | Transcutaneous analyte sensor |
US6551857B2 (en) | 1997-04-04 | 2003-04-22 | Elm Technology Corporation | Three dimensional structure integrated circuits |
US6294455B1 (en) | 1997-08-20 | 2001-09-25 | Micron Technology, Inc. | Conductive lines, coaxial lines, integrated circuitry, and methods of forming conductive lines, coaxial lines, and integrated circuitry |
US6143616A (en) * | 1997-08-22 | 2000-11-07 | Micron Technology, Inc. | Methods of forming coaxial integrated circuitry interconnect lines |
US6187677B1 (en) | 1997-08-22 | 2001-02-13 | Micron Technology, Inc. | Integrated circuitry and methods of forming integrated circuitry |
EP0926726A1 (en) * | 1997-12-16 | 1999-06-30 | STMicroelectronics S.r.l. | Fabrication process and electronic device having front-back through contacts for bonding onto boards |
US6198168B1 (en) | 1998-01-20 | 2001-03-06 | Micron Technologies, Inc. | Integrated circuits using high aspect ratio vias through a semiconductor wafer and method for forming same |
US6090636A (en) * | 1998-02-26 | 2000-07-18 | Micron Technology, Inc. | Integrated circuits using optical waveguide interconnects formed through a semiconductor wafer and methods for forming same |
US6150188A (en) * | 1998-02-26 | 2000-11-21 | Micron Technology Inc. | Integrated circuits using optical fiber interconnects formed through a semiconductor wafer and methods for forming same |
US6194290B1 (en) * | 1998-03-09 | 2001-02-27 | Intersil Corporation | Methods for making semiconductor devices by low temperature direct bonding |
DE19813239C1 (de) * | 1998-03-26 | 1999-12-23 | Fraunhofer Ges Forschung | Verdrahtungsverfahren zur Herstellung einer vertikalen integrierten Schaltungsstruktur und vertikale integrierte Schaltungsstruktur |
US6586835B1 (en) | 1998-08-31 | 2003-07-01 | Micron Technology, Inc. | Compact system module with built-in thermoelectric cooling |
US6392296B1 (en) | 1998-08-31 | 2002-05-21 | Micron Technology, Inc. | Silicon interposer with optical connections |
US6424034B1 (en) | 1998-08-31 | 2002-07-23 | Micron Technology, Inc. | High performance packaging for microprocessors and DRAM chips which minimizes timing skews |
US6281042B1 (en) | 1998-08-31 | 2001-08-28 | Micron Technology, Inc. | Structure and method for a high performance electronic packaging assembly |
US6219237B1 (en) | 1998-08-31 | 2001-04-17 | Micron Technology, Inc. | Structure and method for an electronic assembly |
DE19853703A1 (de) * | 1998-11-20 | 2000-05-25 | Giesecke & Devrient Gmbh | Verfahren zur Herstellung eines beidseitig prozessierten integrierten Schaltkreises |
US6122187A (en) | 1998-11-23 | 2000-09-19 | Micron Technology, Inc. | Stacked integrated circuits |
US6255852B1 (en) | 1999-02-09 | 2001-07-03 | Micron Technology, Inc. | Current mode signal interconnects and CMOS amplifier |
WO2000074134A1 (de) * | 1999-05-27 | 2000-12-07 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Verfahren zur vertikalen integration von elektrischen bauelementen mittels rückseitenkontaktierung |
US7554829B2 (en) * | 1999-07-30 | 2009-06-30 | Micron Technology, Inc. | Transmission lines for CMOS integrated circuits |
DE19956903B4 (de) * | 1999-11-26 | 2009-04-09 | United Monolithic Semiconductors Gmbh | HF-Halbleiterbauelement und Verfahren zur Integration von HF-Dioden |
US6322903B1 (en) | 1999-12-06 | 2001-11-27 | Tru-Si Technologies, Inc. | Package of integrated circuits and vertical integration |
US6291858B1 (en) * | 2000-01-03 | 2001-09-18 | International Business Machines Corporation | Multistack 3-dimensional high density semiconductor device and method for fabrication |
EP1148546A1 (de) | 2000-04-19 | 2001-10-24 | Infineon Technologies AG | Verfahren zur Justierung von Strukturen auf einem Halbleiter-substrat |
ITTO20010050A1 (it) * | 2001-01-23 | 2002-07-23 | St Microelectronics Srl | Dispositivo integrato a semiconduttori includente interconnessioni adalta tensione attraversanti regioni a bassa tensione. |
US6717254B2 (en) | 2001-02-22 | 2004-04-06 | Tru-Si Technologies, Inc. | Devices having substrates with opening passing through the substrates and conductors in the openings, and methods of manufacture |
US6759282B2 (en) * | 2001-06-12 | 2004-07-06 | International Business Machines Corporation | Method and structure for buried circuits and devices |
DE10130864A1 (de) * | 2001-06-21 | 2003-01-02 | Giesecke & Devrient Gmbh | Vertikal kontaktierte, übereinander gestapelte Chips |
IL160189A0 (en) | 2001-08-24 | 2004-07-25 | Zeiss Stiftung | Method for producing contacts and printed circuit packages |
DE10222959B4 (de) * | 2002-05-23 | 2007-12-13 | Schott Ag | Mikro-elektromechanisches Bauelement und Verfahren zur Herstellung von mikro-elektromechanischen Bauelementen |
DE10141571B8 (de) * | 2001-08-24 | 2005-05-25 | Schott Ag | Verfahren zum Zusammenbau eines Halbleiterbauelements und damit hergestellte integrierte Schaltungsanordnung, die für dreidimensionale, mehrschichtige Schaltungen geeignet ist |
US6787916B2 (en) | 2001-09-13 | 2004-09-07 | Tru-Si Technologies, Inc. | Structures having a substrate with a cavity and having an integrated circuit bonded to a contact pad located in the cavity |
US6599778B2 (en) | 2001-12-19 | 2003-07-29 | International Business Machines Corporation | Chip and wafer integration process using vertical connections |
US7101770B2 (en) * | 2002-01-30 | 2006-09-05 | Micron Technology, Inc. | Capacitive techniques to reduce noise in high speed interconnections |
US7235457B2 (en) * | 2002-03-13 | 2007-06-26 | Micron Technology, Inc. | High permeability layered films to reduce noise in high speed interconnects |
KR100512817B1 (ko) * | 2002-03-19 | 2005-09-06 | 세이코 엡슨 가부시키가이샤 | 반도체 장치와 그 제조방법, 회로 기판 및 전자 기기 |
JP4110390B2 (ja) * | 2002-03-19 | 2008-07-02 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
US6848177B2 (en) | 2002-03-28 | 2005-02-01 | Intel Corporation | Integrated circuit die and an electronic assembly having a three-dimensional interconnection scheme |
US6908845B2 (en) | 2002-03-28 | 2005-06-21 | Intel Corporation | Integrated circuit die and an electronic assembly having a three-dimensional interconnection scheme |
US7354798B2 (en) * | 2002-12-20 | 2008-04-08 | International Business Machines Corporation | Three-dimensional device fabrication method |
DE10303643B3 (de) * | 2003-01-30 | 2004-09-09 | X-Fab Semiconductor Foundries Ag | Verfahren zur Herstellung von Substratkontakten bei SOI-Schaltungsstrukturen |
JP2004342990A (ja) | 2003-05-19 | 2004-12-02 | Seiko Epson Corp | 半導体装置及びその製造方法、回路基板並びに電子機器 |
DE10323394B4 (de) * | 2003-05-20 | 2006-09-28 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Verfahren zum Erzeugen einer elektrischen Kontaktierung zwischen zwei Halbleiterstücken und Verfahren zum Herstellen einer Anordnung von Halbleiterstücken |
JP4340517B2 (ja) * | 2003-10-30 | 2009-10-07 | Okiセミコンダクタ株式会社 | 半導体装置及びその製造方法 |
US20050104171A1 (en) * | 2003-11-13 | 2005-05-19 | Benson Peter A. | Microelectronic devices having conductive complementary structures and methods of manufacturing microelectronic devices having conductive complementary structures |
US7176128B2 (en) * | 2004-01-12 | 2007-02-13 | Infineon Technologies Ag | Method for fabrication of a contact structure |
JP4307284B2 (ja) * | 2004-02-17 | 2009-08-05 | 三洋電機株式会社 | 半導体装置の製造方法 |
DE102004056970B4 (de) * | 2004-11-25 | 2008-07-03 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Verfahren und Vorrichtung zum Erzeugen einer elektrischen Kontaktierung zwischen zwei Halbleiterstücken durch ein mechanisches Element |
TWI293499B (en) | 2006-01-25 | 2008-02-11 | Advanced Semiconductor Eng | Three dimensional package and method of making the same |
TWI287273B (en) * | 2006-01-25 | 2007-09-21 | Advanced Semiconductor Eng | Three dimensional package and method of making the same |
US7510928B2 (en) | 2006-05-05 | 2009-03-31 | Tru-Si Technologies, Inc. | Dielectric trenches, nickel/tantalum oxide structures, and chemical mechanical polishing techniques |
US7829438B2 (en) * | 2006-10-10 | 2010-11-09 | Tessera, Inc. | Edge connect wafer level stacking |
US7901989B2 (en) | 2006-10-10 | 2011-03-08 | Tessera, Inc. | Reconstituted wafer level stacking |
US8513789B2 (en) | 2006-10-10 | 2013-08-20 | Tessera, Inc. | Edge connect wafer level stacking with leads extending along edges |
US20080136038A1 (en) * | 2006-12-06 | 2008-06-12 | Sergey Savastiouk | Integrated circuits with conductive features in through holes passing through other conductive features and through a semiconductor substrate |
US7952195B2 (en) * | 2006-12-28 | 2011-05-31 | Tessera, Inc. | Stacked packages with bridging traces |
US7528492B2 (en) * | 2007-05-24 | 2009-05-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Test patterns for detecting misalignment of through-wafer vias |
US8476735B2 (en) | 2007-05-29 | 2013-07-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Programmable semiconductor interposer for electronic package and method of forming |
US7939941B2 (en) * | 2007-06-27 | 2011-05-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Formation of through via before contact processing |
US7825517B2 (en) | 2007-07-16 | 2010-11-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for packaging semiconductor dies having through-silicon vias |
JP5572089B2 (ja) * | 2007-07-27 | 2014-08-13 | テッセラ,インコーポレイテッド | 適用後パッド延在部を伴う再構成ウエハ積層パッケージング |
US8193092B2 (en) * | 2007-07-31 | 2012-06-05 | Micron Technology, Inc. | Semiconductor devices including a through-substrate conductive member with an exposed end and methods of manufacturing such semiconductor devices |
JP5645662B2 (ja) | 2007-08-03 | 2014-12-24 | テッセラ,インコーポレイテッド | 積層型マイクロエレクトロニクスアセンブリを製造する方法及び積層型マイクロエレクトロニクスユニット |
US8043895B2 (en) * | 2007-08-09 | 2011-10-25 | Tessera, Inc. | Method of fabricating stacked assembly including plurality of stacked microelectronic elements |
US7973413B2 (en) | 2007-08-24 | 2011-07-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Through-substrate via for semiconductor device |
US8476769B2 (en) * | 2007-10-17 | 2013-07-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Through-silicon vias and methods for forming the same |
US8227902B2 (en) | 2007-11-26 | 2012-07-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Structures for preventing cross-talk between through-silicon vias and integrated circuits |
US7588993B2 (en) * | 2007-12-06 | 2009-09-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Alignment for backside illumination sensor |
US7843064B2 (en) | 2007-12-21 | 2010-11-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Structure and process for the formation of TSVs |
US8671476B2 (en) * | 2008-02-05 | 2014-03-18 | Standard Textile Co., Inc. | Woven contoured bed sheet with elastomeric yarns |
US8853830B2 (en) * | 2008-05-14 | 2014-10-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | System, structure, and method of manufacturing a semiconductor substrate stack |
JP5639052B2 (ja) * | 2008-06-16 | 2014-12-10 | テッセラ,インコーポレイテッド | ウェハレベルでの縁部の積重ね |
US8288872B2 (en) | 2008-08-05 | 2012-10-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Through silicon via layout |
US8399273B2 (en) | 2008-08-18 | 2013-03-19 | Tsmc Solid State Lighting Ltd. | Light-emitting diode with current-spreading region |
US20100062693A1 (en) * | 2008-09-05 | 2010-03-11 | Taiwan Semiconductor Manufacturing Co., Ltd. | Two step method and apparatus for polishing metal and other films in semiconductor manufacturing |
US8278152B2 (en) * | 2008-09-08 | 2012-10-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bonding process for CMOS image sensor |
US9524945B2 (en) | 2010-05-18 | 2016-12-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Cu pillar bump with L-shaped non-metal sidewall protection structure |
US8653648B2 (en) * | 2008-10-03 | 2014-02-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Zigzag pattern for TSV copper adhesion |
US7928534B2 (en) | 2008-10-09 | 2011-04-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bond pad connection to redistribution lines having tapered profiles |
US8624360B2 (en) | 2008-11-13 | 2014-01-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Cooling channels in 3DIC stacks |
US8158456B2 (en) * | 2008-12-05 | 2012-04-17 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of forming stacked dies |
US7989318B2 (en) | 2008-12-08 | 2011-08-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for stacking semiconductor dies |
US8513119B2 (en) | 2008-12-10 | 2013-08-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming bump structure having tapered sidewalls for stacked dies |
US8736050B2 (en) * | 2009-09-03 | 2014-05-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Front side copper post joint structure for temporary bond in TSV application |
US8264077B2 (en) * | 2008-12-29 | 2012-09-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Backside metal of redistribution line with silicide layer on through-silicon via of semiconductor chips |
US7910473B2 (en) * | 2008-12-31 | 2011-03-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Through-silicon via with air gap |
US20100171197A1 (en) | 2009-01-05 | 2010-07-08 | Hung-Pin Chang | Isolation Structure for Stacked Dies |
US8749027B2 (en) * | 2009-01-07 | 2014-06-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Robust TSV structure |
US8501587B2 (en) | 2009-01-13 | 2013-08-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Stacked integrated chips and methods of fabrication thereof |
US8399354B2 (en) * | 2009-01-13 | 2013-03-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Through-silicon via with low-K dielectric liner |
US8168529B2 (en) * | 2009-01-26 | 2012-05-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Forming seal ring in an integrated circuit die |
US8314483B2 (en) | 2009-01-26 | 2012-11-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | On-chip heat spreader |
US8820728B2 (en) * | 2009-02-02 | 2014-09-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor wafer carrier |
US8704375B2 (en) * | 2009-02-04 | 2014-04-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Barrier structures and methods for through substrate vias |
US9142586B2 (en) | 2009-02-24 | 2015-09-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Pad design for backside illuminated image sensor |
US8531565B2 (en) | 2009-02-24 | 2013-09-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Front side implanted guard ring structure for backside illuminated image sensor |
US7932608B2 (en) * | 2009-02-24 | 2011-04-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Through-silicon via formed with a post passivation interconnect structure |
US8643149B2 (en) * | 2009-03-03 | 2014-02-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Stress barrier structures for semiconductor chips |
US8487444B2 (en) | 2009-03-06 | 2013-07-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Three-dimensional system-in-package architecture |
KR101187214B1 (ko) * | 2009-03-13 | 2012-10-02 | 테세라, 인코포레이티드 | 본드 패드를 통과하여 연장된 비아를 갖는 마이크로전자 소자를 포함하는 적층형 마이크로전자 어셈블리 |
US8344513B2 (en) * | 2009-03-23 | 2013-01-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Barrier for through-silicon via |
US8232140B2 (en) * | 2009-03-27 | 2012-07-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for ultra thin wafer handling and processing |
US8329578B2 (en) * | 2009-03-27 | 2012-12-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Via structure and via etching process of forming the same |
US8552563B2 (en) | 2009-04-07 | 2013-10-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Three-dimensional semiconductor architecture |
US8691664B2 (en) * | 2009-04-20 | 2014-04-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Backside process for a substrate |
US8759949B2 (en) * | 2009-04-30 | 2014-06-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Wafer backside structures having copper pillars |
US8432038B2 (en) | 2009-06-12 | 2013-04-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Through-silicon via structure and a process for forming the same |
US8158489B2 (en) * | 2009-06-26 | 2012-04-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Formation of TSV backside interconnects by modifying carrier wafers |
US9305769B2 (en) | 2009-06-30 | 2016-04-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Thin wafer handling method |
US8871609B2 (en) * | 2009-06-30 | 2014-10-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Thin wafer handling structure and method |
US8247906B2 (en) | 2009-07-06 | 2012-08-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Supplying power to integrated circuits using a grid matrix formed of through-silicon vias |
US8264066B2 (en) | 2009-07-08 | 2012-09-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Liner formation in 3DIC structures |
US8377816B2 (en) * | 2009-07-30 | 2013-02-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming electrical connections |
US8841766B2 (en) | 2009-07-30 | 2014-09-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Cu pillar bump with non-metal sidewall protection structure |
US8859424B2 (en) | 2009-08-14 | 2014-10-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor wafer carrier and method of manufacturing |
US8324738B2 (en) | 2009-09-01 | 2012-12-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Self-aligned protection layer for copper post structure |
US8252665B2 (en) | 2009-09-14 | 2012-08-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Protection layer for adhesive material at wafer edge |
US8791549B2 (en) | 2009-09-22 | 2014-07-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Wafer backside interconnect structure connected to TSVs |
CN102033877A (zh) * | 2009-09-27 | 2011-04-27 | 阿里巴巴集团控股有限公司 | 检索方法和装置 |
US8647925B2 (en) * | 2009-10-01 | 2014-02-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Surface modification for handling wafer thinning process |
US8264067B2 (en) * | 2009-10-09 | 2012-09-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Through silicon via (TSV) wire bond architecture |
US7969013B2 (en) * | 2009-10-22 | 2011-06-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Through silicon via with dummy structure and method for forming the same |
US8659155B2 (en) * | 2009-11-05 | 2014-02-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Mechanisms for forming copper pillar bumps |
US8283745B2 (en) | 2009-11-06 | 2012-10-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of fabricating backside-illuminated image sensor |
US8405201B2 (en) * | 2009-11-09 | 2013-03-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Through-silicon via structure |
US10297550B2 (en) * | 2010-02-05 | 2019-05-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | 3D IC architecture with interposer and interconnect structure for bonding dies |
US8859390B2 (en) * | 2010-02-05 | 2014-10-14 | International Business Machines Corporation | Structure and method for making crack stop for 3D integrated circuits |
US8610270B2 (en) * | 2010-02-09 | 2013-12-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device and semiconductor assembly with lead-free solder |
US8252682B2 (en) * | 2010-02-12 | 2012-08-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for thinning a wafer |
US8390009B2 (en) | 2010-02-16 | 2013-03-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Light-emitting diode (LED) package systems |
US8237272B2 (en) * | 2010-02-16 | 2012-08-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Conductive pillar structure for semiconductor substrate and method of manufacture |
US8466059B2 (en) | 2010-03-30 | 2013-06-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Multi-layer interconnect structure for stacked dies |
US8222139B2 (en) | 2010-03-30 | 2012-07-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Chemical mechanical polishing (CMP) processing of through-silicon via (TSV) and contact plug simultaneously |
US8507940B2 (en) | 2010-04-05 | 2013-08-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Heat dissipation by through silicon plugs |
US8174124B2 (en) | 2010-04-08 | 2012-05-08 | Taiwan Semiconductor Manufacturing Co., Ltd. | Dummy pattern in wafer backside routing |
US8455995B2 (en) | 2010-04-16 | 2013-06-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | TSVs with different sizes in interposers for bonding dies |
US8519538B2 (en) | 2010-04-28 | 2013-08-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Laser etch via formation |
US9293366B2 (en) | 2010-04-28 | 2016-03-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Through-substrate vias with improved connections |
US8441124B2 (en) | 2010-04-29 | 2013-05-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Cu pillar bump with non-metal sidewall protection structure |
US8866301B2 (en) | 2010-05-18 | 2014-10-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package systems having interposers with interconnection structures |
US9048233B2 (en) | 2010-05-26 | 2015-06-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package systems having interposers |
US9059026B2 (en) | 2010-06-01 | 2015-06-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | 3-D inductor and transformer |
US8471358B2 (en) | 2010-06-01 | 2013-06-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | 3D inductor and transformer |
US9018758B2 (en) | 2010-06-02 | 2015-04-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Cu pillar bump with non-metal sidewall spacer and metal top cap |
US8362591B2 (en) | 2010-06-08 | 2013-01-29 | Taiwan Semiconductor Manufacturing Co., Ltd. | Integrated circuits and methods of forming the same |
US8411459B2 (en) | 2010-06-10 | 2013-04-02 | Taiwan Semiconductor Manufacturing Company, Ltd | Interposer-on-glass package structures |
US8500182B2 (en) | 2010-06-17 | 2013-08-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Vacuum wafer carriers for strengthening thin wafers |
US8896136B2 (en) | 2010-06-30 | 2014-11-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Alignment mark and method of formation |
US8319336B2 (en) | 2010-07-08 | 2012-11-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Reduction of etch microloading for through silicon vias |
US8338939B2 (en) | 2010-07-12 | 2012-12-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | TSV formation processes using TSV-last approach |
US8999179B2 (en) | 2010-07-13 | 2015-04-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Conductive vias in a substrate |
US8722540B2 (en) | 2010-07-22 | 2014-05-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Controlling defects in thin wafer handling |
US9299594B2 (en) | 2010-07-27 | 2016-03-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Substrate bonding system and method of modifying the same |
US8674510B2 (en) | 2010-07-29 | 2014-03-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Three-dimensional integrated circuit structure having improved power and thermal management |
US8846499B2 (en) | 2010-08-17 | 2014-09-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Composite carrier structure |
US8546254B2 (en) | 2010-08-19 | 2013-10-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Mechanisms for forming copper pillar bumps using patterned anodes |
US8507358B2 (en) | 2010-08-27 | 2013-08-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Composite wafer semiconductor |
US8693163B2 (en) | 2010-09-01 | 2014-04-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Cylindrical embedded capacitors |
US8928159B2 (en) | 2010-09-02 | 2015-01-06 | Taiwan Semiconductor Manufacturing & Company, Ltd. | Alignment marks in substrate having through-substrate via (TSV) |
US8502338B2 (en) | 2010-09-09 | 2013-08-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Through-substrate via waveguides |
US8928127B2 (en) | 2010-09-24 | 2015-01-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Noise decoupling structure with through-substrate vias |
US9070851B2 (en) | 2010-09-24 | 2015-06-30 | Seoul Semiconductor Co., Ltd. | Wafer-level light emitting diode package and method of fabricating the same |
US8525343B2 (en) | 2010-09-28 | 2013-09-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Device with through-silicon via (TSV) and method of forming the same |
US8580682B2 (en) | 2010-09-30 | 2013-11-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Cost-effective TSV formation |
US9190325B2 (en) | 2010-09-30 | 2015-11-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | TSV formation |
US8836116B2 (en) | 2010-10-21 | 2014-09-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Wafer level packaging of micro-electro-mechanical systems (MEMS) and complementary metal-oxide-semiconductor (CMOS) substrates |
US8519409B2 (en) | 2010-11-15 | 2013-08-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Light emitting diode components integrated with thermoelectric devices |
US8567837B2 (en) | 2010-11-24 | 2013-10-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Reconfigurable guide pin design for centering wafers having different sizes |
US9153462B2 (en) | 2010-12-09 | 2015-10-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Spin chuck for thin wafer cleaning |
US8773866B2 (en) | 2010-12-10 | 2014-07-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Radio-frequency packaging with reduced RF loss |
US8410580B2 (en) * | 2011-01-12 | 2013-04-02 | Freescale Semiconductor Inc. | Device having conductive substrate via with catch-pad etch-stop |
US8236584B1 (en) | 2011-02-11 | 2012-08-07 | Tsmc Solid State Lighting Ltd. | Method of forming a light emitting diode emitter substrate with highly reflective metal bonding |
US9059262B2 (en) | 2011-02-24 | 2015-06-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuits including conductive structures through a substrate and methods of making the same |
US8487410B2 (en) | 2011-04-13 | 2013-07-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Through-silicon vias for semicondcutor substrate and method of manufacture |
US8716128B2 (en) | 2011-04-14 | 2014-05-06 | Tsmc Solid State Lighting Ltd. | Methods of forming through silicon via openings |
US8546235B2 (en) | 2011-05-05 | 2013-10-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuits including metal-insulator-metal capacitors and methods of forming the same |
US8674883B2 (en) | 2011-05-24 | 2014-03-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Antenna using through-silicon via |
US8900994B2 (en) | 2011-06-09 | 2014-12-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for producing a protective structure |
US8587127B2 (en) | 2011-06-15 | 2013-11-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor structures and methods of forming the same |
US8552485B2 (en) | 2011-06-15 | 2013-10-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor structure having metal-insulator-metal capacitor structure |
US8766409B2 (en) | 2011-06-24 | 2014-07-01 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method and structure for through-silicon via (TSV) with diffused isolation well |
US8531035B2 (en) | 2011-07-01 | 2013-09-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Interconnect barrier structure and method |
US8872345B2 (en) | 2011-07-07 | 2014-10-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Forming grounded through-silicon vias in a semiconductor substrate |
US8604491B2 (en) | 2011-07-21 | 2013-12-10 | Tsmc Solid State Lighting Ltd. | Wafer level photonic device die structure and method of making the same |
US8445296B2 (en) | 2011-07-22 | 2013-05-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Apparatus and methods for end point determination in reactive ion etching |
US8809073B2 (en) | 2011-08-03 | 2014-08-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Apparatus and methods for de-embedding through substrate vias |
US9159907B2 (en) | 2011-08-04 | 2015-10-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Hybrid film for protecting MTJ stacks of MRAM |
US8748284B2 (en) | 2011-08-12 | 2014-06-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of manufacturing decoupling MIM capacitor designs for interposers |
US8525278B2 (en) | 2011-08-19 | 2013-09-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | MEMS device having chip scale packaging |
US8546886B2 (en) | 2011-08-24 | 2013-10-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Controlling the device performance by forming a stressed backside dielectric layer |
US8604619B2 (en) | 2011-08-31 | 2013-12-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Through silicon via keep out zone formation along different crystal orientations |
US8803322B2 (en) | 2011-10-13 | 2014-08-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Through substrate via structures and methods of forming the same |
US8610247B2 (en) | 2011-12-30 | 2013-12-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Structure and method for a transformer with magnetic features |
US8659126B2 (en) | 2011-12-07 | 2014-02-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuit ground shielding structure |
US9087838B2 (en) | 2011-10-25 | 2015-07-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Structure and method for a high-K transformer with capacitive coupling |
US8896089B2 (en) | 2011-11-09 | 2014-11-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Interposers for semiconductor devices and methods of manufacture thereof |
US11264262B2 (en) | 2011-11-29 | 2022-03-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Wafer debonding and cleaning apparatus |
US10381254B2 (en) | 2011-11-29 | 2019-08-13 | Taiwan Semiconductor Manufacturing Co., Ltd. | Wafer debonding and cleaning apparatus and method |
US9390949B2 (en) | 2011-11-29 | 2016-07-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Wafer debonding and cleaning apparatus and method of use |
US8803316B2 (en) | 2011-12-06 | 2014-08-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | TSV structures and methods for forming the same |
US8546953B2 (en) | 2011-12-13 | 2013-10-01 | Taiwan Semiconductor Manufacturing Co., Ltd. | Through silicon via (TSV) isolation structures for noise reduction in 3D integrated circuit |
US8890293B2 (en) | 2011-12-16 | 2014-11-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Guard ring for through vias |
US8580647B2 (en) | 2011-12-19 | 2013-11-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Inductors with through VIAS |
US8618631B2 (en) | 2012-02-14 | 2013-12-31 | Taiwan Semiconductor Manufacturing Co., Ltd. | On-chip ferrite bead inductor |
US9618712B2 (en) | 2012-02-23 | 2017-04-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Optical bench on substrate and method of making the same |
US10180547B2 (en) | 2012-02-23 | 2019-01-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Optical bench on substrate |
US8860114B2 (en) | 2012-03-02 | 2014-10-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Structure and method for a fishbone differential capacitor |
US9293521B2 (en) | 2012-03-02 | 2016-03-22 | Taiwan Semiconductor Manufacturing Co., Ltd. | Concentric capacitor structure |
US9312432B2 (en) | 2012-03-13 | 2016-04-12 | Tsmc Solid State Lighting Ltd. | Growing an improved P-GaN layer of an LED through pressure ramping |
US20130241057A1 (en) * | 2012-03-14 | 2013-09-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods and Apparatus for Direct Connections to Through Vias |
US9139420B2 (en) | 2012-04-18 | 2015-09-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | MEMS device structure and methods of forming same |
US9583365B2 (en) | 2012-05-25 | 2017-02-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming interconnects for three dimensional integrated circuit |
US9490133B2 (en) | 2013-01-24 | 2016-11-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Etching apparatus |
US9484211B2 (en) | 2013-01-24 | 2016-11-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Etchant and etching process |
US9041152B2 (en) | 2013-03-14 | 2015-05-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Inductor with magnetic material |
EP2905611B1 (en) | 2014-02-06 | 2018-01-17 | ams AG | Method of producing a semiconductor device with protruding contacts |
CN205944139U (zh) | 2016-03-30 | 2017-02-08 | 首尔伟傲世有限公司 | 紫外线发光二极管封装件以及包含此的发光二极管模块 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4394712A (en) * | 1981-03-18 | 1983-07-19 | General Electric Company | Alignment-enhancing feed-through conductors for stackable silicon-on-sapphire wafers |
US4893174A (en) * | 1985-07-08 | 1990-01-09 | Hitachi, Ltd. | High density integration of semiconductor circuit |
KR900008647B1 (ko) * | 1986-03-20 | 1990-11-26 | 후지쓰 가부시끼가이샤 | 3차원 집적회로와 그의 제조방법 |
US5034347A (en) * | 1987-10-05 | 1991-07-23 | Menlo Industries | Process for producing an integrated circuit device with substrate via hole and metallized backplane |
GB9018766D0 (en) * | 1990-08-28 | 1990-10-10 | Lsi Logic Europ | Stacking of integrated circuits |
US5447871A (en) * | 1993-03-05 | 1995-09-05 | Goldstein; Edward F. | Electrically conductive interconnection through a body of semiconductor material |
US5455445A (en) * | 1994-01-21 | 1995-10-03 | Kulite Semiconductor Products, Inc. | Multi-level semiconductor structures having environmentally isolated elements |
US5627106A (en) * | 1994-05-06 | 1997-05-06 | United Microelectronics Corporation | Trench method for three dimensional chip connecting during IC fabrication |
-
1993
- 1993-05-05 DE DE4314907A patent/DE4314907C1/de not_active Expired - Fee Related
-
1994
- 1994-05-02 DE DE59406621T patent/DE59406621D1/de not_active Expired - Lifetime
- 1994-05-02 EP EP94913486A patent/EP0698288B1/de not_active Expired - Lifetime
- 1994-05-02 JP JP6523749A patent/JPH08510360A/ja active Pending
- 1994-05-02 US US08/545,650 patent/US5767001A/en not_active Expired - Lifetime
- 1994-05-02 KR KR1019950704861A patent/KR100294747B1/ko not_active IP Right Cessation
- 1994-05-02 WO PCT/DE1994/000486 patent/WO1994025981A1/de active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
EP0698288B1 (de) | 1998-08-05 |
EP0698288A1 (de) | 1996-02-28 |
KR960702172A (ko) | 1996-03-28 |
US5767001A (en) | 1998-06-16 |
DE59406621D1 (de) | 1998-09-10 |
JPH08510360A (ja) | 1996-10-29 |
WO1994025981A1 (de) | 1994-11-10 |
DE4314907C1 (de) | 1994-08-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100294747B1 (ko) | 수직접속된반도체부품을형성하기위한방법 | |
KR100656218B1 (ko) | 반도체 또는 유전체 웨이퍼 상에 제조된 패키지 상의 시스템 | |
KR100347656B1 (ko) | 3차원회로를형성하기위한방법 | |
US7388277B2 (en) | Chip and wafer integration process using vertical connections | |
US5757081A (en) | Surface mount and flip chip technology for total integrated circuit isolation | |
CN101091243B (zh) | 单掩模通孔的方法和装置 | |
JP5246831B2 (ja) | 電子デバイス及びそれを形成する方法 | |
KR101201087B1 (ko) | 결합된 금속 평면들을 사용하는 3차원 집적 구조 및 방법 | |
JP3895595B2 (ja) | 背面接触により電気コンポーネントを垂直に集積する方法 | |
JPH09106968A (ja) | 集積回路チップのエッジを正確に画定する方法 | |
JPH0945848A (ja) | マルチチップ・スタック用の導電性モノリシックl接続を備えたエンドキャップ・チップおよびその製造方法 | |
JPH08213548A (ja) | 3次元集積回路の製造方法 | |
JPH08204117A (ja) | 集積化表面素子間結線を備えた半導体チップおよび電子モジュールとその製作方法 | |
JP3673094B2 (ja) | マルチチップ半導体装置 | |
CN109994444B (zh) | 晶片键合结构及其制作方法 | |
KR20040097899A (ko) | 반도체 장치의 제조 방법 | |
JP3770631B2 (ja) | 半導体装置の製造方法 | |
JPH07312374A (ja) | 集積回路システムとその製造方法 | |
CN115472494A (zh) | 用于晶片级接合的半导体结构及接合半导体结构 | |
KR20020020865A (ko) | 전극 및 반도체 장치 제조 방법 | |
JP2007042824A (ja) | 電子回路装置とその製造方法 | |
EP1906441A1 (en) | Wafer with semiconductor devices and method of manufacturing the same | |
JP2004228598A (ja) | マルチチップ半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120409 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20130411 Year of fee payment: 13 |
|
EXPY | Expiration of term |