ITTO20010050A1 - Dispositivo integrato a semiconduttori includente interconnessioni adalta tensione attraversanti regioni a bassa tensione. - Google Patents

Dispositivo integrato a semiconduttori includente interconnessioni adalta tensione attraversanti regioni a bassa tensione. Download PDF

Info

Publication number
ITTO20010050A1
ITTO20010050A1 IT2001TO000050A ITTO20010050A ITTO20010050A1 IT TO20010050 A1 ITTO20010050 A1 IT TO20010050A1 IT 2001TO000050 A IT2001TO000050 A IT 2001TO000050A IT TO20010050 A ITTO20010050 A IT TO20010050A IT TO20010050 A1 ITTO20010050 A1 IT TO20010050A1
Authority
IT
Italy
Prior art keywords
region
insulating
regions
insulating layer
connection
Prior art date
Application number
IT2001TO000050A
Other languages
English (en)
Inventor
Ubaldo Mastromatteo
Original Assignee
St Microelectronics Srl
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by St Microelectronics Srl filed Critical St Microelectronics Srl
Priority to IT2001TO000050A priority Critical patent/ITTO20010050A1/it
Publication of ITTO20010050A0 publication Critical patent/ITTO20010050A0/it
Priority to EP02001501A priority patent/EP1225635B1/en
Priority to US10/055,029 priority patent/US6653655B2/en
Priority to DE60219703T priority patent/DE60219703T2/de
Publication of ITTO20010050A1 publication Critical patent/ITTO20010050A1/it

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5225—Shielding layers formed together with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/074—Stacked arrangements of non-apertured devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H01L2223/6622—Coaxial feed-throughs in active or passive substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

D E S C R I Z I O N E
del brevetto per invenzione industriale
La presente invenzione si riferisce ad un dispositivo integrato a semiconduttori includente interconnessioni ad alta tensione attraversanti regioni a bassa tensione.
Come è noto, il passaggio di interconnessioni ad alta tensione su circuiti integrati di materiale semiconduttore, quale silicio, già a tensioni superiori a 100 V richiede l'uso di sofisticati accorgimenti a livello di "layout" e di processo per ovviare agli effetti della carica indotta nel materiale semiconduttore e dei movimenti di carica nei dielettrici. Infatti, in queste situazioni, si possono avere malfunzionamenti nei circuiti integrati.
Gli accorgimenti più semplici attualmente implementati per ovviare a tali effetti comprendono la realizzazione di "field plates" ovvero schermi elettrostatici di materiale semiconduttore, tipicamente silicio policristallino drogato o di metallo, disposti fra le linee di interconnessione e le aree da proteggere. Tali "field plates" modificano il campo elettrico esistente in aree critiche, quali gli isolamenti nel caso di interconnessioni a potenziale positivo e zone drogate N- nel caso di interconnessioni a potenziale negativo.
Inoltre, lo spessore dello strato di dielettrico sul quale si estendono le interconnessioni cresce al crescere delle tensioni portate dalle interconnessioni. Oltre un certo valore di tensione, tuttavia, tale spessore diventa considerevole e non sempre compatibile con i processi e i requisiti dimensionali attuali; di conseguenza, quando possibile, le interconnessioni vengono realizzate "a ponte" utilizzando fili di connessione ("bonding wires").
Problemi particolari nascono nel caso di alte tensioni fornite a parti di dispositivi realizzati su diverse fette, alcune delle quali a bassa tensione. In tal caso, infatti, le diverse fette alloggiano diverse parti del dispositivo che devono essere connesse elettricamente e meccanicamente tramite strutture di "bonding" .
In particolare, in questi dispositivi, le varie parti sono collegate tramite interconnessioni metalliche e di silicio fortemente drogato che devono essere in grado di sopportare le alte tensioni e di confinarle in modo da evitare che gli alti campi elettrici associati danneggino o impediscano il corretto funzionamento delle parti a bassa tensione.
Scopo della presente invenzione è superare le limitazioni della tecnica nota, realizzando un sistema di interconnessione in un dispositivo formato in diverse fette e includente parti ad alta tensione e parti a bassa tensione.
Secondo la presente invenzione viene realizzato un dispositivo integrato a semiconduttori, caratterizzato dal fatto di comprendere:
una prima piastrina di materiale semiconduttore avente prime regioni di alta tensione poste ad una prima tensione di valore elevato;
una seconda piastrina di materiale semiconduttore avente seconde regioni di alta tensione poste a detta prima tensione di valore elevato;
una terza piastrina di materiale semiconduttore interposta fra dette prima e seconda piastrina ed avente almeno una regione di bassa tensione posta ad una seconda tensione di basso valore;
una regione di connessione passante formata in detta terza piastrina e connessa ad almeno una di dette prime e seconde regioni di alta tensione; e
regioni isolanti passanti circondanti detta regione di connessione passante e isolanti detta regione di connessione.
Per una migliore comprensione dell'invenzione, ne vengono ora descritte forme di realizzazione, a puro titolo di esempio non limitativo e con riferimento ai disegni allegati, nei quali:
- la figura 1 illustra una sezione longitudinale di un dispositivo per la memorizzazione di dati;
- la figura 2 illustra una sezione trasversale del dispositivo di figura 1, preso lungo la linea di traccia II-II;
- la figura 3 mostra una sezione longitudinale del dispositivo di figura 1, presa lungo un piano di sezione parallelo a quello di figura 1;
- la figura 4 illustra una sezione trasversale del dispositivo di figura 3, preso lungo la linea di traccia IV-IV;
- la figura 5 è una vista prospettica sezionata di una variante del dispositivo di figura 1; e
- la figura 6 è una vista prospettica sezionata del dispositivo di figura 5, presa lungo un piano di sezione parallelo a quello di figura 5 e mostrante un diverso tipo di connessione.
Come mostrato nella figura 1, un dispositivo di memorizzazione di dati 1 è formato dalla sovrapposizione di tre piastrine ("chip"), e precisamente una piastrina inferiore 4, a cui arriva dall'esterno una prima tensione VI di valore elevato (maggiore di 100 V, ad esempio a 300, 500 o 1000 V), una piastrina intermedia 5 posta, nel suo complesso, a bassa tensione, ed una piastrina superiore 6 cui deve essere fornita la prima tensione. La piastrina inferiore 4 ha dimensioni maggiori rispetto alla piastrina intermedia 5 e alla piastrina superiore 6 e sporge lateralmente rispetto ad esse almeno su di un lato 4a (a sinistra in figura 1). In pratica, la piastrina intermedia 5 e la piastrina superiore 6 presentano un lato 5a, 6a fra loro allineato e arretrato rispetto al corrispondente lato 4a della piastrina inferiore 4.
In dettaglio, la piastrina inferiore 4 alloggia la circuiteria di comando a bassa tensione 7 (rappresentata in figura 1 schematicamente tramite componenti elettronici) e comprende un primo substrato 10 di materiale semiconduttore (tipicamente silicio) collegato a massa. Un primo strato isolante 11 di materiale dielettrico si estende sul primo substrato 10 della piastrina inferiore 4 e alloggia al suo interno diversi livelli di metallizzazione (come meglio visibile in figura 3) e porta sulla sua superficie 11a, nella zona della piastrina inferiore 4 sporgente rispetto alle piastrine 5, 6, una regione di "pad" 12 collegata, tramite un filo elettrico 13 e componenti discreti posizionati su una scheda a circuito stampato non mostrata, ad un generatore di alta tensione, ad esempio a 1000 V (pure non mostrato).
La regione di "pad" 12 è collegata, tramite una prima "via" 14, ad una prima estremità di una regione di connessione metallica 15 estendentesi all'interno del primo strato isolante 11, ad esempio formato nell'ultimo livello di metallizzazione, in modo da essere distanziato al massimo dal primo substrato 10 della piastrina inferiore 4. Una seconda estremità della regione di connessione metallica 15 è collegata, attraverso una seconda "via" 16, ad una prima regione di contatto 17, di materiale metallico, disposta sulla superficie 11a del primo strato isolante 11, al di sotto della piastrina intermedia 5. Al di sotto della regione di connessione metallica 15 non sono previsti componenti, per evitare malfunzionamenti e danneggiamenti causati dall'elevato campo elettrico generato dalla regione di connessione metallica 15.
La piastrina intermedia 5 è formata da un corpo 21 di materiale semiconduttore, posto ad una seconda tensione, di basso valore, ad esempio a massa. Il corpo 21 alloggia una struttura micromeccanica di memoria includente una struttura mobile sospesa 27 ed una struttura di connessione 20.
La struttura mobile sospesa 27 è posta ad almeno una terza tensione V2, in valore assoluto inferiore rispetto alla prima tensione VI e differente dalla seconda tensione (ad esempio, la terza tensione è pari a 3-10 V).
La struttura di connessione 20 ha lo scopo di trasferire la prima tensione dalla piastrina inferiore 4 alla piastrina superiore 6 e comprende una regione di connessione passante 22, isolata dal resto del corpo 21 tramite tre regioni di isolamento 23, 24 e 25. La regione di connessione passante 22 è disposta al di sopra ed è in contatto elettrico diretto con la prima regione di contatto 17. Le regioni di isolamento 23, 24 e 25, ad esempio di ossido di silicio, sono di tipo passante (e quindi si estendono per l'intero spessore della piastrina intermedia 5) e comprendono ciascuna (figura 2) un tratto semicircolare 23a, 24a, 25a e due tratti rettilinei 23b, 24b, 25b. I tratti semicircolari 23a, 24a, 25a delle tre regioni di isolamento 23-25 sono concentrici fra loro e circondano parzialmente la regione di connessione passante 22. I tratti rettilinei 23b, 24b, 25b sono fra loro paralleli e si estendono tangenzialmente dalle due estremità del rispettivo tratto semicircolare 23a, 24a, 25a, parallelamente fra loro, fino al lato 5a della piastrina intermedia 5, in modo che le regioni di isolamento 23-25 presentano forma ad U, in vista dall'alto.
La struttura mobile sospesa 27, ad esempio un microattuatore di tipo traslante è formata da una pluralità di regioni sospese 28 collegate al resto del corpo 21 della piastrina intermedia 5, in modo di per sé noto attraverso bracci di supporto non mostrati.
Una seconda regione di contatto 29, preferibilmente di materiale metallico, si estende al di sopra della regione di connessione passante 22, a contatto elettrico diretto con questa, ed è verticalmente allineata rispetto alla prima regione di contatto 17. La seconda regione di contatto 29 è collegata, attraverso una terza "via" 30, ad una prima struttura di linee di metallizzazione 31 a più livelli di metallizzazione (qui tre) formata in un secondo strato isolante 32 della piastrina superiore 6. Il secondo strato isolante 32 copre il lato inferiore di un secondo substrato 33 appartenente alla piastrina superiore 6. Il secondo substrato 33 deve essere polarizzato alla prima tensione ed allo scopo alloggia una regione di contatto arricchita 34.
La piastrina superiore 6 alloggia un circuito di comando e porta una matrice di emettitori di fasci di elettroni , non mostrati e formanti una sonda di una memoria a risoluzione atomica, non mostrata.
Prime e seconde regioni spaziatrici ("spacer") 35, 36 sono disposte fra la piastrina inferiore 4 e la piastrina intermedia 5 e, rispettivamente, fra la piastrina intermedia 5 e la piastrina superiore 6. Le regioni spaziatrici 35, 36 sono realizzate con materiale ìsolante, nel caso di polarizzazione del substrato 33 della piastrina superiore 6 a tensione maggiore di 300 V. In alternativa, in caso di tensioni minori, le regioni spaziatrici 35, 36 possono essere realizzate con lo stesso materiale metallico della prima, rispettivamente della seconda regione di contatto 17, 29. Le seconde regioni spaziatrici 36, disposte fra la piastrina intermedia 5 e la piastrina superiore 6, vantaggiosamente circondano e sigillano la zona della piastrina superiore 6 contenente la matrice di emettitori nonché la zona della piastrina intermedia 5 comprendente la struttura mobile sospesa 27. La luce ("gap") fra la piastrina superiore 6 e la piastrina intermedia 5 è di ad esempio 1,5 μm ed è riempito di aria, azoto o altro gas inerte o è posto sottovuoto. Uno strato di materiale isolante 37 copre la superficie inferiore della piastrina superiore 6.
Le figure 3 e 4 mostrano porzioni del dispositivo 1 in cui sono realizzate le connessioni elettriche di segnale fra la matrice di emettitori alloggiata nella piastrina superiore 6 e i componenti della circuiteria 7, alloggiati nella piastrina inferiore 4. In particolare, tali connessioni elettriche hanno lo scopo di portare il segnale elettrico alla circuiteria 7, disaccoppiandolo dalla prima tensione VI (tensione di polarizzazione di valore elevato).
La figura 3 mostra quindi una seconda struttura di linee di metallizzazione 40, formata all'interno del primo strato isolante 11 della piastrina inferiore 4 tramite tre livelli di metallizzazione e collegante un componente della circuiteria 7, formato nel primo substrato 10, ad una terza regione di contatto 41 disposta sulla superficie Ila del primo strato isolante 11.
La figura 3 mostra la struttura mobile sospesa 27 della piastrina intermedia 5; inoltre la figura 3 mostra una struttura di connessione di segnale 42 formata all'interno del corpo 21. La struttura di connessione di segnale 42 comprende una regione cilindrica 43, di silicio, attraversante l'intero spessore della piastrina intermedia 5 e circondata da tre anelli di isolamento 44, 45 e 46, concentrici fra loro e alla regione cilindrica 43. In particolare, l'anello di isolamento 44 circonda la regione cilindrica 43 e gli anelli di isolamento 44-46 delimitano fra loro una prima ed una seconda regione semiconduttrice anulare 47, 48 (si veda anche la figura 4) . La seconda regione semiconduttrice anulare 48 (più esterna) è in contatto elettrico diretto con la terza regione di contatto 41. Gli anelli di isolamento 44-45, le regioni semiconduttrici anulari 47, 48 e la regione cilindrica 43 formano un elemento capacitivo 50 includente due condensatori in serie, dei quali la regione cilindrica 43 e le regioni semiconduttrici anulari 47, 48 formano le armature e gli anelli di isolamento 44-45 formano il dielettrico intermedio. L'anello di isolamento 46 (più esterno) isola l'elemento capacitivo 50 dal resto del corpo 21.
La regione cilindrica 43 è in contatto elettrico diretto con una quarta regione di contatto 51, di materiale metallico, interposta fra la piastrina intermedia 5 e la piastrina superiore 6. La quarta regione di contatto 51 è collegata elettricamente con una quarta struttura di linee di metallizzazione 52 a più livelli (qui tre) formata nel secondo strato isolante 32 della piastrina superiore 6.
In tal modo segnali elettrici possono essere scambiati fra la matrice di emettitori (non mostrata) realizzata nella piastrina superiore 6 e la circuiteria 7 integrata nella piastrina inferiore 5, e vi è un disaccoppiamento in continua tramite l'elemento capacitivo 50. Inoltre, il corpo 21 della piastrina intermedia 5 può essere connesso elettricamente a massa anche nella zona immediatamente all'esterno dell'anello di isolamento 46, nonostante l'elevata tensione presente nella regione cilindrica 43 (ad esempio, 300 o 1000 V).
Inoltre, nel dispositivo 1, grazie alla forma della porzione passante 22, e all'assenza di componenti elettronici al di sotto della regione di connessione metallica 15, non ci sono strutture che devono essere mantenute a bassa tensione (o addirittura a massa) al di sopra o al di sotto della regione di connessione metallica 15, e quindi l'elevato campo elettrico generato dalla regione di connessione metallica 15 non pregiudica il funzionamento di alcuna parte del dispositivo 1.
Il dispositivo 1 viene realizzato come segue. Inizialmente, in una prima fetta di materiale semiconduttore, destinata a formare la piastrina inferiore 4, viene realizzata la circuiteria 7; quindi, in modo noto, vengono formati il primo strato isolante 11, la regione di connessione metallica 15, la terza struttura di linee di metallizzazione 40, il pad 12 e le regioni di contatto e spaziatrici 17, 41 e 35. Contemporaneamente o separatamente, in una seconda fetta di materiale semiconduttore, destinata a formare la piastrina intermedia 5, vengono realizzati scavi profondi che vengono riempiti con materiale isolante per formare le regioni di isolamento 23-25 e gli anelli di isolamento 44-46. Inoltre vengono realizzati scavi profondi per la definizione della struttura mobile sospesa 27. La seconda fetta viene ribaltata e incollata ("bonded") alla prima fetta, quindi ridotta in spessore fino a raggiungere dal retro le regioni di isolamento 23-25 e gli anelli di isolamento 44-46. Contemporaneamente o separatamente, viene lavorata una terza fetta, destinata a formare la piastrina superiore 6, in modo da formare la matrice emettitori, il secondo strato isolante 32, la seconda e la quarta struttura di linee di metallizzazione 31, 52 nonché le regioni di contatto e spaziatrici 29, 51, 36. Quindi la terza fetta viene ribaltata e incollata alla seconda fetta e le fette vengono tagliate.
Le figure 5-7 mostrano una variante del dispositivo 1 delle figure 1-4, utile guando la luce fra la piastrina intermedia 5 e la piastrina superiore 6 è ridotta (ad esempio, è di 1,5 μm) e la tensione del substrato 33 della piastrina superiore 6 è elevata, per cui è presente un campo elettrico maggiore o uguale a 200 V/μm. Infatti, in assenza di adeguati accorgimenti, tale valore di campo porterebbe infatti ad un collasso della struttura mobile sospesa 27.
Per ridurre tale rischio, secondo le figure 5-7 è prevista una struttura di schermo elettrostatico 70 tale da ridurre l'area del condensatore equivalente, formato dalle piastrine superiore 6 e intermedia 5, fra loro affacciate, e dal dielettrico (aria o altro gas) compreso fra di esse.
In dettaglio, la figura 5 mostra un dispositivo 60 dì memorizzazione di dati avente una struttura generale simile a quella del dispositivo di memorizzazione di dati 1 di figura 1. Di conseguenza, le parti del dispositivo 60 di figura 5 comuni al dispositivo 1 delle figure 1-4 sono state indicate con gli stessi numeri di riferimento e non verranno ulteriormente descritte .
In figura 5, una tensione medio-alta (ad esempio a 300 V) viene portata da un "pad" 12 disposto al di sopra della piastrina inferiore 4 attraverso una regione di connessione metallica 15 alla prima regione di contatto 17 disposta al di sopra della superficie Ila del primo strato isolante 11.
La piastrina intermedia 5 alloggia, nella porzione di connessione 20, una struttura di isolamento 63 realizzata come la porzione di connessione 20 di figura 1-2, ed comprendente quindi una regione di connessione passante 22, isolata dal resto del corpo 21 tramite tre regioni di isolamento 23, 24 e 25. La regione di connessione passante 22 è disposta al di sopra ed è connessa elettricamente alla prima regione di contatto 17; inoltre essa è connessa elettricamente alla seconda regione di contatto 29. Di conseguenza, la regione di connessione passante 22, la prima e la seconda regione di contatto 17, 29 sono ad elevata tensione (pari alla tensione applicata al "pad" 12; il corpo 21 della piastrina intermedia 5, esternamente alle regioni di isolamento 23, 24 e 25, è alla bassa tensione prevista (massa) e le regioni conduttive presenti fra coppie adiacenti di regioni di isolamento 23, 24 e 25 sono a tensioni intermedie fra l'alta e la bassa tensione.
La piastrina superiore 6 di figura 5, della quale sono mostrati solo il secondo strato isolante 32 e la seconda struttura di linee di metallizzazione 31, ha la stessa struttura di figura 1, tranne per il fatto di supportare una struttura di schermo elettrostatico 70.
La struttura di schermo elettrostatico 70 comprende uno strato dielettrico 71 ed uno strato conduttore 72. Lo strato dielettrico 71 è formato ad esempio da un polimero quale poliimmide, si estende sul lato inferiore della piastrina superiore 6 e ha spessore preferibilmente di 3-5 μm. Lo strato conduttore 72 copre la faccia dello strato dielettrico 71 rivolta verso la piastrina intermedia 5, è realizzato preferibilmente di metallo (ad esempio alluminio) e ha spessore di ad esempio 0,5-1 μm.
Lo strato conduttore 72 è collegato elettricamente alla piastrina intermedia 5 tramite regioni "bump" 73 di materiale metallico che si estendono fra lo strato conduttore 72 dello schermo elettrostatico 70 e la piastrina intermedia 5. Specificamente, le regioni "bump" 73 sono in contatto elettrico diretto con il corpo 21 della piastrina intermedia 5 e quindi mantengono lo strato conduttore 72 alla tensione della piastrina intermedia 5 (a massa).
In tal modo, la struttura di schermo elettrostatico 70 di estende fra la piastrina superiore 6, ad alta tensione, e la piastrina intermedia 5, e in particolare la struttura mobile sospesa 27, riducendo il rischio di collasso della struttura mobile sospesa 27 stessa verso la piastrina superiore 6.
La struttura di schermo elettrostatico 70 è preferibilmente realizzata deponendo e definendo uno strato di materiale dielettrico (ad esempio poliimmide) sulla superficie del secondo strato isolante 32 di una fetta destinata a formare la piastrina superiore 6 e nella quale sono già formate le strutture previste, quale le matrici di emettitori e le prime strutture a linee di metallizzazione 31. Si forma così lo strato di schermo 71. Quindi, viene deposto e definito uno strato metallico, formando lo strato conduttore 72. Quindi vengono formate, in modo noto, le regioni di "bump" 73 e le seconde regioni di contatto 29, ad esempio realizzando una maschera negativa di materiale sacrificale dotata di aperture dove devono essere realizzate le regioni di "bump" 73 e le seconde regioni di contatto 29, deponendo del materiale metallico, rimuovendo il metallo in eccesso e successivamente il materiale sacrificale).
La figura 6 mostra la struttura di schermo elettrostatico 70 nella zona delle connessioni di segnale fra la piastrina superiore 6 e la circuiteria 7 integrata nella piastrina inferiore 4, descritta in dettaglio con riferimento alle figure 3 e 4.
Risulta infine evidente che ai dispositivi descritti possono essere apportate modifiche e varianti, senza uscire dall'ambito della presente invenzione .
Ad esempio, l'invenzione è applicabile a qualunque dispositivo formato da tre piastrine sovrapposte ed incollate, in cui sia necessario portare un'alta tensione (maggiore di 100 V) tra due piastrine estreme, mentre la piastrina intermedia è posta ad una bassa tensione, indipendentemente dal tipo di microstruttura e/o circuito realizzati nelle piastrine stesse. Inoltre il numero di regioni di isolamento 23-25 o di anelli di isolamento 44-46 può essere qualsivoglia, con un minimo di due, a seconda della alta tensione da trasferire, compatibilmente con la necessità di limitare l'ingombro associato. Inoltre, la struttura di connessione 20 mostrata nelle figure 1-2 e la struttura di connessione di segnale 42 mostrata nelle figure 3-4 possono anche non coesistere nello stesso dispositivo, qualora sia necessaria solo una di esse.

Claims (16)

  1. R I V E N D I C A Z I O N I 1. Dispositivo integrato a semiconduttori (1; 60), caratterizzato dal fatto di comprendere: una prima piastrina (4) di materiale semiconduttore avente prime regioni di alta tensione (12-17) poste ad una prima tensione di valore elevato; una seconda piastrina (6) di materiale semiconduttore avente seconde regioni di alta tensione (31, 33) poste a detta prima tensione di valore elevato; una terza piastrina (5) di materiale semiconduttore interposta fra dette prima e seconda piastrina ed avente almeno una regione di bassa tensione (21) posta ad una seconda tensione di basso valore; una regione di connessione passante (22; 43) formata in detta terza piastrina e connessa ad almeno una di dette prime e seconde regioni di alta tensione; e regioni isolanti passanti (23-25; 44-46) circondanti detta regione di connessione passante e isolanti detta regione di connessione passante rispetto a detta regione di bassa tensione.
  2. 2. Dispositivo secondo la rivendicazione 1, in cui dette regioni isolanti passanti (23-25; 44-46) comprendono almeno una prima regione isolante (24; 45) circondante detta regione di connessione passante (22; 43) ed una seconda regione isolante (25; 46) circondante a distanza detta prima regione isolante, una prima regione semiconduttrice (48) essendo interposta fra dette prima e seconda regione isolante.
  3. 3. Dispositivo secondo la rivendicazione 2, in cui dette regioni isolanti passanti (23-25; 44-46) comprendono inoltre una terza regione isolante (23; 44) interposta fra detta regione di connessione passante (22; 43) e detta prima regione isolante (24; 45), una seconda regione semiconduttrice (47) essendo interposta fra dette terza e prima regione isolante.
  4. 4. Dispositivo secondo una qualsiasi delle rivendicazioni precedenti, in cui detta prima piastrina comprende un primo substrato (10) di materiale semiconduttore; un primo strato isolante (11) sovrapposto a detto primo substrato; ed una struttura di connessione esterna (12-17) estendentesi almeno parzialmente al di sopra di detto primo strato isolante e comprendente una prima regione di contatto (17) formata al di sopra di detto primo strato isolante (11) e a contatto elettrico con detta regione di connessione passante (22) e in cui detta seconda piastrina (6) comprende un secondo substrato (33) di materiale semiconduttore; un secondo strato isolante (32) sovrapposto a detto secondo substrato; ed una prima struttura di linee di connessione (31) formata all'interno di detto secondo strato isolante; una seconda regione di contatto (29) estendendosi fra detto secondo strato isolante e detta terza piastrina (5) ed essendo a contatto elettrico con detta prima struttura di linee di connessione e detta regione di connessione passante .
  5. 5. Dispositivo secondo la rivendicazione 4, in cui detta struttura di connessione esterna (12-17) comprende una regione di pad esterna (12) estendentesi al di sopra di detto primo strato isolante (11) ed una regione di connessione metallica (15) estendentesi all'interno di detto strato isolante ed avente una prima estremità a contatto elettrico diretto con detta regione di connessione esterna ed una seconda estremità a contatto elettrico diretto con detta prima regione di contatto (17).
  6. 6. Dispositivo secondo la rivendicazione 5, in cui detta regione di connessione passante (22) presenta forma allungata estendentesi al di sopra di detta regione di connessione metallica (15), e dette regioni isolanti passanti (23-25) presentano sostanzialmente forma ad U.
  7. 7. Dispositivo secondo la rivendicazione 6, in cui dette regioni isolanti passanti (23-25) comprendono ciascuna un tratto semicircolare (23a-25a) circondante parzialmente detta regione di connessione passante (22) ed una coppia di tratti rettilinei (23b-25b) estendentisi da detto tratto semicircolare fino ad un bordo laterale (5a) di detta terza piastrina (5), esternamente a detta regione di connessione metallica (15) in vista dall'alto.
  8. 8. Dispositivo secondo una qualsiasi delle rivendicazioni 1-3, comprendente inoltre un elemento capacitivo (50) interposto fra detta regione di connessione passante (43) e componenti elettronici a bassa tensione (7).
  9. 9. Dispositivo secondo la rivendicazione 2 o 3, in cui dette regioni isolanti passanti (44-46) hanno forma tubolare cilindrica.
  10. 10. Dispositivo secondo la rivendicazione 9, in cui detta prima piastrina (4) comprende un primo substrato (10) di materiale semiconduttore; un primo strato isolante (11) sovrapposto a detto primo substrato; un componente elettronico (7) formato almeno parzialmente in detto primo substrato; una seconda struttura di linee di metallizzazione (40) formata all'interno di detto primo strato isolante ed collegata fra detto componente elettronico ed una terza regione di contatto (41) formata al di sopra di detto primo strato isolante e a contatto elettrico con detta prima regione semiconduttrice (48); e in cui detta seconda piastrina (6) comprende un secondo substrato (33) di materiale semiconduttore; un secondo strato isolante (32) sovrapposto a detto secondo substrato; ed una terza struttura di linee di metallizzazione (52) formata all'interno di detto secondo strato isolante e comprendente una quarta regione di contatto (51) estendentesi fra detto secondo strato isolante e detta regione di connessione passante (43).
  11. 11. Dispositivo secondo una qualsiasi delle rivendicazioni precedenti, comprendente inoltre una struttura di schermo (70) estendentesi fra detta seconda e detta terza piastrina (6, 5).
  12. 12. Dispositivo secondo la rivendicazione 11, in cui detta struttura di schermo (70) comprende uno strato dielettrico (71) estendentesi su una faccia di detta seconda piastrina (6), rivolta verso detta terza piastrina (5), ed uno strato conduttore (72) coprente detto strato dielettrico e rivolto verso detta terza piastrina .
  13. 13. Dispositivo secondo la rivendicazione 12, in cui detto strato conduttore (72) è connesso elettricamente a detta regione di bassa tensione (21).
  14. 14. Dispositivo secondo la rivendicazione 12 o 13, in cui regioni di connessione elettrica (73) di materiale conduttore si estendono fra e sono in contatto elettrico diretto con detto strato conduttore (72) e detta regione di bassa tensione (21).
  15. 15. Dispositivo secondo una qualsiasi delle rivendicazioni 12-14, in cui detto strato dielettrico (71) è di poliimmide.
  16. 16. Dispositivo integrato a semiconduttori, sostanzialmente come descritto con riferimento alle figure annesse.
IT2001TO000050A 2001-01-23 2001-01-23 Dispositivo integrato a semiconduttori includente interconnessioni adalta tensione attraversanti regioni a bassa tensione. ITTO20010050A1 (it)

Priority Applications (4)

Application Number Priority Date Filing Date Title
IT2001TO000050A ITTO20010050A1 (it) 2001-01-23 2001-01-23 Dispositivo integrato a semiconduttori includente interconnessioni adalta tensione attraversanti regioni a bassa tensione.
EP02001501A EP1225635B1 (en) 2001-01-23 2002-01-22 Stacked multichip integrated semiconductor device including feed-through connections
US10/055,029 US6653655B2 (en) 2001-01-23 2002-01-22 Integrated semiconductor device including high-voltage interconnections passing through low-voltage regions
DE60219703T DE60219703T2 (de) 2001-01-23 2002-01-22 Gestapelte Mehrchip-Halbleitervorrichtung mit Durchgangsverbindungen

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
IT2001TO000050A ITTO20010050A1 (it) 2001-01-23 2001-01-23 Dispositivo integrato a semiconduttori includente interconnessioni adalta tensione attraversanti regioni a bassa tensione.

Publications (2)

Publication Number Publication Date
ITTO20010050A0 ITTO20010050A0 (it) 2001-01-23
ITTO20010050A1 true ITTO20010050A1 (it) 2002-07-23

Family

ID=11458422

Family Applications (1)

Application Number Title Priority Date Filing Date
IT2001TO000050A ITTO20010050A1 (it) 2001-01-23 2001-01-23 Dispositivo integrato a semiconduttori includente interconnessioni adalta tensione attraversanti regioni a bassa tensione.

Country Status (4)

Country Link
US (1) US6653655B2 (it)
EP (1) EP1225635B1 (it)
DE (1) DE60219703T2 (it)
IT (1) ITTO20010050A1 (it)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100365798C (zh) * 2003-06-20 2008-01-30 皇家飞利浦电子股份有限公司 电子器件、组件及制造电子器件的方法
US6897548B2 (en) * 2003-07-02 2005-05-24 Hewlett-Packard Development Company, L.P. Semiconductor differential interconnect
DE10332829B4 (de) * 2003-07-18 2007-11-08 Infineon Technologies Ag Halbleiterchipstapel

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4795886A (en) * 1986-12-19 1989-01-03 Metcal, Inc. Temperature control in which the control parameter is the degree of imperfection in the impedance matching
US5187554A (en) * 1987-08-11 1993-02-16 Sony Corporation Bipolar transistor
DE59304431D1 (de) 1993-05-05 1996-12-12 Litef Gmbh Mikromechanische Beschleunigungsmessvorrichtung und Verfahren zu deren Herstellung
DE4314907C1 (de) * 1993-05-05 1994-08-25 Siemens Ag Verfahren zur Herstellung von vertikal miteinander elektrisch leitend kontaktierten Halbleiterbauelementen
JP3692182B2 (ja) * 1996-06-28 2005-09-07 日本碍子株式会社 ガスセンサ、ガスセンサの制御方法及びガス濃度制御器
DE19958486A1 (de) * 1999-05-27 2000-12-07 Fraunhofer Ges Forschung Verfahren zur vertikalen Integration von elektrischen Bauelementen mittels Rückseitenkontakt
FR2797140B1 (fr) * 1999-07-30 2001-11-02 Thomson Csf Sextant Procede de fabrication de connexions traversantes dans un substrat et substrat equipe de telles connexions

Also Published As

Publication number Publication date
US6653655B2 (en) 2003-11-25
DE60219703D1 (de) 2007-06-06
ITTO20010050A0 (it) 2001-01-23
DE60219703T2 (de) 2007-12-27
EP1225635A2 (en) 2002-07-24
EP1225635B1 (en) 2007-04-25
US20020123160A1 (en) 2002-09-05
EP1225635A3 (en) 2003-07-16

Similar Documents

Publication Publication Date Title
US7754606B2 (en) Shielded capacitor structure
JP4525965B2 (ja) 半導体装置
US7663207B2 (en) Semiconductor device
KR102332255B1 (ko) 표시 장치
US7903187B2 (en) Static electricity preventing assembly for display device and method of manufacturing the same
US20130001738A1 (en) High breakdown voltage integrated circuit isolation structure
KR20130141399A (ko) 백 채널 에치 금속 산화물 박막 트랜지스터 및 프로세스
KR20090033177A (ko) 개선된 금속-절연체-금속 캐패시터
JP4391419B2 (ja) 集積受動電子素子を備えた電子素子およびその製造方法
JP2010062489A (ja) 容量素子
US20180358427A1 (en) Capacitor array structure
CN111128969B (zh) 显示面板及显示装置
US20070152307A1 (en) Semiconductor intergrated circuit
CN114556274B (zh) 触控结构及显示设备
IT201900013743A1 (it) Dispositivo elettronico di potenza incapsulato, in particolare circuito a ponte comprendente transistori di potenza, e relativo procedimento di assemblaggio
EP3252788B1 (en) Metal-oxide-metal capacitor
ITTO20010050A1 (it) Dispositivo integrato a semiconduttori includente interconnessioni adalta tensione attraversanti regioni a bassa tensione.
JP2010153905A (ja) 半導体装置
IT202000008269A1 (it) Dispositivo elettronico di potenza incapsulato impilabile per montaggio superficiale e disposizione circuitale
CN109994041A (zh) 线路基板、显示面板及其制造方法
CN112086470B (zh) 一种显示面板和显示装置
KR20010062510A (ko) 비아 캐패시터
JP2006332290A (ja) 容量素子、半導体装置及び半導体装置のパッド電極の端子容量設定方法
JP2002313937A (ja) 集積回路装置
KR20080045278A (ko) 커패시터 구조