JPS6281745A - ウエハ−規模のlsi半導体装置とその製造方法 - Google Patents
ウエハ−規模のlsi半導体装置とその製造方法Info
- Publication number
- JPS6281745A JPS6281745A JP60222593A JP22259385A JPS6281745A JP S6281745 A JPS6281745 A JP S6281745A JP 60222593 A JP60222593 A JP 60222593A JP 22259385 A JP22259385 A JP 22259385A JP S6281745 A JPS6281745 A JP S6281745A
- Authority
- JP
- Japan
- Prior art keywords
- chips
- wafer
- chip
- substrate
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/568—Temporary substrate used as encapsulation process aid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/2413—Connecting within a semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73267—Layer and HDI connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01018—Argon [Ar]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01042—Molybdenum [Mo]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(概要〕
半導体集積回路の集積度を大とするため種々の方法が提
案されているが、従来の手法をそのまま延長して、一つ
のウェハー上に大規模なる集積回路を形成する手段は、
歩留りが悪くマスク等の開発コストも大となり現時点で
は実用的でない。
案されているが、従来の手法をそのまま延長して、一つ
のウェハー上に大規模なる集積回路を形成する手段は、
歩留りが悪くマスク等の開発コストも大となり現時点で
は実用的でない。
本発明では従来の手法により製作される複数のICチッ
プを用い、低コストでウェハー規模のしsr半導体装置
を製作するための構造、及びその製造方法を述べる。
プを用い、低コストでウェハー規模のしsr半導体装置
を製作するための構造、及びその製造方法を述べる。
本発明は、集積度の極めて高い、ウェハー規模の集積回
路の構造及びその製造方法に関する。
路の構造及びその製造方法に関する。
通常、装置の回路設計に当たっては、標準的なセラミッ
クあるいはプラスチックのDIP型パッケージに収めら
れたICをプリント基板に搭載して相互配線されて用い
られる。
クあるいはプラスチックのDIP型パッケージに収めら
れたICをプリント基板に搭載して相互配線されて用い
られる。
一方、装置の小型化の要望にたいしては、複数個のIC
及びその他の受動部品を一つの基板上に収容してパッケ
ージ化するハイブリッドIC技術は古くより知られてい
る。
及びその他の受動部品を一つの基板上に収容してパッケ
ージ化するハイブリッドIC技術は古くより知られてい
る。
また、L CC(Leedless Chip Car
rier)をセラミックよりなるマザーボード上に複数
個配設してモジュール化する方法も実用化している。
rier)をセラミックよりなるマザーボード上に複数
個配設してモジュール化する方法も実用化している。
更に、高速性能、高密度実装を実現するため、ICを製
作するのに適用されているウェハー・プロセス技術を、
そのままウェハー規模の大きさに迄拡大して大規模集積
回路を製作するには、技術的に余りにも問題が多く、未
だ実現していないのでこれに対する改善が要望されてい
る。
作するのに適用されているウェハー・プロセス技術を、
そのままウェハー規模の大きさに迄拡大して大規模集積
回路を製作するには、技術的に余りにも問題が多く、未
だ実現していないのでこれに対する改善が要望されてい
る。
C従来の技術〕
ウェハー上に、通常のICチップに構成されている回路
の数10倍から数100倍の大規模の回路を同様な手段
で構成するには、技術的あるいはコスト的に限界を生ず
る。
の数10倍から数100倍の大規模の回路を同様な手段
で構成するには、技術的あるいはコスト的に限界を生ず
る。
歩留りは、集積規模が大きくなると共に急速に低下する
。通常、ICの製作ではチップの寸法が小さいので発生
した不良チップを取り除くことにより逃げられるが、集
積規模が大きいウェハー規模LSIでは、1チツプ内に
含まれる欠陥の確率は急増する。
。通常、ICの製作ではチップの寸法が小さいので発生
した不良チップを取り除くことにより逃げられるが、集
積規模が大きいウェハー規模LSIでは、1チツプ内に
含まれる欠陥の確率は急増する。
また、このようなウェハー規模LSIのマスク・プロセ
スで使用されるマスクの製作コストも極めて大となり、
製作されるLSIの数が比較的に少量の時、■チップ当
たりのコストは極めて高価なものになる。
スで使用されるマスクの製作コストも極めて大となり、
製作されるLSIの数が比較的に少量の時、■チップ当
たりのコストは極めて高価なものになる。
上記のような問題に対して、コストを出来るだけ抑えて
、高速性能、高密度実装を実現するため計算機のCPU
等ではマルチ・チップ・モジュール技術が実用化してい
る。
、高速性能、高密度実装を実現するため計算機のCPU
等ではマルチ・チップ・モジュール技術が実用化してい
る。
この技術は、ICチップを小さいセラミック積層に搭載
してパッケージとしたもので、外部に突出したリード線
がなく、セラミックには配線が施され、セラミックの側
壁面の配線部を直接接続用に使用するもので、チップ・
キャリヤ・パッケージと呼ばれている。
してパッケージとしたもので、外部に突出したリード線
がなく、セラミックには配線が施され、セラミックの側
壁面の配線部を直接接続用に使用するもので、チップ・
キャリヤ・パッケージと呼ばれている。
このようなチップ・キャリヤ・パッケージを複数個、一
旦セラミックのマザーボードに搭載してモジュールとし
て使用するマルチ・チップ・モジュール技術が実用化し
ている。
旦セラミックのマザーボードに搭載してモジュールとし
て使用するマルチ・チップ・モジュール技術が実用化し
ている。
上記に述べた、従来の技術によるマルチ・チップ・モジ
ュール技術による方法では、千ノブの冷却方法とか、セ
ラミックのマザーボード内のチップ間の配線方法等が問
題を生ずる。
ュール技術による方法では、千ノブの冷却方法とか、セ
ラミックのマザーボード内のチップ間の配線方法等が問
題を生ずる。
ICチップの冷却はマザーボード及びチップ・キャリヤ
・パッケージのセラミックを通して、空冷あるいは液冷
されることになる。従って、セラミックでの熱抵抗を無
視することが出来ない。
・パッケージのセラミックを通して、空冷あるいは液冷
されることになる。従って、セラミックでの熱抵抗を無
視することが出来ない。
また、配線としては、Mo、W等の金属粉末を用いたプ
リント配線法によっているので、配、W抵抗は通常のボ
ンディング・ワイヤに比して大であり、また配線密度も
大きく出来ないのでセラミックは層数の多い多層セラミ
ック板を必要とする。
リント配線法によっているので、配、W抵抗は通常のボ
ンディング・ワイヤに比して大であり、また配線密度も
大きく出来ないのでセラミックは層数の多い多層セラミ
ック板を必要とする。
上記のごとき問題点を解決すると共に、低コストの大規
模集積回路を実現することが必要となっている。
模集積回路を実現することが必要となっている。
上記問題点は、複数個のICチップが基板上に配設され
、該基板上に該チップと膨張係数をほぼ同じくする材料
によりチップの間隙をチップ上面とほぼ同じ高さまで埋
込まれ、更に基板とには、上記ICチップ間を相互に接
続する配線層が形成されたことよりなる本発明のウェハ
ー規模のLSI半導体装置によって解決される。
、該基板上に該チップと膨張係数をほぼ同じくする材料
によりチップの間隙をチップ上面とほぼ同じ高さまで埋
込まれ、更に基板とには、上記ICチップ間を相互に接
続する配線層が形成されたことよりなる本発明のウェハ
ー規模のLSI半導体装置によって解決される。
上記ICチップと膨張係数を同じくする材料として、該
ICチップと同じ材料を埋込むことが好都合である。
ICチップと同じ材料を埋込むことが好都合である。
また、前記基板として、311 Cチップの同じ材料の
ウェハーを用いることが出来る。
ウェハーを用いることが出来る。
上記ウェハー規模のLSI半導体装置の製造方法として
は、配線工程の終了したウェハー上に窒化膜を積層し、
スクライブを行ったICチップを複数個基板上に配設し
、該基板上に該チップと膨張係数をほぼ同じくする材料
を全面被覆した後、研磨を行って該ICチップの窒化膜
を露出せしめ、次いで該窒化膜を除去し、ICチソ1間
、入出力回路等の配線工程を行う本発明の製造方法によ
って解決される。
は、配線工程の終了したウェハー上に窒化膜を積層し、
スクライブを行ったICチップを複数個基板上に配設し
、該基板上に該チップと膨張係数をほぼ同じくする材料
を全面被覆した後、研磨を行って該ICチップの窒化膜
を露出せしめ、次いで該窒化膜を除去し、ICチソ1間
、入出力回路等の配線工程を行う本発明の製造方法によ
って解決される。
本発明によるウェハー規模のLSI半導体装置の構造、
及び製造方法は、高度なる技術レベルにある現在のウェ
ハー・プロセスの技術を最大限に利用せんとするもので
ある。
及び製造方法は、高度なる技術レベルにある現在のウェ
ハー・プロセスの技術を最大限に利用せんとするもので
ある。
ICチップを搭載する基手反として、シリコン・ウェハ
ーを用いることによりセラミックよりも熱伝導に対する
抵抗を著しく低下させることが可能となり、ICチップ
の温度上昇を緩和することが可能となる。
ーを用いることによりセラミックよりも熱伝導に対する
抵抗を著しく低下させることが可能となり、ICチップ
の温度上昇を緩和することが可能となる。
また、基板上の配線は通常のウェハー・プロセスに用い
るアルミニウム膜を蒸着し、パターンニングを行うこと
により形成出来るので、配線密度を高めることが可能で
あり、必要な場合は多層配線を行うことも容易である。
るアルミニウム膜を蒸着し、パターンニングを行うこと
により形成出来るので、配線密度を高めることが可能で
あり、必要な場合は多層配線を行うことも容易である。
本発明の一実施例を図面により詳細説明する。
第1図〜第5図は本発明のウェハー規模のLSI半導体
装置の製造方法を工程順に模式的に説明するものである
。
装置の製造方法を工程順に模式的に説明するものである
。
第1図では通常の方法で製作されたLSIのウェハー1
を用いる。本実施例ではLSI(1)、LSI f21
. L S I (n)とn種類のICチップ2を使
用する場合を説明する。
を用いる。本実施例ではLSI(1)、LSI f21
. L S I (n)とn種類のICチップ2を使
用する場合を説明する。
これらのウェハーは、通常のウェハー・プロセスを終了
し、パシベーション工程前のウェハーを用い、P PT
(PrimaryProbeTest )は完了して
良品チップを選択出来る状態とする。
し、パシベーション工程前のウェハーを用い、P PT
(PrimaryProbeTest )は完了して
良品チップを選択出来る状態とする。
PPTはウェハー状態のまま、ウェハー・プローバー
(WaferProber )を用いて、各チップの良
否を判定する方法で、不良チップはスクライブ後廃棄さ
れる。
(WaferProber )を用いて、各チップの良
否を判定する方法で、不良チップはスクライブ後廃棄さ
れる。
次に、上記ウェハー上に5iffN4膜3をプラズ7C
VD法により成長させる。このとき基板上のICチップ
の温度は約350°Cに抑えられてチップに悪影響を与
えない。膜厚は約2000人とする。このSi3N、膜
は後のポリンシング工程でのストップ層としての機能を
果たす。
VD法により成長させる。このとき基板上のICチップ
の温度は約350°Cに抑えられてチップに悪影響を与
えない。膜厚は約2000人とする。このSi3N、膜
は後のポリンシング工程でのストップ層としての機能を
果たす。
上記、5i3Na膜3を積層せるウェハーにスクライブ
を行って、個々の必要なるICチップとして卓備する。
を行って、個々の必要なるICチップとして卓備する。
本実施例ではICチップを搭載する基板4としては、シ
リコン・ウェハーをそのまま用いる。
リコン・ウェハーをそのまま用いる。
シリコン・ウェハー4上に回路を構成するのに必要なる
ICチップをm個(n種類のICチップよりなる)を第
2図(alにごとく配設する。ICチップの配設位置は
、後の配線工程でチップ間の相互配線が出来るだけ短く
、且つクロス配線の少なくなるごとく選定される。
ICチップをm個(n種類のICチップよりなる)を第
2図(alにごとく配設する。ICチップの配設位置は
、後の配線工程でチップ間の相互配線が出来るだけ短く
、且つクロス配線の少なくなるごとく選定される。
ICチップの配設に際して、仮に固定するのに接着剤を
用いてもよいが、第2図(b)に示すごとくシリコン・
ウェハー4にフォト・リングラフィ手法で溝5をエツチ
ングにより形成して、各ICチップ2を溝5にはめこむ
方法を用いることが出来る。
用いてもよいが、第2図(b)に示すごとくシリコン・
ウェハー4にフォト・リングラフィ手法で溝5をエツチ
ングにより形成して、各ICチップ2を溝5にはめこむ
方法を用いることが出来る。
次いで、シリコンをICチップ2の間に埋込みウェハー
4上に全面成長させる。通常シリコンの気相成長では、
ポリシリコン成長の場合でも600°C以上の基板温度
を必要とし、この場合、ICチツブ自体の配線工程を終
わっているので、ICチップを高温に上げることは好ま
しくない。
4上に全面成長させる。通常シリコンの気相成長では、
ポリシリコン成長の場合でも600°C以上の基板温度
を必要とし、この場合、ICチツブ自体の配線工程を終
わっているので、ICチップを高温に上げることは好ま
しくない。
基板の温度を低く抑え、シリコンを成長させる方法とし
て、PVD法を用いて陰極に置かれたシリコン・ターゲ
ットにアルゴン・イオンを衝突、スパッタさせることに
よるスパッタ法が用いられる。その他、低圧シランガス
を用いてプラズマCVD法によりシリコンを成長させる
方法も適用できる。
て、PVD法を用いて陰極に置かれたシリコン・ターゲ
ットにアルゴン・イオンを衝突、スパッタさせることに
よるスパッタ法が用いられる。その他、低圧シランガス
を用いてプラズマCVD法によりシリコンを成長させる
方法も適用できる。
以上の方法によりポリシリコン、あるいはアモルファス
・シリコン層6を数μm成長させる。この時の断面を第
3図に示す。
・シリコン層6を数μm成長させる。この時の断面を第
3図に示す。
次いで、シリコンN6をポリッシング工程により表面を
平坦化して、ICチップ上のSi3N4膜3を露出せし
める。このポリッシング工程は、機械化学的(メカノケ
ミカル)なる研摩方法であって、S i3 N a膜3
はこの時研磨のストッパの役を果たす。これを第4図に
示す。
平坦化して、ICチップ上のSi3N4膜3を露出せし
める。このポリッシング工程は、機械化学的(メカノケ
ミカル)なる研摩方法であって、S i3 N a膜3
はこの時研磨のストッパの役を果たす。これを第4図に
示す。
また、ウェハー4にICチップを搭載する方法として、
ICチップのSi3N4膜3面をウェハー4側にする方
法を第7図に示す。この場合第8図に示すように、ウェ
ハーがポリッシングされる。
ICチップのSi3N4膜3面をウェハー4側にする方
法を第7図に示す。この場合第8図に示すように、ウェ
ハーがポリッシングされる。
5isNs膜3が研磨のストッパの役を果たすことは前
記方法と同様である。
記方法と同様である。
本方法の利点は、チップ厚さの異なるICチップ2につ
いても、同一の工程で平坦化を図ることが出来る。
いても、同一の工程で平坦化を図ることが出来る。
次いで、一旦Si、N、膜3をエツチング除去した後、
全面に絶縁膜7を成長させる。絶縁膜としてはS i
O2膜、Si3N4膜、PSG膜等の通常のウェハー・
プロセスで使用される配線層の層間絶縁膜の何れかが使
用される。
全面に絶縁膜7を成長させる。絶縁膜としてはS i
O2膜、Si3N4膜、PSG膜等の通常のウェハー・
プロセスで使用される配線層の層間絶縁膜の何れかが使
用される。
次いで、ホトリソグラフィの手法を用い、各ICチップ
に最初のウェハー・プロセスで設けられているバット部
8を開口する。
に最初のウェハー・プロセスで設けられているバット部
8を開口する。
次いでAβ配線層9を全面蒸着し、各ICチップ間の接
続する配線のパターンニングを行う。このとき本半導体
装置と外部回路との入出力接続に必要なる入出力用パッ
ド10も同時に形成される。
続する配線のパターンニングを行う。このとき本半導体
装置と外部回路との入出力接続に必要なる入出力用パッ
ド10も同時に形成される。
更に保護膜11を積層して内部配線を終わる。これを第
5図に示す。
5図に示す。
上記説明ではA/配線層は1層としたが、ICチップ間
配線にクロス配線を必要とするときは2層配線、更に多
層配線とすることは、通常のICプロセスと同様である
。
配線にクロス配線を必要とするときは2層配線、更に多
層配線とすることは、通常のICプロセスと同様である
。
以上でウェハー規模の1、Sl半導体装置の機能素子部
の形成を完了するが、このままでは機械的に脆弱である
のでこれを補強するため、金属ベース12上にシリコン
・ウェハーを接着し、更にコネクター13を設け、コネ
クターとバッド10との外部の配線接続を行って装置と
しての実装を容易とする。これを第6図に示す。
の形成を完了するが、このままでは機械的に脆弱である
のでこれを補強するため、金属ベース12上にシリコン
・ウェハーを接着し、更にコネクター13を設け、コネ
クターとバッド10との外部の配線接続を行って装置と
しての実装を容易とする。これを第6図に示す。
第6図で示す構造は、1実施例を示したものであってこ
の他にも種々のパンケージ構造が考えられるが、本発明
はこれらの構造に制約されるものでない。
の他にも種々のパンケージ構造が考えられるが、本発明
はこれらの構造に制約されるものでない。
以上の本発明の実施例の要点を纏めると、良品として選
択された各ICチップを組み合わせで使用するので、ウ
ェハー規模のLSIを形成した場合もその歩留りは著し
く高い。
択された各ICチップを組み合わせで使用するので、ウ
ェハー規模のLSIを形成した場合もその歩留りは著し
く高い。
また、ICチップの組み合わせで使用するので、回路、
システムの設計の自由度は極めて高い。
システムの設計の自由度は極めて高い。
ICチップ間の配線は平坦化された後、行うので配線の
自由度が増加し、多層化が容易である。
自由度が増加し、多層化が容易である。
上記の製造方法は、既に完成されたウェハー・プロセス
の技術をそのまま適用しているので、既存の製造設備が
使用可能である。
の技術をそのまま適用しているので、既存の製造設備が
使用可能である。
更に、多層セラミック板を用いていないので、材料コス
トの節減に役立つと共に、シリコン・ウェハーをそのま
ま基板として用いるので冷却効率が良い。
トの節減に役立つと共に、シリコン・ウェハーをそのま
ま基板として用いるので冷却効率が良い。
・以上に説明せるごとく本発明の半導体装置と製造方法
を適用することにより、ウェハー規模のLsr半導体装
置を極めて歩留り良く、然も比較的低コストで製作可能
となる。
を適用することにより、ウェハー規模のLsr半導体装
置を極めて歩留り良く、然も比較的低コストで製作可能
となる。
第1図〜第8図は本発明にかかわるウェハー規模のLS
I半導体装置の製造工程を工程順に説明する模式図、 を示す。 図面において、 1はLSIウェハー、 2はICチップ、 3はSi:+N4膜、 4ハ基+ff1(シリコン・ウェハー)、5は溝、 6はシリコン層、 7は絶縁膜、 8はパッド部、 9はA!配線層、 10はパッド部(入出力用)、 11は保護膜、 12は金属ベース、 s 1 図 岬社2) s 2 図 (工社幻 113 図 (工科4) @ 4 図 @ 5 図 1161!1 (エネf3′) 187図 (T裡4′) 第 8 図
I半導体装置の製造工程を工程順に説明する模式図、 を示す。 図面において、 1はLSIウェハー、 2はICチップ、 3はSi:+N4膜、 4ハ基+ff1(シリコン・ウェハー)、5は溝、 6はシリコン層、 7は絶縁膜、 8はパッド部、 9はA!配線層、 10はパッド部(入出力用)、 11は保護膜、 12は金属ベース、 s 1 図 岬社2) s 2 図 (工社幻 113 図 (工科4) @ 4 図 @ 5 図 1161!1 (エネf3′) 187図 (T裡4′) 第 8 図
Claims (4)
- (1)複数個のICチップ(2)が基板(4)上に配設
され、該基板上には該チップと膨張係数をほぼ同じくす
る材料(6)にて該チップの間隙をチップ上面とほぼ同
じ高さまで埋込まれ、 更に上記基板上に絶縁膜(7)が積層され、該絶縁膜上
に、ICチップのパッド(8)間を相互に接続する配線
層(9)と入出力用パッド(10)が形成されたことを
特徴とするウェハー規模のLSI半導体装置。 - (2)前記、ICチップと膨張係数を同じくする材料(
6)として、該ICチップと同じ材料を用いることを特
徴とする特許請求範囲第(1)項記載のウェハー規模の
LSI半導体装置。 - (3)前記、基板(4)の材料として、該ICチップの
同じ材料のウェハーよりなることを特徴とする特許請求
範囲第(1)項記載のウェハー規模のLSI半導体装置
。 - (4)配線工程を終了したウェハー上に窒化膜(3)を
積層し、スクライブを行ったICチップ(2)を複数個
基板(4)上に配設し、 該基板上に該チップと膨張係数をほぼ同じくする材料(
6)を全面被覆した後、研磨を行って該ICチップの該
窒化膜を露出せしめ、 次いで、該窒化膜を除去した後、全面に絶縁膜(7)を
積層し、各ICチップのパッド(8)を露出せしめた後
、配線層(9)と入出力用パッド(10)を形成する工
程を含むことを特徴とするウェハー規模のLSI半導体
装置の製造方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60222593A JPS6281745A (ja) | 1985-10-05 | 1985-10-05 | ウエハ−規模のlsi半導体装置とその製造方法 |
KR1019860008287A KR900008018B1 (ko) | 1985-10-05 | 1986-10-02 | 상호 접속된 다수의 집적회로 칩으로 구성된 반도체 웨이퍼 규모 집적장치 및 그 제조방법 |
DE8686113735T DE3684557D1 (de) | 1985-10-05 | 1986-10-03 | Waferintegrierte halbleiteranordnung. |
EP86113735A EP0222144B1 (en) | 1985-10-05 | 1986-10-03 | A wafer-scale semiconductor device |
US07/258,112 US4907062A (en) | 1985-10-05 | 1988-10-14 | Semiconductor wafer-scale integrated device composed of interconnected multiple chips each having an integration circuit chip formed thereon |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60222593A JPS6281745A (ja) | 1985-10-05 | 1985-10-05 | ウエハ−規模のlsi半導体装置とその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6281745A true JPS6281745A (ja) | 1987-04-15 |
Family
ID=16784898
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60222593A Pending JPS6281745A (ja) | 1985-10-05 | 1985-10-05 | ウエハ−規模のlsi半導体装置とその製造方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US4907062A (ja) |
EP (1) | EP0222144B1 (ja) |
JP (1) | JPS6281745A (ja) |
KR (1) | KR900008018B1 (ja) |
DE (1) | DE3684557D1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5008213A (en) * | 1988-12-09 | 1991-04-16 | The United States Of America As Represented By The Secretary Of The Air Force | Hybrid wafer scale microcircuit integration |
Families Citing this family (50)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR890005869A (ko) * | 1987-09-11 | 1989-05-17 | 페어차일드 세미컨덕터 코포레이션 | 회로기판의 공동에 붙박힌 액티브 디바이스를 갖는 반도체 모듈 |
US4987295A (en) * | 1989-03-31 | 1991-01-22 | General Electric Company | Multichip imager with improved optical performance near the butt region |
US5075253A (en) * | 1989-04-12 | 1991-12-24 | Advanced Micro Devices, Inc. | Method of coplanar integration of semiconductor IC devices |
US5161093A (en) * | 1990-07-02 | 1992-11-03 | General Electric Company | Multiple lamination high density interconnect process and structure employing a variable crosslinking adhesive |
FR2667443A1 (fr) * | 1990-09-28 | 1992-04-03 | Thomson Csf | Procede de realisation d'un module hybride. |
US5198385A (en) * | 1991-01-11 | 1993-03-30 | Harris Corporation | Photolithographic formation of die-to-package airbridge in a semiconductor device |
JP2960560B2 (ja) | 1991-02-28 | 1999-10-06 | 株式会社日立製作所 | 超小型電子機器 |
JP3027990B2 (ja) * | 1991-03-18 | 2000-04-04 | 富士通株式会社 | 半導体装置の製造方法 |
US5091769A (en) * | 1991-03-27 | 1992-02-25 | Eichelberger Charles W | Configuration for testing and burn-in of integrated circuit chips |
JPH06502744A (ja) * | 1991-03-27 | 1994-03-24 | インテグレイテッド システム アセンブリース コーポレーション | マルチチップ集積回路パッケージ及びモジュール |
US5250843A (en) * | 1991-03-27 | 1993-10-05 | Integrated System Assemblies Corp. | Multichip integrated circuit modules |
US5498990A (en) * | 1991-11-05 | 1996-03-12 | Monolithic System Technology, Inc. | Reduced CMOS-swing clamping circuit for bus lines |
US5831467A (en) * | 1991-11-05 | 1998-11-03 | Monolithic System Technology, Inc. | Termination circuit with power-down mode for use in circuit module architecture |
DE69226150T2 (de) * | 1991-11-05 | 1999-02-18 | Hsu Fu Chieh | Redundanzarchitektur für Schaltungsmodul |
US5291066A (en) * | 1991-11-14 | 1994-03-01 | General Electric Company | Moisture-proof electrical circuit high density interconnect module and method for making same |
US5355577A (en) * | 1992-06-23 | 1994-10-18 | Cohn Michael B | Method and apparatus for the assembly of microfabricated devices |
AU4798793A (en) * | 1992-08-10 | 1994-03-03 | Monolithic System Technology, Inc. | Fault-tolerant, high-speed bus system and bus interface for wafer-scale integration |
US5366906A (en) * | 1992-10-16 | 1994-11-22 | Martin Marietta Corporation | Wafer level integration and testing |
US5324687A (en) * | 1992-10-16 | 1994-06-28 | General Electric Company | Method for thinning of integrated circuit chips for lightweight packaged electronic systems |
JP2601640B2 (ja) * | 1993-01-19 | 1997-04-16 | ヒューズ・エアクラフト・カンパニー | 電気的導体構造を作成する方法と大規模集積回路 |
US5442225A (en) * | 1993-08-13 | 1995-08-15 | Lsi Logic Corporation | Integrated circuit having interconnects with ringing suppressing elements |
US5500804A (en) * | 1993-12-08 | 1996-03-19 | International Business Machines Corporation | Method to optimize the wiring of multiple wiring media packages |
US5545291A (en) * | 1993-12-17 | 1996-08-13 | The Regents Of The University Of California | Method for fabricating self-assembling microstructures |
US6864570B2 (en) * | 1993-12-17 | 2005-03-08 | The Regents Of The University Of California | Method and apparatus for fabricating self-assembling microstructures |
US5904545A (en) * | 1993-12-17 | 1999-05-18 | The Regents Of The University Of California | Apparatus for fabricating self-assembling microstructures |
US5733175A (en) | 1994-04-25 | 1998-03-31 | Leach; Michael A. | Polishing a workpiece using equal velocity at all points overlapping a polisher |
US5600175A (en) * | 1994-07-27 | 1997-02-04 | Texas Instruments Incorporated | Apparatus and method for flat circuit assembly |
US5607341A (en) | 1994-08-08 | 1997-03-04 | Leach; Michael A. | Method and structure for polishing a wafer during manufacture of integrated circuits |
JP2792532B2 (ja) | 1994-09-30 | 1998-09-03 | 日本電気株式会社 | 半導体装置の製造方法及び半導体ウエハー |
US5841193A (en) * | 1996-05-20 | 1998-11-24 | Epic Technologies, Inc. | Single chip modules, repairable multichip modules, and methods of fabrication thereof |
KR100420793B1 (ko) * | 1996-10-10 | 2004-05-31 | 삼성전자주식회사 | 파워마이크로웨이브하이브리드집적회로 |
DE10014379A1 (de) * | 2000-03-23 | 2001-10-11 | Infineon Technologies Ag | Verfahren und Vorrichtung zum Verbinden mindestens eines Chips mit einer Umverdrahtungsanordnung |
JP2001313350A (ja) * | 2000-04-28 | 2001-11-09 | Sony Corp | チップ状電子部品及びその製造方法、並びにその製造に用いる疑似ウエーハ及びその製造方法 |
JP2002026280A (ja) * | 2000-06-30 | 2002-01-25 | Seiko Epson Corp | 強誘電体メモリ及びその製造方法 |
US6707077B2 (en) | 2002-03-16 | 2004-03-16 | Memx, Inc. | Chip interconnect bus |
US6791162B2 (en) | 2002-03-16 | 2004-09-14 | Memx, Inc. | Unit cell architecture for electrical interconnects |
US6706619B2 (en) | 2002-03-16 | 2004-03-16 | Memx, Inc. | Method for tiling unit cells |
US6919616B2 (en) * | 2002-03-16 | 2005-07-19 | Memx, Inc. | Chip with passive electrical contacts |
US20030173648A1 (en) * | 2002-03-16 | 2003-09-18 | Sniegowski Jeffry Joseph | Multi-die chip and method for making the same |
DE10317018A1 (de) * | 2003-04-11 | 2004-11-18 | Infineon Technologies Ag | Multichipmodul mit mehreren Halbleiterchips sowie Leiterplatte mit mehreren Komponenten |
US6835262B1 (en) * | 2003-06-19 | 2004-12-28 | Northrop Grumman Corporation | Positive pressure hot bonder |
US7405108B2 (en) | 2004-11-20 | 2008-07-29 | International Business Machines Corporation | Methods for forming co-planar wafer-scale chip packages |
US7446284B2 (en) * | 2005-12-21 | 2008-11-04 | Momentive Performance Materials Inc. | Etch resistant wafer processing apparatus and method for producing the same |
TWI360207B (en) * | 2007-10-22 | 2012-03-11 | Advanced Semiconductor Eng | Chip package structure and method of manufacturing |
US8159247B2 (en) | 2009-10-06 | 2012-04-17 | International Business Machines Corporation | Yield enhancement for stacked chips through rotationally-connecting-interposer |
US8569894B2 (en) | 2010-01-13 | 2013-10-29 | Advanced Semiconductor Engineering, Inc. | Semiconductor package with single sided substrate design and manufacturing methods thereof |
TWI411075B (zh) | 2010-03-22 | 2013-10-01 | Advanced Semiconductor Eng | 半導體封裝件及其製造方法 |
US9406658B2 (en) | 2010-12-17 | 2016-08-02 | Advanced Semiconductor Engineering, Inc. | Embedded component device and manufacturing methods thereof |
US9722145B2 (en) | 2015-06-24 | 2017-08-01 | Sharp Laboratories Of America, Inc. | Light emitting device and fluidic manufacture thereof |
TW202032110A (zh) * | 2018-11-28 | 2020-09-01 | 中國商深圳華大智造科技有限公司 | 用於整合生物晶片的系統和方法 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3607466A (en) * | 1967-11-22 | 1971-09-21 | Sony Corp | Method of making semiconductor wafer |
JPS4912795B1 (ja) * | 1968-12-05 | 1974-03-27 | ||
US3894893A (en) * | 1968-03-30 | 1975-07-15 | Kyodo Denshi Gijyutsu Kk | Method for the production of monocrystal-polycrystal semiconductor devices |
US3588632A (en) * | 1968-11-12 | 1971-06-28 | Josuke Nakata | Structurally reinforced semiconductor device |
US3624467A (en) * | 1969-02-17 | 1971-11-30 | Texas Instruments Inc | Monolithic integrated-circuit structure and method of fabrication |
US3666548A (en) * | 1970-01-06 | 1972-05-30 | Ibm | Monocrystalline semiconductor body having dielectrically isolated regions and method of forming |
US4074342A (en) * | 1974-12-20 | 1978-02-14 | International Business Machines Corporation | Electrical package for lsi devices and assembly process therefor |
JPS5293285A (en) * | 1976-02-02 | 1977-08-05 | Hitachi Ltd | Structure for semiconductor device |
US4057824A (en) * | 1976-04-30 | 1977-11-08 | Rca Corporation | P+ Silicon integrated circuit interconnection lines |
JPS5896760A (ja) * | 1981-12-04 | 1983-06-08 | Clarion Co Ltd | 半導体装置の製法 |
EP0110285A3 (en) * | 1982-11-27 | 1985-11-21 | Prutec Limited | Interconnection of integrated circuits |
JPS59117250A (ja) * | 1982-12-24 | 1984-07-06 | Hitachi Micro Comput Eng Ltd | 半導体装置 |
GB2153144A (en) * | 1984-01-13 | 1985-08-14 | Standard Telephones Cables Ltd | Circuit packaging |
EP0172889A1 (en) * | 1984-02-17 | 1986-03-05 | AT&T Corp. | Integrated circuit chip assembly |
FR2572849B1 (fr) * | 1984-11-06 | 1987-06-19 | Thomson Csf | Module monolithique haute densite comportant des composants electroniques interconnectes et son procede de fabrication |
-
1985
- 1985-10-05 JP JP60222593A patent/JPS6281745A/ja active Pending
-
1986
- 1986-10-02 KR KR1019860008287A patent/KR900008018B1/ko not_active IP Right Cessation
- 1986-10-03 EP EP86113735A patent/EP0222144B1/en not_active Expired - Lifetime
- 1986-10-03 DE DE8686113735T patent/DE3684557D1/de not_active Expired - Fee Related
-
1988
- 1988-10-14 US US07/258,112 patent/US4907062A/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5008213A (en) * | 1988-12-09 | 1991-04-16 | The United States Of America As Represented By The Secretary Of The Air Force | Hybrid wafer scale microcircuit integration |
Also Published As
Publication number | Publication date |
---|---|
EP0222144B1 (en) | 1992-03-25 |
KR870004515A (ko) | 1987-05-11 |
EP0222144A1 (en) | 1987-05-20 |
KR900008018B1 (ko) | 1990-10-29 |
US4907062A (en) | 1990-03-06 |
DE3684557D1 (de) | 1992-04-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6281745A (ja) | ウエハ−規模のlsi半導体装置とその製造方法 | |
US6506664B1 (en) | Method of transferring ultra-thin substrates and application of the method to the manufacture of a multi-layer thin film device | |
US5648684A (en) | Endcap chip with conductive, monolithic L-connect for multichip stack | |
JP3986575B2 (ja) | 3次元集積回路の製造方法 | |
US5793115A (en) | Three dimensional processor using transferred thin film circuits | |
US5380681A (en) | Three-dimensional multichip package and methods of fabricating | |
US5877034A (en) | Method of making a three-dimensional integrated circuit | |
JP5435593B2 (ja) | 3次元集積回路の製造方法及び記録媒体(インターフェース・ウエハを永久的キャリアとして使用する3次元集積回路デバイスの製造方法) | |
JPH08213549A (ja) | 集積回路の製造方法 | |
US5274270A (en) | Multichip module having SiO2 insulating layer | |
JPH11168157A (ja) | マルチチップ半導体装置 | |
JPH02199860A (ja) | 高密度半導体構造体及びその製造方法 | |
JPH0472656A (ja) | マルチチップ・モジュールの製造方法 | |
JPH0544829B2 (ja) | ||
TW200933844A (en) | Wafer level package with die receiving through-hole and method of the same | |
EP1041620A2 (en) | Method of transferring ultrathin substrates and application of the method to the manufacture of a multi-layer thin film device | |
JP3249162B2 (ja) | マルチチップモジュール | |
JPH0198253A (ja) | 立体型半導体装置の製造方法 | |
JPH077042A (ja) | 熱整合されたicチップ装置および製造方法 | |
JP2001168282A (ja) | 半導体集積回路およびその製造方法 | |
JPH0555455A (ja) | 半導体装置の製造方法 | |
JPS61125152A (ja) | 半導体装置の製造方法 | |
JPH04260362A (ja) | 集積回路部品とその製造方法 | |
JP2935301B2 (ja) | 半導体装置の製造方法 | |
JPS58145175A (ja) | 集積回路チップ搭載用基板及びその製造方法 |