JP4213478B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4213478B2 JP4213478B2 JP2003005766A JP2003005766A JP4213478B2 JP 4213478 B2 JP4213478 B2 JP 4213478B2 JP 2003005766 A JP2003005766 A JP 2003005766A JP 2003005766 A JP2003005766 A JP 2003005766A JP 4213478 B2 JP4213478 B2 JP 4213478B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- support
- semiconductor device
- manufacturing
- organic film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/1354—Coating
- H01L2224/13599—Material
- H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/812—Applying energy for connecting
- H01L2224/8121—Applying energy for connecting using a reflow oven
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
- H01L2224/81815—Reflow soldering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01068—Erbium [Er]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12044—OLED
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/928—Front and rear surface processing
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【発明の属する技術分野】
この発明は、主面に半導体回路、電極を有するとともに、主面から裏面に向かって延びた貫通孔を有する半導体基板と、前記貫通孔に設けられ前記裏面から突出した突出部を有する貫通電極と、前記突出部の表面にメッキによりろう材が被膜して形成されためっき皮膜とを備えた半導体装置の製造方法に関するものである。
【0002】
【従来の技術】
従来、貫通電極を有する半導体装置の製造において、その製造工程において、接着材を用いて半導体回路を有する基板本体の機械的剛性を補足するための支持体を基板本体に貼り付け、その後支持体の裏側を研削する半導体装置の製造方法が知られている(例えば、特許文献1参照)。
【0003】
【特許文献1】
特開平10−74891号公報
【0004】
【発明が解決しようとする課題】
従来の半導体装置の製造方法では、基板本体の裏側を研削する前に、基板本体に接着材のみを介して支持体を貼り付けるため、基板本体と支持体との間で剥がれ易く、このためこの基板本体裏面を除去することによって基板本体に埋め込まれた電極を貫通電極として、裏面から突出させ、その突出部の表面にめっきを行おうとした場合には、めっき液が基板本体と支持体との間から浸透してしまい、不良品が発生してしまうという問題点があった。
また、接着材をより強力なものに代えることでめっき液の浸透の問題は生じないが、最終的に不要となった支持体を剥がす際に、接着材が半導体基板に残留してしまい、その除去が困難で、同様に不良品が発生してしまうという問題点があった。
【0005】
この発明は、上記のような問題点を解決することを課題とするものであって、貫通電極の突出部の表面にめっきを行う際のめっき液に起因した不良品の発生を防止できる等の半導体基板の製造方法を得ることを目的とする。
【0006】
【課題を解決するための手段】
この発明に係る半導体装置の製造方法は、表面に電極及び半導体回路を有する基板本体に窪を形成する工程と、前記窪に導電材を埋め込み貫通電極となる埋め込み電極を形成する工程と、前記電極と前記埋め込み電極とを電気的に接続する接続工程と、前記基板本体の表面に有機膜を形成する工程と、前記有機膜上に前記基板本体の機械的剛性を補足する支持体を貼り付ける貼り付け工程と、前記表面に対する前記基板本体の裏側を、前記埋め込み電極の底部が露出し、さらに突出するまで除去して前記貫通電極となし、かつ薄型化された半導体基板を形成する工程と、前記突出部の表面に前記めっき皮膜を形成する被膜工程と、前記支持体および前記有機膜を前記半導体基板から除去する除去工程を備え、前記有機膜は、密着性を有するとともに、前記貼り付け工程後の各工程で用いられる薬材に対する耐薬材性を有し、また前記除去工程で用いられる薬材に対して少なくとも溶解、または剥離するものである。
【0007】
【発明の実施の形態】
以下、この発明の各実施の形態について説明するが、各図において、同一、または相当部材、部位については同一符号を付して説明する。
実施の形態1.
図1〜図10はこの発明の実施の形態1の半導体装置の製造方法の各工程を示す断面図である。
この半導体装置は、主面1に半導体回路2、電極3および絶縁層9を有するとともに、主面1から裏面に向かって延びた貫通孔4を有する半導体基板5と、貫通孔4に設けられ裏面から突出した突出部6を有する貫通電極7と、突出部6にろう材である錫が非電解めっきで被覆されためっき皮膜8を備えている。
【0008】
以下、この半導体装置の製造手順について説明する。
図1は、製造途中の半導体装置の断面図で、シリコンで構成された基板本体10の表面には、半導体回路2、電極3および絶縁層9が形成されている。
この後は、基板本体10に窪11を形成する(図2参照)。
次に、基板本体10の表面の全域に電解めっきにより銅で構成された埋め込み材13を形成する(図3参照)。
その次に、不要領域の埋め込み材13をCMP(Chemical Mechanical Polishing)によって除去し、窪11に銅が埋め込まれて形成された貫通電極7となる埋め込み電極7a、および埋め込め電極7aと電極3との間の溝に銅が埋め込まれて形成された接続配線12をそれぞれ形成する(図4参照)。なお、ここまでの工程はいわゆるデュアルダマシン技術の応用である。
【0009】
その後、半導体装置の製造工程で常用されるフォトレジストであるフェノールノボラック系樹脂を有機絶縁膜14として塗布する(図5参照)。この場合、塗布方法として半導体装置の製造工程で公知である所謂スピン塗布を用いて塗布する。
次に、有機膜である有機絶縁膜14上に、PETフィルムにアクリル系樹脂を被着した接着材で構成された接着層15を介して基板本体10の機械的剛性を補足するシリコンで構成された支持体16を貼り付ける(図6参照)。
次に、基板本体10の裏側を、埋め込み電極7aの端部が露出するまで除去して貫通電極7となし、かつ薄型化された半導体基板5を形成する(図7参照)。基板本体10の裏側を除去する方法としては、機械的研削、化学的機械研磨、エッチングの何れでもよいし、これらの組み合わせでもよい。
【0010】
その後、さらに裏面を除去することで突出させた突出部6の表面に、無電解めっきによる錫めっきを行い、金属溶融接合のためのろう材を施し、めっき皮膜8を形成する(図8参照)。なお、ろう材は、鉛と錫の合金等の低融点金属であればよい。
なお、以下の各実施の形態の説明においても、突出部6に形成するめっき皮膜8は低融点金属によるろう材をもって説明するが、接続する相手の電極にろう材が用いられている場合、ろう材との合金化による接続が容易となる金属、例えば無電解ニッケル−リンめっきとこのニッケル−リン皮膜表面にさらに被着する無電解金めっき、即ち所謂無電解ニッケル−金めっき皮膜でもよく、単に金、白金、パラジウム等であってもよい。
さらに、無電解ニッケル−リンめっき皮膜のように、自己触媒反応により理論的には無限に成長するめっき反応においては、基板本体10の除去の際に貫通電極7の突出部6を形成する必要は必ずしもなく、自己触媒による無電解めっき反応のみで突出部6を形成することができるため、さらに効率的である。
次に、支持体16の端部を撓ませ、機械的に半導体基板5から剥離した後(図9参照)、半導体基板5の表面に残留した有機絶縁膜14をアセトンを用いて除去する(図10参照)。
なお、支持体および有機絶縁膜の除去は、支持体、その接着材および有機絶縁膜それぞれの材質を選択することにより同一工程で行うこともできる。
【0011】
上述した半導体装置の製造方法によれば、基板本体10の表面に有機絶縁膜14を塗布し、その後接着層15を介して支持体16を基板本体10に貼り付けることで、接着層15が基板本体10に直接接触するようなことは無く、支持体16を基板本体10から剥離するときに、接着層15が基板本体10の表面に残留してしまい、その除去工程を新たに設けなければならないといった不都合なことは生じない。
また、基板本体10の表面に被覆された有機絶縁膜14は、半導体装置の製造工程で常用されるフォトレジストで構成されており、有機絶縁膜14と基板本体10との界面に薬液または反応ガスが浸透するようなことは無く、突出部6の表面に錫めっきを行う際に、めっき液が有機絶縁膜14と基板本体10との間から浸透して基板本体10の表面の電極3、その他に部分に不要なめっきが不均一に施されたり、腐食の原因になったりすることはない。さらに、この有機絶縁膜14は、アセトンにより簡単に除去できる性質を持っているために、仮に接着層15が有機絶縁膜14の表面に残留しても、この接着層15は有機絶縁膜14の除去とともに取れ除かれる。
【0012】
さらに、フォトレジストの塗布およびその除去は、半導体製造工程できわめて一般に行われている工程であり、この有機絶縁膜14も半導体装置の製造工程では使い慣れた、安価な材料であり、その塗布方法もきわめて一般的であり、確立されたスピン塗布を用いているので、塗布不良となることもない。加えて、有機絶縁膜14の除去も一般的に行われている技術であるため、除去不良の発生もない。
【0013】
実施の形態2.
図11〜図13はこの発明の実施の形態2の半導体装置の製造方法の各工程を示す断面図である。
この実施の形態では、図4に示す実施の形態1の接続配線12を形成した後に、主面1に銅で構成された突起電極17を形成し(図11参照)、その後に有機絶縁膜14をスピン塗布している(図12参照)。
この後、支持体16を、接着層15を介して貼り付ける工程等の後の各工程は、実施の形態1と同様である。
【0014】
この実施の形態では、塗布の膜厚は、突起電極17の高さ以上であり、突起電極17によって生じた基板本体10の表面の凹凸は平坦化されている。
基板本体10の表面に凹凸がある場合には、支持体16を貼り付ける際に気泡の巻き込み等が発生する虞があるが、有機絶縁膜14の高さ調整により基板本体10の表面の凹凸は平坦化され、気泡が巻き込まれることなく支持体16は基板本体10に貼り付けられる。
また、基板本体10の裏面研削の際に、突起電極17がある場合に、この突起電極17の部分に相当する基板本体10の裏面が、研磨の砥石により強く押し付けられるため、この部分の基板本体10の厚が他の部分より薄くなったり、突起電極17がつぶれたり、変形したりすることによって発生する不良や信頼性の低下が防止される。
【0015】
実施の形態3.
実施の形態1、2では有機絶縁膜14を用いたが、この有機絶縁膜14に代えて、導電性を有する有機導電膜、または導電材料である導電ペーストを流動性の有機材料中に均等に分布させ、塗布後に導電性を有する有機導電膜となる材料を塗布するようにしてもよい。このような公知の有機導電膜を用いた場合には、貫通電極7の突出部6同士は、有機導電膜により短絡しているため、突出部6の表面にろう材によるめっき皮膜8を形成する際に、電気めっきを適用することが可能となる。
導電ペーストとしては、銀、銅、ニッケル等の金属粉や、カーボンブラック等の導電性フィラーを樹脂に練り込んだもの、または電解質を練り込んだ導電性ポリマーであるポリピロール、ポリチオフェンが用いられる。
【0016】
この実施の形態では、電気めっきを用いることができるので、無電解めっきに比べてめっき皮膜8を厚く形成できるだけでなく、その膜厚の制御性も良く、かつ密着力も大である。
さらに、この有機導電膜を用いることは、突出部のめっき皮膜8を形成する際に前述した無電解めっきを行う場合にも有効である。即ち、同様に貫通電極7の突出部6同士は、有機導電膜により短絡しているため、全ての貫通電極7が同電位に保たれていることにより、有機絶縁膜を用いた場合の各貫通電極間の電位の差異、即ち例えば貫通電極から接続配線12を介して半導体回路のP型に接続しているかN型に接続しているかなどによって生じる電極間、あるいは半導体基板からの電位の差異に影響されるめっき皮膜の膜厚ばらつきやめっき皮膜成長不良を発生させることがない。
【0017】
実施の形態4.
図14(a)、(b)、(c)はこの発明の実施の形態4の半導体装置の製造方法の各工程を示す断面図である。
図14(a)は、半導体基板5に有機絶縁膜14を塗布し、紫外線照射によって密着力が極端に低下する性質を持った接着層20を介して、少なくとも紫外線領域で透明な石英ガラスで構成された支持体21に貼り付けた状態を示す図である。
この実施の形態では、図14(b)に示すように、支持体21の側から紫外線Aを照射して、接着層20の密着力を弱め、その後図14(c)に示すように、トルエンである薬液Bに浸漬する。
【0018】
ところで、有機絶縁膜14が介在しないときには、接着層20は紫外線照射によって密着力を失うものの、支持体21は半導体基板5から容易に剥離しない。図15はそのことを説明する図である。図15は、有機絶縁膜14が介在しない状態で、かつ接着層20は紫外線照射によって密着力を失ったときの様子を示す図であるが、このとき接着層20の半導体基板5側および支持体21側の両界面は空気の存在しない、一種の真空状態にある。通常、支持体21および半導体基板5は、数百平方センチメートル程度の板であり、周囲の大気圧との圧力差から、接着層20は1気圧のもとでは数百Kg程度の力で押し付けられていることになる。従って、支持体21が石英ガラスで構成され、支持体21を撓み変形させて機械的に半導体基板5から引き剥がすことができない例の場合には、接着層20が密着力を失っても、支持体21をこの状態では容易なことでは半導体基板5から引き剥がすことができない。
【0019】
この引き剥がしを容易にするため、半導体基板5の表面に有機絶縁膜14を形成しておき、紫外線Aを照射後、トルエンである薬液Bに浸漬することによって、有機絶縁膜14の周縁部を溶解し、支持体21の剥離を容易にするものである。即ち、有機絶縁膜14を完全に溶解するには長時間を要することになるが、薬液の浸透は有機絶縁膜14の周縁部のみで行われ、周縁部のみの溶解であり、時間は短くて済む一方、この部分に支持体21(密着力を失った接着層20を含む)と半導体基板5の間に隙間が生じ、支持体21と半導体基板5との間での真空状態が破れやすくなり、剥離が容易にできるようになる。
また、実施の形態1〜3における作用、効果は失われることはない。
【0020】
なお、引き剥がしの容易性のみが要求されるのであれば、支持体21側に有機絶縁膜14を形成してもよい。また、引き剥がしの容易性のみが要求されるのであれば、有機絶縁膜14は、半導体基板5および支持体21の周縁部から一定幅形成することで接着層と重なる部分があれば、同様な引き剥がしの効果は得られる。この場合も有機絶縁膜は、半導体基板側であっても、支持体側であってもよい。
【0021】
この実施の形態では、基板本体10の裏面側の研削、めっき処理等の後不要となった支持体21を引き剥がす際、有機絶縁膜14を除去する時に用いるアセトン液によって容易に溶解するため、支持体21の引き剥がしと有機絶縁膜14の除去を同時に処理できる。
また、有機絶縁膜14の溶解によって少なくともその端面において半導体基板5と支持体21との間に隙間を容易に形成することができるため、上述したように、真空状態が破れやすくなり、真空状態が破れた後は、半導体基板5から支持体21を機械的に簡単に引き剥がすことができる。
【0022】
なお、上記実施の形態1、2では、主に半導体装置の製造工程で用いられるフォトレジストを有機絶縁膜14として用いたが、フォトレジストである必要性は無い。即ち、流動性を有する液状(ジェル状)の物質が基板本体10の表面に塗布された後、熱処理等で硬化した皮膜が形成され、この皮膜が、密着性を有するとともに、有機絶縁膜14上に基板本体10の機械的剛性を補足する支持体16を貼り付ける貼り付け工程後の各工程で用いられる薬材に対する耐薬材性を有し、また支持体16および有機絶縁膜14を半導体基板5から除去する除去工程で用いられる薬材に対して少なくとも溶解、または剥離するものであれば適用できる。
また、上記各実施の形態では、突出部6の表面にめっき皮膜8を液相の環境下で形成したが、気相の選択成長によって形成してもよい。
また、上記実施の形態1、2では、支持体16と有機絶縁膜14との間に接着層15が介在し、また上記実施の形態3では、支持体16と有機導電膜との間に接着層15が介在したが、支持体に対して十分な密着性がある有機絶縁膜、有機導電膜であれば、接着層を削除してもよい。
【0023】
【発明の効果】
以上説明したように、この発明の半導体装置の製造方法によれば、表面に電極及び半導体回路を有する基板本体に窪を形成する工程と、前記窪に導電材を埋め込み貫通電極となる埋め込み電極を形成する工程と、前記電極と前記埋め込み電極とを電気的に接続する接続工程と、前記基板本体の表面に有機膜を形成する工程と、前記有機膜上に前記基板本体の機械的剛性を補足する支持体を貼り付ける貼り付け工程と、前記表面に対する前記基板本体の裏側を、前記埋め込み電極の底部が露出し、さらに突出するまで除去して前記貫通電極となし、かつ薄型化された半導体基板を形成する工程と、前記突出部の表面に前記めっき皮膜を形成する被膜工程と、前記支持体および前記有機膜を前記半導体基板から除去する除去工程を備え、前記有機膜は、密着性を有するとともに、前記貼り付け工程後の各工程で用いられる薬材に対する耐薬材性を有し、また前記除去工程で用いられる薬材に対して少なくとも溶解、または剥離するものであるので、有機膜と基板本体との界面に薬材が浸透するようなことは無く、突出部の表面にめっきを行う際に、めっき液が有機膜と基板本体との間から浸透して基板本体の表面の電極、その他に部分に不要なめっきが不均一に施されたり、腐食の原因になったりすることはない。
また、この有機膜は、除去工程で用いられる薬材で簡単に除去される。
【図面の簡単な説明】
【図1】 この発明の実施の形態1における半導体装置の製造途中の断面図である。
【図2】 この発明の実施の形態1において基板本体に窪を形成する工程での断面図である。
【図3】 この発明の実施の形態1において窪に導電材を埋め込み貫通電極となる埋め込み電極を形成する工程での断面図である。
【図4】 この発明の実施の形態1において電極と埋め込み電極とを電気的に接続する接続工程での断面図である。
【図5】 この発明の実施の形態1において基板本体の表面に有機絶縁膜を形成する工程での断面図である。
【図6】 この発明の実施の形態1において有機絶縁膜上に支持体を貼り付ける工程での断面図である。
【図7】 この発明の実施の形態1において基板本体の裏側を除去する工程での断面図である。
【図8】 この発明の実施の形態1において突出部の表面にめっき皮膜を形成する工程での断面図である。
【図9】 この発明の実施の形態1において支持体を剥離する工程での断面図である。
【図10】 この発明の実施の形態1において有機絶縁膜を除去する工程での断面図である。
【図11】 この発明の実施の形態2において突起電極を形成する工程での断面図である。
【図12】 この発明の実施の形態2において有機絶縁膜を塗布する工程での断面図である。
【図13】 この発明の実施の形態2において支持体を貼り付ける工程での断面図である。
【図14】 この発明の実施の形態4において各工程での断面図であり、図14(a)は、接着層および有機絶縁膜を介して、半導体基板に支持体が貼り付けた状態を示す断面図、図14(b)は支持体側から紫外線を照射した様子を示す断面図、図14(c)は有機絶縁膜が薬液により溶解した様子を示す断面図である。
【図15】 支持体が半導体基板から引き剥がしが困難であることを説明するための図である。
【符号の説明】
2 半導体回路、3 電極、5 半導体基板、6 突出部、7 貫通電極、7a 埋め込み電極、8 めっき皮膜、10 基板本体、11 窪、12 接続配線、13 埋め込み材、14 有機絶縁膜(有機膜)、15,20 接着層、16,21 支持体、17 突起電極。
Claims (10)
- 表面に電極及び半導体回路を有する基板本体に窪を形成する工程と、 前記窪に導電材を埋め込み貫通電極となる埋め込み電極を形成する工程と、
前記電極と前記埋め込み電極とを電気的に接続する接続工程と、
前記基板本体の表面に有機膜を形成する工程と、
前記有機膜上に前記基板本体の機械的剛性を補足する支持体を貼り付ける貼り付け工程と、
前記表面に対する前記基板本体の裏側を、前記埋め込み電極の底部が露出し、さらに突出するまで除去して前記貫通電極となし、かつ薄型化された半導体基板を形成する工程と、
前記突出部の表面に前記めっき皮膜を形成する被膜工程と、
前記支持体および前記有機膜を前記半導体基板から除去する除去工程を備え、 前記有機膜は、密着性を有するとともに、前記貼り付け工程後の各工程で用いられる薬材に対する耐薬材性を有し、また前記除去工程で用いられる薬材に対して少なくとも溶解、または剥離するものである半導体装置の製造方法。 - 前記有機膜と前記支持体との間に接着層を形成する請求項1に記載の半導体装置の製造方法。
- 前記支持体および前記有機膜を前記半導体基板から同一工程で除去する請求項1または請求項2に記載の半導体装置の製造方法。
- 前記接続工程の後に、前記主面に突起電極を形成する請求項1ないし請求項3の何れかに記載の半導体装置の製造方法。
- 前記被膜工程は、液相の選択成長である無電解めっき、または気相の選択成長で行われる請求項1ないし請求項4の何れかに記載の半導体装置の製造方法。
- 前記有機膜は、フォトレジストで構成された有機絶縁膜である請求項1ないし請求項5の何れかに記載の半導体装置の製造方法。
- 前記有機膜は、導電ペーストで構成された有機導電膜であり、各前記貫通電極を同電位に保つことで、前記被膜工程は、電解めっきもしくは無電解めっきで行われる請求項1ないし請求項5の何れかに記載の半導体装置の製造方法。
- 前記有機膜は、スピン塗布法により形成される請求項1ないし請求項7の何れかに記載の半導体装置の製造方法。
- 前記支持体は、紫外線透過材料で構成され、前記接着層は紫外線照射によって密着力を失う材料で構成され、
前記除去工程では、前記支持体側から前記接着層に前記紫外線を照射し、また前記薬材である薬液により少なくとも有機膜の周縁部を前記接着層に達する深さまで溶解、除去した後、前記半導体基板から前記支持体を剥離する請求項2ないし請求項8の何れかに記載の半導体装置の製造方法。 - 前記支持体は石英ガラスである請求項9に記載の半導体装置の製造方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003005766A JP4213478B2 (ja) | 2003-01-14 | 2003-01-14 | 半導体装置の製造方法 |
US10/629,695 US6875672B2 (en) | 2003-01-14 | 2003-07-30 | Method of manufacturing a semiconductor device with penetration electrodes that protrude from a rear side of a substrate formed by thinning the substrate |
TW092120782A TWI247393B (en) | 2003-01-14 | 2003-07-30 | Method of manufacturing semiconductor device |
KR1020030061407A KR100586865B1 (ko) | 2003-01-14 | 2003-09-03 | 반도체장치의 제조방법 |
DE10346581A DE10346581B4 (de) | 2003-01-14 | 2003-10-07 | Verfahren zum Herstellen einer Halbleitervorrichtung |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003005766A JP4213478B2 (ja) | 2003-01-14 | 2003-01-14 | 半導体装置の製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2004221240A JP2004221240A (ja) | 2004-08-05 |
JP2004221240A5 JP2004221240A5 (ja) | 2006-03-02 |
JP4213478B2 true JP4213478B2 (ja) | 2009-01-21 |
Family
ID=32588500
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003005766A Expired - Fee Related JP4213478B2 (ja) | 2003-01-14 | 2003-01-14 | 半導体装置の製造方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US6875672B2 (ja) |
JP (1) | JP4213478B2 (ja) |
KR (1) | KR100586865B1 (ja) |
DE (1) | DE10346581B4 (ja) |
TW (1) | TWI247393B (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6809421B1 (en) | 1996-12-02 | 2004-10-26 | Kabushiki Kaisha Toshiba | Multichip semiconductor device, chip therefor and method of formation thereof |
JP4072677B2 (ja) * | 2003-01-15 | 2008-04-09 | セイコーエプソン株式会社 | 半導体チップ、半導体ウエハ、半導体装置及びその製造方法、回路基板並びに電子機器 |
JP4528100B2 (ja) * | 2004-11-25 | 2010-08-18 | 新光電気工業株式会社 | 半導体装置及びその製造方法 |
JP4698296B2 (ja) * | 2005-06-17 | 2011-06-08 | 新光電気工業株式会社 | 貫通電極を有する半導体装置の製造方法 |
JP5193503B2 (ja) | 2007-06-04 | 2013-05-08 | 新光電気工業株式会社 | 貫通電極付き基板及びその製造方法 |
JP4784641B2 (ja) | 2008-12-23 | 2011-10-05 | 株式会社デンソー | 半導体装置およびその製造方法 |
US20100171197A1 (en) * | 2009-01-05 | 2010-07-08 | Hung-Pin Chang | Isolation Structure for Stacked Dies |
US9177893B2 (en) | 2011-05-17 | 2015-11-03 | Infineon Technologies Ag | Semiconductor component with a front side and a back side metallization layer and manufacturing method thereof |
US8900994B2 (en) | 2011-06-09 | 2014-12-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for producing a protective structure |
US8558389B2 (en) | 2011-12-08 | 2013-10-15 | Stats Chippac, Ltd. | Semiconductor device and method of forming guard ring around conductive TSV through semiconductor wafer |
DE102013103723B4 (de) * | 2013-04-12 | 2023-02-02 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Verfahren zur Herstellung eines Bauteils |
JP6557953B2 (ja) | 2014-09-09 | 2019-08-14 | 大日本印刷株式会社 | 構造体及びその製造方法 |
JP7150632B2 (ja) * | 2019-02-13 | 2022-10-11 | キオクシア株式会社 | 半導体装置の製造方法 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6474891A (en) * | 1987-09-17 | 1989-03-20 | Toshiba Corp | Telephone exchange |
US4978639A (en) * | 1989-01-10 | 1990-12-18 | Avantek, Inc. | Method for the simultaneous formation of via-holes and wraparound plating on semiconductor chips |
JP2839376B2 (ja) * | 1991-02-05 | 1998-12-16 | 三菱電機株式会社 | 半導体装置の製造方法 |
US5447871A (en) * | 1993-03-05 | 1995-09-05 | Goldstein; Edward F. | Electrically conductive interconnection through a body of semiconductor material |
US5424245A (en) * | 1994-01-04 | 1995-06-13 | Motorola, Inc. | Method of forming vias through two-sided substrate |
US5646067A (en) * | 1995-06-05 | 1997-07-08 | Harris Corporation | Method of bonding wafers having vias including conductive material |
DE19543540C1 (de) * | 1995-11-22 | 1996-11-21 | Siemens Ag | Vertikal integriertes Halbleiterbauelement mit zwei miteinander verbundenen Substraten und Herstellungsverfahren dafür |
EP2270845A3 (en) * | 1996-10-29 | 2013-04-03 | Invensas Corporation | Integrated circuits and methods for their fabrication |
JPH1074891A (ja) | 1997-08-07 | 1998-03-17 | Nec Corp | 半導体装置 |
JP3184493B2 (ja) * | 1997-10-01 | 2001-07-09 | 松下電子工業株式会社 | 電子装置の製造方法 |
EP0926726A1 (en) * | 1997-12-16 | 1999-06-30 | STMicroelectronics S.r.l. | Fabrication process and electronic device having front-back through contacts for bonding onto boards |
JP2001026326A (ja) | 1999-07-14 | 2001-01-30 | Ricoh Co Ltd | 給紙分離装置 |
JP2001102523A (ja) * | 1999-09-28 | 2001-04-13 | Sony Corp | 薄膜デバイスおよびその製造方法 |
US6322903B1 (en) * | 1999-12-06 | 2001-11-27 | Tru-Si Technologies, Inc. | Package of integrated circuits and vertical integration |
EP2560199B1 (en) * | 2002-04-05 | 2016-08-03 | STMicroelectronics S.r.l. | Process for manufacturing a through insulated interconnection in a body of semiconductor material |
JP4035066B2 (ja) * | 2003-02-04 | 2008-01-16 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
-
2003
- 2003-01-14 JP JP2003005766A patent/JP4213478B2/ja not_active Expired - Fee Related
- 2003-07-30 TW TW092120782A patent/TWI247393B/zh not_active IP Right Cessation
- 2003-07-30 US US10/629,695 patent/US6875672B2/en not_active Expired - Lifetime
- 2003-09-03 KR KR1020030061407A patent/KR100586865B1/ko active IP Right Grant
- 2003-10-07 DE DE10346581A patent/DE10346581B4/de not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
KR100586865B1 (ko) | 2006-06-07 |
US6875672B2 (en) | 2005-04-05 |
TW200412657A (en) | 2004-07-16 |
US20040137705A1 (en) | 2004-07-15 |
DE10346581B4 (de) | 2007-12-27 |
TWI247393B (en) | 2006-01-11 |
KR20040065142A (ko) | 2004-07-21 |
JP2004221240A (ja) | 2004-08-05 |
DE10346581A1 (de) | 2004-07-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4213478B2 (ja) | 半導体装置の製造方法 | |
US8586409B2 (en) | Component with buried ductile conductive bumps and method of electrical connection between said component and a component equipped with hard conductive points | |
JP3400051B2 (ja) | 異方性導電膜、その製造方法及びそれを使用するコネクタ | |
US6133066A (en) | Semiconductor element mounting method | |
TW200910475A (en) | Wafer-level ACF flip chip package using double-layered ACA/NCA | |
JP4190424B2 (ja) | 導電性粒子および接着剤 | |
TW200532831A (en) | Semiconductor chip, semiconductor device, method for producing semiconductor device, and electronic equipment | |
US20130341780A1 (en) | Chip arrangements and a method for forming a chip arrangement | |
CN107567651B (zh) | 具有贯通电极的布线基板及其制造方法 | |
JP4627957B2 (ja) | 半導体装置の製造方法及び積層型半導体装置 | |
JP4191567B2 (ja) | 導電性接着剤による接続構造体及びその製造方法 | |
JPH02180036A (ja) | 電極の形成方法 | |
JPH04137630A (ja) | 半導体装置 | |
CN113169133B (zh) | 半导体封装体的制造方法 | |
JP2001144123A (ja) | 半導体装置の製造方法および半導体装置 | |
EP1938863A1 (fr) | Procédé d'assemblage mécanique et d'interconnexion électrique des éléments fonctionnels d'un dispositif médical implantable actif | |
JP2001052780A (ja) | 電気コネクタおよびその製造方法 | |
JP3712851B2 (ja) | 電子部品およびその製造方法 | |
JPH11204567A (ja) | 異方性導電接着剤およびその基板への形設方法ならびに半導体チップ実装方法ならびに半導体装置 | |
JP4326428B2 (ja) | スルーホールめっき方法 | |
JP6076114B2 (ja) | 半導体装置、固体撮像装置、および半導体装置の製造方法 | |
JP3051617B2 (ja) | 半導体装置の製造方法 | |
JP2002151533A (ja) | 半導体装置とその製造方法 | |
Chen et al. | 33‐3: Study of Bonding Technology on Flexible Substrate | |
WO2012081144A1 (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20040608 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20041027 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051227 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051227 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080814 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080819 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081001 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081028 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081030 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4213478 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121107 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121107 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131107 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |