DE10346581B4 - Verfahren zum Herstellen einer Halbleitervorrichtung - Google Patents

Verfahren zum Herstellen einer Halbleitervorrichtung Download PDF

Info

Publication number
DE10346581B4
DE10346581B4 DE10346581A DE10346581A DE10346581B4 DE 10346581 B4 DE10346581 B4 DE 10346581B4 DE 10346581 A DE10346581 A DE 10346581A DE 10346581 A DE10346581 A DE 10346581A DE 10346581 B4 DE10346581 B4 DE 10346581B4
Authority
DE
Germany
Prior art keywords
substrate
electrodes
semiconductor device
forming
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10346581A
Other languages
English (en)
Other versions
DE10346581A1 (de
Inventor
Yoshihiko Nemoto
Tomonori Fujii
Masahiro Sunohara
Tomotoshi Sato
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Taiyo Yuden Co Ltd
Renesas Electronics Corp
Original Assignee
Renesas Technology Corp
Shinko Electric Industries Co Ltd
Sharp Corp
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp, Shinko Electric Industries Co Ltd, Sharp Corp, Taiyo Yuden Co Ltd filed Critical Renesas Technology Corp
Publication of DE10346581A1 publication Critical patent/DE10346581A1/de
Application granted granted Critical
Publication of DE10346581B4 publication Critical patent/DE10346581B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8121—Applying energy for connecting using a reflow oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/928—Front and rear surface processing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Verfahren zum Herstellen einer Halbleitervorrichtung mit:
einem Ausnehmungsbildungsschritt des Bildens von Ausnehmungen (11) in einem Substratausgangsmaterial (10), das Halbleiterschaltungen (2) und Elektroden (3) aufweist, die auf einer Oberfläche desselben ausgebildet sind,
einem Einbettungselektroden-Bildungsschritt des Füllens eines leitenden Materials in die Ausnehmungen (11) zum Bilden von eingebetteten Elektroden (7a), die Durchdringungselektroden (7) bilden,
einem Verbindungsschritt des elektrischen Verbindens der Elektroden (3) auf dem Substratausgangsmaterial (10) und der eingebetteten Elektroden (7a) miteinander,
einem Schritt des Bildens eines organischen Films (14) auf der einen Oberfläche des Substratausgangsmaterials (10),
einem Klebeschritt des Klebens eines Stützelementes (16, 21), das die mechanische Stabilität des Substratausgangsmaterials (10) unterstützt, auf den organischen Film (14),
einem Halbleitersubstrat-Bildungsschritt des Abtragens einer Rückseite des Substratausgangsmaterials (10) gegenüber der einen Oberfläche desselben, bis ein Boden von jeder der eingebetteten Elektroden (7a) freigelegt ist und hervorsteht, wodurch die Durchdringungselektroden (7) und ein abgedünntes Halbleitersubstrat (5) gebildet werden,...

Description

  • Die vorliegende Erfindung bezieht sich auf ein Verfahren zum Herstellen einer Halbleitervorrichtung, welche ein Halbleitersubstrat aufweist, das auf einer Hauptoberfläche desselben gebildete Halbleiterschaltungen und Elektroden mit Durchgangslöchern, die sich von der Hauptoberfläche zu einer rückseitigen Oberfläche des Halbleitersubstrats erstrecken, aufweist, eine Durchdringungselektrode, die in jedem der Durchgangslöcher angeordnet ist, und einen hervorstehenden Abschnitt, der von der rückseitigen Oberfläche des Halbleitersubstrats hervorsteht, und einen Plattierungsfilm, der auf einer Oberfläche jedes der hervorstehenden Abschnitte durch Aufbringen eines Hartlotmaterials darauf mittels Plattierens gebildet wird.
  • Die europäische Offenlegungsschrift EP 0 926 726 A1 offenbart einen Herstellungsprozess für ein elektronisches Bauelement mit Durchkontaktierungen zum Bonden auf Platinen. Hierzu ragen die Durchkontakte aus der Rückseite des Bauelementes hervor. Bei der Herstellung solch eines Bauelementes wird das Substrat in seiner Dicke verringert, nachdem es mit der Vorderseite auf einen Stützwafer gebondet wurde. Dieser Abdünnungsvorgang geschieht vor dem Vereinzeln des so erhaltenen Doppelwafers.
  • In der US 6,503,778 B1 wird eine Dünnfilmvorrichtung mit einem zugehörigen Herstellungsverfahren offenbart. Dabei wird eine Dünnfilmvorrichtung aus zwei getrennten Bauelementeinheiten zusammengesetzt. Bei der Herstellung der ersten und zweiten Bauelementeinheit wird ein Stützwafer verwendet, der im Laufe des Herstellungsverfahrens wieder entfernt wird. Die Entfernung geschieht dabei einerseits durch Schmelzen einer Klebeschicht, andererseits durch Auflösen einer Klebeschicht mittels Aceton, welches der Klebeschicht über in dem Stützsubstrat ausgebildete Löcher zugeführt wird zum Ermöglichen eines guten Ablösens.
  • US 6,322,903 B1 offenbart ein Gehäuse für integrierte Schaltungen und eine vertikale Integration. Insbesondere dient ein erster Wafer als Gehäusesubstrat für einen zweiten Wafer. In dem ersten Wafer werden Durchkontaktierungen dadurch ausgebildet, dass zunächst Kontaktlöcher geätzt werden, diese mit Metall ausgefüllt werden und nachfolgend die Rückseite des ersten Wafers so stark abgeätzt wird, dass die Kontakte aus der Rückseite hervorstehen. Der zweite Wafer dient während dieses Vorgangs als Stützwafer und nach Abschluss des Herstellungsprozesses wird die Verbindung von erstem und zweitem Wafer zu Chips vereinzelt.
  • In der Vergangenheit war ein Verfahren zum Herstellen einer Halbleitervorrichtung mit Durchdringungselektroden bekannt, bei dem bei dem Herstellungsvorgang der Halbleitervorrichtung ein Stützelement zur Verstärkung der mechanischen Stabilität eines Substrathauptkörpers oder Substratausgangsmaterials mit Halbleiterschaltungen an das Substratausgangsmaterials mittels eines Binde- oder Klebematerials gefügt wird und die Rückseite des Stützelements danach abgeschliffen wird (siehe beispielsweise die japanische Patentoffenlegungsschrift JP 10-74891).
  • In diesem bekannten Verfahren zum Herstellen einer Halbleitervorrichtung wird das Stützelement an das Substratausgangsmaterial durch das Bindematerial allein angefügt, bevor die Rückseite des Substratausgangsmaterials abgeschliffen wird. Deshalb kann leicht ein Ablösevorgang zwischen dem Substratausgangsmaterial und dem Stützelement auftreten, wodurch das folgende Problem verursacht wird. Dies bedeutet, wenn durch Entfernen der rückseitigen Oberfläche des Substratausgangsmaterials bewirkt wird, dass die in dem Substratausgangsmaterial eingebetteten Elektroden von der rückseitigen Oberfläche desselben als Durchdringungselektroden hervorstehen, und die Oberflächen der hervorstehenden Abschnitte danach einer Plattierung unterzogen werden, dann kann eine Plattierungsflüssigkeit zwischen das Substratausgangsmaterial und das Stützelement einbringen, wodurch fehlerhaft Erzeugnisse hervorgerufen werden.
  • Wenn das Bindematerial durch ein Material mit stärkerer Bindewirkung ersetzt wird, würde das Problem des Eindringens der Plattierungsflüssigkeit nicht auftreten, aber in diesem Falle würde ein anderes Problem auftreten. Dies bedeutet, wenn das Stützelement, das schließlich unnötig wird, abgelöst wird, dann verbleibt das Bindematerial auf dem Halbleitersubstrat und die Entfernung desselben ist schwierig, was zu der Erzeugung von fehlerhaften Produkten wie in dem obigen Falle führt.
  • Die vorliegende Erfindung ist auf die Vermeidung der oben erwähnten verschiedenen Probleme gerichtet. Eine Aufgabe der Er findung ist die Bereitstellung eines Verfahrens zum Herstellen einer Halbleitervorrichtung, das in der Lage ist die Erzeugung von fehlerhaften Produkten resultierend aus einer Plattierungsflüssigkeit, wenn Oberflächen von hervorstehenden Abschnitten von Durchdringungselektroden einer Plattierung unterzogen werden, zu vermeiden.
  • Die Aufgabe wird gelöst durch ein Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 1.
  • Weiterbildungen der Erfindung sind in den Unteransprüchen beschrieben.
  • Angesichts der obigen Aufgabe enthält ein Verfahren zum Herstellen einer Halbleitervorrichtung: einen Ausnehmungsbildungsschritt des Bildens von Ausnehmungen in einem Substratausgangsmaterial das auf einer Oberfläche desselben ausgebildete Halbleiterschaltungen und Elektroden aufweist, einen Schritt des Bildens einer eingebetteten Elektrode, bei dem zum Bilden von eingebetteten Elektroden, die Durchdringungselektroden bilden, ein leitendes Material in die Ausnehmungen gefüllt wird, und einen Verbindungschritt des elektrischen Verbindens der Elektroden auf dem Substratausgangsmaterial und der eingebetteten Elektroden miteinander. Das Verfahren beinhaltet ferner: einen Schritt des Bildens eines organischen Films, bei dem ein organischer Film auf der einen Oberfläche des Substratausgangsmaterials gebildet wird, einen Adhäsionsschritt des Anhaften eines Unterstützungselements, das die mechanische Stabilität des Substratausgangsmaterials unterstützt, an den organischen Film, einen Halbleitersubstratbildungsschritt des Abtragens einer Rückseite des Substratausgangsmaterials gegenüber von dessen einer Oberfläche bis ein Boden jeder eingebetteten Elektrode freigelegt ist und hervor steht, wodurch Durchdringungselektroden und ein abgedünntes Halbleitersubstrat gebildet werden, einen Schichtbildungsschritt des Bildens von Plattierungsfilmen auf Oberflächen der hervorragenden Abschnitte der eingebetteten Elektroden und einen Entfernungsschritt des Entfernens des Stützelementes und des organischen Films von dem Halbleitersubstrat. Der organische Film hat eine Klebeeigenschaft und eine chemische Resistenz gegenüber chemischen Substanzen, die in den entsprechenden Prozeßschritten nach dem Adhäsionsschritt verwendet werden, wobei der organische Film zumindest von einer in dem Entfernungsschritt verwendeten chemischen Substanz aufgelöst oder abgelöst wird.
  • Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der Beschreibung von Ausführungsbeispielen anhand der Zeichnungen. Von den Figuren zeigen:
  • 1 eine Querschnittsansicht einer Halbleitervorrichtung während des Verlaufs der Herstellung derselben entsprechend einer ersten Ausführungsform der vorliegenden Erfindung,
  • 2 eine Querschnittsansicht der Halbleitervorrichtung während des Vorgangs des Bildens von Ausnehmungen in einem Substratausgangsmaterial entsprechend der ersten Ausführungsform der vorliegenden Erfindung,
  • 3 eine Querschnittsansicht der Halbleitervorrichtung in einem Schritt des Bildens von eingebetteten Elektroden, die Durchdrindungselektroden bilden, mittels Füllens eines leitenden Materials in die Ausnehmungen entsprechend der ersten Ausführungsform der vorliegenden Erfindung,
  • 4 eine Querschnittsansicht der Halbleitervorrichtung in einem Verbindungsschritt des elektrischen Verbindens von Elektroden auf Halbleiterschaltungen und den eingebetteten Elektroden entsprechend der ersten Ausführungsform der vorliegenden Erfindung,
  • 5 eine Querschnittsansicht der Halbleitervorrichtung in einem Schritt des Bildens eines organischen Isolationsfilms auf einer Oberfläche des Substratausgangsmaterials gemäß der ersten Ausführungsform der vorliegenden Erfindung,
  • 6 eine Querschnittsansicht der Halbleitervorrichtung bei einem Schritt des Klebens des Stützelementes auf den organischen Isolationsfilm gemäß der ersten Ausführungsform der vorliegenden Erfindung,
  • 7 eine Querschnittsansicht der Halbleitervorrichtung bei einem Schritt des Entfernens einer Rückseite des Substratausgangsmaterials gemäß der ersten Ausführungsform der vorliegenden Erfindung,
  • 8 eine Querschnittsansicht der Halbleitervorrichtung bei einem Schritt des Bildens von Plattierungsfilmen auf Oberflächen der hervorstehenden Abschnitte der Durchdringungselektroden gemäß der ersten Ausführungsform der vorliegenden Erfindung,
  • 9 eine Querschnittsansicht der Halbleitervorrichtung bei einem Schritt des Ablösens des Stützelementes gemäß der ersten Ausführungsform der vorliegenden Erfindung,
  • 10 eine Querschnittsansicht der Halbleitervorrichtung in einem Schritt des Entfernens des organischen Isolationsfilms gemäß der ersten Ausführungsform der vorliegenden Erfindung,
  • 11 eine Querschnittsansicht einer Halbleitervorrichtung in einem Schritt des Bildens von hervorragenden Elektroden gemäß einer zweiten Ausführungsform der vorliegenden Erfindung,
  • 12 eine Querschnittsansicht einer Halbleitervorrichtung in einem Schritt des Beschichtens eines organischen Isolationsfilms gemäß der zweiten Ausführungsform der vorliegenden Erfindung,
  • 13 eine Querschnittsansicht der Halbleitervorrichtung in einem Schritt des Klebens eines Stützelementes auf den organischen Isolationsfilm durch eine Bindeschicht gemäß der zweiten Ausführungsform der vorliegenden Erfindung,
  • 14A eine Querschnittsansicht einer Halbleitervorrichtung, die zeigt, dass ein Stützelement durch eine Bindeschicht und einen organischen Isolationsfilm auf ein Halbleitersubstrat geklebt wird, gemäß einer vierten Ausführungsform der vorliegenden Erfindung,
  • 14B eine Querschnittsansicht der Halbleitervorrichtung, die zeigt, dass ein Stapel von Schichten der Halbleitervorrichtung von der Seite eines Stützelementes her mit, Ultraviolettstrahlen bestrahlt wird gemäß der vierten Ausführungform der vorliegenden Erfindung,
  • 14C eine Querschnittsansicht der Halbleitervorrichtung die zeigt, dass der organische Isolationsfilm gemäß der vierten Ausführungsform der vorliegenden Erfindung durch eine chemische Flüssigkeit aufgelöst wird,
  • 15 eine Ansicht, die erläutert, dass es schwierig ist, das Stützelement von dem Halbleitersubstrat abzulösen.
  • Hier im folgenden werden bevorzugte Ausführungsformen der vorliegenden Erfindung unter Bezugnahme auf die beigefügten Zeichnungen im Detail beschrieben. Die gleichen oder äquivalente Elemente und Teile werden in der gesamten folgenden Beschreibung der verschiedenen Ausführungsformen und beigefügten Zeichnungen durch die gleichen Symbole gekennzeichnet.
  • Ausführungsform I
  • 1 bis 10 zeigen die entsprechenden Vorgänge bei einem Verfahren zum Herstellen einer Halbleitervorrichtung gemäß einer ersten Ausführungsform der vorliegenden Erfindung.
  • Die in diesen Figuren veranschaulichte Halbleitervorrichtung beinhaltet: auf einer Hauptoberfläche (d.h. einer Oberfläche) 1 eines Substrathauptkörpers oder Substratausgangsmaterials 10 ausgebildete Halbleiterschaltungen 2, ein Halbleitersubstrat 5 (siehe 7 bis 10) mit Elektroden 3, einer isolierenden Schicht 9 und Durchgangslöchern 4 (siehe 10), die sich von der Hauptoberfläche 1 zu einer rückseitigen Oberfläche des Halbleitersubstrats 5 erstrecken, Durchdringungselektroden 7, die in den Durchgangslöchern 4 angeordnet sind und hervorragende Abschnitte 6 aufweisen (siehe 7 bis 10), welche von der rückseitigen Oberfläche des Halbleitersubstrats 5 hervorragen, und Plattierungsfilme 8, die mittels Abscheidens eines Hartlotmaterials in der Form von Zinn auf den hervorragenden Abschnitten 6 der Durchdringungselektroden 7 mittels stromloser Abscheidung (electroless plating) gebildet werden.
  • Im folgenden wird unter Bezugnahme auf 1 bis 10 ein Herstellungsverfahren für die Halbleitervorrichtung beschrieben.
  • 1 ist eine Querschnittsansicht der Halbleitervorrichtung während des Verlaufs ihrer Herstellung. In dieser Figur sind die Halbleiterschaltungen 2, die Elektroden 3 und die isolierende Schicht 9 auf einer Oberfläche des Substratausgangsmaterials 10 aus Silizium ausgebildet.
  • Danach werden Ausnehmungen 11 in dem Substratausgangsmaterial 10 gebildet (siehe 2).
  • Danach wird ein Füll- oder Einbettungsmaterial 13 aus Kupfer auf der gesamten Fläche der Oberfläche des Substratausgangsmaterials 10 mittels elektrolytischem Plattieren gebildet (siehe 3).
  • Danach werden durch Entfernen des Füllmaterials 13 in Gebieten, in denen dieses nicht benötigt wird, mittels eines CMP(chemisch-mechanisches Polieren)-Vorgangs durch Füllen von Kupfer in die Ausnehmungen 11 eingebettete Elektroden 7a, die die Durchdringungselektroden 7 bilden, gebildet. Verbindungsleitungen 12 werden ebenfalls durch Füllen von Kupfer in die durch die eingebetteten Elektroden 7a und die Elektroden 3 begrenzten Gräben gebildet (siehe 4). Hier ist zu beachten, dass die oben beschriebenen Vorgänge bis zu diesem Punkt eine Anwendung einer sogenannten Doppel-Damaszener-Technologie sind.
  • Danach wird ein Phenol-Novolak-Harz, bei dem es sich um einen allgemein bei den Herstellungsvorgängen von Halbleitervorrichtungen verwendeten Fotoresist handelt, auf die isolierende Schicht 9 als ein organischer Isolationsfilm 14 aufgetragen (siehe 5). In diesem Fall wird die Beschichtung unter Verwendung eines sogenannten Schleuderauftrags-Verfahrens (spin-coating-Verfahren), das bei den Herstellungsvorgängen von Halbleitervorrichtungen bekannt ist, durchgeführt.
  • Nachfolgend wird ein Stützelement 16, das aus Silizium gebildet ist und zur Unterstützung der mechanischen Stabilität des Substratausgangsmaterials 10 dient, über eine Bindeschicht 15 aus einem Bindematerial, das durch Adherieren bzw. Kleben eines Acrylharzes auf einen PET-(Polyethylen-Terephthalat) Film gebildet wird, an einen organischen Film in der Form des organischen Isolationsfilms 14 adheriert bzw. geklebt (siehe 6)
  • Danach werden, durch Entfernen der Rückseite des Substratausgangsmaterials 10 bis ein Ende von jeder der eingebetteten Elektroden 7a freigelegt ist, Durchdringungselektroden 7 und das abgedünnte Halbleitersubstrat 5 gebildet (siehe 7). Das Verfahren des Entfernens der Rückseite des Substratausgangsmaterials 10 kann ein mechanisches Schleifen, chemisch-mechanisches Polieren, Ätzen oder eine Kombination dieser Verfahren sein.
  • Danach werden die Oberflächen der hervorstehenden Abschnitte 6, die durch Entfernen der rückseitigen Oberfläche des Sub stratausgangsmaterials 10 hervorstehen, durch stromloses Abscheiden bei dem es sich um einen selektiven Wachstumsprozeß aus der flüssigen Phase handelt, weiter mit Zinn plattiert. Der stromlosen Abscheidung folgt die Aufbringung eines Hartlotmaterials für das Metall-schmelz-bonden zum Bilden der Plattierungsfilme 8 (siehe 8). Es ist zu beachten, dass als Hartlotmaterial Metalle mit niedrigem Schmelzpunkt z.B. eine Legierung aus Blei und Zinn, etc., verwendet werden.
  • Bei der Beschreibung der folgenden Ausführungsformen werden die auf den hervorstehenden Abschnitten 6 gebildeten Plattierungsfilme 8 unter Verwendung eines Hartlotmaterials eines Metalls mit niedrigem Schmelzpunkt erläutert. Wenn jedoch ein Hartlotmaterial für die Gegenelektroden verwendet wird, mit denen die Durchdringungselektroden 7 verbunden werden sollen, können die Plattierungsfilme 8 Metallfilme, wie z.B. Filme aus einer stromlosen Nickel-Phosphor-Plattierungsschicht und einer darauf abgeschiedenen stromlosen Goldplattierungsschicht, d.h. sogenannte Nickel-Gold-Plattierungsfilme, die zur Erleichterung der Verbindung der entsprechenden Elektroden legiert werden können, sein. Solche Plattierungfilme können ebenfallseinfach Gold, Platin, Palladium etc. sein.
  • Bei einer Plattierungsreaktion, die in einem theoretischen Sinne durch autokatalytische Reaktionen endlos zunimmt, wie bei dem stromlosen Nickel-Phosphor-Plattierungsfilm, gibt es nicht notwendigerweise ein Bedürfnis für die Bildung der vorstehenden Abschnitte 6 der Durchdringungselektroden 7 bei der Abtragung des Substratausgangsmaterials 10. Folglich können die hervorstehenden Abschnitte 6 lediglich mittels der stromlosen Plattierungsreaktion unter Autokatalyse gebildet werden, was noch effizienter ist.
  • Nachdem ein Ende oder peripherer Abschnitt des Stützelementes 16 zum mechanischen Ablösen von dem Halbleitersubstrat 5 gebogen wurde (siehe 9), wird der auf der Oberfläche des Halbleitersubstrates 5 zurückbleibende organische Isolationsfilm 14 unter Verwendung von Aceton entfernt (siehe 10).
  • Hier ist zu beachten, dass durch geeignete Auswahl der Materialien für das Stützelement, das Bindematerial und den organischen Isolationsfilm die Entfernung des Stützelementes 16 und des organischen Isolationsfilms 14 in ein und demselben Vorgang durchgeführt werden kann.
  • Gemäß dem oben beschriebenen Verfahren zum Herstellen einer Halbleitervorrichtung wird der organische Isolationsfilm 14 auf die Oberfläche des Substratausgangsmaterials 10 aufgetragen und danach das Stützelement 16 über die Bindeschicht 15 auf das Substratausgangsmaterial 10 geklebt. Als ein Ergebnis ist die Bindeschicht 15 nicht in direktem Kontakt mit dem Substratausgangsmaterial 10 und daher ist ein neuer Abtragungsvorgang oder -schritt zum Entfernen der Bindeschicht 15, die beim Ablösen des Stützelementes 16 von dem Substratausgangsmaterial 10 auf der Oberfläche des Substratausgangsmaterials 10 zurückbleibt, erforderlich.
  • Darüber hinaus wird der auf die Oberfläche des Substratausgangsmaterials 10 aufgetragene organische Isolationsfilm 14 aus dem gewöhnlich bei Herstellungsvorgängen von Halbleitervorrichtungen verwendeten Fotoresist gebildet. Als eine Folge werden chemische Flüssigkeiten oder reaktive Gase daran gehindert, durch die Grenzfläche zwischen dem organischen Isolationsfilm 14 und dem Substratausgangsmaterial 10 hindurchzudringen. Deshalb gibt es keine Möglichkeit, dass beim Aufbringen der Zinnplattierung auf die Oberflächen der hervorstehenden Abschnitte 6 die Plattierungsflüssigkeit zwischen den organischen Isolationsfilm 14 und das Substratausgangsmaterial 10 dringt, um unnötigerweise die Elektroden 3 und/oder andere Abschnitte auf der Oberfläche des Substratausgangsmaterials 10 in nicht gleichförmiger Weise zu plattieren oder Korrosion hervorzurufen. Weiterhin hat der organische Isolationsfilm 14 die Eigenschaft, dass er auf einfache Weise mittels Aceton entfernt werden kann, so dass, sogar wenn die Bindeschicht 15 auf der Oberfläche des organischen Isolationsfilms 14 zurückbleibt, sie bei der Entfernung des organischen Isolationsfilms 14 entfernt werden kann.
  • Weiterhin sind die Aufbringung und Entfernung von Fotolack Prozeßschritte, die am häufigsten bei Halbleiterherstellungsprozessen durchgeführt werden. Weiterhin ist der organische Isolationsfilm 14 ein preiswertes Material, das gewöhnlich bei Herstellungsprozessen von Halbleitervorrichtungen verwendet wird, und der Schleuderauftrag, der extrem verbreitet ist und ein eingeführtes Verfahren ist, wird als das Verfahren zum Auftragen des organischen Isolationsfilms 14 verwendet. Folglich ist es unwahrscheinlich, dass eine fehlerhafte Beschichtung stattfindet. Zusätzlich ist die Entfernung des organischen Isolationsfilms 14 ein verbreitetes Verfahren, so dass es keine fehlerhafte Entfernung geben wird.
  • Ausführungsform II
  • 11 bis 13 zeigen die entsprechenden Prozeßschritte eines Verfahrens zum Herstellen einer Halbleitervorrichtung gemäß einer zweiten Ausführungsform der vorliegenden Erfindung.
  • Bei dieser Ausführungsform werden nach der Bildung von Verbindungsleitungen 12 der in 4 gezeigten ersten Ausführungsform auf der Hauptoberfläche 1 Durchdringungselektroden 17 aus Kupfer gebildet (siehe 11) und danach ein organischer Isolationsfilm 14 mittels Schleuderauftrags aufgetragen oder ausgebildet (siehe 12).
  • Hierauf sind nach dem Schritt des Verbindens eines Stützelements 16 mit dem organischen Isolationsfilm 14 über eine Bindeschicht 15 die entsprechenden Prozeßschritte ähnlich zu der ersten Ausführungsform.
  • Bei dieser zweiten Ausführungsform wird die Dicke des aufgetragenen Films größer gemacht als die Höhe von jeder der Durchdringungselektroden 17, so dass Oberflächenunregelmäßigkeiten des Substratausgangsmaterials 10, die durch die Durchdringungselektroden 17 hervorgerufen werden, geglättet werden.
  • In Fällen, in denen das Substratausgangsmaterial 10 Oberflächenunregelmäßigkeiten aufweist, besteht die Sorge, dass, wenn das Stützelement 16 mit dem Substratausgangsmaterial 10 verbunden wird, Luftblasen zwischen das Stützelement 16 und das Substratausgangsmaterial 10 eingeschleppt werden können. Durch geeignetes Einstellen der Höhe des organischen Isolationsfilms 14 können jedoch Oberflächenunregelmäßigkeiten des Substratausgangsmaterials 10 verringert werden, so dass das Stützelement 16 mit dem Substratausgangsmaterial 10 verbunden werden kann, ohne Luftblasen einzubringen.
  • Wenn die rückseitige Oberfläche des Substratausgangsmaterials 10 in Gegenwart der nicht verringerten Oberflächenunregelmäßigkeiten des Substratausgangsmaterials 10 aufgrund der Durchdringungselelektroden 17 durch einen Schleifstein geschliffen wird, werden jene Abschnitte der rückseitigen Oberfläche des Substratausgangsmaterials 10, die den vorspringenden Elektroden 17 entsprechen, stark gegen den Schleifstein gedrückt. Dadurch würde die Dicke des Substratausgangsmaterials 10 an jenen Abschnitten desselben, die den vorspringenden Elektroden 17 entsprechen, dünner als an den restlichen Abschnitten oder die vorspringenden Elektroden würden geknickt oder deformiert werden, was in der Erzeugung von Defekten oder einer Verringerung der Zuverlässigkeit resultieren würde. Gemäß der zweiten Ausführungsform kann jedoch eine derartige Situation durch Verringern der Oberflächenunregelmäßigkeiten des Substratausgangsmaterials 10, wie oben beschrieben, vermieden werden.
  • Ausführungsform III
  • Obwohl in der oben beschriebenen ersten und zweiten Ausführungsform ein organischer Isolationsfilm 14 verwendet wird, kann statt dessen ein organischer leitender Film mit elektrischer Leitfähigkeit verwendet werden, oder statt dessen kann ein leitendes Material in der Gestalt einer elektrisch leitenden Paste, die gleichförmig in einem flüssigen organischen Material verteilt ist und nach dem Auftragen einen organischen leitenden Film mit elektrischer Leitfähigkeit bilden kann, verwendet werden. In dem Fall der Verwendung eines derartigen bekannten organischen leitenden Films werden die vorstehenden Abschnitte 6 der Durchdringungselektroden 7 durch den organischen leitenden Film miteinander kurz geschlossen. Dadurch wird es möglich, bei der Bildung der Plattierungsfilme 8 aus dem Hartlotmaterial auf den Oberflächen der vorstehenden Abschnitte 6 eine Elektroplattierung zu verwenden.
  • Die elektrisch leitende Paste kann ein Pulver aus einem Metall, wie z.B. Silber, Kupfer, Nickel, etc. oder einen elektrisch leitenden Füller, wie z.B. Ruß oder dergleichen, auf weisen, die in ein Harz gemischt und geknetet werden. Alternativ kann die elektrisch leitende Paste ein elektrisch leiten des Polymer, wie z.B. Polypyrol, Polythiophen oder dergleichen mit einem hineingemischten und -gekneteten Elektrolyten aufweisen.
  • Aufgrund der Verwendung der Elektroplattierung können bei dieser dritten Ausführungsform die Plattierungsfilme 8 nicht nur im Vergleich zudem Fall, bei dem ein stromloses Plattieren in der Form eines selektiven Wachstumsprozeß aus der flüssigen Phase verwendet wird, dicker ausgebildet werden, sondern auch die Kontrollierbarkeit der Filmdicke ist gut und die Haftung oder Haftkraft der Plattierungsfilme 8 ist groß.
  • Weiterhin ist die Verwendung der organischen leitenden Filme sogar dann wirkungsvoll, wenn die oben erwähnte stromlose Plattierung bei der Bildung der Plattierungsfilme 8 auf den hervorstehenden Abschnitten 6 durchgeführt wird. Genauso bedeutet dies, dass die hervorstehenden Abschnitte 6 der Durchdringungselektroden 7 durch den organischen leitenden Film miteinander kurzgeschlossen werden und daher die Durchdringungselektroden 7 alle auf dem selben Potential gehalten werden. Folglich gibt es weder Variationen in der Filmdicke der Plattierungsfilme noch ein fehlerhaftes Wachstum derselben, das durch einen Unterschied im Potential zwischen den entsprechenden Durchdringungselektroden 7 beeinflusst würde, wenn der organische Isolationsfilm 14 verwendet wird. Damit ist ein Unterschied der Anzahl der Elektronen auf den Elektroden gemeint oder ein Unterschied im Potential zu dem Halbleitersubstrat, der in Abhängigkeit davon hervorgerufen wird, ob die Durch dringungselektroden 7 über die Verbindungsleitungen 12 mit P-Typ-Halbleiterschaltungen oder mit N-Typ-Halbleiterschaltungen verbunden sind.
  • Ausführungform IV
  • 14A bis 14C zeigen die entsprechenden Prozeßschritte eines Verfahrens zum Herstellen einer Halbleitervorrichtung gemäß einer vierten Ausführungsform der vorliegenden Erfindung.
  • 14A zeigt den Zustand, in dem ein organischer Isolationsfilm 14 auf ein Halbleitersubstrat 5 aufgetragen wird, das über eine Bindeschicht 20 mit der Eigenschaft, dass die Haftung derselben durch Ultraviolettstrahlung erheblich verringert wird, mit einem Stützelement 21 verbunden ist, das aus einem Quarzglas gebildet ist, welches zumindest im Ultraviolettbereich transparent ist.
  • Bei dieser Ausführungsform werden, wie in 14B gezeigt, Ultraviolettstrahlen A von der Seite des Stützelements 21 auf einen Schichtstapel zum Schwächen der Haftung der Bindeschicht 20 gestrahlt und danach, wie in 14C gezeigt, der gesamte Stapel in eine chemische Flüssigkeit B in der Form von Toluen getaucht.
  • Es ist zu beachten, dass in dem Fall der Abwesenheit des organischen Isolationsfilms 14 die Bindeschicht 20 ihre Haftung unter der Wirkung der Ultraviolettstrahlung verliert, aber das Stützelement 21 sich nicht auf einfache Weise von dem Halbleitersubstrat 5 ablöst.
  • 15 ist eine Ansicht zur Erläuterung dieser Tatsache. 15 zeigt einen Schichtsstapel, wenn die Bindeschicht 20 unter der Wirkung der Ultraviolettstrahlung in der Abwesenheit des organischen Isolationsfilms 14 ihre Haftung verliert. Zu dieser Zeit sind sowohl die Grenzfläche der Bindeschicht 20 auf der Seite des Halbleitersubstrates 5 als auch die Grenzfläche der Bindeschicht 20 auf der Seite des Stützelementes 21 in einer Art Vakuumzustand, bei dem zwischen der Bindeschicht 20 und dem Halbleitersubstrat 5 und zwischen der Bindeschicht 20 und dem Stützelement 21 keine Luft vorhanden ist. Das Stützelement 21 und das Halbleitersubstrat 5 sind gewöhnlich Platten mit Flächen von ungefähr einigen hunderten von Quadratzentimetern. Die Bindeschicht 20 wird durch eine Kraft von ungefähr einigen hundert Kilogramm bei einer Atmosphäre Druck auf ihre gegenüberliegenden Seiten, abhängig von einem Differentialdruck zwischen dem Druck an den Grenzflächen und dem umgebenden Atmosphärendruck zusammen gedrückt. In dem Fall, in dem das Stützelement 21 aus Quarzglas nicht auf einfache Weise mechanisch von dem Halbleitersubstrat 5 abgezogen werden kann aufgrund der Verbiegung des Stützelements 21, ist es, sogar wenn die Bindeschicht 20 ihre Haftung verloren hat unmöglich, auf einfache Weise das Stützelement 21 von dem Halbleitersubstrat 5 abzulösen.
  • Zur Erleichterung des Ablösens ist der organische Isolationsfilm 14 auf einer Oberfläche des Halbleitersubstrates 5 gebildet und nach Bestrahlung mit Ultraviolettstrahlen A wird der Schichtstapel in die chemische Flüssigkeit B in der Gestalt von Toluen eingetaucht, so dass die Randabschnitte des organischen Isolationsfilms 14 dadurch gelöst werden. Auf diese Weise wird das Ablösen des Stützelementes 21 erleichtert. Dies bedeutet, zum vollständigen Auflösen des organischen Isolationsfilms 14 wird ein langer Zeitraum benötigt, aber die Durchdringung mit der chemischen Flüssigkeit findet lediglich in den Randabschnitten des organischen Isolationsfilms 14 statt und dadurch kann das Auflösen des organischen Isolationsfilms 14 lediglich in den Randabschnitten desselben stattfinden, wodurch die Verringerung der Auflösungszeit desselben ermöglicht wird. Andererseits wird in den Randabschnitten des organischen Isolationsfilms 14 ein Spalt oder Abstand zwischen dem Stützelement 21 (einschließlich der Bindeschicht 20, die ihre Haftung verloren hat) und dem Halbleitersubstrat 5 erzeugt, so dass das Vakuum zwischen dem Stützelement 21 und dem Halbleitersubstrat 5 dazu neigt, zerstört zu werden. Dadurch wird das Ablösen des Stützelements 21 von dem Halbleitersubstrat 5 erleichtert.
  • Zusätzlich gehen in dieser vierten Ausführungsform der oben erwähnte Betrieb und die oben erwähnten Wirkungen der ersten bis dritten Ausführungsform nicht verloren, sondern werden aufrecht erhalten.
  • Hier ist zu vermerken, dass der organische Isolationsfilm 14 auf der Seite des Stützelementes 21 ausgebildet werden kann, falls lediglich die Einfachheit des Ablösens gefordert wird. Wenn lediglich die Einfachheit des Ablösens gefordert wird, kann darüber hinaus der organische Isolationsfilm mit einer konstanten Breite an den Außenbereichen des Halbleitersubstrats 5 und des Stützelements 21 dergestalt ausgebildet werden, dass er die Bindeschicht überlappt. Dadurch wird die gleiche Ablösewirkung erzielt. Auch in diesem Falle kann der organische Isolationsfilm 14 entweder auf der Halbleitersubstratseite oder auf der Stützelementseite ausgebildet werden.
  • Wenn in dieser vierten Ausführungsform das Stützelement 21, das nach dem Schleifen, Plattieren oder einer anderen derartigen Behandlung der Rückseite des Substratausgangsmaterials 10 überflüssig geworden ist, abgelöst wird, ist es möglich, das Ablösen des Stützelements 21 und Entfernen des organischen Isolationsfilms 14 zur gleichen Zeit durchzuführen, da der organische Isolationsfilm 14 auf einfache Weise durch die Acetonflüssigkeit gelöst wird, die beim Entfernen des organischen Isolationsfilms 14 verwendet wird.
  • Da aufgrund des Lösens des organischen Isolationsfilms 14 zumindest an seinen Randabschnitten ein Spalt oder Abstand zwischen dem Halbleitersubstrat 5 und dem Stützelement 21 auf einfache Weise ausgebildet werden kann, neigt das Vakuum zwischen dem Stützelement 21 und dem Halbleitersubstrat 5 dazu, wie oben beschrieben, zerstört zu werden. Nach der Zerstörung des Vakuums kann das Stützelement 21 auf einfache Weise mechanisch von dem Halbleitersubstrat 5 abgelöst werden.
  • Obwohl in der oben erwähnten ersten und zweiten Ausführungsform ein Fotoresist als organischer Isolationsfilm 14 verwendet wird, der hauptsächlich für die Herstellungsvorgänge von Halbleitervorrichtungen verwendet wird, gibt es keine Notwendigkeit, den Fotoresist zu verwenden, sondern es kann statt dessen irgendein Material verwendet werden, das die folgenden Eigenschaften aufweist. Ein flüssiges (Gelzustand) Material, das fließfähig ist, wird auf eine Oberfläche des Substratausgangsmaterials 10 aufgetragen, um einen wärmeaushärtbaren Film darauf auszubilden, der durch eine Wärmebehandlung oder dergleichen thermisch abgebunden oder ausgehärtet werden kann. Weiterhin weist das flüssige Material eine Hafteigenschaft und eine chemische Widerstandsfähigkeit gegenüber Mitteln oder chemischen Substanzen, die in den entsprechenden Prozeßschritten nach dem Haftschritt, in dem das Stützelement 16 zur Unterstützung der mechanischen Starrheit des Substratausgangsmaterials 10 auf den organischen Isolationsfilm 14 geklebt wird, verwendet werden, auf. Weiterhin ist es erforderlich, dass der wärmeaushärtbare Film durch ein Mittel oder eine chemische Substanz aufgelöst oder abgelöst wird, die in dem Entfernungsschritt zum Entfernen des Stützelementes 16 und des organischen Isolationsfilmes 14 von dem Halbleitersubstrat 5 verwendet wird.
  • Obwohl bei den oben erwähnten entsprechenden Ausführungsformen die Plattierungsfilme 8 auf den Oberflächen der hervorstehenden Abschnitte 6 in einer Flüssigkeitsumgebung ausgebildet werden, können diese stattdessen durch einen selektiven Gasphasen-Wachstumsprozeß ausgebildet werden.
  • Weiterhin ist bei der oben erwähnten ersten und zweiten Ausführungsform die Bindeschicht 15 zwischen das Stützelement 16 und den organischen Isolationsfilm 14 gefügt und in der oben erwähnten dritten Ausführungsform die Bindeschicht 15 zwischen das Stützelement 16 und den organischen leitenden Film gefügt. Wenn jedoch der organische Isolationsfilm 14 oder der organische leitende Film genügend an dem Stützelement 16 anhaftet, kann die Bindeschicht 15 weggelassen werden.

Claims (10)

  1. Verfahren zum Herstellen einer Halbleitervorrichtung mit: einem Ausnehmungsbildungsschritt des Bildens von Ausnehmungen (11) in einem Substratausgangsmaterial (10), das Halbleiterschaltungen (2) und Elektroden (3) aufweist, die auf einer Oberfläche desselben ausgebildet sind, einem Einbettungselektroden-Bildungsschritt des Füllens eines leitenden Materials in die Ausnehmungen (11) zum Bilden von eingebetteten Elektroden (7a), die Durchdringungselektroden (7) bilden, einem Verbindungsschritt des elektrischen Verbindens der Elektroden (3) auf dem Substratausgangsmaterial (10) und der eingebetteten Elektroden (7a) miteinander, einem Schritt des Bildens eines organischen Films (14) auf der einen Oberfläche des Substratausgangsmaterials (10), einem Klebeschritt des Klebens eines Stützelementes (16, 21), das die mechanische Stabilität des Substratausgangsmaterials (10) unterstützt, auf den organischen Film (14), einem Halbleitersubstrat-Bildungsschritt des Abtragens einer Rückseite des Substratausgangsmaterials (10) gegenüber der einen Oberfläche desselben, bis ein Boden von jeder der eingebetteten Elektroden (7a) freigelegt ist und hervorsteht, wodurch die Durchdringungselektroden (7) und ein abgedünntes Halbleitersubstrat (5) gebildet werden, einen Film-Bildungsschritt des Bildens von Plattierungsfilmen (8) auf den Oberflächen der hervorstehenden Abschnitte (6) der eingebetteten Elektroden (7a) und einen Entfernungsschritt des Entfernens des Stützelements (16, 21) und des organischen Films (14) von dem Halbleitersubstrat (5), wobei der organische Film (14) eine Klebeeigenschaft und chemische Widerstandsfähigkeit gegenüber chemischen Substanzen aufweist, die in entsprechenden Verfahrensschritten nach dem Klebeschritt verwendet werden, und der organische Film (14) in dem Entfernungsschritt zumindest in einer chemischen Substanz gelöst oder durch eine chemische Substanz abgelöst wird.
  2. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 1, das weiterhin einen Schritt des Bildens einer Bindeschicht (15, 20) zwischen dem organischen Film (14) und dem Stützelement (16, 21) aufweist.
  3. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 1 oder 2, bei dem das Stützelement (16, 21) und der organische Film (14) von dem Halbleitersubstrat (5) in ein und dem selben Prozeßschritt entfernt werden.
  4. Verfahren zum Herstellen einer Halbleitervorrichtung nach einem der Ansprüche 1 bis 3, das weiterhin nach dem Verbindungsschritt einen Schritt des Bildens von Durchdringungselektroden (17) auf einer Hauptoberfläche (1) der Halbleitervorrichtung (5) aufweist.
  5. Verfahren zum Herstellen einer Halbleitervorrichtung nach einem der Ansprüche 1 bis 4, bei dem der Filmbildungsschritt mittels stromlosen Plattierens, also eines selektiven Wachstumsprozesses aus der Flüssigphase oder eines selektiven Wachstumsprozesses aus der Gasphase, durchgeführt wird.
  6. Verfahren zum Herstellen einer Halbleitervorrichtung nach einem der Ansprüche 1 bis 5, bei dem der organische Film (14) einen organischen Isolationsfilm (14), der aus einem Fotoresist ausgebildet ist, aufweist.
  7. Verfahren zum Herstellen einer Halbleitervorrichtung nach einem der Ansprüche 1 bis 5, bei dem der organische Film (14) einen organischen leitenden Film (14) aufweist, der aus einer leitenden Paste gebildet ist, und der Filmbildungschritt durch Elektroplattieren oder stromloses Plattieren durchgeführt wird, während die Durchdringungselektroden (7) auf dem gleichen Potential gehalten werden.
  8. Verfahren zum Herstellen einer Halbleitervorrichtung nach einem der Ansprüche 1 bis 7, bei dem der organische Film (14) mittels eines Schleuderbeschichtungsverfahrens gebildet wird.
  9. Verfahren zum Herstellen einer Halbleitervorrichtung nach einem der Ansprüche 2 bis 8, bei dem das Stützelement (16, 21) aus einem Material gebildet ist, durch welches Ultraviolettstrahlen hindurch treten können und die Bindeschicht (15, 20) aus einem Material gebildet ist, das seine Haftkraft verliert, wenn es mit Ultraviolettstrahlen bestrahlt wird, und die Ultraviolettstrahlen in dem Entfernungsschritt auf die Bindeschicht (15, 20) von seiten des Stützelements (16, 21) gestrahlt werden und das Stützelement (16, 21) von dem Halbleitersubstrat (5) abgelöst wird, nachdem zumindest die Randabschnitte des organischen Films (14) durch eine chemische Flüssigkeit, die die chemische Substanz bildet, gelöst und bis zu einer Tiefe, die zu der Bindeschicht (15, 20) reicht, entfernt wurden.
  10. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 9, bei dem das Stützelement (16, 21) Quarzglas aufweist.
DE10346581A 2003-01-14 2003-10-07 Verfahren zum Herstellen einer Halbleitervorrichtung Expired - Fee Related DE10346581B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003005766A JP4213478B2 (ja) 2003-01-14 2003-01-14 半導体装置の製造方法
JP2003/005766 2003-01-14

Publications (2)

Publication Number Publication Date
DE10346581A1 DE10346581A1 (de) 2004-07-22
DE10346581B4 true DE10346581B4 (de) 2007-12-27

Family

ID=32588500

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10346581A Expired - Fee Related DE10346581B4 (de) 2003-01-14 2003-10-07 Verfahren zum Herstellen einer Halbleitervorrichtung

Country Status (5)

Country Link
US (1) US6875672B2 (de)
JP (1) JP4213478B2 (de)
KR (1) KR100586865B1 (de)
DE (1) DE10346581B4 (de)
TW (1) TWI247393B (de)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6809421B1 (en) 1996-12-02 2004-10-26 Kabushiki Kaisha Toshiba Multichip semiconductor device, chip therefor and method of formation thereof
JP4072677B2 (ja) * 2003-01-15 2008-04-09 セイコーエプソン株式会社 半導体チップ、半導体ウエハ、半導体装置及びその製造方法、回路基板並びに電子機器
JP4528100B2 (ja) * 2004-11-25 2010-08-18 新光電気工業株式会社 半導体装置及びその製造方法
JP4698296B2 (ja) * 2005-06-17 2011-06-08 新光電気工業株式会社 貫通電極を有する半導体装置の製造方法
JP5193503B2 (ja) 2007-06-04 2013-05-08 新光電気工業株式会社 貫通電極付き基板及びその製造方法
JP4784641B2 (ja) 2008-12-23 2011-10-05 株式会社デンソー 半導体装置およびその製造方法
US20100171197A1 (en) * 2009-01-05 2010-07-08 Hung-Pin Chang Isolation Structure for Stacked Dies
US9177893B2 (en) 2011-05-17 2015-11-03 Infineon Technologies Ag Semiconductor component with a front side and a back side metallization layer and manufacturing method thereof
US8900994B2 (en) 2011-06-09 2014-12-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method for producing a protective structure
US8558389B2 (en) 2011-12-08 2013-10-15 Stats Chippac, Ltd. Semiconductor device and method of forming guard ring around conductive TSV through semiconductor wafer
DE102013103723B4 (de) * 2013-04-12 2023-02-02 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines Bauteils
JP6557953B2 (ja) 2014-09-09 2019-08-14 大日本印刷株式会社 構造体及びその製造方法
JP7150632B2 (ja) * 2019-02-13 2022-10-11 キオクシア株式会社 半導体装置の製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6474891A (en) * 1987-09-17 1989-03-20 Toshiba Corp Telephone exchange
EP0926726A1 (de) * 1997-12-16 1999-06-30 STMicroelectronics S.r.l. Herstellungsverfahren und elektronische Anordnung mit einem Durchkontakt, der von der Vorder- auf die Rückseite reicht, für die Verbindung zu einer Unterlage
US6322903B1 (en) * 1999-12-06 2001-11-27 Tru-Si Technologies, Inc. Package of integrated circuits and vertical integration
US6503778B1 (en) * 1999-09-28 2003-01-07 Sony Corporation Thin film device and method of manufacturing the same
EP1351288A1 (de) * 2002-04-05 2003-10-08 STMicroelectronics S.r.l. Verfahren zur Herstellung einer durchisolierten Zwischenverbindung in einem Halbleiterkörper

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4978639A (en) * 1989-01-10 1990-12-18 Avantek, Inc. Method for the simultaneous formation of via-holes and wraparound plating on semiconductor chips
JP2839376B2 (ja) * 1991-02-05 1998-12-16 三菱電機株式会社 半導体装置の製造方法
US5447871A (en) * 1993-03-05 1995-09-05 Goldstein; Edward F. Electrically conductive interconnection through a body of semiconductor material
US5424245A (en) * 1994-01-04 1995-06-13 Motorola, Inc. Method of forming vias through two-sided substrate
US5646067A (en) * 1995-06-05 1997-07-08 Harris Corporation Method of bonding wafers having vias including conductive material
DE19543540C1 (de) * 1995-11-22 1996-11-21 Siemens Ag Vertikal integriertes Halbleiterbauelement mit zwei miteinander verbundenen Substraten und Herstellungsverfahren dafür
EP2270845A3 (de) * 1996-10-29 2013-04-03 Invensas Corporation Integrierte Schaltungen und Verfahren zu ihrer Herstellung
JPH1074891A (ja) 1997-08-07 1998-03-17 Nec Corp 半導体装置
JP3184493B2 (ja) * 1997-10-01 2001-07-09 松下電子工業株式会社 電子装置の製造方法
JP2001026326A (ja) 1999-07-14 2001-01-30 Ricoh Co Ltd 給紙分離装置
JP4035066B2 (ja) * 2003-02-04 2008-01-16 株式会社ルネサステクノロジ 半導体装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6474891A (en) * 1987-09-17 1989-03-20 Toshiba Corp Telephone exchange
EP0926726A1 (de) * 1997-12-16 1999-06-30 STMicroelectronics S.r.l. Herstellungsverfahren und elektronische Anordnung mit einem Durchkontakt, der von der Vorder- auf die Rückseite reicht, für die Verbindung zu einer Unterlage
US6503778B1 (en) * 1999-09-28 2003-01-07 Sony Corporation Thin film device and method of manufacturing the same
US6322903B1 (en) * 1999-12-06 2001-11-27 Tru-Si Technologies, Inc. Package of integrated circuits and vertical integration
EP1351288A1 (de) * 2002-04-05 2003-10-08 STMicroelectronics S.r.l. Verfahren zur Herstellung einer durchisolierten Zwischenverbindung in einem Halbleiterkörper

Also Published As

Publication number Publication date
KR100586865B1 (ko) 2006-06-07
US6875672B2 (en) 2005-04-05
TW200412657A (en) 2004-07-16
JP4213478B2 (ja) 2009-01-21
US20040137705A1 (en) 2004-07-15
TWI247393B (en) 2006-01-11
KR20040065142A (ko) 2004-07-21
JP2004221240A (ja) 2004-08-05
DE10346581A1 (de) 2004-07-22

Similar Documents

Publication Publication Date Title
DE10315780B4 (de) Herstellungsverfahren für Halbleitervorrichtungen
DE10346581B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE69837690T2 (de) Gerät zur Entfernung von an einer Prüfspitzenendfläche haftenden Fremdstoffen
DE102006062855B4 (de) Halbleitervorrichtung mit dielektrischer Trennung und Herstellungsverfahren derselben
DE102013112797B4 (de) Anordnung mit halbleitervorrichtung einschliesslich eines chipträgers, halbleiterwafer und verfahren zum herstellen einer halbleitervorrichtung
DE102014119217B4 (de) Ausbuchtungs-Bondhügel-Kontaktstellen für Bond-On-Trace-Verarbeitung und zugehörige Herstellungsverfahren
DE10148120A1 (de) Elektronische Bauteile mit Halbleiterchips und ein Systemträger mit Bauteilpositionen sowie Verfahren zur Herstellung derselben
WO2009021713A1 (de) Verfahren zur herstellung eines halbleiter-bauelements, halbleiter-bauelement sowie zwischenprodukt bei der herstellung desselben
EP1620893B1 (de) Verfahren zur herstellung eines nutzens und verfahren zur herstellung elektronischer bauteile mit gestapelten halbleiterchips aus dem nutzen
DE102018118116A1 (de) Verfahren zur Herstellung eines elektrisch leitfähigen Substrats, einer elektronischen Vorrichtung und einer Anzeigevorrichtung
WO2011079918A2 (de) Leiterstrukturelement und verfahren zum herstellen eines leiterstrukturelements
DE102013106271A1 (de) Verfahren zur Herstellung einer Chipkapselung, Verfahren zur Herstellung einer Wafer-Level-Kapselung, Chipkapselung und Wafer-Level-Kapselung
DE102011086048A1 (de) Gehäuseseitige Trennschicht zur Stressentkopplung von vergossenen Elektroniken
DE112009001175T5 (de) Dünnfilmsolarbatteriemodul und Verfahren zur Herstellung desselben
DE19522338B4 (de) Chipträgeranordnung mit einer Durchkontaktierung
DE112008002043T5 (de) Verfahren zur Bereitstellung eines Kontaktes auf der Rückseite einer Solarzelle sowie eine Solarzelle mit Kontakten, bereitgestellt gemäß dem Verfahren
EP2572380B1 (de) Verfahren zur herstellung von chipstapeln sowie ein träger für die durchführung des verfahrens
DE10064629B4 (de) Verfahren zum Verbinden von Leiterplatten
DE1302727B (de)
DE69530698T2 (de) Verfahren zur herstellung einer leiterplatte
DE602005004562T2 (de) Verfahren zur herstellung einer rfid-antenne
WO2015124608A1 (de) Herstellung optoelektronischer bauelemente
DE102004005361B4 (de) Verfahren zur Herstellung von metallischen Leitbahnen und Kontaktflächen auf elektronischen Bauelementen
DE4128261A1 (de) Anisotrop elektrisch leitende verbundmembran und verfahren zu deren herstellung
DE102019209065B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung der Halbleitervorrichtung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: TAIYO YUDEN CO., LTD., TOKIO/TOKYO, JP

Owner name: SHINKO ELECTRIC INDUSTRIES CO., LTD., NAGANO, JP

Owner name: SHARP K.K., OSAKA, JP

Owner name: RENESAS TECHNOLOGY CORP., TOKIO/TOKYO, JP

8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: TAIYO YUDEN CO., LTD., TOKIO/TOKYO, JP

Owner name: SHINKO ELECTRIC INDUSTRIES CO., LTD., NAGANO, JP

Owner name: SHARP K.K., OSAKA, JP

Owner name: RENESAS ELECTRONICS CORP., KAWASAKI-SHI, KANAG, JP

R081 Change of applicant/patentee

Owner name: RENESAS ELECTRONICS CORP., JP

Free format text: FORMER OWNERS: RENESAS ELECTRONICS CORP., KAWASAKI-SHI, KANAGAWA, JP; SHARP K.K., OSAKA, JP; SHINKO ELECTRIC INDUSTRIES CO., LTD., NAGANO, JP; TAIYO YUDEN CO., LTD., TOKIO/TOKYO, JP

Owner name: RENESAS ELECTRONICS CORP., KAWASAKI-SHI, JP

Free format text: FORMER OWNERS: RENESAS ELECTRONICS CORP., KAWASAKI-SHI, KANAGAWA, JP; SHARP K.K., OSAKA, JP; SHINKO ELECTRIC INDUSTRIES CO., LTD., NAGANO, JP; TAIYO YUDEN CO., LTD., TOKIO/TOKYO, JP

Owner name: SHINKO ELECTRIC INDUSTRIES CO., LTD., JP

Free format text: FORMER OWNERS: RENESAS ELECTRONICS CORP., KAWASAKI-SHI, KANAGAWA, JP; SHARP K.K., OSAKA, JP; SHINKO ELECTRIC INDUSTRIES CO., LTD., NAGANO, JP; TAIYO YUDEN CO., LTD., TOKIO/TOKYO, JP

Owner name: TAIYO YUDEN CO., LTD., JP

Free format text: FORMER OWNERS: RENESAS ELECTRONICS CORP., KAWASAKI-SHI, KANAGAWA, JP; SHARP K.K., OSAKA, JP; SHINKO ELECTRIC INDUSTRIES CO., LTD., NAGANO, JP; TAIYO YUDEN CO., LTD., TOKIO/TOKYO, JP

R082 Change of representative

Representative=s name: PRUEFER & PARTNER MBB PATENTANWAELTE RECHTSANW, DE

R081 Change of applicant/patentee

Owner name: RENESAS ELECTRONICS CORP., JP

Free format text: FORMER OWNERS: RENESAS ELECTRONICS CORP., KAWASAKI-SHI, KANAGAWA, JP; SHINKO ELECTRIC INDUSTRIES CO., LTD., NAGANO, JP; TAIYO YUDEN CO., LTD., TOKIO/TOKYO, JP

Owner name: SHINKO ELECTRIC INDUSTRIES CO., LTD., JP

Free format text: FORMER OWNERS: RENESAS ELECTRONICS CORP., KAWASAKI-SHI, KANAGAWA, JP; SHINKO ELECTRIC INDUSTRIES CO., LTD., NAGANO, JP; TAIYO YUDEN CO., LTD., TOKIO/TOKYO, JP

Owner name: TAIYO YUDEN CO., LTD., JP

Free format text: FORMER OWNERS: RENESAS ELECTRONICS CORP., KAWASAKI-SHI, KANAGAWA, JP; SHINKO ELECTRIC INDUSTRIES CO., LTD., NAGANO, JP; TAIYO YUDEN CO., LTD., TOKIO/TOKYO, JP

R082 Change of representative

Representative=s name: PRUEFER & PARTNER MBB PATENTANWAELTE RECHTSANW, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee