DE102019209065B4 - Halbleitervorrichtung und Verfahren zur Herstellung der Halbleitervorrichtung - Google Patents

Halbleitervorrichtung und Verfahren zur Herstellung der Halbleitervorrichtung Download PDF

Info

Publication number
DE102019209065B4
DE102019209065B4 DE102019209065.6A DE102019209065A DE102019209065B4 DE 102019209065 B4 DE102019209065 B4 DE 102019209065B4 DE 102019209065 A DE102019209065 A DE 102019209065A DE 102019209065 B4 DE102019209065 B4 DE 102019209065B4
Authority
DE
Germany
Prior art keywords
metal layer
layer
oxidation
opening
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102019209065.6A
Other languages
English (en)
Other versions
DE102019209065A1 (de
Inventor
Kenji Harada
Shinya SONEDA
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE102019209065A1 publication Critical patent/DE102019209065A1/de
Application granted granted Critical
Publication of DE102019209065B4 publication Critical patent/DE102019209065B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/0008—Soldering, e.g. brazing, or unsoldering specially adapted for particular articles or work
    • B23K1/0016—Brazing of electronic components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/40—Semiconductor devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13017—Shape in side view being non uniform along the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/214—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Halbleitervorrichtung (100-102, 110-112), aufweisend:
- ein Halbleitersubstrat (1);
- eine Elektrode (2) auf dem Halbleitersubstrat (1);
- eine Lotverbindungs-Metallschicht (3) auf der Elektrode (2);
- eine oxidationshemmende Metallschicht (4) auf der Lotverbindungs-Metallschicht (3); und
- eine Lotschicht (6) auf der oxidationshemmenden Metallschicht (4),
wobei:
- die Lotverbindungs-Metallschicht (3) einen ersten Abschnitt (30) aufweist, welcher in einer Draufsicht die oxidationshemmende Metallschicht (4) nicht überlappt, wenn die Lotverbindungs-Metallschicht (3) und die oxidationshemmende Metallschicht (4) von der oxidationshemmenden Metallschicht (4) aus betrachtet werden,
- eine isolierende Schicht (5, 500) ausgebildet ist, welche den ersten Abschnitt (30) in einer Draufsicht überdeckt, wenn die Lotverbindungs-Metallschicht (3) und die oxidationshemmende Metallschicht (4) von der oxidationshemmenden Metallschicht (4) aus betrachtet werden,
- die isolierende Schicht (5) eine Öffnung (50) aufweist, welche sich in Richtung einer Dicke der isolierenden Schicht (5) erstreckt,
- sich die Lotverbindungs-Metallschicht (3) und die oxidationshemmende Metallschicht (4) in der Öffnung (50) befinden und
- die Öffnung (50) eine innere Wand (51) aufweist, welche eine umgekehrt verjüngte Form aufweist.

Description

  • Hintergrund der Erfindung
  • Gebiet der Erfindung
  • Die vorliegende Erfindung betrifft Halbleitervorrichtungen.
  • Beschreibung des Standes der Technik
  • Die US 2005 / 0 006 778 A1 betrifft ein Halbleiterbauelement mit Aluminium- und Metallelektroden und ein Verfahren zu seiner Herstellung. Das Halbleiterbauelement umfasst ein Halbleitersubstrat, eine auf dem Substrat angeordnete Aluminiumelektrode, einen auf der Aluminiumelektrode angeordneten Schutzfilm, eine auf dem Schutzfilm angeordnete Öffnung zum Freilegen der Aluminiumelektrode und eine Metallelektrode, die auf einer Oberfläche der Aluminiumelektrode durch die Öffnung angeordnet ist. Die Aluminiumelektrode umfasst eine Konkavität, die unter der Öffnung angeordnet ist. Die an der Konkavität angeordnete Aluminiumelektrode weist eine Dicke auf, die gleich oder größer als die Tiefe der Konkavität ist. Die Oberfläche der Aluminiumelektrode weist mehrere Konkavitäten und mehrere Konvexitäten auf.
  • Die JP 2016- 111 290 A zeigt ein Halbleiterelement, das ein Halbleitersubstrat mit einer ersten Hauptoberfläche, eine auf der ersten Hauptoberfläche gebildete Elektrode, eine auf einer Oberfläche der Elektrode gebildete Schicht zum Verhindern des Ausfließens von Lot und einen Schutzfilm mit einer Öffnung auf einer Oberfläche der Lötmittelausfluss-Verhinderungsschicht aufweist, die so ausgebildet ist, dass sie zumindest einen Endteil der Elektrode und einem vorderen Metallfilm, der auf der Lötmittelausfluss-Verhinderungsschicht in der Öffnung gebildet ist, bedeckt.
  • Die DE 11 2012 006 875 T5 offenbart eine Halbleitervorrichtung, welche aufweist ein Halbleiterelement, eine auf einer Oberfläche des Halbleiterelements gebildete Oberflächenelektrode, einen auf der Oberflächenelektrode ausgebildeten Metallfilm, wobei dieser einen Verbindungsabschnitt und einen Entlastungsabschnitt aufweist,, der so ausgebildet ist, dass er an den Verbindungsabschnitt angrenzt und diesen umgibt, ein Lot, das mit dem Verbindungsabschnitt unter Vermeidung des Entlastungsabschnitts verbunden ist, und eine durch das Lot mit dem Verbindungsabschnitt verbundene externe Elektrode.
  • Halbleitervorrichtungen müssen langlebiger sein.
  • Zusammenfassung
  • Es ist eine Aufgabe der vorliegenden Erfindung, eine Technik zum Verbessern der Langlebigkeit einer Halbleitervorrichtung bereitzustellen.
  • Die der Erfindung zu Grunde liegende Aufgabe wird bei einer Halbleitervorrichtung erfindungsgemäß mit den Merkmalen des Anspruchs 1 und bei Verfahren zur Herstellung einer Halbleitervorrichtung erfindungsgemäß mit den Merkmalen des Anspruchs 3 und alternativ mit den Merkmalen des Anspruchs 6 gelöst. Vorteilhafte Weiterbildungen sind Gegenstand der jeweiligen abhängigen Ansprüche.
  • Ein Aspekt stellt eine Halbleitervorrichtung bereit, welche ein Halbleitersubstrat, eine Elektrode auf dem Halbleitersubstrat, eine Lotverbindungs-Metallschicht auf der Elektrode, eine oxidationshemmende Metallschicht auf der Lotverbindungs-Metallschicht, und eine Lotschicht auf der oxidationshemmenden Metallschicht umfasst. Die Lotverbindungs-Metallschicht umfasst einen ersten Abschnitt, welcher die oxidationshemmende Metallschicht in einer Draufsicht nicht überlappt, wenn die Lotverbindungs-Metallschicht und die oxidationshemmende Metallschicht von der oxidationshemmenden Metallschicht aus betrachtet werden. Es ist eine isolierende Schicht ausgebildet, welche den ersten Abschnitt in einer Draufsicht überdeckt, wenn die Lotverbindungs-Metallschicht und die oxidationshemmende Metallschicht von der oxidationshemmenden Metallschicht aus betrachtet werden. Die isolierende Schicht weist eine Öffnung auf, welche sich in Richtung einer Dicke der isolierenden Schicht erstreckt. Die Lotverbindungs-Metallschicht und die oxidationshemmende Metallschicht befinden sich in der Öffnung. Die Öffnung weist eine innere Wand auf, welche eine umgekehrt verjüngte Form aufweist.
  • Ein weiterer Aspekt stellt ein Verfahren zu Herstellung der Halbleitervorrichtung bereit. Das Verfahren umfasst das Ausbilden der Lotverbindungs-Metallschicht durch Plattieren, und das Ausbilden der oxidationshemmenden Metallschicht auf der Lotverbindungs-Metallschicht durch Plattieren.
  • Noch ein weiterer Aspekt stellt ein Verfahren zur Herstellung der Halbleitervorrichtung bereit. Die Halbleitervorrichtung umfasst darüber hinaus eine isolierende Schicht, welche den ersten Abschnitt in einer Draufsicht überdeckt, wenn die Lotverbindungs-Metallschicht und die oxidationshemmende Metallschicht von der oxidationshemmenden Metallschicht aus betrachtet werden. Das Verfahren umfasst ein Ausbilden der Lotverbindungs-Metallschicht, ein Ausbilden der oxidationshemmenden Metallschicht auf einem Teil der oberen Fläche der Lotverbindungs-Metallschicht, und ein Ausbilden der isolierenden Schicht durch Oxidieren eines Abschnitts der Lotverbindungs-Metallschicht, welcher von der oxidationshemmenden Metallschicht freiliegt.
  • Die Langlebigkeit der Halbleitervorrichtung verbessert sich.
  • Diese und weitere Aufgaben, Merkmale, Aspekte und Vorteile der vorliegenden Erfindung werden anhand der nachfolgenden detaillierten Beschreibung der vorliegenden Erfindung in Verbindung mit den begleitenden Figuren deutlicher.
  • Kurze Beschreibung der Figuren
    • 1 ist eine Querschnittsansicht, welche ein Beispiel der Struktur einer Halbleitervorrichtung veranschaulicht;
    • 2 und 3 sind Querschnittsansichten, welche ein Beispiel der Struktur einer Halbleitervorrichtung veranschaulichen;
    • 4 und 5 sind Draufsichten, welche jeweils ein Beispiel der Struktur der Halbleitervorrichtung veranschaulichen;
    • 6 ist eine Querschnittsansicht, welche ein Beispiel der Struktur einer Vergleichsvorrichtung veranschaulicht;
    • 7 und 8 sind Querschnittsansichten, welche Prozessschritte zur Herstellung der Halbleitervorrichtung veranschaulichen;
    • 9 ist eine Draufsicht, welche den Prozessschritt zur Herstellung der Halbleitervorrichtung veranschaulicht;
    • 10 ist eine Querschnittsansicht, welche einen Prozessschritt zur Herstellung der Halbleitervorrichtung veranschaulicht;
    • 11 und 12 sind Querschnittsansichten, welche Prozessschritte zur Herstellung der Halbleitervorrichtung veranschaulichen;
    • 13 bis 17 sind Querschnittsansichten, welche Prozessschritte zur Herstellung der Halbleitervorrichtung veranschaulichen;
    • 18 bis 20 sind Querschnittsansichten, welche Prozessschritte zur Herstellung der Halbleitervorrichtung veranschaulichen;
    • 21 und 22 sind Querschnittsansichten, welche jeweils ein Beispiel der Struktur der Halbleitervorrichtung veranschaulichen;
    • 23 ist eine Querschnittsansicht, welche ein Beispiel einer Struktur einer Halbleitervorrichtung zur Erläuterung des technischen Hintergrunds der Erfindung veranschaulicht;
    • 24 ist eine Querschnittsansicht, welche ein Beispiel einer Struktur einer Halbleitervorrichtung zur Erläuterung des technischen Hintergrunds der Erfindung veranschaulicht;
    • 25 bis 27 sind Querschnittsansichten, welche Prozessschritte zur Herstellung einer Halbleitervorrichtung zur Erläuterung des technischen Hintergrunds der Erfindung veranschaulichen;
    • 28 ist eine Querschnittsansicht, welche ein Beispiel einer Struktur einer Halbleitervorrichtung zur Erläuterung des technischen Hintergrunds der Erfindung veranschaulicht;
    • 29 ist eine Querschnittsansicht, welche ein Beispiel einer Struktur einer Halbleitervorrichtung zur Erläuterung des technischen Hintergrunds der Erfindung veranschaulicht; und
    • 30 und 31 sind Querschnittsansichten, welche Prozessschritte zur Herstellung einer Halbleitervorrichtung zur Erläuterung des technischen Hintergrunds der Erfindung veranschaulichen.
  • Beschreibung der bevorzugten Ausführungsformen
  • Erste bevorzugte Ausführungsform
  • 1 ist eine Querschnittsansicht, welche die Struktur einer Halbleitervorrichtung 110 gemäß einer ersten bevorzugten Ausführungsform veranschaulicht. Wie in 1 veranschaulicht, umfasst die Halbleitervorrichtung 110 das Folgende: eine Halbleitervorrichtung 100 (z. B. eine vertikale Diode); eine Elektrode 7; eine Lotschicht 6 zum Verbinden der Halbleitervorrichtung 100 und der Elektrode 7, eine Grundplatte 10, welche die Halbleitervorrichtung 100 unterstützt; eine Lotschicht 9 zum Verbinden der Halbleitervorrichtung 100 und der Grundplatte 10, und ein Versiegelungsmittel 11, welches die Halbleitervorrichtung 100 und die Lotschichten 6 und 9 versiegelt. Die Elektrode 7 und die Grundplatte 10 sind zum Beispiel aus Metall hergestellt. Das Versiegelungsmittel 11 besteht zum Beispiel aus Harz oder Gel. Die Lotschichten 6 und 9 bestehen zum Beispiel aus einem SnAgCu-basierten, blei- (Pb-) freiem Lot.
  • Die 2 und 3 sind Querschnittsansichten, welche ein Beispiel der Struktur der Halbleitervorrichtung 100 veranschaulichen. Die 2 und 3 sind Teil der in 1 veranschaulichten Struktur, und zeigen dieselbe Struktur. 4 ist eine Draufsicht, welche die Struktur in 2 bei einer Betrachtung vom Pfeil A aus veranschaulicht. 5 ist eine Draufsicht, welche die Struktur in 2 veranschaulicht, in welcher eine Schutzschicht 5 entfernt ist. Diese Struktur ist vom Pfeil A aus betrachtet.
  • Wie in den 1 bis 5 veranschaulicht, umfasst die Halbleitervorrichtung 100 ein Halbleitersubstrat 1, eine Anodenelektrode 2, eine Metallschicht 12, eine Schutzschicht 5, und eine Kathodenelektrode 8. Die Anodenelektrode 2 ist auf der oberen Fläche (d. h., eine Fläche auf welcher die Elemente angeordnet sind) des Halbleitersubstrats 1 vorgesehen. Die Kathodenelektrode 8 ist auf der rückwärtigen Fläche des Halbleitersubstrats 1 vorgesehen. Die Kathodenelektrode 8 ist über die Lotschicht 9 an der Grundplatte 10 befestigt.
  • Die Anodenelektrode 2 und die Kathodenelektrode 8 sind jeweils aus Metall hergestellt. Die Anodenelektrode 2 ist zum Beispiel aus Aluminium (AI) hergestellt. Die Anodenelektrode 2 kann aus einem Al-basierten Metallmaterial hergestellt sein. Zum Beispiel kann die Anodenelektrode 2 aus einem Metallmaterial hergestellt sein, welches gleich oder mehr als 95% Al enthält. Das Al-basierte Metallmaterial erleichtert mittels existierender Verfahren das Ausbilden und Prozessieren der Anodenelektrode 2, welche als Elektroden von Halbleiterelementen auf verschiedenen Halbleitersubstraten, wie einem Siliziumsubstrat, fungieren. Die Kathodenelektrode 8 kann aus einem Material hergestellt sein, welches identisch zu jenem der Anodenelektrode 2 ist, oder aus einem Material, welches sich von dem Anodenelektrode 2 unterscheidet.
  • Die Metallschicht 12 ist auf der Anodenelektrode 2 vorgesehen. Die Metallschicht 12 ist über die Lotschicht 6 mit der Elektrode 7 verbunden. Die Metallschicht 12 umfasst eine Lotverbindungs-Metallschicht 3 und eine oxidationshemmende Metallschicht 4. Die Lotverbindungs-Metallschicht 3 ist auf der Anodenelektrode 2 vorgesehen. Die oxidationshemmende Metallschicht 4 ist auf der Lotverbindungs-Metallschicht 3 vorgesehen. Die Lotschicht 6 ist auf der oxidationshemmenden Metallschicht 4 vorgesehen. Die Metallschicht 12 ist eine laminierte Metallschicht, welche aus der Lotverbindungs-Metallschicht 3 und der oxidationshemmenden Metallschicht 4 besteht.
  • Die Lotverbindungs-Metallschicht 3 ist eine Schicht zum Verbinden eines Lotes mit der Anodenelektrode 2, und ist zum Beispiel aus Nickel (Ni) hergestellt. Es ist schwierig die Anodenelektrode 2, welche aus einem Al-basierten Material besteht, zum Beispiel mit einem SnAgCu-basierten, Pb-freiem Lot zu verbinden. Dementsprechend verbessert das Aufbringen der Lotverbindungs-Metallschicht 3 aus Ni auf der Anodenelektrode 2 das Verbinden zwischen der Anodenelektrode 2 und der Lotschicht 6.
  • Die oxidationshemmende Metallschicht 4 ist eine Schicht zum Hemmen der Oberflächenoxidation der Lotverbindungs-Metallschicht 3, und ist zum Beispiel aus Gold (Au) hergestellt. Die Oberflächenoxidation der Lotverbindungs-Metallschicht 3 vermindert die Lötbarkeit; daher wird die oxidationshemmende Metallschicht 4 auf der Lotverbindungs-Metallschicht 3 aufgebracht. Die oxidationshemmende Metallschicht 4 kann aus einem von Au abweichenden Material hergestellt sein. Zum Beispiel kann die oxidationshemmende Metallschicht 4 aus Silber (Ag) hergestellt sein.
  • Wie oben beschrieben, wird die Metallschicht 12, welche aus den Ni und Au Schichten für eine hohe Haftung mit der Anodenelektrode 2 bestehen, in diesem Beispiel bereitgestellt, um die Lotschicht 6 auf der Anodenelektrode 2 aufzubringen. Es sei darauf hingewiesen, dass die Metallschicht 12 eine laminierte Metallschicht sein kann, welche aus drei oder mehr Schichten bestehen kann, umfassend eine von der Lotverbindungs-Metallschicht 3 und der oxidationshemmenden Metallschicht 4 abweichende Schicht.
  • Die Schutzschicht 5 ist auf dem Halbleitersubstrat 1 und der Anodenelektrode 2 angeordnet. Die Schutzschicht 5 ist eine isolierende Schicht und ist aus einem isolierenden Material wie einem Polyimid-Harz hergestellt. Die Schutzschicht 5 verfügt über eine Öffnung 50, welche sich durch die Dickenrichtung der Schutzschicht 5 erstreckt. Die Öffnung 50 legt die Anodenelektrode 2 teilweise frei. Die Öffnung 50 umfasst einen ersten Öffnungsrand 53, angrenzend an die Anodenelektrode 2, und einen zweiten Öffnungsrand 54 gegenüber dem ersten Öffnungsrand 53. Die Anodenelektrode 2 verfügt über einen freiliegenden Abschnitt 20. Dieser freiliegende Abschnitt 20 ist ein Abschnitt mit Ausnahme eines Randbereichs 25 der Anodenelektrode 2, und liegt durch die Öffnung 50 frei. Die Lotverbindungs-Metallschicht 3 ist auf dem freiliegenden Abschnitt 20 der Anodenelektrode 2 angeordnet. Die Lotverbindungs-Metallschicht 3 und die oxidationshemmende Metallschicht 4 befinden sich in der Öffnung 50.
  • Die Öffnung 50 weist in diesem Beispiel eine innere Wand 51 auf, welche über eine umgekehrte Stufenform verfügt. Die innere Wand 51 weist in diesem Beispiel eine umgekehrte Stufenform mit einer einzelnen Stufe auf. Die innere Wand 51 verfügt somit über eine Stufe 52. Die Stufe 52 wird auch als Traufe bezeichnet.
  • Wie in 2 veranschaulicht, weist der freiliegende Abschnitt 20 der Lotverbindungs-Metallschicht 3 einen ersten Abschnitt 21 und einen zweiten Abschnitt 22 auf. Der erste Abschnitt 21 überlappt die Schutzschicht 5 in einer Draufsicht bei einer Betrachtung vom zweiten Öffnungsrand 54 aus nicht. Der zweite Abschnitt 22 überlappt die Schutzschicht 5 in einer Draufsicht beim Betrachten vom zweiten Öffnungsrand 54 aus. Die Lotverbindungs-Metallschicht 3 befindet sich auf dem ersten Abschnitt 21 und dem zweiten Abschnitt 22.
  • Wie in 5 veranschaulicht, ist der Bereich der Lötmetallschicht 3 in einer Draufsicht größer, als der Bereich der oxidationshemmenden Metallschicht 4, wenn die Lötmetallschicht 3 und die oxidationshemmende Metallschicht 4 von der oxidationshemmenden Metallschicht 4 aus betrachtet werden. Die Lotverbindungs-Metallschicht 3 weist einen ersten Abschnitt 30 und einen zweiten Abschnitt 31 auf. Der erste Abschnitt 30 überlappt die oxidationshemmende Metallschicht 4 in einer Draufsicht beim Betrachten der Lotverbindungs-Metallschicht 3 und der oxidationshemmenden Metallschicht 4 von der oxidationshemmenden Metallschicht 4 aus nicht. Der zweite Abschnitt 31 überlappt in der Draufsicht die oxidationshemmende Metallschicht 4 beim Betrachten der Lotverbindungs-Metallschicht 3 und der oxidationshemmenden Metallschicht 4 von der oxidationshemmenden Metallschicht 4 aus.
  • Wie in 2 veranschaulicht, umfasst die Öffnung 50, welche die innere Wand 51 mit der umgekehrten Stufenform aufweist, eine erste Öffnung 50a eines großen Durchmessers, und eine zweite Öffnung 50b eines kleinen Durchmessers, welche mit der ersten Öffnung 50a in Verbindung steht. Die erste Öffnung 50a legt die Anodenelektrode 2 frei. Die zweite Öffnung 50b ist oberhalb der ersten Öffnung 50a angeordnet.
  • Die Lötmetallschicht 3 füllt die gesamte erste Öffnung 50a aus. Somit ist eine Region 17 unter der Stufe 52 (vgl. 3) und zwischen der Stufe 52 und der Anodenelektrode 2 mit der Lötmetallschicht 3 gefüllt. In der Lötmetallschicht 3 ist ein Abschnitt, welcher die Region 17 füllt, der erste Abschnitt 30, und der verbleibende Abschnitt ist der zweite Abschnitt 31. Das heißt, der erste Abschnitt 30, welcher die Region 17 füllt, ist mit der Stufe 52 überdeckt. Der erste Abschnitt 30 ist der Randbereich der Lotverbindungs-Metallschicht 3. Somit ist der Randbereich der Lotverbindungs-Metallschicht 3 mit der Schutzschicht 5 überdeckt. Die Region 17 wird nachfolgend als eine untere Region 17 bezeichnet.
  • Wie in 3 veranschaulicht, weist der zweite Abschnitt 31 der Lotverbindungs-Metallschicht 3 (d. h., ein vom ersten Abschnitt 30 abweichender Abschnitt, welcher den unteren Abschnitt 17 ausfüllt) eine Dicke d1 auf, die von der Anodenelektrode 2 aus gemessen größer ist, als eine Höhe d2 der Stufe 52 (d. h. einer Traufe) ist. Darüber hinaus ist die Dicke d1 geringer, als eine Dicke d3 der Schutzschicht 5 oberhalb der Anodenelektrode 2. Somit füllt der zweite Abschnitt 31 der Lotverbindungs-Metallschicht 3 nicht nur die erste Öffnung 50a, sondern auch das untere Ende der zweiten Öffnung 50b. Die oxidationshemmende Metallschicht 4 ist auf dem zweiten Abschnitt 31 vorgesehen. Die oxidationshemmende Metallschicht 4 liegt in der zweiten Öffnung 50b. Die Dicke d1 wird zum Beispiel auf 1 µm oder mehr festgelegt. Diese Dicke ermöglicht einen ausreichenden Schutz der Anodenelektrode 2 während des Lötens.
  • Wie in 4 veranschaulicht, welche die Halbleitervorrichtung 100 beim Betrachten vom Pfeil A in 2 aus veranschaulicht, sind nur die Schutzschicht 5 und die oxidationshemmende Metallschicht 4 in der Öffnung 50 der Schutzschicht 5 sichtbar. Mit anderen Worten werden in der Draufsicht nur die Schutzschicht 5 und die oxidationshemmende Metallschicht 4 der Halbleitervorrichtung 100 gesehen, wenn diese vom Öffnungsrand 54 der Öffnung 50 betrachtet werden.
  • Wie in 5 veranschaulicht, ist der Bereich der Anodenelektrode 2 in einer Draufsicht größer, als der Bereich der Lotverbindungs-Metallschicht 3 und der oxidationshemmenden Metallschicht 4, wenn die Anodenelektrode 2, die Lötmetallschicht 3, und die oxidationshemmende Metallschicht 4 von der oxidationshemmenden Metallschicht 4 aus betrachtet werden. Die Anodenelektrode 2 verfügt über einen Abschnitt, welcher die Lotverbindungs-Metallschicht 3 und die oxidationshemmende Metallschicht 4 in einer Draufsicht nicht überlappt, wenn die Anodenelektrode 2, die Lotverbindungs-Metallschicht 3, und die oxidationshemmende Metallschicht 4 von der oxidationshemmenden Metallschicht 4 aus betrachtet werden. Dieser Abschnitt ist der Randbereich 25 der Anodenelektrode 2, welcher nicht durch die Öffnung 50 freiliegt. Wie in den 4 und 5 veranschaulicht, weist die Halbleitervorrichtung 100 einen Abschlussbereich 15 außerhalb der Anodenelektrode 2 auf.
  • Wie oben beschrieben, verfügt die Lotverbindungs-Metallschicht 3 in diesem Beispiel über den ersten Abschnitt 30, welcher die oxidationshemmende Metallschicht 4 in einer Draufsicht nicht überlappt, wenn die Lotverbindungs-Metallschicht 3 und die oxidationshemmende Metallschicht 4 von der oxidationshemmenden Metallschicht 4 aus betrachtet werden. Die Lotschicht 6 befindet sich dementsprechend nicht oberhalb des Randbereichs der Lotverbindungs-Metallschicht 3, wenn diese auf der oxidationshemmenden Metallschicht 4 ausgebildet wird. Infolgedessen verbessert sich die Lebensdauer der Halbleitervorrichtung 110. Das Folgende erläutert diesen Punkt näher.
  • 6 ist eine Querschnittsansicht, welche die Struktur einer Vergleichsvorrichtung 300 veranschaulicht, welche verwendet wird, um mit der Halbleitervorrichtung 110 gemäß der ersten bevorzugten Ausführungsformen verglichen zu werden. Die Schutzschicht 5 in der Vergleichsvorrichtung 300 weist die Öffnung 50 auf, deren innere Wand 51 nicht die Form einer umgekehrten Stufe aufweist, die aber auf solche Weise verjüngt ist, dass ihr Durchmesser vom zweiten Öffnungsrand 54 in Richtung des ersten Öffnungsrandes 53 etwas abnimmt.
  • Die oxidationshemmende Metallschicht 4 der Vergleichsvorrichtung 300 ist über die gesamte obere Fläche der Lotverbindungs-Metallschicht 3 angeordnet. Somit überlappt die Lotverbindungs-Metallschicht 3 die oxidationshemmende Metallschicht 4 in einer Draufsicht im Ganzen, wenn die Lotverbindungs-Metallschicht 3 und die oxidationshemmende Metallschicht 4 von der oxidationshemmenden Metallschicht 4 aus betrachtet werden. Dementsprechend befindet sich die Lotschicht 6 über der gesamten Lotverbindungs-Metallschicht 3, wenn diese auf der oxidationshemmenden Metallschicht 4 ausgebildet wird. Unter einer thermischen Belastung, welche aus einem Wärmeprüfzyklus und weiteren Dingen resultiert, wirkt auf die Vergleichsvorrichtung 300 folglich eine große Belastung zwischen der Lotverbindungs-Metallschicht 3 und der Lotschicht 6 aufgrund ihres Unterschieds im Wärmeausdehnungskoeffizienten ein. Infolgedessen kann die Anodenelektrode 2 Risse aufweisen, oder kann sich vom Halbleitersubstrat 1 ablösen. In der Vergleichsvorrichtung 300 hebt die Belastung zwischen der Lotverbindungs-Metallschicht 3 und der Lotschicht 6 die gesamte Lotverbindungs-Metallschicht 3 an, wodurch möglicherweise Risse in der Anodenelektrode 2 verursacht werden können oder möglicherweise ein Ablösen der Anodenelektrode 2 vom Halbleitersubstrat 1 erfolgt.
  • Im Gegensatz dazu ermöglicht die bevorzugte Ausführungsform, in welcher sich die Lotschicht 6 nicht oberhalb des Randbereichs der Lotverbindungs-Metallschicht 3 befindet, dass die Anodenelektrode 2 durch eine Belastung, welche durch den Unterschied im Wärmeausdehnungskoeffizienten zwischen der Lotverbindungs-Metallschicht 3 und der Lotschicht 6 resultiert, weniger beeinflusst wird. Fall eine thermische Belastung auf die Halbleitervorrichtung 110 einwirkt, erzeugt diese eine Belastung, welche die Lotverbindungs-Metallschicht 3 bricht. Die Anodenelektrode 2 der Halbleitervorrichtung 110 erfährt eine geringere Belastung als die Anodenelektrode 2 der Vergleichsvorrichtung 300. Dies reduziert die Möglichkeit einer Rissbildung in der Anodenelektrode 2 oder des Ablösens der Anodenelektrode 2 vom Halbleitersubstrat 1. Infolgedessen verbessert sich die Lebensdauer der Halbleitervorrichtung 110.
  • Die Schutzschicht 5 in der bevorzugten Ausführungsform verfügt über die Öffnung 50, deren innere Wand 51 eine umgekehrte Stufenform aufweist. Dies vereinfacht das Überdecken des ersten Abschnitts 30 der Lotverbindungs-Metallschicht 3 mit der Schutzschicht 5.
  • Die Halbleitervorrichtung 100 und die Lotschicht 6 in der bevorzugten Ausführungsform werden mittels des Versiegelungsmittels 11 versiegelt. Somit werden die Lotverbindungs-Metallschicht 3 und die Lotschicht 6 unter Verwendung des Versiegelungsmittels 11 befestigt. Dies reduziert eine mögliche Verformung der Lotverbindungs-Metallschicht 3 und der Lotschicht 6, wodurch weiter die Möglichkeit einer Rissbildung in der Anodenelektrode 2 oder das Ablösen der Anodenelektrode 2 reduziert wird. Es sei darauf hingewiesen, dass das Versiegelungsmittel 11 ein beliebiges von einem Harz und einem Gel abweichendes Material sein kann, welches die Halbleitervorrichtung 100 und die Lotschicht 6 von außerhalb befestigen kann.
  • Das Folgende beschreibt ein Beispiel eines Verfahrens zur Herstellung der Halbleitervorrichtung 110. Die 7, 8 und 10 sind Querschnittsansichten, welche jeweils ein Beispiel eines Prozessschrittes zur Herstellung der Halbleitervorrichtung 110 veranschaulichen. 9 ist eine Draufsicht, welche ein Beispiel des Prozessschrittes zur Herstellung der Halbleitervorrichtung 110 veranschaulicht.
  • Wie in 7 veranschaulicht, wird das Halbleitersubstrat 1 vorbereitet, welches über eine Hauptfläche verfügt, auf welcher die Anodenelektrode 2 angeordnet ist, und welches über die andere Hauptfläche verfügt, auf welcher die Kathodenelektrode 8 vorgesehen ist. Das Halbleitersubstrat 1, welches die Anodenelektrode 2 und die Kathodenelektrode 8 aufweist, wird in einem Wafer-bezogenen Prozess vorbereitet. Die Anodenelektrode 2 und die Kathodenelektrode 8 werden zum Beispiel durch eine physikalische Gasabscheidung (PVD) ausgebildet. Die Anodenelektrode 2 und die Kathodenelektrode 8 können durch Sputtern oder Gasabscheidung ausgebildet werden.
  • Wie in 8 veranschaulicht, wird als Nächstes die Schutzschicht 5 auf dem Halbleitersubstrat 1 und der Anodenelektrode 2 ausgebildet, welche über die vorstehend genannte Öffnung 50 verfügt. 9 ist eine Draufsicht, welche die Struktur in 8 beim Betrachten vom Pfeil B aus veranschaulicht. Wie in den 8 und 9 veranschaulicht, wird die Schutzschicht 5 auf solche Weise ausgebildet, dass der freiliegende Abschnitt 20 der Anodenelektrode 2, welcher durch die Öffnung 50 freiliegt, den ersten Abschnitt 21 aufweist, welcher die Schutzschicht 5 in einer Draufsicht beim Betrachten vom zweiten Öffnungsrand 54 aus nicht überlappt, und welcher den zweiten Abschnitt 22 aufweist, der die Schutzschicht 5 in einer Draufsicht beim Betrachten vom zweiten Öffnungsrand 54 aus überlappt. Die Schutzschicht 5 wird auf solche Weise ausgebildet, dass die innere Wand 51 der Öffnung 50, wenn sie über die umgekehrte Stufenform verfügt, die Stufe 52 aufweist, welche dem zweiten Abschnitt 22 der Anodenelektrode 2 mit einer Lücke zwischen der Stufe 52 und dem zweiten Abschnitt 22 gegenüberliegt. Unmittelbar nachdem die Schutzschicht 5 ausgebildet ist, ist die untere Region 17 unter der Stufe 52 eine Lücke.
  • Die Schutzschicht 5 kann ausgebildet werden, indem eine isolierende Schicht aus photosensitivem Polyimid ausgebildet wird. In diesem Fall wird die Schutzschicht 5 durch die folgenden schematischen Schritte ausgebildet. Der erste Schritt ist das Aufbringen der isolierenden Schicht aus photosensitivem Polyimid auf die in 7 veranschaulichte Struktur, zum Beispiel durch Rotationsbeschichtung. Der nachfolgende Schritt ist das Strukturieren der isolierenden Schicht durch Belichtung und Entwicklung. Das Strukturieren der isolierenden Schicht aus photosensitivem Polyimid bildet die Schutzschicht 5 aus photosensitivem Polyimid aus. Auf diese Weise kann das Strukturieren zum Ausbilden der Schutzschicht 5 durch Photolithographie ausgeführt werden.
  • Alternativ kann die Schutzschicht 5 unter Verwendung einer isolierenden Schicht aus nicht-photosensitivem Polyimid ausgebildet werden. In diesem Fall wir die Schutzschicht 5 durch die folgenden schematischen Schritte ausgebildet. Der erste Schritt besteht im Aufbringen der isolierenden Schicht aus nicht-photosensitiven Polyimid auf der in 7 veranschaulichten Struktur, zum Beispiel durch Rotationsbeschichtung. Der nächste Schritt ist das Aufbringen eines Photo-Resists auf der isolierenden Schicht. Der nachfolgende Schritt ist das Strukturieren des Photo-Resists durch Belichtung und Entwicklung. Der nächste Schritt ist das Strukturieren der isolierenden Schicht aus nicht-photosensitivem Polyimid durch Ätzen unter Verwendung des Photo-Resists als Maske, welches der Strukturierung unterzogenen wurde. Das Strukturieren der isolierenden Schicht aus nicht-photosensitivem Polyimid bildet die Schutzschicht 5 aus nicht-photosensitivem Polyimid aus. Wie die Schutzschicht 5 ausgebildet wird, wird später erläutert.
  • Wie in 10 veranschaulicht, wird die Lotverbindungs-Metallschicht 3 anschließend zum Beispiel durch Plattieren ausgebildet. Hier wird die Lotverbindungs-Metallschicht 3 aus Ni auf dem freiliegenden Abschnitt 20 der Anodenelektrode 2, zum Beispiel durch stromloses Plattieren umfassend einen Zinkat-Prozess, ausgebildet.
  • Solch ein Plattierungsverfahren bildet die Lotverbindungs-Metallschicht 3, welche eine Form aufweist, die zur Form der innen Wand 51 der Öffnung 50 passt, auf einfache Weise aus. Infolgedessen wird die untere Region 17, das heißt, die Lücke zwischen der Stufe 52 und der Anodenelektrode 2, auf einfache Weise mit der Lotverbindungs-Metallschicht 3 gefüllt. Mit anderen Worten wird der Randbereich der Lotverbindungs-Metallschicht 3 auf einfache Weise mit der Schutzschicht 5 überdeckt. Die Lotverbindungs-Metallschicht 3 umfasst den ersten Abschnitt 30, welcher in einer Draufsicht beim Betrachten vom zweiten Öffnungsrand 54 aus mit der Schutzschicht 5 überdeckt ist, und umfasst den zweiten Abschnitt 31, welcher in einer Draufsicht beim Betrachten vom zweiten Öffnungsrand 54 aus nicht mit der Schutzschicht 5 überdeckt ist.
  • Anschließend die wird oxidationshemmende Metallschicht 4 zum Beispiel durch Plattieren auf dem zweiten Abschnitt 31 der Lotverbindungs-Metallschicht 3 ausgebildet, welche durch die Öffnung 50 freiliegt. Dies erzielt die in 2 veranschaulichte Halbleitervorrichtung 100. Wie das Ausbilden der Lotverbindungs-Metallschicht 3 bildet ein Plattierungsverfahren auf einfache Weise die oxidationshemmende Metallschicht 4 ausschließlich auf dem zweiten Abschnitt 31 der Lotverbindungs-Metallschicht 3 aus. Da die untere Region 17 mit der Lotverbindungs-Metallschicht 3 gefüllt ist, wird die oxidationshemmende Metallschicht 4 nicht in der unteren Region 17 ausgebildet.
  • Nachdem die Halbleitervorrichtung 100 fertiggestellt ist, wird die oxidationshemmende Metallschicht 4 auf die Elektrode 7 gelötet. Dementsprechend ist die oxidationshemmende Metallschicht 4 über die Lotschicht 6 an der Elektrode 7 befestigt. Des Weiteren wird die Kathodenelektrode 8 an die Grundplatte 10 gelötet. Dementsprechend ist die Kathodenelektrode 8 über die Lotschicht 9 an der Grundplatte 10 befestigt. Das Versiegelungsmittel 11 wird anschließend aufgebracht. Dies komplettiert die in 1 veranschaulichte Halbleitervorrichtung 110.
  • Wie oben beschrieben, werden die Lotverbindungs-Metallschicht 3 und die oxidationshemmende Metallschicht 4 in der bevorzugten Ausführungsform durch Plattieren ausgebildet. Dies bildet die Lotverbindungs-Metallschicht 3 und die oxidationshemmende Metallschicht 4 auf einfache Weise aus.
  • Die Lotverbindungs-Metallschicht 3 und die oxidationshemmende Metallschicht 4 in der bevorzugten Ausführungsform werden in der Öffnung 50 der Schutzschicht 5 durch Plattieren ausgebildet. Als solches erleichtert das Verändern der Form der inneren Wand 51 der Öffnung 50 das Verändern der Form der Lotverbindungs-Metallschicht 3 und der oxidationshemmenden Metallschicht 4.
  • Die Schutzschicht 5 wird, wie in den 8 und 9 veranschaulicht, in der bevorzugten Ausführungsform auf solche Weise ausgebildet, dass der freiliegende Abschnitt 20 der Anodenelektrode 2, welcher durch die Öffnung 50 freiliegt, den ersten Abschnitt 21 aufweist, welcher die Schutzschicht 5 in einer Draufsicht beim Betrachten vom zweiten Öffnungsrand 54 der Öffnung 50 aus nicht überlappt, und den zweiten Abschnitt 22 aufweist, welcher die Schutzschicht 5 in einer Draufsicht beim Betrachten vom zweiten Öffnungsrand 54 der Öffnung 50 aus überlappt. Als solches erleichtert das Verändern der Form des zweiten Abschnitts 22, welcher die Schutzschicht 5 in einer Draufsicht beim Betrachten vom zweiten Öffnungsrand 54 aus überlappt, das Verändern der Form des ersten Abschnitts 30 der Lotverbindungs-Metallschicht 3, welcher durch die Schutzschicht 5 überdeckt ist.
  • Die Schutzschicht 5 in der bevorzugten Ausführungsform wird auf solche Weise ausgebildet, dass die innere Wand 51 der Öffnung 50 über eine umgekehrte Stufenform mit der Stufe 52 verfügt, welche dem zweiten Abschnitt 22 mit einer Lücke zwischen der Stufe 52 und dem zweiten Abschnitt 22 gegenüberliegt. Als solches erleichtert das Verändern der Form der Lücke zwischen der Stufe 52 und dem zweiten Abschnitt 22 das Verändern der Form des ersten Abschnitts 30 der Lotverbindungs-Metallschicht 3, welche mit der Schutzschicht 5 überzogen ist. Das Folgende beschreibt ein konkretes Beispiel zum Ausbilden der Schutzschicht 5. Die 11 und 12 sind Querschnittsansichten, welche ein Beispiel zum Ausbilden der Schutzschicht 5 veranschaulichen.
  • Wie in 11 veranschaulicht, wird eine isolierende Schicht 150 mit einer Öffnung 151 auf dem Halbleitersubstrat 1 und der Anodenelektrode 2 ausgebildet, nachdem die Struktur in 7 erhalten wurde. Die Öffnung 151 korrespondiert mit der ersten Öffnung 50a (vgl. 2). Die isolierende Schicht 150 mit der Öffnung 151 kann zum Beispiel durch Photolithographie ausgebildet werden.
  • Als Nächstes wird, wie in 12 veranschaulicht, eine isolierende Schicht mit einer Öffnung 161 auf der isolierenden Schicht 150 ausgebildet. Die isolierende Schicht 160 ist aus demselben Material wie die isolierende Schicht 150 hergestellt. Die Öffnung 161 korrespondiert mit der zweiten Öffnung 50b (vgl. 2). Die isolierende Schicht 160 mit der Öffnung 161 kann zum Beispiel durch Photolithographie ausgebildet werden. Dementsprechend wird die aus den isolierenden Schichten 150 und 160 bestehende Schutzschicht 5 auf dem Halbleitersubstrat 1 und der Anodenelektrode 2 ausgebildet. Die Öffnung 50 der Schutzschicht 5 besteht aus der Öffnung 151 der isolierenden Schicht 150 und der Öffnung 161 der isolierenden Schicht 160.
  • Auf diese Weise bildet ein mehrfaches Aufbringen von Schichten desselben Materials auf einfache Weise die Schutzschicht 5 mit der Öffnung 50 aus, deren innere Wand 51 eine umgekehrte Stufenform aufweist.
  • Die 13 bis 16 sind Querschnittsansichten, welche ein weiteres Beispiel zum Ausbilden der Schutzschicht 5 veranschaulichen. Wie in 13 veranschaulicht, wird eine Schicht 200 auf der Anodenelektrode 2 ausgebildet, nachdem die Struktur in 7 erhalten wurde. Die Schicht 200 ist eine Metallschicht, welche aus einem Metallmaterial hergestellt ist, das sich vom Metallmaterial der Anodenelektrode 2 unterscheidet. Wie in 14 veranschaulicht, wird als Nächstes eine isolierende Schicht 170, welche die Schutzschicht 5 sein soll, auf der in 13 veranschaulichten Struktur ausgebildet. Wie in 15 veranschaulicht, wird die isolierende Schicht 170 teilweise entfernt, um in der isolierenden Schicht 170 eine Öffnung 171 auszubilden, welche die obere Fläche der Anodenelektrode 2 teilweise freigelegt. Die Öffnung 171 korrespondiert mit der zweiten Öffnung 50b. Wenn die isolierende Schicht 170 aus photosensitivem Polyimid hergestellt ist, wird diese einer Belichtung und Entwicklung unterzogen, um die Öffnung 171 in der isolierenden Schicht 170 auszubilden. Wenn die isolierende Schicht 170 unterdessen aus nicht-photosensitivem Polyimid hergestellt ist, kann diese einem Ätzen unterzogen werden, um die Öffnung 171 in der isolierenden Schicht 170 auszubilden.
  • Als Nächstes wird die Schicht 200 zum Beispiel durch isotropes Nassätzen entfernt. Dies bildet die Schutzschicht 5 mit der Öffnung 50 auf dem Halbleitersubstrat 1 und der Anodenelektrode 2 aus, wie in 16 veranschaulicht. Die Schicht 200 ist eine Schicht zum Ausbilden der unteren Region 17, welche die Lücke zwischen der Schutzschicht 5 und der Anodenelektrode 2 ist. Das Ausbilden der Lotverbindungs-Metallschicht 3 und der oxidationshemmenden Metallschicht 4 auf der in 16 veranschaulichten Struktur, stellt eine in 17 veranschaulichte Struktur bereit.
  • Auf diese Weise wird unter Verwendung der Schicht 200 auf der Anodenelektrode 2 die Schutzschicht 5 mit der Öffnung 50, deren innere Wand 51 eine umgekehrte Stufenform aufweist, auf einfache Weise ausgebildet.
  • Die Schicht 200 kann, wenn sie aus einem vom Metallmaterial der Anodenelektrode 2 abweichenden Metallmaterial hergestellt ist, zum Entfernen einem Ätzprozess mit einer hohen Selektivität bezüglich der Anodenelektrode 2 unterzogen werden.
  • Wie in diesem Beispiel beschrieben, entfernt das Verwenden des isotropen Nassätzens zum Entfernen der Schicht 200 in geeigneter Weise einen Abschnitt der Schicht 200, welcher zwischen der isolierenden Schicht 170 und der Anodenelektrode 2 liegt.
  • Es sei darauf hingewiesen, dass die Schicht 200 eine Oxidschicht sein kann. In diesem Fall kann die Schicht 200 zum Entfernen einem Ätzprozess mit einer hohen Selektivität bezüglich der Anodenelektrode 2 unterzogen werden. Das Oxidieren der oberen Fläche der Anodenelektrode 2 nach dem Erhalten der in 7 veranschaulichten Struktur, bildet auf der Anodenelektrode 2 die Schicht 200 aus, welche aus einem Oxid desselben Materials besteht, wie das der Anodenelektrode 2.
  • Die 18 bis 20 sind Querschnittsansichten, welche ein weiteres Beispiel zum Ausbilden der Schutzschicht 5 veranschaulichen. Wie in 18 veranschaulicht, wird die Anodenelektrode 2 in diesem Beispiel dick ausgebildet. Wie in 19 veranschaulicht, wird als Nächstes eine isolierende Schicht 180, welche die Schutzschicht 5 sein soll, auf der in 18 veranschaulichten Struktur ausgebildet. Wie in 20 veranschaulicht, wird die isolierende Schicht 180 teilweise entfernt, um in der isolierenden Schicht 180 eine Öffnung 181 auszubilden, welche die obere Fläche der Anodenelektrode 2 teilweise freigelegt. Die Öffnung 181 korrespondiert mit der zweiten Öffnung 50b. Die Öffnung 181 wird auf ähnliche Weise ausgebildet, wie die Öffnung 171. Als Nächstes wird die Anodenelektrode 2 zum Beispiel einem isotropen Nassätzen unterzogen, um ihre obere Fläche teilweise zu entfernen, wodurch die Dicke der Anodenelektrode 2 reduziert wird. Dies erzielt eine Struktur, welche ähnlich der in 16 veranschaulichten Struktur ist. Anschließend werden die Lotverbindungs-Metallschicht 3 und die oxidationshemmende Metallschicht 4 durch Plattieren ausgebildet. Dies erzielt eine Struktur, welche ähnlich der in 17 veranschaulichten Struktur ist.
  • Durch das teilweise Entfernen der dicken Anodenelektrode 2, wodurch eine Lücke zwischen der isolierenden Schicht 170 und der Anodenelektrode 2 ausgebildet wird, wird auf diese Weise die Notwendigkeit eines Prozessschrittes zum Ausbilden der Schicht 200 eliminiert. Dies vereinfacht die Prozessschritte zur Herstellung der Halbleitervorrichtung 110.
  • Durch das Verwenden des isotropen Nassätzens zum teilweisen Entfernen der Anodenelektrode 2, wie in diesem Beispiel beschrieben, wird auf geeignete Weise eine Lücke zwischen der isolierenden Schicht 170 und der Anodenelektrode 2 ausgebildet.
  • Beim teilweisen Entfernen der Anodenelektrode 2 zum Ausbilden einer Lücke zwischen der Anodenelektrode 2 und der Schutzschicht 5, wird ein Ätzmittel verwendet, welches identisch zu jenem ist, das beim Strukturieren zum Ausbilden der Anodenelektrode 2 auf dem Halbleitersubstrat 1 verwendet wird.
  • Es sei darauf hingewiesen, dass die Art des Ausbildens der Lotverbindungs-Metallschicht 3 und der oxidationshemmenden Metallschicht 4 nicht auf die vorstehenden Beispiele beschränkt ist. Zum Beispiel können die Lotverbindungs-Metallschicht 3 und die oxidationshemmende Metallschicht 4 ausgebildet werden, ohne dass die Schutzschicht 5 ausgebildet wird. In einem Beispiel können die Lotverbindungs-Metallschicht 3 und die oxidationshemmende Metallschicht 4 von derselben Form sein, wie die oben beschriebene und können durch Ausbilden einer Metallschicht durch Gasabscheidung oder Sputtern unter Verwendung einer Maske ausgebildet werden. In einem weiteren Beispiel können die Lotverbindungs-Metallschicht 3 und die oxidationshemmende Metallschicht 4 von derselben Form sein, wie die oben beschriebene und können durch Ausbilden einer Metallschicht durch Plattieren, Sputtern, oder Gasabscheidung ausgebildet werden, gefolgt vom Strukturieren der Metallschicht durch Photolithographie. Diese Beispiele beseitigen die Notwendigkeit eines Prozessschrittes zum Ausbilden der Schutzschicht 5.
  • Die innere Wand 51 der Öffnung 50 der Schutzschicht 5 kann, obwohl diese im obigen Beispiel eine umgekehrte Stufenform mit einer einzelnen Stufe aufweist, eine umgekehrte Stufenform mit einer Mehrzahl von Stufen aufweisen. Das heißt, die innere Wand 51 kann eine umgekehrte Stufenform mit einer Mehrzahl von Stufen 52 aufweisen.
  • Die 21 und 22 sind Querschnittsansichten, welche ein Beispiel der Struktur der Halbleitervorrichtung 100 veranschaulichen, welche die Schutzschicht 5 mit der Öffnung 50 umfasst, deren innere Wand 51 eine umgekehrte Stufenform mit zwei Stufen aufweist, In den Beispielen der 21 und 22 weist die innere Wand 51 der Öffnung 50 zwei Stufen 52 auf. Im Beispiel in 21 sind die Räume zwischen den beiden Stufen 52 und der Anodenelektrode 2 vollständig mit der Lotverbindungs-Metallschicht 3 gefüllt. Im Beispiel von 22 ist der Raum zwischen der unteren Stufe 52 und der Anodenelektrode 2 vollständig mit der Lotverbindungs-Metallschicht 3 gefüllt, und der Raum zwischen der oberen Stufe 52 und der Anodenelektrode 2 ist teilweise mit der Lotverbindungs-Metallschicht 3 gefüllt. Zusätzlich erstreckt sich die oxidationshemmende Metallschicht 4 ebenfalls bis unter die obere Stufe 52.
  • Wenn die innere Wand 51 der Öffnung 50 wie in den 21 und 22 die Stufen 52 aufweist, muss die Lotverbindungs-Metallschicht 3 auf solche Weise ausgebildet werden, dass die Dicke d1 des zweiten Abschnitts 31, welcher die Schutzschicht 5 in einer Draufsicht beim Betrachten vom zweiten Öffnungsrand 54 aus nicht überlappt, größer ist, als die Höhe d2 der untersten Stufe 52, gemessen von der Anodenelektrode 2 aus, und kleiner ist, als die Dicke d3 der Schutzschicht 5 oberhalb der Anodenelektrode 2. Entsprechend ist der Raum zwischen der untersten Stufe 52 und der Anodenelektrode 2 vollständig mit der Lotverbindungs-Metallschicht 3 gefüllt, unabhängig von der Anzahl der Stufen 52, die in der inneren Wand 51 der Öffnung 50 vorliegen. Solch eine Struktur erzielt eine ähnliche Auswirkung wie jene, die durch die in 2 veranschaulichte Struktur erzielt wird. Es sei darauf hingewiesen, dass die innere Wand 51 der Öffnung 50 eine Stufenform mit drei oder mehr Stufen aufweisen kann.
  • Erläuterung des technischen Hintergrunds
  • 23 ist eine Querschnittsansicht, welche ein Beispiel einer Struktur einer Halbleitervorrichtung 111 zur Erläuterung des technischen Hintergrunds der Erfindung veranschaulicht. 24 ist eine Querschnittsansicht zur Erläuterung des technischen Hintergrunds der Erfindung, welche ein Beispiel der Struktur einer in der Halbleitervorrichtung 111 enthaltenen Halbleitervorrichtung 101 veranschaulicht. Die Halbleitervorrichtung 111 umfasst die Halbleitervorrichtung 101 anstelle der Halbleitervorrichtung 100 in der Halbleitervorrichtung 110. Die Form der Öffnung 50 in der Halbleitervorrichtung 101 unterscheidet sich von jener der Öffnung 50 in der Halbleitervorrichtung 100.
  • Wie in den 23 und 24 veranschaulicht, verfügt die Schutzschicht 5 der Halbleitervorrichtung 101 über die Öffnung 50, deren innere Wand 51 eine derart umgekehrt verjüngte Form aufweist, dass ihr Durchmesser vom zweiten Öffnungsrand 54 in Richtung des ersten Öffnungsrands 53 zunimmt. Somit weist die in der Öffnung 50 angeordnete Lotverbindungs-Metallschicht 3 beim Betrachten von ihrer rückwärtigen Fläche in Richtung ihrer vorderen Fläche eine vorwärts verjüngte Form auf. Die Lotverbindungs-Metallschicht 3 in der Öffnung 50 weist einen solchen Durchmesser (d. h., eine Dimension in einer Richtung rechtwinklig zu deren Dickenrichtung) auf, welcher von ihrer rückwärtigen Fläche zu ihrer oberen Fläche graduell zunimmt.
  • 4 zeigt einen durch eine gestrichelte Linie 117 definierten Abschnitt. In diesem Beispiel ist dieser Abschnitt der erste Abschnitt 30 der Lotverbindungs-Metallschicht 3, welcher in einer Draufsicht die oxidationshemmende Metallschicht 4 nicht überlappt, wenn die Lotverbindungs-Metallschicht 3 und die oxidationshemmende Metallschicht 4 von der oxidationshemmenden Metallschicht 4 aus betrachtet werden. Dieser Abschnitt ist der Randbereich der Lotverbindungs-Metallschicht 3. Die oxidationshemmende Metallschicht 4 befindet sich nicht auf dem Randbereich. Dementsprechend befindet sich die Lotschicht 6, wie in 23 veranschaulicht, nicht oberhalb des Randbereichs der Lotverbindungs-Metallschicht 3, wenn diese auf der oxidationshemmenden Metallschicht 4 ausgebildet wird.
  • Als solche ermöglicht die bevorzugte Ausführungsform, in welcher sich die Lotschicht 6 wie in der ersten bevorzugten Ausführungsform oberhalb des Randbereichs der Lotverbindungs-Metallschicht 3 befindet, der Anodenelektrode 2, weniger durch eine Belastung beeinflusst zu werden, die aus einem Unterschied im Wärmeausdehnungskoeffizienten zwischen der Lotverbindungs-Metallschicht 3 und der Lotschicht 6 resultiert. Dies reduziert die Möglichkeit einer Rissbildung in der Anodenelektrode 2 oder des Ablösens der Anodenelektrode 2 vom Halbleitersubstrat 1. Infolgedessen verbessert sich die Lebensdauer der Halbleitervorrichtung 111.
  • Die Schutzschicht 5 in der bevorzugten Ausführungsform verfügt über die Öffnung 50, deren innere Wand 51 eine umgekehrt verjüngte Form aufweist. Dies vereinfacht das Überdecken des ersten Abschnitts 30 der Lotverbindungs-Metallschicht 3 mit der Schutzschicht 5.
  • Das Folgende beschreibt ein Beispiel eines Verfahrens zur Herstellung der Halbleitervorrichtung 111. Die 25 bis 27 sind Querschnittsansichten, welche ein Beispiel eines Prozessschrittes zur Herstellung einer Halbleitervorrichtung 111 zur Erläuterung des technischen Hintergrunds der Erfindung veranschaulichen. Wie in 25 veranschaulicht, wird eine isolierende Schicht 190, welche die Schutzschicht 5 sein soll, auf der in 7 veranschaulichten Struktur ausgebildet, nachdem die Struktur in 7 erhalten wurde. Wie in 26 veranschaulicht, wird als Nächstes die isolierende Schicht 190 mittels Photolithographie teilweise entfernt, um die Schutzschicht 5 auszubilden, die über die Öffnung 50 verfügt, welche die Anodenelektrode 2 auf dem Halbleitersubstrat 1 und die Anodenelektrode 2 teilweise freilegt. Die Öffnung 50, deren innere Wand 51 eine umgekehrt verjüngte Form aufweist, kann mittels Photolithographie ausgebildet werden. Wie in 27 veranschaulicht, wird als Nächstes die Lotverbindungs-Metallschicht 3 auf dem freiliegenden Abschnitt 20 der Anodenelektrode 2 zum Beispiel durch Plattieren ausgebildet. Die nachfolgenden Prozessschritte sind ähnlich zu jenen in der ersten bevorzugten Ausführungsform.
  • Auf diese Weise werden die Lotverbindungs-Metallschicht 3 und die oxidationshemmende Metallschicht 4 in dieser bevorzugten Ausführungsform in der Öffnung 50, deren innere Wand 51 eine umgekehrt verjüngte Form aufweist, durch Plattieren ausgebildet. Dies verhindert auf einfache Weise, dass der Randbereich der Lötmetallschicht 3 durch die oxidationshemmende Metallschicht 4 überdeckt wird. Infolgedessen verbessert sich die Lebensdauer der Halbleitervorrichtung 111.
  • 28 ist eine Querschnittsansicht, welche ein Beispiel einer Struktur einer Halbleitervorrichtung 112 zur Erläuterung des technischen Hintergrunds der Erfindung veranschaulicht. 29 ist eine Querschnittsansicht zur Erläuterung des technischen Hintergrunds der Erfindung, welche ein Beispiel der Struktur einer in der Halbleitervorrichtung 112 enthaltenen Halbleitervorrichtung 102 veranschaulicht. Die Halbleitervorrichtung 112 umfasst die Halbleitervorrichtung 102 anstelle der Halbleitervorrichtung 100 in der Halbleitervorrichtung 110. Die Halbleitervorrichtung 102 umfasst eine isolierende Schicht 500 anstelle der Schutzschicht 5 in der Halbleitervorrichtung 100.
  • Wie in den 28 und 29 veranschaulicht, ist die Lotverbindungs-Metallschicht 3 in der Halbleitervorrichtung 102 auf der Anodenelektrode 2 angeordnet. Zusätzlich ist die oxidationshemmende Metallschicht 4 auf einem Teil der oberen Fläche der Lotverbindungs-Metallschicht 3 angeordnet. Zusätzlich ist die isolierende Schicht 500 auf einem Abschnitt der Lotverbindungs-Metallschicht 3 angeordnet, welcher von der oxidationshemmenden Metallschicht 4 freiliegt. Die isolierende Schicht 500 weist eine schlechte Lötbarkeit auf und ist zum Beispiel aus einer Oxidschicht ausgebildet. Die isolierende Schicht 500 ist zum Beispiel aus einem Oxid desselben Metallmaterials hergestellt wie die Lotverbindungs-Metallschicht 3.
  • 29 zeigt einen durch eine gestrichelte Linie 617 definierten Abschnitt. In diesem Beispiel ist dieser Abschnitt der erste Abschnitt 30 der Lotverbindungs-Metallschicht 3, welcher in einer Draufsicht die oxidationshemmende Metallschicht 4 nicht überlappt, wenn die Lotverbindungs-Metallschicht 3 und die oxidationshemmende Metallschicht 4 von der oxidationshemmenden Metallschicht 4 aus betrachtet werden. Dieser Abschnitt ist der Randbereich der Lotverbindungs-Metallschicht 3. Die oxidationshemmende Metallschicht 4 befindet sich nicht auf dem Randbereich. Dementsprechend befindet sich die Lotschicht 6, wie in 28 veranschaulicht, nicht oberhalb des Randbereichs der Lotverbindungs-Metallschicht 3, wenn diese auf der oxidationshemmenden Metallschicht 4 ausgebildet wird. Der erste Abschnitt 30 der Lotverbindungs-Metallschicht 3 ist mit der isolierenden Schicht 500 überdeckt.
  • Als solches ermöglicht die bevorzugte Ausführungsform, in welcher sich die Lotschicht 6 wie in der ersten und zweiten Ausführungsform nicht oberhalb des Randbereichs der Lotverbindungs-Metallschicht 3 befindet, dass die Anodenelektrode 2 weniger durch eine Belastung beeinflusst wird, welche aus einem Unterschied im Wärmeausdehnungskoeffizienten zwischen der Lotverbindungs-Metallschicht 3 und der Lotschicht 6 resultiert. Dies reduziert die Möglichkeit einer Rissbildung in der Anodenelektrode 2 oder des Ablösens der Anodenelektrode 2 vom Halbleitersubstrat 1. Infolgedessen verbessert sich die Lebensdauer der Halbleitervorrichtung 112.
  • In diesem Beispiel, in dem die isolierende Schicht 500 aus einem Oxid desselben Materials wie das der Lotverbindungs-Metallschicht 3 ausgebildet wird, wird die isolierende Schicht 500 auf einfache Weise durch Oxidieren eines Teils der Lotverbindungs-Metallschicht 3 ausgebildet.
  • Das Folgende beschreibt zur Erläuterung des technischen Hintergrunds der Erfindung ein Verfahren zur Herstellung einer Halbleitervorrichtung 112. Die 30 und 31 sind Querschnittsansichten, welche ein Beispiel der Prozessschritte zur Herstellung der Halbleitervorrichtung 112 veranschaulichen. Wie in 30 veranschaulicht, wird die Lotverbindungs-Metallschicht 3 auf der Anodenelektrode 2 ausgebildet, nachdem die Struktur in 7 erhalten wurde. Wie in 31 veranschaulicht, wird als Nächstes die oxidationshemmende Metallschicht 4 auf einem Teil der oberen Fläche der Lotverbindungs-Metallschicht 3 ausgebildet. Um genau zu sein, wird die oxidationshemmende Metallschicht 4 auf der oberen Fläche der Lotverbindungs-Metallschicht 3 mit Ausnahme deren Randbereichs ausgebildet. Die Lotverbindungs-Metallschicht 3 und die oxidationshemmende Metallschicht 4 werden ausgebildet, indem eine Metallschicht durch Plattieren, Sputtern, oder Gasabscheidung ausgebildet wird, gefolgt von einem Strukturieren der Metallschicht durch Photolithographie. Als Nächstes wird die Lotverbindungs-Metallschicht 3 in einem Abschnitt einer Oxidation unterzogen, welcher von der oxidationshemmenden Metallschicht 4 freiliegt. Dies bildet die isolierende Schicht 500 in diesem freiliegenden Abschnitt aus, wodurch die in 29 veranschaulichte Struktur erhalten wird. Die nachfolgenden Prozessschritte sind ähnlich zu jenen in der ersten bevorzugten Ausführungsform.
  • In der bevorzugten Ausführungsform wird, wie oben beschrieben, die Lötmetallschicht 3 einer Oxidation in dem Abschnitt unterzogen, welcher von der oxidationshemmenden Metallschicht 4 freiliegt. Dies bildet die isolierende Schicht 500, welche den freiliegenden Abschnitt bedeckt, auf einfache Weise aus.
  • Die Halbleitervorrichtungen 100 bis 102 können, obwohl diese in den vorstehenden Beispielen Dioden sind, beliebige von Dioden abweichende Vorrichtungen sein. Zum Beispiel können die Halbleitervorrichtungen 100 bis 102 Leistungs-Metall-Oxid-Halbleiter-Feldeffekttransistoren (MOSFETs) oder Bipolartransistoren mit isolierter Gate-Elektrode (IGBTs) sein. Die vorliegende Offenbarung gilt nicht nur für Leistungsvorrichtungen, sondern auch für verschiedene Halbleitervorrichtungen.

Claims (10)

  1. Halbleitervorrichtung (100-102, 110-112), aufweisend: - ein Halbleitersubstrat (1); - eine Elektrode (2) auf dem Halbleitersubstrat (1); - eine Lotverbindungs-Metallschicht (3) auf der Elektrode (2); - eine oxidationshemmende Metallschicht (4) auf der Lotverbindungs-Metallschicht (3); und - eine Lotschicht (6) auf der oxidationshemmenden Metallschicht (4), wobei: - die Lotverbindungs-Metallschicht (3) einen ersten Abschnitt (30) aufweist, welcher in einer Draufsicht die oxidationshemmende Metallschicht (4) nicht überlappt, wenn die Lotverbindungs-Metallschicht (3) und die oxidationshemmende Metallschicht (4) von der oxidationshemmenden Metallschicht (4) aus betrachtet werden, - eine isolierende Schicht (5, 500) ausgebildet ist, welche den ersten Abschnitt (30) in einer Draufsicht überdeckt, wenn die Lotverbindungs-Metallschicht (3) und die oxidationshemmende Metallschicht (4) von der oxidationshemmenden Metallschicht (4) aus betrachtet werden, - die isolierende Schicht (5) eine Öffnung (50) aufweist, welche sich in Richtung einer Dicke der isolierenden Schicht (5) erstreckt, - sich die Lotverbindungs-Metallschicht (3) und die oxidationshemmende Metallschicht (4) in der Öffnung (50) befinden und - die Öffnung (50) eine innere Wand (51) aufweist, welche eine umgekehrt verjüngte Form aufweist.
  2. Halbleitervorrichtung (100-102, 110-112) nach Anspruch 1, wobei die isolierende Schicht (500) aus einem Oxid ausgebildet ist, welches aus einem Metallmaterial besteht, das identisch zu einem Metallmaterial der Lotverbindungs-Metallschicht (3) ist.
  3. Verfahren zur Herstellung der Halbleitervorrichtung (100-102, 110-112) nach Anspruch 1, wobei das Verfahren aufweist: - einen ersten Schritt zum Ausbilden der Lotverbindungs-Metallschicht (3) durch Plattieren und - einen zweiten Schritt zum Ausbilden der oxidationshemmenden Metallschicht (4) auf der Lotverbindungs-Metallschicht (3) durch Plattieren.
  4. Verfahren nach Anspruch 3, weiter aufweisend einen dritten Schritt vor dem ersten Schritt zum Ausbilden einer isolierenden Schicht (5), welche eine Öffnung (50) aufweist, welche die Elektrode (2) auf dem Halbleitersubstrat (1) freilegt, wobei: - die Öffnung (50) einen ersten Öffnungsrand (53) angrenzend an die Elektrode (2) und einen zweiten Öffnungsrand (54) gegenüber dem ersten Öffnungsrand (53) aufweist, - im dritten Schritt die isolierende Schicht (5) auf solche Weise ausgebildet wird, dass ein freiliegender Abschnitt (20) der Elektrode (2), welcher durch die Öffnung (50) freiliegt, einen zweiten Abschnitt (21) und einen dritten Abschnitt (22) aufweist, - der zweite Abschnitt (21) die isolierende Schicht (5) in einer Draufsicht beim Betrachten vom zweiten Öffnungsrand (54) aus nicht überlappt, - der dritte Abschnitt (22) die isolierende Schicht (5) in einer Draufsicht beim Betrachten vom zweiten Öffnungsrand (54) aus überlappt und - im ersten Schritt die Lotverbindungs-Metallschicht (3) auf dem zweiten Abschnitt (21) und dem dritten Abschnitt (22) mittels Plattieren ausgebildet wird.
  5. Verfahren nach Anspruch 4, wobei die isolierende Schicht (5) im dritten Schritt auf solche Weise ausgebildet wird, dass die Öffnung (50) eine innere Wand (51) aufweist, welche eine umgekehrt verjüngte Form aufweist.
  6. Verfahren zum Herstellen einer Halbleitervorrichtung (100-102, 110-112), wobei: - die Halbleitervorrichtung (100-102, 110-112) aufweist: - ein Halbleitersubstrat (1); - eine Elektrode (2) auf dem Halbleitersubstrat (1); - eine Lotverbindungs-Metallschicht (3) auf der Elektrode (2); - eine oxidationshemmende Metallschicht (4) auf der Lotverbindungs-Metallschicht (3); und - eine Lotschicht (6) auf der oxidationshemmenden Metallschicht (4), - die Lotverbindungs-Metallschicht (3) einen ersten Abschnitt (30) aufweist, welcher in einer Draufsicht die oxidationshemmende Metallschicht (4) nicht überlappt, wenn die Lotverbindungs-Metallschicht (3) und die oxidationshemmende Metallschicht (4) von der oxidationshemmenden Metallschicht (4) aus betrachtet werden, - das Verfahren aufweist: - einen ersten Schritt zum Ausbilden der Lotverbindungs-Metallschicht (3) durch Plattieren; - einen zweiten Schritt zum Ausbilden der oxidationshemmenden Metallschicht (4) auf der Lotverbindungs-Metallschicht (3) durch Plattieren, und - einen dritten Schritt vor dem ersten Schritt zum Ausbilden einer isolierenden Schicht (5), welche eine Öffnung (50) aufweist, welche die Elektrode (2) auf dem Halbleitersubstrat (1) freilegt, - die Öffnung (50) einen ersten Öffnungsrand (53) angrenzend an die Elektrode (2) und einen zweiten Öffnungsrand (54) gegenüber dem ersten Öffnungsrand (53) aufweist, - im dritten Schritt die isolierende Schicht (5) auf solche Weise ausgebildet wird, dass ein freiliegender Abschnitt (20) der Elektrode (2), welcher durch die Öffnung (50) freiliegt, einen zweiten Abschnitt (21) und einen dritten Abschnitt (22) aufweist, - der zweite Abschnitt (21) die isolierende Schicht (5) in einer Draufsicht beim Betrachten vom zweiten Öffnungsrand (54) aus nicht überlappt, - der dritte Abschnitt (22) die isolierende Schicht (5) in einer Draufsicht beim Betrachten vom zweiten Öffnungsrand (54) aus überlappt, - im ersten Schritt die Lotverbindungs-Metallschicht (3) auf dem zweiten Abschnitt (21) und dem dritten Abschnitt (22) mittels Plattieren ausgebildet wird, - die isolierende Schicht (5) im dritten Schritt auf solche Weise ausgebildet wird, dass die Öffnung (50) eine innere Wand (51) mit einer umgekehrten Stufenform mit einer Stufe (52) aufweist, welche dem dritten Abschnitt (22) mit einer Lücke zwischen dem dritten Abschnitt (33) und der Stufe (52) gegenüberliegt, - im ersten Schritt die Lotverbindungs-Metallschicht (3) derart durch Plattieren ausgebildet wird, dass die Lücke gefüllt wird, und - der dritte Schritt aufweist: - einen vierten Schritt zum Ausbilden einer ersten Schicht (200) auf der Elektrode (2), - einen fünften Schritt zum Ausbilden einer zweiten Schicht (170), welche die isolierende Schicht (5) sein soll, auf der ersten Schicht (200), - einen sechsten Schritt zum Freilegen der ersten Schicht (200) durch teilweises Entfernen der zweiten Schicht (170), und - einen siebten Schritt zum Ausbilden der isolierenden Schicht (5) durch Entfernen der ersten Schicht (200) nach dem sechsten Schritt.
  7. Verfahren nach Anspruch 6, wobei die erste Schicht (200) eine Metallschicht ist, welche aus einem Metallmaterial hergestellt ist, welches sich von einem Metallmaterial der Elektrode (2) unterscheidet.
  8. Verfahren nach Anspruch 6, wobei die erste Schicht (200) eine Oxidschicht ist.
  9. Verfahren nach Anspruch 7 oder 8, wobei die erste Schicht (200) im siebten Schritt durch isotropes Nassätzen entfernt wird.
  10. Verfahren zur Herstellung der Halbleitervorrichtung nach Anspruch 1, wobei das Verfahren aufweist: - einen ersten Schritt zum Ausbilden der Lotverbindungs-Metallschicht (3); - einen zweiten Schritt zum Ausbilden der oxidationshemmenden Metallschicht (4) auf einem Teil einer oberen Fläche der Lotverbindungs-Metallschicht (3) und - einen dritten Schritt zum Ausbilden der isolierenden Schicht (500) durch Oxidieren eines Teils der Lotverbindungs-Metallschicht (3), welcher durch die oxidationshemmende Metallschicht (4) freiliegt.
DE102019209065.6A 2018-07-04 2019-06-24 Halbleitervorrichtung und Verfahren zur Herstellung der Halbleitervorrichtung Active DE102019209065B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018127211A JP2020009823A (ja) 2018-07-04 2018-07-04 半導体装置及び半導体装置の製造方法
JP2018-127211 2018-07-04

Publications (2)

Publication Number Publication Date
DE102019209065A1 DE102019209065A1 (de) 2020-01-09
DE102019209065B4 true DE102019209065B4 (de) 2023-10-19

Family

ID=68943845

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102019209065.6A Active DE102019209065B4 (de) 2018-07-04 2019-06-24 Halbleitervorrichtung und Verfahren zur Herstellung der Halbleitervorrichtung

Country Status (4)

Country Link
US (1) US10950566B2 (de)
JP (1) JP2020009823A (de)
CN (2) CN110690119A (de)
DE (1) DE102019209065B4 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022075360A (ja) * 2020-11-06 2022-05-18 東洋インキＳｃホールディングス株式会社 電子デバイスパッケージ及びその製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050006778A1 (en) 2003-07-11 2005-01-13 Denso Corporation Semiconductor device having aluminum and metal electrodes and method for manufacturing the same
DE112012006875T5 (de) 2012-09-04 2015-06-03 Mitsubishi Electric Corporation Halbleitervorrichtung und Herstellungsverfahren für eine Halbleitervorrichtung
JP2016111290A (ja) 2014-12-10 2016-06-20 三菱電機株式会社 半導体素子、半導体装置および半導体素子の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63305532A (ja) 1987-06-05 1988-12-13 Toshiba Corp バンプの形成方法
JPH03177069A (ja) * 1989-12-05 1991-08-01 Fuji Electric Co Ltd ショットキー・バリア・ダイオード
JP2002158363A (ja) * 2000-11-17 2002-05-31 Matsushita Electric Ind Co Ltd ショットキバリアダイオードの電極構造
US6683375B2 (en) * 2001-06-15 2004-01-27 Fairchild Semiconductor Corporation Semiconductor die including conductive columns
DE102006008632B4 (de) * 2006-02-21 2007-11-15 Infineon Technologies Ag Leistungshalbleiterbauteil und Verfahren zu dessen Herstellung
JP5842415B2 (ja) * 2011-06-30 2016-01-13 トヨタ自動車株式会社 半導体装置及びその製造方法
JP6264230B2 (ja) * 2014-08-28 2018-01-24 三菱電機株式会社 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050006778A1 (en) 2003-07-11 2005-01-13 Denso Corporation Semiconductor device having aluminum and metal electrodes and method for manufacturing the same
DE112012006875T5 (de) 2012-09-04 2015-06-03 Mitsubishi Electric Corporation Halbleitervorrichtung und Herstellungsverfahren für eine Halbleitervorrichtung
JP2016111290A (ja) 2014-12-10 2016-06-20 三菱電機株式会社 半導体素子、半導体装置および半導体素子の製造方法

Also Published As

Publication number Publication date
US10950566B2 (en) 2021-03-16
JP2020009823A (ja) 2020-01-16
CN110690119A (zh) 2020-01-14
US20200013741A1 (en) 2020-01-09
DE102019209065A1 (de) 2020-01-09
CN118116897A (zh) 2024-05-31

Similar Documents

Publication Publication Date Title
DE3021206C2 (de) Verfahren zur Herstellung von Leiterbahnen auf Halbleiterbauelementen
DE1967363C2 (de)
DE2723944C2 (de) Verfahren zum Herstellen einer Anordnung aus einer strukturierten Schicht und einem Muster
DE4424962A1 (de) Verfahren zur Herstellung eines Chip-Anschlusses
DE69233232T2 (de) Elektrischer Verbindungskörper und Herstellungsverfahren dafür
DE19808990A1 (de) Dünnschichttransistor und Herstellungsverfahren dafür
DE3913221A1 (de) Halbleiteranordnung
DE102017200415B4 (de) Halbleitervorrichtung
DE19745575A1 (de) Struktur einer Anschlußelektrode und Verfahren für ihre Bildung
DE2729030A1 (de) Verfahren zum erzeugen eines mehrschichtigen leiterzugsmusters bei der herstellung monolithisch integrierter schaltungen
DE2813968A1 (de) Halbleiteranordnung mit kontaktwarzen-anschluessen
DE112013006790B4 (de) Halbleitervorrichtungen und Verfahren zum Fertigen einer Halbleitervorrichtung
DE112017007238T5 (de) Halbleiteranordnung
DE1765164A1 (de) Verfahren zur Bindung von Stromleitern
DE10345247B4 (de) Verwendung von Leiterbahnen als Krallkörper
EP0373258B1 (de) Verfahren zur selbstjustierten Herstellung von Kontakten zwischen in übereinander angeordneten Verdrahtungsebenen einer integrierten Schaltung enthaltenen Leiterbahnen
DE102019209065B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung der Halbleitervorrichtung
EP0152557B1 (de) Halbleiterbauelement mit höckerartigen, metallischen Anschlusskontakten und Mehrlagenverdrahtung
DE4321590A1 (de) Dünnschicht-Transistor und Verfahren zu seiner Herstellung
DE3634168A1 (de) Halbleitereinrichtung und herstellungsverfahren dafuer
EP0105189B1 (de) Verfahren zum Herstellen von Metallelektroden unterschiedlicher Dicke für Halbleiterbauelemente, insbesondere für Leistungshalbleiterbauelemente wie Thyristoren
DE10156054C2 (de) Herstellungsverfahren für eine Leiterbahn auf einem Substrat
DE102011100779A1 (de) Halbleitervorrichtung und Verfahren zur Verbindung eines niederohmigen Dünnschichtwiderstandes
DE10104265B4 (de) Verfahren zum Herstellen einer Halbleiterschaltungsanordnung
DE3139670A1 (de) Elektronische duennschichtschaltung und deren herstellungsverfahren

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0021283000

Ipc: H01L0023482000

R016 Response to examination communication
R084 Declaration of willingness to licence
R016 Response to examination communication
R018 Grant decision by examination section/examining division