DE102017200415B4 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung Download PDF

Info

Publication number
DE102017200415B4
DE102017200415B4 DE102017200415.0A DE102017200415A DE102017200415B4 DE 102017200415 B4 DE102017200415 B4 DE 102017200415B4 DE 102017200415 A DE102017200415 A DE 102017200415A DE 102017200415 B4 DE102017200415 B4 DE 102017200415B4
Authority
DE
Germany
Prior art keywords
hole
metal layer
semiconductor substrate
opening
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102017200415.0A
Other languages
English (en)
Other versions
DE102017200415A1 (de
Inventor
Koichiro Hori
Koichiro Nishizawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE102017200415A1 publication Critical patent/DE102017200415A1/de
Application granted granted Critical
Publication of DE102017200415B4 publication Critical patent/DE102017200415B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76847—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned within the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Halbleitervorrichtungaufweisend:- ein Halbleitersubstrat (1), durch welches eine Durchgangsbohrung (2) von einer rückseitigen Oberfläche zu einer vorderen Oberfläche des Halbleitersubstrats (1) ausgebildet ist;- eine Elektrode (3), die auf der vorderen Oberfläche des Halbleitersubstrats (1) ausgebildet ist und die Durchgangsbohrung (2) verschließt; und- eine Metallschicht (4), die auf der rückseitigen Oberfläche des Halbleitersubstrats (1), einer Seitenwand (2a) der Durchgangsbohrung (2) und einer unteren Oberfläche der Elektrode (3) ausgebildet ist,wobei:- eine Öffnung (5) in der Metallschicht (4) auf der rückseitigen Oberfläche des Halbleitersubstrats (1) ausgebildet ist,- die Öffnung (5) nur an einen Teil eines Umfangs der Durchgangsbohrung (2) angrenzt, und- ein Übergang (A) zwischen der Seitenwand (2a) der Durchgangsbohrung (2) und der Metallschicht (4) in der Öffnung (5) exponiert ist.

Description

  • Hintergrund der Erfindung
  • Gebiet
  • Die vorliegende Erfindung bezieht sich auf eine Halbleitervorrichtung, wobei eine Durchgangsbohrung durch das Halbleitersubstrat ausgebildet ist.
  • Hintergrund
  • In einem Fall, in welchem ein elektrisches Leitvermögen zwischen einer vorderen Oberfläche eines Substrats, auf welcher eine Halbleitervorrichtung ausgebildet ist, und einer rückseitigen Oberfläche gegenüber von der vorderen Oberfläche vorgesehen ist, ist eine Durchgangsbohrung in dem Halbleitersubstrat vorgesehen, um eine Elektrode auf der vorderen Oberflächenseite und eine Metallschicht auf der rückseitigen Oberflächenseite durch die Durchgangsbohrung zu verbinden (siehe zum Beispiel JP H10- 303 198 A).
  • Wenn eine Halbleitervorrichtung dieses Leitvermögens gefertigt wird, wird die Elektrode zuerst auf der vorderen Oberfläche des Halbleitersubstrats ausgebildet. Anschließend wird das Halbleitersubstrat auf der rückseitigen Oberfläche geschliffen, bis das Halbleitersubstrat eine vorbestimmte Dicke aufweist. Anschließend wird die rückseitige Oberfläche des Halbleitersubstrats bis auf die Stelle für die Ausbildung der Durchgangsbohrung mit einem Abdeckmittel oder dergleichen maskiert, und das Halbleitersubstrat wird von der rückseitigen Oberflächenseite geätzt bis die Elektrode exponiert ist. Die Maske wird entfernt, das Halbleitersubstrat wird gereinigt, und die Metallschicht wird danach auf der rückseitigen Oberfläche, einer Seitenwand der Durchgangsbohrung und der unteren Oberfläche der Elektrode gebildet. Weil die rückseitige Oberfläche der Elektrode in der Durchgangsbohrung exponiert ist, berühren die Elektrode auf der vorderen Oberflächenseite und die Metallschicht auf der rückseitigen Oberflächenseite einander.
  • Mit dem Anstieg des Grads einer Integration von Halbleitervorrichtungen sind die Größen von Durchgangsbohrungen in ebenen Richtungen reduziert worden. Es besteht deshalb eine Notwendigkeit, die Anisotropie eines Trockenätzens weiter zu verbessern, sodass Durchgangsbohrungen nicht in horizontalen Richtungen ausgeweitet werden, wenn die Durchgangsbohrungen ausgebildet werden. Aus diesem Grund wird eine Schicht, die auf einer Durchgangsbohrungsseitenwand in einer Halbleitervorrichtung zu der Zeit eines Ätzens gebildet wird, stärker ausgelegt, um ein Ätzen in seitlichen Richtungen zu verhindern. Ein Rückstand, welcher nach einem Ätzen nicht vollständig durch Entfernen/Reinigen entfernt werden kann, verbleibt dann auf der Durchgangsbohrungsseitenwand. Wenn die Halbleitervorrichtung erhitzt wird, nachdem die Durchgangsbohrung ausgebildet ist, wird durch ein Gas, das von einem mit der Metallschicht bedeckten Rückstand auf der rückseitigen Oberflächenseite erzeugt wird, ein Druck auf den Übergang zwischen dem Halbleitersubstrat und der Metallschicht ausgeübt. Dieser Druck wird durch den Übergang übertragen, sodass er den Übergang zwischen der Elektrode und der Metallschicht, der ein geringes Haftvermögen aufweist, ausdehnt. Als eine Folge wird die Verbindung zwischen der Elektrode und der Metallschicht getrennt und das elektrische Leitvermögen zwischen der Elektrode und der Metallschicht geht verloren.
  • Die DE 198 11 042 A1 betrifft ein Halbleiterelement, aufweisend ein Halbleitersubstrat, einen auf der vorderen Oberfläche des Halbleitersubstrats ausgebildeten Elektrodenanschluss, eine zylindrische Öffnung, die sich von der rückseitigen Oberfläche des Halbleitersubstrats zum Elektrodenanschluss an seiner vorderen Oberfläche erstreckt, eine Au-Schicht, die auf der gesamten rückseitigen Oberfläche des Halbleitersubstrats einschließlich der inneren Wand und des Bodens der zylindrischen Öffnung abgeschieden ist, und eine nichtelektrolytische Ni-Legierungs-Schicht, die in einem Bereich, der das Durchgangsloch bildet, einschließlich der Öffnung auf der Au-Schicht, abgeschieden ist, sowie ein Verfahren zu seiner Herstellung, und ein in diesem Verfahren verwendetes Ätzmittel. Das Halbleiterbauelement wird mit einem Bauelementsubstrat verbunden.
  • Die US 2010 / 0 270 683 A1 zeigt eine Halbleitervorrichtung, bei der eine Öffnung mit einem hohen Aspektverhältnis aus der Rückseite eines GaAs-Substrats durch anisotropes Trockenätzen hergestellt wird. Nachdem ein Au-Film auf der gesamten Rückseite des GaAs-Substrats einschließlich der Innenseite der Öffnung abgeschieden ist, wird die gesamte Rückseite einer nichtelektrolytischen Plattierung mit einer Ni-Legierung unterzogen, so dass ein Ni-Film auch auf der Oberfläche abgeschieden werden kann Innenwand und Boden der Öffnung erhalten werden. Ein IC-Substrat oder FET, bei dem der Ni-Film nur in dem Bereich verbleibt, der einem Durchgangsloch entspricht. Die Rückseite des IC-Substrats oder FET und die Vorderseite eines Gehäusesubstrats werden durch AuSn-Lot mit schlechter Benetzung für den Ni-Film miteinander verbunden.
  • Die JP S61- 263 284 A offenbart eine Halbleitervorrichtung, welche eine geringere Beschädigung einer oberen Source-Elektrode mit geringerem Wärmewiderstand aufweist. Es werden eine aktive FET-Schicht, eine Gate-Elektrode, ein isolierender Schutzfilm, eine ohmsche Drain-Elektrode, eine obere Drain-Elektrode, eine ohmsche Source-Elektrode und eine obere Source-Elektrode auf einem halbisolierenden GaAs-Substrat ausgebildet, um ein Fenster einer oberen Source-Elektrode mit einem Durchgangsloch zu bilden. Nachdem ein oberer Elektrodenschutzfilm auf den Abschnitt mit Ausnahme des Fensters aufgetragen wurde, werden das Durchgangsloch durch Ätzen und eine Rückseitenelektrode ausgebildet. Dann wird, nachdem ein Schutzfilm für die Rückseitenelektrode gebildet wurde, ein Loch an der Elektrode direkt unter dem Fenster ausgebildet.
  • Zusammenfassung
  • Angesichts des vorstehend beschriebenen Problems ist eine Aufgabe der vorliegenden Erfindung, eine Halbleitervorrichtung zur Verfügung zu stellen, die in der Lage ist, ein elektrisches Leitvermögen zwischen der vorderen Oberflächenseite und der rückseitigen Oberflächenseite eines Substrats sicherzustellen, wenn die Halbleitervorrichtung erhitzt wird, nachdem eine Durchgangsbohrung ausgebildet ist.
  • Die der Erfindung zu Grunde liegende Aufgabe wird erfindungsgemäß bei Halbleitervorrichtungen alternativ mit den Merkmalen der Ansprüche 1 bis 6 gelöst.
  • Gemäß der vorliegenden Erfindung weist eine Halbleitervorrichtung auf: ein Halbleitersubstrat, durch welches eine Durchgangsbohrung von einer rückseitigen Oberfläche zu einer vorderen Oberfläche des Halbleitersubstrat ausgebildet ist; eine Elektrode, die auf der vorderen Oberfläche des Halbleitersubstrats vorgesehen ist und die Durchgangsbohrung verschließt; und eine Metallschicht, die auf der rückseitigen Oberfläche des Halbleitersubstrats, einer Seitenwand der Durchgangsbohrung und einer unteren Oberfläche der Elektrode vorgesehen ist, wobei eine Öffnung in der Metallschicht auf der rückseitigen Oberfläche des Halbleitersubstrats vorgesehen ist, und die Öffnung nur an einen Teil eines Umfangs der Durchgangsbohrung angrenzt.
  • In der vorliegenden Erfindung dringt ein von einem Rückstand erzeugtes Gas in den Übergang zwischen dem Halbleitersubstrat und der Metallschicht ein und erreicht die in der Metallschicht vorgesehene Öffnung. Die Öffnung grenzt an den Umfang der Durchgangsbohrung an, und der Übergang zwischen der Seitenwand der Durchgangsbohrung und der Metallschicht ist in der Öffnung exponiert. Deshalb wird das Gas, das in den Übergang eingedrungen ist, aus der Halbleitervorrichtung abgeleitet. Ein Trennen der Verbindung zwischen der Elektrode und der Metallschicht kann dadurch verhindert werden, womit ein elektrisches Leitvermögen zwischen der vorderen Oberflächenseite und der rückseitigen Oberflächenseite des Substrats sichergestellt wird, selbst wenn die Halbleitervorrichtung erhitzt wird, nachdem die Durchgangsbohrung ausgebildet ist.
  • Andere und weitere Aufgaben, Merkmale und Vorteile der Erfindung werden aus der nachfolgenden Beschreibung ersichtlicher.
  • Figurenliste
    • 1 ist eine Schnittansicht einer Halbleitervorrichtung gemäß einer ersten Ausführungsform der vorliegenden Erfindung.
    • 2 ist eine Unteransicht der Halbleitervorrichtung gemäß der ersten Ausführungsform der vorliegenden Erfindung.
    • 3 und 4 sind Schnittansichten, die eine Halbleitervorrichtung gemäß dem vergleichenden Beispiel zeigen.
    • 5 ist eine Schnittansicht einer Halbleitervorrichtung gemäß einer zweiten Ausführungsform der vorliegenden Erfindung.
    • 6 ist eine Unteransicht der Halbleitervorrichtung gemäß der zweiten Ausführungsform der vorliegenden Erfindung.
    • 7 und 8 sind Schnittansichten einer Halbleitervorrichtung gemäß einer dritten Ausführungsform der vorliegenden Erfindung.
    • 9 ist eine Schnittansicht einer Halbleitervorrichtung gemäß einer vierten Ausführungsform der vorliegenden Erfindung.
    • 10 ist eine Draufsicht einer Halbleitervorrichtung gemäß einer fünften Ausführungsform der vorliegenden Erfindung.
    • 11 ist eine Schnittansicht, aufgenommen entlang einer Linie I-II in 10.
    • 12 ist eine Schnittansicht einer Halbleitervorrichtung gemäß einer sechsten Ausführungsform der vorliegenden Erfindung.
  • Beschreibung der Ausführungsformen
  • Eine Halbleitervorrichtung gemäß den Ausführungsformen der vorliegenden Erfindung wird mit Bezug auf die Zeichnungen beschrieben. Die gleichen Komponenten werden durch die gleichen Bezugszeichen gekennzeichnet, und die wiederholte Beschreibung derselben kann weggelassen sein.
  • Erste Ausführungsform
  • 1 ist eine Schnittansicht einer Halbleitervorrichtung gemäß einer ersten Ausführungsform der vorliegenden Erfindung. 2 ist eine Unteransicht der Halbleitervorrichtung gemäß der ersten Ausführungsform der vorliegenden Erfindung.
  • Eine Halbleitervorrichtung (nicht gezeigt) ist auf einer vorderen Oberfläche eines Halbleitersubstrats 1 ausgebildet. Eine Durchgangsbohrung 2 ist durch das Halbleitersubstrat 1 von einer rückseitigen Oberfläche zu der vorderen Oberfläche des Halbleitersubstrats 1 ausgebildet. Es wird hierbei angenommen, dass eine innere Wand des Halbleitersubstrats 1, die in der Durchgangsbohrung 2 exponiert ist, eine Seitenwand 2a der Durchgangsbohrung 2 ist. Die ebene Form der Durchgangsbohrung 2, wie in einer Draufsicht aus einer Richtung senkrecht zu der rückseitigen Oberfläche des Halbleitersubstrats 1 gesehen, ist kreisförmig. Die Durchgangsbohrung 2 kann jedoch alternativ eine andere Form aufweisen, z.B. eine elliptische Form.
  • Eine Elektrode 3 ist auf der vorderen Oberfläche des Halbleitersubstrats 1 vorgesehen, sodass sie die Durchgangsbohrung 2 verschließt. Eine Metallschicht 4 ist auf der rückseitigen Oberfläche des Halbleitersubstrats 1, der Seitenwand 2a der Durchgangsbohrung 2 und einer unteren Oberfläche der Elektrode 3 vorgesehen. Die Metallschicht 4 und die untere Oberfläche der Elektrode 3 berühren einander direkt, wodurch ein elektrisches Leitvermögen zwischen der vorderen Oberflächenseite und der rückseitigen Oberflächenseite des Halbleitersubstrats 1 bereitgestellt wird. Die Seitenwand 2a der Durchgangsbohrung 2 und die Metallschicht 4 berühren einander direkt, wodurch sie einen Übergang A bilden. Der Übergang A zwischen der Seitenwand 2a der Durchgangsbohrung 2 und der Metallschicht 4 ist durch den gesamten Umfang der Durchgangsbohrung 2 vorgesehen, wie in einer Draufsicht aus einer Richtung senkrecht zu der rückseitigen Oberfläche des Halbleitersubstrats 1 gesehen.
  • Eine Öffnung 5 ist in der Metallschicht 4 auf der rückseitigen Oberfläche des Halbleitersubstrats 1 vorgesehen. Die Öffnung 5 grenzt in einer Draufsicht aus einer Richtung senkrecht zu der rückseitigen Oberfläche des Halbleitersubstrats 1 gesehen nur an einen Teil des Umfangs der Durchgangsbohrung 2 an. Der Übergang A zwischen der Seitenwand 2a der Durchgangsbohrung 2 und der Metallschicht 4 ist in der Öffnung exponiert. Wenn die Öffnung 5 an den gesamten Umfang der Durchgangsbohrung 2 angrenzt, sind die Metallschicht 4 auf der rückseitigen Oberfläche des Halbleitersubstrats 1 und die Metallschicht 4 auf der Seitenwand 2a der Durchgangsbohrung 2 voneinander getrennt und kein elektrisches Leitvermögen ist zwischen der vorderen Oberflächenseite und der rückseitigen Oberflächenseite des Halbleitersubstrats 1 bereitgestellt.
  • Ein Verfahren einer Fertigung der Halbleitervorrichtung gemäß der vorliegenden Ausführungsform wird anschließend beschrieben. Zuerst wird die Elektrode 3 auf der vorderen Oberfläche des Halbleitersubstrats 1 ausgebildet. Das Halbleitersubstrat 1 wird auf der rückseitigen Oberflächenseite geschliffen, bis das Halbleitersubstrat 1 eine vorbestimmte Dicke aufweist. Anschließend wird die rückseitige Oberfläche des Halbleitersubstrats 1 bis auf die Stelle zum Ausbilden der Durchgangsbohrung 2 mit einem Abdeckmittel oder dergleichen mit einer Maske versehen, und das Halbleitersubstrat 1 wird von der rückseitigen Oberflächenseite geätzt, bis die Elektrode 3 exponiert ist. Die Maske wird entfernt, das Halbleitersubstrat 1 wird gereinigt, und die Metallschicht 4 wird danach auf der gesamten Oberfläche auf der rückseitigen Oberflächenseite des Halbleitersubstrats 1, d.h. der rückseitigen Substratoberfläche, der Seitenwand 2a der Durchgangsbohrung 2 und der unteren Oberfläche der Elektrode 3 gebildet. Anschließend wird, um ein Entfernen der Metallschicht 4 auf Schnittlinien zu ermöglichen, die rückseitige Oberfläche bis auf die Stelle für ein Ausbilden der Öffnung 5 und der Schnittlinien mit einem Photoabdeckmittel bedeckt. Die Metallschicht 4 wird in diesem Zustand mit einer Lösung bearbeitet, welche die Metallschicht 4 ätzt aber nicht das Halbleitersubstrat 1 ätzt, wodurch die Öffnung 5 ausgebildet wird.
  • Der Vorteil der vorliegenden Ausführungsform wird anschließend durch einen Vergleich mit einem vergleichenden Beispiel beschrieben. 3 und 4 sind Schnittansichten, die eine Halbleitervorrichtung gemäß dem vergleichenden Beispiel zeigen. In dem vergleichenden Beispiel ist die Öffnung 5 nicht in der Metallschicht 4 vorgesehen. Wenn die Halbleitervorrichtung erhitzt wird, nachdem die Durchgangsbohrung 2 ausgebildet ist, wird ein Druck auf den Übergang A zwischen dem Halbleitersubstrat 1 und der Metallschicht 4 durch ein Gas ausgeübt, das von einem Rückstand erzeugt wird, der mit der Metallschicht 4 auf der rückseitigen Oberfläche bedeckt ist. Dieser Druck wird durch den Übergang A übertragen, sodass der Übergang A zwischen der Elektrode 3 auf der vorderen Oberflächenseite und der Metallschicht 4 auf der rückseitigen Oberflächenseite, der ein geringes Haftvermögen aufweist, ausgedehnt wird. Als eine Folge wird die Verbindung zwischen der Elektrode 3 und der Metallschicht 4 getrennt und das elektrische Leitvermögen zwischen der Elektrode 3 und der Metallschicht 4 geht verloren.
  • In der vorliegenden Ausführungsform dringt ein von einem Rückstand erzeugtes Gas in den Übergang A zwischen dem Halbleitersubstrat 1 und der Metallschicht 4 ein und erreicht die Öffnung 5, die in der Metallschicht 4 vorgesehen ist. Die Öffnung 5 grenzt an den Umfang der Durchgangsbohrung 2 an, und der Übergang A zwischen der Seitenwand 2a der Durchgangsbohrung 2 und der Metallschicht 4 ist in der Öffnung 5 exponiert. Deshalb wird das Gas, das in den Übergang A eingedrungen ist, aus der Halbleitervorrichtung abgeleitet. Ein Trennen der Verbindung zwischen der Elektrode 3 und der Metallschicht 4 kann dadurch verhindert werden, womit ein elektrisches Leitvermögen zwischen der vorderen Oberflächenseite und der rückseitigen Oberflächenseite des Substrats sichergestellt wird, selbst wenn die Halbleitervorrichtung erhitzt wird, nachdem die Durchgangsbohrung 2 ausgebildet ist.
  • Zweite Ausführungsform
  • 5 ist eine Schnittansicht einer Halbleitervorrichtung gemäß einer zweiten Ausführungsform der vorliegenden Erfindung. 6 ist eine Unteransicht der Halbleitervorrichtung gemäß der zweiten Ausführungsform der vorliegenden Erfindung. In der vorliegenden Ausführungsform sind erste und zweite Metallschichten 6 und 7 nacheinander anstelle der Metallschicht 4 in der ersten Ausführungsform auf die rückseitige Oberfläche des Halbleitersubstrats 1, die Seitenwand 2a der Durchgangsbohrung 2 und die untere Oberfläche der Elektrode 3 aufgebracht. Die erste Metallschicht 6 ist dünner als die zweite Metallschicht 7. Die zweite Metallschicht 7 ist eine Hauptschicht für ein Leitvermögen in den Metallschichten auf der rückseitigen Oberflächenseite, und die Dicke der zweiten Metallschicht 7 nimmt den großen Teil der Dicke der Metallschicht auf der rückseitigen Oberflächenseite ein. Die erste Metallschicht 6 wird durch stromloses Beschichten als eine Opferschicht in einem Fall gebildet, in welchem die zweite Metallschicht 7 durch Elektrobeschichten gebildet wird. Ein Bilden der ersten Metallschicht 6 ist jedoch nicht darauf beschränkt. Die erste Metallschicht 6 kann als eine Sperrschicht zum Sicherstellen eines Haftvermögens gebildet sein. Andere Bildungsverfahren als diejenigen, die vorstehend beschrieben sind, wie zum Beispiel Sputtern, sind ebenfalls anwendbar.
  • Eine Öffnung 8 ist in der zweiten Metallschicht 7 auf der rückseitigen Oberfläche des Halbleitersubstrats 1 vorgesehen. Die Öffnung 8 grenzt nur an einen Teil des Umfangs der Durchgangsbohrung 2 an. Die Öffnung 8 in der vorliegenden Ausführungsform ist auf die gleiche Weise ausgebildet wie in der ersten Ausführungsform. Das heißt, die Metallschicht 7 wird geätzt, während die rückseitige Oberfläche bis auf die Stelle für das Ausbilden der Öffnung 8 und die Schnittlinien mit einem Photoabdeckmittel bedeckt ist.
  • Ein Übergang B zwischen der ersten Metallschicht 6 auf der Seitenwand 2a der Durchgangsbohrung 2 und der zweiten Metallschicht 7 ist in der Öffnung 8 exponiert. Der Übergang A zwischen der Seitenwand 2a der Durchgangsbohrung 2 und der ersten Metallschicht 6 ist ebenfalls an Stellen ausgebildet, die im Wesentlichen die gleichen sind wie die Stellen, an denen der Übergang B ausgebildet ist. Ein Abschnitt des Übergangs A existiert unter der ersten Metallschicht 6, die in der Öffnung 8 verbleibt.
  • In der vorliegenden Ausführungsform dringt ein Gas, das von einem Rückstand erzeugt wird, in den Übergang A zwischen dem Halbleitersubstrat 1 und der ersten Metallschicht 6 ein und erreicht die Öffnung 8, die in der zweiten Metallschicht 7 vorgesehen ist. Ein innerer Abschnitt der Öffnung 8 ist mit der ersten Metallschicht 6 verschlossen. Da jedoch die erste Metallschicht 6 dünn ist, tritt das Gas durch die erste Metallschicht 6, sodass es aus der Halbleitervorrichtung abgeleitet wird. Als eine Folge kann ein elektrisches Leitvermögen zwischen der vorderen Oberflächenseite und der rückseitigen Oberflächenseite des Substrats sichergestellt werden, selbst wenn die Halbleitervorrichtung erhitzt wird, nachdem die Durchgangsbohrung 2 ausgebildet ist.
  • Da die dünne erste Metallschicht 6 belassen wird, besteht keine Notwendigkeit, ein Ätzen auf die zweite Hauptmetallschicht 7 und die dünne erste Metallschicht 6 zweimal durchzuführen, womit die Bearbeitung vereinfacht wird. Weiter ist in einem Fall, in welchem die Metallschicht durch stromloses Beschichten gebildet wird, der Einfluss eines Gases bedeutend, weil eine Wärmebehandlung nach dem stromlosen Beschichten erforderlich ist. Deshalb ist der Vorteil des Bereitstellens der Öffnung 8 in der zweiten Metallschicht 7 wie in der vorliegenden Ausführungsform groß.
  • Dritte Ausführungsform
  • 7 und 8 sind Schnittansichten einer Halbleitervorrichtung gemäß einer dritten Ausführungsform der vorliegenden Erfindung. In 8 ist die Halbleitervorrichtung in einer Richtung gesehen, die sich von der Richtung unterscheidet, in welcher die Halbleitervorrichtung in 7 gesehen ist. Eine Öffnung 9 ist in der Metallschicht 4 auf der Seitenwand 2a der Durchgangsbohrung 2 anstelle der Öffnung 5 in der ersten Ausführungsform vorgesehen. Die Seitenwand 2a der Durchgangsbohrung 2 ist in der Öffnung 9 exponiert.
  • In der vorliegenden Ausführungsform ist die Seitenwand 2a der Durchgangsbohrung 2 in eine spitz zulaufende Form gebracht, sodass die Seitenwand 2a durch Photogravur ausgebildet werden kann. Die Metallschicht 4 wird auf der gesamten Oberfläche auf der rückseitigen Oberflächenseite des Halbleitersubstrats 1 ausgebildet, und die rückseitige Oberfläche bis auf die Stelle für ein Ausbilden der Öffnung 9 wird danach mit einem Photoabdeckmittel bedeckt. Die Metallschicht 4 wird in diesem Zustand mit einer Lösung bearbeitet, welche die Metallschicht 4 ätzt aber das Halbleitersubstrat 1 nicht ätzt, wodurch die Öffnung 9 ausgebildet wird.
  • Ein Gas, das von einem Rückstand erzeugt wird, dringt in den Übergang A ein, sodass es durch die Öffnung 9 aus der Halbleitervorrichtung abgeleitet wird wie in der ersten Ausführungsform. Als eine Folge kann ein elektrisches Leitvermögen zwischen der vorderen Oberflächenseite und der rückseitigen Oberflächenseite des Substrats sichergestellt werden, selbst wenn die Halbleitervorrichtung erhitzt wird, nachdem die Durchgangsbohrung 2 ausgebildet ist. Obwohl das Verfahren eines Ausbildens der Öffnung 9 kompliziert ist, ermöglicht das Bereitstellen der Öffnung 9 in der Durchgangsbohrung 2 ein Entweichen des Gases im Vergleich zu der ersten Ausführungsform.
  • Vierte Ausführungsform
  • 9 ist eine Schnittansicht einer Halbleitervorrichtung gemäß einer vierten Ausführungsform der vorliegenden Erfindung. In der vorliegenden Ausführungsform sind erste und eine zweite Metallschichten 6 und 7 anstelle der Metallschicht 4 in der dritten Ausführungsform nacheinander auf die rückseitige Oberfläche des Halbleitersubstrats 1, die Seitenwand 2a der Durchgangsbohrung 2 und die untere Oberfläche der Elektrode 3 aufgebracht. Die erste Metallschicht 6 ist dünner als die zweite Metallschicht 7. Eine Öffnung 10 ist in der zweiten Metallschicht 7 auf der Seitenwand 2a der Durchgangsbohrung 2 vorgesehen. Die erste Metallschicht 6 ist in der Öffnung 10 exponiert. Mit dieser Anordnung können die gleichen Vorteile wie diejenigen in der zweiten und dritten Ausführungsform erhalten werden.
  • Fünfte Ausführungsform
  • 10 ist eine Draufsicht einer Halbleitervorrichtung gemäß einer fünften Ausführungsform der vorliegenden Erfindung. 11 ist eine Schnittansicht, aufgenommen entlang einer Linie I-II in 10. Eine Öffnung 11 ist in der Elektrode 3 auf der Durchgangsbohrung 2 anstelle der Öffnung 5 in der ersten Ausführungsform vorgesehen. Die Metallschicht 4 ist in der Öffnung 11 exponiert.
  • In der vorliegenden Ausführungsform wird die vordere Oberfläche des Substrats bis auf die Stelle für ein Ausbilden der Öffnung 11 mit einem Photoabdeckmittel bedeckt, nachdem die Durchgangsbohrung 2 und die Metallschicht 4 ausgebildet sind, und die Elektrode 3 auf der vorderen Oberflächenseite wird geätzt, wobei die Metallschicht 4 auf der rückseitigen Oberflächenseite als eine Stopperschicht verwendet wird, wodurch die Öffnung 11 ausgebildet wird.
  • Ein Gas, das von einem Rückstand erzeugt wird, dringt in den Übergang A ein, sodass es durch die Öffnung 11 aus der Halbleitervorrichtung abgeleitet wird, wie in der ersten Ausführungsform. Als eine Folge kann ein elektrisches Leitvermögen zwischen der vorderen Oberflächenseite und der rückseitigen Oberflächenseite des Substrats sichergestellt werden, selbst wenn die Halbleitervorrichtung erhitzt wird, nachdem die Durchgangsbohrung 2 ausgebildet ist. Obwohl das Verfahren eines Ausbildens der Öffnung 11 kompliziert ist, ermöglicht das Bereitstellen der Öffnung 11 auf der Durchgangsbohrung 2 ein Entweichen des Gases im Vergleich zu der ersten Ausführungsform.
  • Sechste Ausführungsform
  • 12 ist eine Schnittansicht einer Halbleitervorrichtung gemäß einer sechsten Ausführungsform der vorliegenden Erfindung. Erste und zweite Elektroden 12 und 13 sind nacheinander auf die vordere Oberfläche des Halbleitersubstrats 1 aufgebracht, sodass sie die Durchgangsbohrung 2 anstelle der Elektrode 3 in der fünften Ausführungsform verschließen. Die erste Elektrode 12 ist dünner als die zweite Elektrode 13. Eine Öffnung 14 ist in der zweiten Elektrode 13 auf der Durchgangsbohrung 2 vorgesehen. Die erste Elektrode 12 ist in der Öffnung 14 exponiert. Mit dieser Anordnung können die gleichen Vorteile erhalten werden wie diejenigen in der zweiten und fünften Ausführungsform.
  • Zusammengefasst weist eine Halbleitervorrichtung auf: ein Halbleitersubstrat, durch welches eine Durchgangsbohrung von einer rückseitigen Oberfläche zu einer vorderen Oberfläche des Halbleitersubstrats ausgebildet ist; eine Elektrode, die auf der vorderen Oberfläche des Halbleitersubstrats vorgesehen ist und die Durchgangsbohrung verschließt; und eine Metallschicht, die auf der rückseitigen Oberfläche des Halbleitersubstrats, einer Seitenwand der Durchgangsbohrung und einer unteren Oberfläche der Elektrode vorgesehen ist, wobei eine Öffnung in der Metallschicht auf der rückseitigen Oberfläche des Halbleitersubstrats vorgesehen ist, und die Öffnung nur an einen Teil eines Umfangs der Durchgangsbohrung angrenzt.
  • Bezugszeichenliste
    • 1
    Halbleitersubstrat
    2
    Durchgangsbohrung
    2a
    Seitenwand
    3
    Elektrode
    4
    Metallschicht
    5
    Öffnung
    6
    Metallschicht
    7
    Metallschicht
    8
    Öffnung
    9
    Öffnung
    10
    Öffnung
    11
    Öffnung
    12
    Elektrode
    13
    Elektrode
    14
    Öffnung
    A
    Übergang
    B
    Übergang

Claims (6)

  1. Halbleitervorrichtung aufweisend: - ein Halbleitersubstrat (1), durch welches eine Durchgangsbohrung (2) von einer rückseitigen Oberfläche zu einer vorderen Oberfläche des Halbleitersubstrats (1) ausgebildet ist; - eine Elektrode (3), die auf der vorderen Oberfläche des Halbleitersubstrats (1) ausgebildet ist und die Durchgangsbohrung (2) verschließt; und - eine Metallschicht (4), die auf der rückseitigen Oberfläche des Halbleitersubstrats (1), einer Seitenwand (2a) der Durchgangsbohrung (2) und einer unteren Oberfläche der Elektrode (3) ausgebildet ist, wobei: - eine Öffnung (5) in der Metallschicht (4) auf der rückseitigen Oberfläche des Halbleitersubstrats (1) ausgebildet ist, - die Öffnung (5) nur an einen Teil eines Umfangs der Durchgangsbohrung (2) angrenzt, und - ein Übergang (A) zwischen der Seitenwand (2a) der Durchgangsbohrung (2) und der Metallschicht (4) in der Öffnung (5) exponiert ist.
  2. Halbleitervorrichtung, aufweisend: - ein Halbleitersubstrat (1), durch welches eine Durchgangsbohrung (2) von einer rückseitigen Oberfläche zu einer vorderen Oberfläche des Halbleitersubstrats (1) ausgebildet ist; - eine Elektrode (3), die auf der vorderen Oberfläche des Halbleitersubstrats (1) ausgebildet ist und die Durchgangsbohrung (2) verschließt; und - erste und zweite Metallschichten (6, 7), die nacheinander auf die rückseitige Oberfläche des Halbleitersubstrats (1), eine Seitenwand (2a) der Durchgangsbohrung (2) und eine untere Oberfläche der Elektrode (3) aufgebracht sind, wobei: - die erste Metallschicht (6) dünner ist als die zweite Metallschicht (7), - eine Öffnung (8) in der zweiten Metallschicht (7) auf der rückseitigen Oberfläche des Halbleitersubstrats (1) ausgebildet ist, - die Öffnung (8) nur an einen Teil eines Umfangs der Durchgangsbohrung (2) angrenzt, und - ein Übergang (B) zwischen der ersten und zweiten Metallschicht (6, 7) auf der Seitenwand (2a) der Durchgangsbohrung (2) in der Öffnung (8) exponiert ist.
  3. Halbleitervorrichtung, aufweisend: - ein Halbleitersubstrat (1), durch welches eine Durchgangsbohrung (2) von einer rückseitigen Oberfläche zu einer vorderen Oberfläche des Halbleitersubstrats (1) ausgebildet ist; - eine Elektrode (3), die auf der vorderen Oberfläche des Halbleitersubstrats (1) ausgebildet ist und die Durchgangsbohrung (2) verschließt; und - eine Metallschicht (4), die auf der rückseitigen Oberfläche des Halbleitersubstrats (1), einer Seitenwand (2a) der Durchgangsbohrung (2) und einer unteren Oberfläche der Elektrode (3) ausgebildet ist, wobei: - eine Öffnung (9) in der Metallschicht (4) auf der Seitenwand (2a) der Durchgangsbohrung (2) ausgebildet ist, - die Seitenwand (2a) der Durchgangsbohrung (2) in der Öffnung (9) exponiert ist und - Gas, das in den Übergang zwischen dem Halbleitersubstrat (1) und der Metallschicht (4) eingedrungen ist, aus der Halbleitervorrichtung abgeleitet wird.
  4. Halbleitervorrichtung, aufweisend: - ein Halbleitersubstrat (1), durch welches eine Durchgangsbohrung (2) von einer rückseitigen Oberfläche zu einer vorderen Oberfläche des Halbleitersubstrats (1) ausgebildet ist; - eine Elektrode (3), die auf der vorderen Oberfläche des Halbleitersubstrats (1) ausgebildet ist und die Durchgangsbohrung (2) verschließt; und - erste und zweite Metallschichten (6, 7), die nacheinander auf die rückseitige Oberfläche des Halbleitersubstrats (1), eine Seitenwand (2a) der Durchgangsbohrung (2) und eine untere Oberfläche der Elektrode (3) aufgebracht sind, wobei: - die erste Metallschicht (6) dünner ist als die zweite Metallschicht (7), - eine Öffnung (10) in der zweiten Metallschicht (7) auf der Seitenwand (2a) der Durchgangsbohrung (2) ausgebildet ist, - die erste Metallschicht (6) in der Öffnung (10) exponiert ist und - die erste Metallschicht (6) so dünn ist, dass Gas durch die erste Metallschicht (6) hindurchtreten kann, so dass es aus der Halbleitervorrichtung abgeleitet wird.
  5. Halbleitervorrichtung, aufweisend: - ein Halbleitersubstrat (1), durch welches eine Durchgangsbohrung (2) von einer rückseitigen Oberfläche zu einer vorderen Oberfläche des Halbleitersubstrats (1) ausgebildet ist; - eine Elektrode (3), die auf der vorderen Oberfläche des Halbleitersubstrats (1) ausgebildet ist und die Durchgangsbohrung (2) verschließt; und - eine Metallschicht (4), die auf der rückseitigen Oberfläche des Halbleitersubstrats (1), einer Seitenwand (2a) der Durchgangsbohrung (2) und einer unteren Oberfläche der Elektrode (3) ausgebildet ist, wobei: - eine Öffnung (11) in der Elektrode (3) auf der Durchgangsbohrung (2) ausgebildet ist, - die Metallschicht (4) in der Öffnung (11) exponiert ist und - die Metallschicht (4) durchgehend und nicht mit einer Öffnung in der Durchgangsbohrung (2) ausgebildet ist.
  6. Halbleitervorrichtung, aufweisend: - ein Halbleitersubstrat (1), durch welches eine Durchgangsbohrung (2) von einer rückseitigen Oberfläche zu einer vorderen Oberfläche des Halbleitersubstrats (1) ausgebildet ist; - erste und zweite Elektroden (12, 13), die nacheinander auf der vorderen Oberfläche des Halbleitersubstrats (1) aufgebracht sind und die Durchgangsbohrung (2) verschließen; und - eine Metallschicht (4), die auf der rückseitigen Oberfläche des Halbleitersubstrats (1), einer Seitenwand (2a) der Durchgangsbohrung (2) und einer unteren Oberfläche der ersten Elektrode (12) ausgebildet ist, wobei: - die erste Elektrode (12) dünner ist als die zweite Elektrode (13), - eine Öffnung (14) in der zweiten Elektrode (3) auf der Durchgangsbohrung (2) ausgebildet ist, und - die erste Elektrode (12) in der Öffnung (14) exponiert ist.
DE102017200415.0A 2016-02-08 2017-01-12 Halbleitervorrichtung Active DE102017200415B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016021641A JP6648544B2 (ja) 2016-02-08 2016-02-08 半導体装置
JP2016-021641 2016-02-08

Publications (2)

Publication Number Publication Date
DE102017200415A1 DE102017200415A1 (de) 2017-08-10
DE102017200415B4 true DE102017200415B4 (de) 2022-04-21

Family

ID=59382095

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102017200415.0A Active DE102017200415B4 (de) 2016-02-08 2017-01-12 Halbleitervorrichtung

Country Status (6)

Country Link
US (1) US10020246B2 (de)
JP (1) JP6648544B2 (de)
KR (1) KR101898373B1 (de)
CN (1) CN107045978B (de)
DE (1) DE102017200415B4 (de)
TW (1) TWI624908B (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107527823A (zh) * 2017-08-24 2017-12-29 通富微电子股份有限公司 一种封装基板的制备方法及封装基板
CN107611043A (zh) * 2017-08-24 2018-01-19 通富微电子股份有限公司 一种扇出型封装方法
CN107611112A (zh) * 2017-08-24 2018-01-19 通富微电子股份有限公司 一种扇出型封装器件
CN107564880A (zh) * 2017-08-24 2018-01-09 通富微电子股份有限公司 一种扇出型封装器件
CN107481940A (zh) * 2017-08-24 2017-12-15 通富微电子股份有限公司 一种封装基板的制备方法及封装基板
CN107611042B (zh) * 2017-08-24 2021-09-21 通富微电子股份有限公司 一种扇出型封装方法
CN107516638A (zh) * 2017-08-24 2017-12-26 通富微电子股份有限公司 一种扇出型封装方法
CN107564879A (zh) * 2017-08-24 2018-01-09 通富微电子股份有限公司 一种扇出型封装器件

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61263284A (ja) 1985-05-17 1986-11-21 Nec Corp 半導体装置
DE19811042A1 (de) 1997-04-24 1998-10-29 Mitsubishi Electric Corp Halbleiterbauelement, Verfahren zu seiner Herstellung und dafür verwendetes Ätzmittel
US20100270683A1 (en) 2009-04-24 2010-10-28 Nec Electronics Corporation Semiconductor device and method of manufacturing semiconductor device

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3443219B2 (ja) * 1995-11-14 2003-09-02 株式会社日立製作所 半導体集積回路装置およびその製造方法
DE112005000522T5 (de) * 2004-03-03 2007-01-18 Shinko Electric Industries Co., Ltd. Platinen-Herstellungsverfahren und Platine
CN1926930B (zh) * 2004-03-03 2011-06-15 新光电气工业株式会社 电路板制造方法与电路板
JP4884104B2 (ja) * 2006-06-29 2012-02-29 富士通セミコンダクター株式会社 キャパシタを含む半導体装置及びその製造方法
JP5119623B2 (ja) * 2006-08-03 2013-01-16 大日本印刷株式会社 インターポーザ基板の製造方法
JP4937842B2 (ja) * 2007-06-06 2012-05-23 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2009220493A (ja) * 2008-03-18 2009-10-01 Nec Electronics Corp 金属ペースト印刷方法およびメタルマスク
JP5471268B2 (ja) * 2008-12-26 2014-04-16 大日本印刷株式会社 貫通電極基板及びその製造方法
JP5532394B2 (ja) * 2009-10-15 2014-06-25 セイコーエプソン株式会社 半導体装置及び回路基板並びに電子機器
JP5663886B2 (ja) 2010-02-08 2015-02-04 三菱電機株式会社 半導体装置の製造方法
US8415805B2 (en) 2010-12-17 2013-04-09 Skyworks Solutions, Inc. Etched wafers and methods of forming the same
JP5357241B2 (ja) * 2011-08-10 2013-12-04 新光電気工業株式会社 半導体装置及び半導体装置の製造方法
JP2016021641A (ja) 2014-07-14 2016-02-04 富士ゼロックス株式会社 情報処理装置およびプログラム

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61263284A (ja) 1985-05-17 1986-11-21 Nec Corp 半導体装置
DE19811042A1 (de) 1997-04-24 1998-10-29 Mitsubishi Electric Corp Halbleiterbauelement, Verfahren zu seiner Herstellung und dafür verwendetes Ätzmittel
US20100270683A1 (en) 2009-04-24 2010-10-28 Nec Electronics Corporation Semiconductor device and method of manufacturing semiconductor device

Also Published As

Publication number Publication date
CN107045978A (zh) 2017-08-15
JP2017143093A (ja) 2017-08-17
KR20170094073A (ko) 2017-08-17
CN107045978B (zh) 2020-08-21
US10020246B2 (en) 2018-07-10
TW201733004A (zh) 2017-09-16
DE102017200415A1 (de) 2017-08-10
JP6648544B2 (ja) 2020-02-14
KR101898373B1 (ko) 2018-09-12
US20170229380A1 (en) 2017-08-10
TWI624908B (zh) 2018-05-21

Similar Documents

Publication Publication Date Title
DE102017200415B4 (de) Halbleitervorrichtung
DE1965546C3 (de) Halbleiterbauelement
DE69218664T2 (de) Herstellungsverfahren von einer Mehrschichtleiterbahn-Struktur über einer Halbleiteranordung
DE1614872C3 (de) Halbleiteranordnung
DE2637667A1 (de) Halbleiteranordnung
DE2723944C2 (de) Verfahren zum Herstellen einer Anordnung aus einer strukturierten Schicht und einem Muster
DE2312413B2 (de) Verfahren zur herstellung eines matrixschaltkreises
DE69209970T2 (de) Höckerelektrodenstruktur und Halbleiterchip mit dieser Struktur
DE68916166T2 (de) Herstellen von selbstjustierenden Kontakten ohne Maske.
DE2033532C3 (de) Halbleiteranordnung mit einer Passivierungsschicht aus Siliziumdioxid
DE19501557A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE4306322A1 (en) Layer connecting structure mfr. for semiconductor memory device - filling hole between upper and lower conductive layers with blocking metal film and tungsten film in two-stage process
DE68917003T2 (de) Verfahren zur Herstellung von Halbleiterbauelementen, die gegen Musterverunreinigungen geschützt sind.
DE4320780A1 (de) Halbleiteranordnung und Verfahren zur Herstellung
DE2249832B2 (de) Verfahren zum herstellen einer verdrahtungsschicht und anwendung des verfahrens zum herstellen von mehrschichtenverdrahtungen
DE2336908C3 (de) Integrierte Halbleiteranordnung mit Mehrlagen-Metallisierung
DE2047799B2 (de) Mehrlagige Leiterschichten auf einem Halbleitersubstrat und Verfahren zum Herstellen derartiger mehrlagiger Leiterschichten
DE4437761B4 (de) Verfahren zum Bilden eines Kontakts in einer Halbleitervorrichtung
DE1614233B2 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE1289188B (de) Metallbasistransistor
DE102019209065B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung der Halbleitervorrichtung
DE3444741A1 (de) Schutzschaltungsanordnung fuer eine halbleitervorrichtung
DE102014118790A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen der Halbleitervorrichtung
DE2253001A1 (de) Verfahren zur herstellung von halbleiteranordnungen
DE102019218444B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung und Halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R084 Declaration of willingness to licence
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final