DE19811042A1 - Halbleiterbauelement, Verfahren zu seiner Herstellung und dafür verwendetes Ätzmittel - Google Patents
Halbleiterbauelement, Verfahren zu seiner Herstellung und dafür verwendetes ÄtzmittelInfo
- Publication number
- DE19811042A1 DE19811042A1 DE19811042A DE19811042A DE19811042A1 DE 19811042 A1 DE19811042 A1 DE 19811042A1 DE 19811042 A DE19811042 A DE 19811042A DE 19811042 A DE19811042 A DE 19811042A DE 19811042 A1 DE19811042 A1 DE 19811042A1
- Authority
- DE
- Germany
- Prior art keywords
- opening
- layer
- hole
- semiconductor device
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 176
- 239000000758 substrate Substances 0.000 claims abstract description 275
- 229910000990 Ni alloy Inorganic materials 0.000 claims abstract description 60
- 238000005530 etching Methods 0.000 claims abstract description 51
- 238000004519 manufacturing process Methods 0.000 claims abstract description 51
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 claims abstract description 36
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 claims abstract description 17
- 229910017604 nitric acid Inorganic materials 0.000 claims abstract description 17
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims abstract description 10
- 238000007747 plating Methods 0.000 claims description 80
- 229910000679 solder Inorganic materials 0.000 claims description 36
- 238000001312 dry etching Methods 0.000 claims description 32
- 238000001039 wet etching Methods 0.000 claims description 26
- 238000000151 deposition Methods 0.000 claims description 17
- 239000002131 composite material Substances 0.000 claims description 10
- 238000001704 evaporation Methods 0.000 claims description 8
- 230000008020 evaporation Effects 0.000 claims description 8
- 150000001875 compounds Chemical class 0.000 claims description 5
- 230000007423 decrease Effects 0.000 claims description 4
- 238000000992 sputter etching Methods 0.000 claims description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 abstract description 113
- 230000015572 biosynthetic process Effects 0.000 abstract description 10
- 229910052759 nickel Inorganic materials 0.000 abstract description 9
- 230000008021 deposition Effects 0.000 abstract description 8
- 229910052737 gold Inorganic materials 0.000 abstract description 5
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 abstract 3
- 239000010931 gold Substances 0.000 abstract 3
- 238000007772 electroless plating Methods 0.000 abstract 1
- 235000011149 sulphuric acid Nutrition 0.000 abstract 1
- 239000001117 sulphuric acid Substances 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 255
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 159
- 238000000034 method Methods 0.000 description 48
- 239000011248 coating agent Substances 0.000 description 14
- 238000000576 coating method Methods 0.000 description 14
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 11
- 230000000694 effects Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 229910052739 hydrogen Inorganic materials 0.000 description 6
- 239000001257 hydrogen Substances 0.000 description 6
- 238000009713 electroplating Methods 0.000 description 5
- 238000012549 training Methods 0.000 description 5
- 229910018104 Ni-P Inorganic materials 0.000 description 4
- 229910018536 Ni—P Inorganic materials 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 238000003756 stirring Methods 0.000 description 4
- 239000003054 catalyst Substances 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 239000011247 coating layer Substances 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- -1 hypophosphite ions Chemical class 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 238000006722 reduction reaction Methods 0.000 description 3
- YZCKVEUIGOORGS-UHFFFAOYSA-N Hydrogen atom Chemical compound [H] YZCKVEUIGOORGS-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- KWSLGOVYXMQPPX-UHFFFAOYSA-N 5-[3-(trifluoromethyl)phenyl]-2h-tetrazole Chemical compound FC(F)(F)C1=CC=CC(C2=NNN=N2)=C1 KWSLGOVYXMQPPX-UHFFFAOYSA-N 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 101100346656 Drosophila melanogaster strat gene Proteins 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- KGBXLFKZBHKPEV-UHFFFAOYSA-N boric acid Chemical compound OB(O)O KGBXLFKZBHKPEV-UHFFFAOYSA-N 0.000 description 1
- 239000004327 boric acid Substances 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000006227 byproduct Substances 0.000 description 1
- 230000003197 catalytic effect Effects 0.000 description 1
- 239000003638 chemical reducing agent Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 239000003085 diluting agent Substances 0.000 description 1
- 238000003411 electrode reaction Methods 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000011068 loading method Methods 0.000 description 1
- 210000004072 lung Anatomy 0.000 description 1
- LGQLOGILCSXPEA-UHFFFAOYSA-L nickel sulfate Chemical compound [Ni+2].[O-]S([O-])(=O)=O LGQLOGILCSXPEA-UHFFFAOYSA-L 0.000 description 1
- 229910000363 nickel(II) sulfate Inorganic materials 0.000 description 1
- 239000007800 oxidant agent Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 108090000623 proteins and genes Proteins 0.000 description 1
- 229910001379 sodium hypophosphite Inorganic materials 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910052720 vanadium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/10155—Shape being other than a cuboid
- H01L2924/10158—Shape being other than a cuboid at the passive surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/1026—Compound semiconductors
- H01L2924/1032—III-V
- H01L2924/10329—Gallium arsenide [GaAs]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Chemically Coating (AREA)
- Electrodes Of Semiconductors (AREA)
- Weting (AREA)
- Junction Field-Effect Transistors (AREA)
Description
Die vorliegende Erfindung betrifft ein Halbleiterbauelement
unter Verwendung eines Verbindungshalbleiters, und insbeson
dere eine Durchgangsloch-Struktur, die in diesem Halbleiter
bauelement ausgebildet ist, ein Verfahren zu seiner Herstel
lung, und ein Ätzmittel, das für das Herstellungsverfahren
verwendet wird.
Wenn eine IC (integrierte Schaltung) bei einer Frequenz, die
höher ist als das Quasi-Mikrowellenband, entworfen werden
soll, muß die IC, weil das Verhalten der Elektronen als Welle
nicht vernachläßigt werden kann, als verteilte konstante Lei
tung ausgestaltet werden. Als eine solche verteilte konstante
Leitung wird weitverbreitet eine Mikrostreifen-Leiterbahn
verwendet.
Wenn eine Mikrostreifen-Leitung verwendet wird, wie dies
schematisch in Fig. 17 dargestellt wird, muß ein Durchgangs
loch 104 ausgebildet werden, um einen Elektrodenanschluß 102
auf der vorderen Oberfläche eines GaAs-Substrats 101 mit ei
nem Masseleiter aus Metall auf der rückseitigen Oberfläche
davon elektrisch zu verbinden, und auf der vorderen Oberflä
che des GaAs-Substrats 101 wird ein Streifenleiter 105 ausge
bildet.
Fig. 18 zeigt im Querschnitt einen Fall, bei dem ein Halb
leiterplättchen (nachfolgend als "IC-Substrat" bezeichnet)
durch Plättchenbonden an ein Bauelementsubstrat 106 unter
Verwendung eines AuSn-Lots 107 verbunden ist. Wie in Fig. 18
gezeigt, wurde ein Sperrschichtmetall 108, z. B. Nickel, nur
in einer Region, die das Durchgangsloch 104a bildet, an der
Oberfläche der leitenden Au-Schicht 104b ausgebildet.
Wie in Fig. 18 dargestellt, entspricht außerdem der durch
das Durchgangsloch 104a eingenommene Bereich einer Region,
dessen Durchmesser zwei oder mehrfach so groß ist wie die
Dicke des GaAs-Substrats 101.
Ein Halbleiterbauelement mit dem gleichen Aufbau wie die
Durchgangslochstruktur wird in der JP-A-2-162735 beschrieben.
Unter Bezugnahme auf Fig. 19 wird nun ein Verfahren zur Aus
bildung des in dem Dokument beschriebenen Durchgangsloches
angegeben.
Wie in Fig. 19(a) dargestellt wird auf der vorderen Oberflä
che eines GaAs-Substrats 101 ein Elektrodenanschluß 102 auf
gebracht. Wie in Fig. 19(b) gezeigt, wird auf der rückseiti
gen Oberfläche des GaAs-Substrats 101 eine Ätzmaske 109a mit
einem Öffnungsmuster auf dem dem Elektrodenanschluß 102 ent
sprechenden Bereich ausgebildet. Wie in Fig. 19(c) darge
stellt, wird die rückseitige Oberfläche des GaAs-Substrats
101 ferner einem Naßätzen unterworfen, um eine Öffnung 109
auszubilden. In diesem Fall ist der Durchmesser der Öffnung
109 an der rückseitigen Oberfläche des GaAs-Substrats 101
zweimal so groß wie die Dicke des GaAs-Substrats 101. Wie in
Fig. 19(d) dargestellt, wird die Ätzmaske 109a entfernt.
Wie in Fig. 19(e) dargestellt, wird eine leitfähige
Au-Schicht 104b auf die gesamte rückseitig Oberfläche des
GaAs-Substrats 101 aufplattiert.
Danach wird, wie in Fig. 19(f) dargestellt, ein Resistmuster
110 in einem Bereich, mit Ausnahme des Bereichs des Durch
gangsloches 104a, auf der rückseitigen Oberfläche des
GaAs-Substrats 101 ausgebildet.
Das Resistmuster 110 hat auf dem dem Durchgangsloch 104a ent
sprechenden Bereich ein Öffnungsmuster (Öffnung).
Wie in Fig. 19(g) dargestellt, wird das GaAs-Substrat 101
einem elektrolytischen oder nicht-elektrolytischen
Nickel-Plattieren unterworfen, um ein Sperrschichtmetall 108 aus
Nickel auf der Oberfläche des Durchgangslochs 104a auszubil
den.
Wie in Fig. 19(h) dargestellt, wird das Resistmuster 110
weggeätzt, um das IC-Substrat fertigzustellen.
Die rückseitige Oberfläche des in Fig. 19(h) dargestellten
IC-Substrats wird auf die vordere Oberfläche des Bauelement-Sub
strats 106 gebunden, um ein Halbleiterelement mit einer
Querschnittstruktur, wie sie in Fig. 18 dargestellt ist, zu
ergeben.
Das so hergestellte Halbleiterbauelement weist jedoch die
folgenden Mängel auf. Wenn das vom in Fig. 18 dargestellten
Halbleiterbauelement umfaßte Durchgangsloch 104 (Durchgangs
loch 104a in Fig. 19) durch Naßätzen ausgebildet wird,
reicht es von der rückseitigen Oberfläche bis zur vorderen
Oberfläche des GaAs-Substrats 101.
Wenn jedoch das Durchgangsloch wie vorstehend beschrieben
durch Naßätzen ausgebildet wird, ist der Durchmesser der an
der rückseitigen Oberfläche des GaAs-Substrats 101 ausgebil
deten Öffnung 109 zwei oder mehrfach so groß wie die Dicke
des GaAs-Substrats 101. Mit der Weiterentwicklung der Minia
turisierung von Halbleiterbauelementen ist die Verringerung
des Durchgangslochs 104a ein kritisches Problem, um die Mi
niaturisierung zu erleichtern.
Um dieses Problem zu lösen, hat einer der Erfinder der vor
liegenden Anmeldung bereits ein Halbleiterbauelement ent
wickelt, in dem eine Öffnung mit einem hohen Seitenverhältnis
durch RIE (reaktives Ionenätzen) ausgebildet wird, und in der
Öffnung ein Durchgangsloch ausgebildet wird.
Die Fig. 20(a) zeigt die Querschnittstruktur des in der
JP-A-7-193214 beschriebenen Durchgangsloches.
In Fig. 20(a) bezeichnet die Bezugsziffer 111 eine auf der
rückseitigen Oberfläche des GaAs-Substrats 101 aufgebrachte
darunterliegende Leitungsführung; 112 bezeichnet eine auf die
vordere Oberfläche des GaAs-Substrats 101 aufgeschichtete
Schicht, die eine Isolierschicht ist, und als Ätzmaske dient,
wenn die Öffnung 109 zur Herstellung eines Durchgangsloches
ausgebildet wird; 113 bezeichnet eine Sputterschicht mit ei
ner Zweischichtstruktur aus einer Schicht eines Materials
ausgebildet aus Ti, Cr und Ni, und Au, die auf der inneren
Wand der Öffnung 109 aufgebracht ist; 114 bezeichnet eine
nicht-elektrolytische Ni-Plattierungsschicht, die in der Öff
nung 109 aufgebracht ist, wo die Sputterschicht 113 aufge
bracht ist; 115 bezeichnet eine Au-Plattierungsschicht, die
auf der Oberfläche der nicht-elektrolytischen Plattierungs
schicht 114 aufgebracht ist; und 116 bezeichnet eine aus der
Sputterschicht 113, der nicht-elektrolytischen
Ni-Plattierungsschicht 114 und Au-Plattierungsschicht 115 beste
hende Stromversorgungsschicht.
Weil die innere Wand der Öffnung nicht eben wird, wenn die
Sputterschicht 113 als Katalysator zur Schichtabscheidung
durch Plattieren dient, wird in dem vorstehend beschriebenen
Bauleiterelement ferner die nicht-elektrolytische Ni-Über
zugsschicht 114 auf der Innenwand und dem Boden der Öff
nung 109a, die das Durchgangsloch 104a innerhalb des
GaAs-Substrats 101 bildet, abgeschieden, wodurch ihre Oberfläche
eben wird. Die Au-Überzugsschicht 115, die ein Hauptbestand
teil der Stromversorgungsschicht 116 ist, kann deshalb so
ausgebildet werden, daß sie entlang der vorderen Oberfläche
des GaAs-Substrats 1 und der inneren Wand der Öffnung, die
das Durchgangsloch 104a ausbildet, eine gleichmäßige Dicke
besitzt.
Das vorstehende Dokument beschreibt, daß das in Fig. 20(a)
dargestellte Durchgangsloch 104a wie folgt hergestellt wird.
Die Isolierschicht 112 wird als Ätzmaskenmuster auf der Ober
fläche des GaAs-Substrats 101 ausgebildet. Indem man sie als
Ätzmaske verwendet wird eine Öffnung 109 (die nicht durch das
GaAs-Substrat 101 hindurchgeht) mit einem hohen Seitenver
hältnis ausgebildet. Nachdem die Stromversorgungsschicht 116
innerhalb der Öffnung ausgebildet ist, wird die rückseitige
Oberfläche des Substrats 101 zurückgeätzt, bis ein Teil der
Stromversorgungsschicht 116 freigesetzt ist. Schließlich wird
die darunterliegende Leitungsführung 111 auf der rückseitigen
Oberfläche des GaAs-Substrats 101 ausgebildet.
Durch Ausbilden des Durchgangslochs 104a innerhalb der Öff
nung mit einem hohen Seitenverhältnis mit der in Fig. 20(a)
dargestellten Struktur kann dieses einen Bereich einnehmen,
die nur einen Bruchteil des Bereiches darstellt, bei der die
Öffnung durch Naßätzen ausgebildet wurde.
Die vorliegende Erfindung wurde gemacht, um das vorstehend
genannte Problem zu lösen, und soll ein Halbleiterbauelement
mit einer stabilen Struktur bereitstellen, die ein Durch
gangsloch das nur einen kleinen Bereich einnimmt, besitzt,
kein "Lotanhäufung"-Phänomen ausbildet und keine Risse bil
det, sowie ein Verfahren zu seiner Herstellung und ein Ätz
mittel, das für dieses Verfahren geeignet ist.
Gegenstand der Erfindung ist ein Halbleiterbauelement nach
Anspruch 1.
Bevorzugte Ausführungsformen dieses Halbleiterbauelements
sind Gegenstand der Ansprüche 2 bis 9.
Weiterer Gegenstand ist ein Verfahren nach Anspruch 10 zur
Herstellung eines erfindungsgemäßen Halbleiterbauelements.
Bevorzugte Ausführungsformen dieses Verfahrens sind Gegen
stand der Ansprüche 11 bis 19.
Weiterer Gegenstand ist ein Ätzmittel nach Anspruch 20 zur
Verwendung in dem erfindungsgemäßen Verfahren.
Ein erster Aspekt ist ein erfindungsgemäßes Halbleiterbauele
ment, das umfaßt: ein Halbleitersubstrat, einen an der vorde
ren Oberfläche des Halbleitersubstrats ausgebildeten Elektro
denanschluß; eine Au-Schicht, die auf der gesamten rückseiti
gen Oberfläche des Halbleitersubstrats einschließlich der in
neren Wand und dem Boden einer zylindrischen Öffnung von der
rückseitigen Oberfläche des Halbleitersubstrats bis zu seiner
vorderen Oberfläche ausgebildet ist; und eine nicht-elek
trolytisch abgeschiedene Nickel-Legierungsschicht, die in
einem Bereich abgeschieden ist, der das Durchgangsloch ein
schließlich der Öffnung auf der Au-Schicht bildet.
Ein zweiter Aspekt betrifft ein erfindungsgemäßes Halbleiter
bauelement, das umfaßt: ein Halbleitersubstrat; einen auf der
vorderen Oberfläche des Halbleitersubstrats ausgebildeten
Elektrodenanschluß; eine erste Au-Schicht und eine nicht-elek
trolytische Nickellegierungs-Überzugsschicht, die aufein
anderfolgend auf der gesamten rückseitigen Oberfläche des
Halbleitersubstrats einschließlich der inneren Wand und des
Bodens einer von der rückseitigen Oberfläche des Halbleiter
substrats zur seiner vorderen Oberfläche ausgebildeten Öff
nung aufgebracht sind; und eine zweite Au-Schicht, der in ei
nem Bereich, mit Ausnahme eines das Durchgangsloch bildenden
Bereiches, einschließlich der Öffnung auf der Au-Schicht, ab
geschieden ist.
Ein dritter Aspekt des Halbleiterbauelements ist ein Bauele
ment nach dem zweiten Aspekt, bei dem die zweite Au-Schicht
eine Schicht ist, die durch Plattieren oder Verdampfung abge
schieden wurde.
Ein vierter Aspekt des Halbleiterbauelements ist ein erfin
dungsgemäßes Bauelement, das umfaßt: ein Halbleitersubstrat;
einen auf der vorderen Oberfläche des Halbleitersubstrats
ausgebildeten Elektrodenanschluß; eine erste Au-Schicht auf
der rückseitigen Oberfläche des Halbleitersubstrats ein
schließlich der inneren Wand und dem Boden einer zusammenge
setzten abgestuften Öffnung aus einer ersten Öffnung mit ei
nem großen Durchmesser auf der rückseitigen Oberfläche des
Halbleitersubstrats und einer zweiten Öffnung, die ein Zylin
der mit einem kleinen Durchmesser ist, der vom Boden der er
sten Öffnung zur vorderen Oberfläche des Halbleitersubstrats
verläuft; und eine nicht-elektrolytische Nickellegierungs-Über
zugsschicht, die auf der Au-Schicht in einem Bereich, mit
Ausnahme des Bereichs der zweiten Öffnung, der ein Durch
gangsloch einschließlich der Öffnungen bildet, abgeschieden
ist.
Ein fünfter Aspekt des Halbleiterbauelements ist ein erfin
dungsgemäßes Bauelement, das umfaßt: ein Halbleitersubstrat;
einen auf der vorderen Oberfläche des Halbleitersubstrats
ausgebildeten Elektrodenanschluß; eine erste Au-Schicht und
eine Ni-Überzugsschicht, die aufeinanderfolgend auf der rück
seitigen Oberfläche des Halbleitersubstrats einschließlich
der inneren Wand und dem Boden einer zusammengesetzten Öff
nung aus einer ersten Öffnung mit einem großen Durchmesser
auf der rückseitigen Oberfläche des Halbleitersubstrats und
einer zweiten Öffnung, die ein Zylinder mit einem kleinen
Durchmesser vom Boden der ersten Öffnung bis zur vorderen
Oberfläche des Halbleitersubstrats ist, aufgebracht sind; und
eine zweite Au-Schicht, die auf der Ni-Überzugsschicht in ei
nem Bereich mit Ausnahme der zweiten Öffnung, in dem Bereich,
der das Durchgangsloch einschließlich der zusammengesetzten
Öffnung bildet, abgeschieden ist, wobei die Ni-Über
zugsschicht eine nicht-elektrolytische Ni-Legierungs-Über
zugsschicht ist.
Ein sechster Aspekt des Halbleiterbauelements ist ein Bauele
ment gemäß dem vierten oder fünften Aspekt, bei dem die erste
Öffnung mit einem großen Durchmesser eine durch anisotropes
Trockenätzen ausgebildete zylindrische Öffnung ist, oder eine
Öffnung, die durch Naßätzen ausgebildet wird und einen Durch
messer auf der rückseitigen Oberfläche des Halbleitersub
strats besitzt, der gleich ist dem großen Durchmesser und der
mit der Tiefe des Halbleitersubstrats abnimmt.
Ein siebter Aspekt des Halbleiterbauelements ist ein Bauele
ment nach einem der ersten bis fünften Aspekte, das außerdem
ein auf die Oberfläche der Au-Schicht oder der zweiten
Au-Schicht durch Lot gebundenes Bauelementsubstrat umfaßt, wobei
von die Au-Schicht oder die zweite Au-Schicht, die in einem
Bereich mit Ausnahme des das Durchgangsloch bildenden Be
reichs, an das Bauelementsubstrat durch das Lot gebunden ist.
Ein achter Aspekt des Halbleiterbauelements ist ein Bauele
ment nach dem ersten oder dem zweiten Aspekt, worin das Sei
tenverhältnis der Öffnung im Bereich von 1 bis 10/3 liegt.
Ein neunter Aspekt des Halbleiterbauelements ist ein Bauele
ment nach dem vierten oder fünften Aspekt, worin die zweite
Öffnung einen Durchmesser von 25 µm bis 60 µm besitzt.
Ein zehnter Aspekt betrifft ein Verfahren zur Herstellung ei
nes Halbleiterbauelements, das die Stufen umfaßt: Ausbilden
eines Elektrodenanschlusses auf der vorderen Oberfläche eines
Halbleitersubstrats; Ausbilden einer zylindrischen Öffnung,
die sich von der rückseitigen Oberfläche des Halbleitersub
strats zu seiner vorderen Oberfläche erstreckt, durch ani
sotropes Trockenätzen; Abscheiden einer Au-Schicht auf der
gesamten rückseitigen Oberfläche einschließlich der inneren
Wand und des Bodens der zylindrischen Öffnung durch Plattie
ren; Abscheiden einer nicht-elektrolytischen Nickel-
Legierungs-Überzugsschicht auf der gesamten rückseitigen
Oberfläche durch Plattieren; Ausbilden einer Maske, die einen
Bereich abdeckt, der ein Durchgangsloch einschließlich der
Öffnung bildet; Ätzen der nicht-elektrolytischen Nickel-
Legierungs-Überzugsschicht unter Verwendung dieser Maske als
Ätzmaske, wodurch die nicht-elektrolytische Nickel-
Legierungs-Überzugsschicht selektiv in einem Bereich zurück
gelassen wird, der dem Durchgangsloch entspricht; und Entfer
nen der Maske.
Ein elfter Aspekt ist ein Verfahren zur Herstellung eines
Halbleiterbauelements gemäß dem zehnten Aspekt, worin die
nicht-elektrolytische Nickel-Legierungs-Überzugsschicht unter
Verwendung von Schwefelsäure/Salpetersäure, enthaltend
96 Gew.-%-ige Schwefelsäure, 70 Gew.-%-ige Salpetersäure und
Wasser im Verhältnis 1 : 1 : 3, als Ätzmittel, oder durch Ionen
mahlen, geätzt wird.
Ein zwölfter Aspekt ist ein Verfahren zur Herstellung eines
erfindungsgemäßen Halbleiterbauelements, das umfaßt: Ausbil
den eines Elektrodenanschlusses auf der vorderen Oberfläche
eines Halbleitersubstrats; Ausbilden einer zylindrischen Öff
nung, die sich von der rückseitigen Oberfläche des Halblei
tersubstrats zur seiner vorderen Oberfläche erstreckt, durch
anisotropes Trockenätzen; Abscheiden einer ersten Au-Schicht
auf der gesamten rückseitigen Oberfläche einschließlich der
inneren Wand und dem Boden der zylindrischen Öffnung durch
Plattieren; Abscheiden einer nicht-elektrolytischen
Ni-Legierungs-Überzugsschicht auf der ersten Au-Schicht auf der
gesamten rückseitigen Oberfläche durch Plattieren; Abscheiden
einer zweiten Au-Schicht auf der gesamten rückseitigen Ober
fläche durch Plattieren; Ausbilden einer Maske, die einen Be
reich abdeckt, der ein Durchgangsloch einschließlich der Öff
nung bildet; Ätzen der Au-Schicht unter Verwendung dieser
Maske als Ätzmaske so, daß die nicht-elektrolytische
Ni-Legierungs-Überzugsschicht selektiv in einem Bereich zurück
bleibt, der dem Durchgangsloch entspricht; und Entfernen der
Maske.
Ein dreizehnter Aspekt betrifft ein erfindungsgemäßes Verfah
ren zur Herstellung eines Halbleiterbauelements, das die Stu
fen umfaßt: Ausbilden eines Elektrodenanschlusses auf der
vorderen Oberfläche eines Halbleitersubstrats; Ausbilden ei
ner zylindrischen Öffnung, die sich von der rückseitigen
Oberfläche des Halbleitersubstrats zu seiner vorderen Ober
fläche erstreckt, durch anisotropes Trockenätzen; Abscheiden
einer ersten Au-Schicht auf der gesamten rückseitigen Ober
fläche einschließlich der inneren Wand und dem Boden der zy
lindrischen Öffnung durch Plattieren; Abscheiden einer nicht-elek
trolytischen Nickel-Legierungs-Überzugsschicht auf der
Au-Schicht auf der gesamten rückseitigen Oberfläche durch
Plattieren; und Abscheiden einer zweiten Au-Schicht in einem
Bereich, mit der Ausnahme der Öffnung auf der Oberfläche der
nicht-elektrolytischen Ni-Legierungs-Überzugsschicht, durch
Verdampfen auf eine Weise, daß die nicht-elektrolytische
Ni-Legierungs-Überzugsschicht auf der Oberfläche der Öffnung,
die das Durchgangsloch bildet, selektiv ausgesetzt wird.
Ein vierzehnter Aspekt betrifft ein erfindungsgemäßes Verfah
ren zur Herstellung eines Halbleiterbauelements, das die Stu
fen umfaßt: Ausbilden eines Elektrodenanschlusses auf der vor
deren Oberfläche des Halbleitersubstrats, Ätzen des Halblei
tersubstrats von seiner rückseitigen Oberfläche unter Ausbil
dung einer ersten Öffnung mit einem großen Durchmesser; ani
sotropes Trockenätzen des Halbleitersubstrats vom Boden der
ersten Öffnung zur vorderen Oberfläche des Halbleitersub
strats, um eine zweite Öffnung mit einem kleinen Durchmesser
auszubilden, wodurch eine zusammengesetzte Öffnung aus der
ersten und zweiten Öffnung ausgebildet wird; Abscheiden einer
Au-Schicht auf der gesamten rückseitigen Oberfläche ein
schließlich der inneren Wand und des Bodens der zusammenge
setzten Öffnung durch Plattieren; Ausbilden einer Maske auf
der rückseitigen Oberfläche des Halbleitersubstrats, mit Aus
nahme eines ein Durchgangsloch einschließlich der zusammenge
setzten Öffnung bildenden Bereichs; Aufplattieren von Nickel
auf der rückseitigen Oberfläche des Halbleitersubstrats, um
eine auf der Innenwand und dem Boden der ersten Öffnung abge
schiedenen Ni-Schicht auszubilden; und Entfernen der Maske.
Ein fünfzehnter Aspekt betrifft ein erfindungsgemäßes Verfah
ren zur Herstellung eines Halbleiterbauelements, das die Stu
fen umfaßt: Ausbilden eines Elektrodenanschlusses auf der vor
deren Oberfläche eines Halbleitersubstrats; Ätzen des Halb
leitersubstrats von seiner rückseitigen Oberfläche um eine
erste Öffnung mit großem Durchmesser auszubilden; anisotropes
Trockenätzen des Halbleitersubstrats von Boden der ersten
Öffnung zur vorderen Oberfläche des Halbleitersubstrats, um
eine zweite Öffnung mit kleinem Durchmesser auszubilden, wo
durch eine zusammengesetzte Öffnung aus der ersten und zwei
ten Öffnung ausgebildet wird; Abscheiden einer ersten
Au-Schicht auf der gesamten rückseitigen Oberfläche einschließ
lich der inneren Wand und des Bodens der zusammengesetzten
Öffnung durch Plattieren; Aufplattieren einer Ni-Schicht auf
der ersten Au-Schicht; selektives Ausbilden einer zweiten
Au-Schicht auf der Ni-Schicht in dem Bereich, mit der Ausnahme
eines Bereiches, der das Durchgangsloch einschließlich der
zusammengesetzten Öffnung bildet, auf eine Weise, daß die
Ni-Schicht in einem Bereich, der mindestens der inneren Wand und
dem Boden der ersten Öffnung entspricht, in einem dem Durch
gangsloch entsprechenden Bereich ausgesetzt wird, wobei die
Ni-Schicht eine nicht-elektrolytische Ni-Legierungs-Über
zugsschicht ist.
Ein sechzehnter Aspekt betrifft ein Verfahren zur Herstellung
eines Halbleiterbauelements nach dem vierzehnten oder fünf
zehnten Aspekt, wobei die erste Öffnung durch isotropes Naß
ätzen oder anisotropes Trockenätzen ausgebildet wird.
Ein siebzehnter Aspekt betrifft ein Verfahren zur Herstellung
eines Halbleiterbauelements nach dem sechsten Aspekt, wobei
die erste Öffnung durch isotropes Naßätzen ausgebildet wird,
die erste und die zweite Öffnung durch Ätzen unter Verwendung
der gleichen Ätzmaske ausgebildet werden, und die Ätzmaske
ein Öffnungsmuster besitzt, das gleich ist dem Durchmesser
der zweiten Öffnung.
Ein achtzehnter Aspekt betrifft ein Verfahren zur Herstellung
eines Halbleiterbauelements nach einem Verfahren des zehnten,
oder zwölften bis fünfzehnten Aspekts, wobei die der rücksei
tigen Oberfläche des Halbleitersubstrats ausgesetzte
Au-Schicht oder die zweiten Au-Schicht auf die Oberfläche eines
Bauelementsubstrats über AuSn-Lot, das ein Lötmaterial dar
stellt, gebunden ist.
Ein neunzehnter Aspekt betrifft ein Ätzmittel für eine Ni-Le
gierung, das Schwefelsäure/Salpetersäure ist, das 96 Gew.-%-ige
Schwefelsäure, 70 Gew.-%-ige Salpetersäure und Wasser
im Verhältnis von 1 : 1 : 3 enthält.
Ein zwanzigster Aspekt betrifft ein Halbleiterbauelement ge
mäß dem ersten Aspekt, worin das Halbleitersubstrat aus
GaAs-Substrat besteht.
Die Fig. 1 ist eine Darstellung, die erforderlich ist, um
die erste Ausführungsform der vorliegenden Erfindung zu er
läutern.
Fig. 2 ist eine Darstellung, die eine verwandte Technik dar
stellt, um die erste erfindungsgemäße Ausführungsform zu er
läutern.
Fig. 3 ist eine Darstellung, die eine verwandte Technik dar
stellt, um die erste Ausführungsform der vorliegenden Erfin
dung zu erläutern.
Fig. 4 ist eine Darstellung, die eine verwandte Technik dar
stellt, um die erste Ausführungsform der vorliegenden Erfin
dung zu erläutern.
Fig. 5 ist ein Querschnitt eines Halbleiterbauelements nach
der ersten Ausführungsform der vorliegenden Erfindung.
Fig. 6 ist eine Darstellung, die das Verfahren zur Herstel
lung der ersten erfindungsgemäßen Ausführungsform zeigt.
Fig. 7 ist eine Darstellung, die ein Halbleiterbauelement
nach der zweiten erfindungsgemäßen Ausführungsform zeigt.
Fig. 8 ist eine Darstellung, die ein Verfahren zur Herstel
lung der zweiten erfindungsgemäßen Ausführungsform zeigt.
Fig. 9 ist eine Darstellung, die ein Halbleiterbauelement
nach der dritten erfindungsgemäßen Ausführungsform zeigt.
Fig. 10 ist eine Darstellung, die ein Verfahren zur Herstel
lung der dritten erfindungsgemäßen Ausführungsform zeigt.
Fig. 11 ist eine Darstellung, die ein Halbleiterbauelement
nach der vierten erfindungsgemäßen Ausführungsform zeigt.
Fig. 12 ist eine Darstellung, die ein Verfahren zur Herstel
lung der vierten erfindungsgemäßen Ausführungsform zeigt.
Fig. 13 ist eine Darstellung, die ein Halbleiterbauelement
nach der fünften Ausführungsform zeigt.
Fig. 14 ist eine Darstellung, die ein Halbleiterbauelement
nach der sechsten Ausführungsform zeigt.
Fig. 15 ist eine Darstellung, die ein Verfahren zur Herstel
lung der sechsten erfindungsgemäßen Ausführungsform zeigt.
Fig. 16 ist eine Darstellung, die ein Halbleiterbauelement
nach der siebten Ausführungsform zeigt.
Fig. 17 ist eine Darstellung des Standes der Technik.
Fig. 18 ist eine Darstellung des Standes der Technik.
Fig. 19 ist eine Darstellung des Standes der Technik.
Fig. 20 ist eine Darstellung des Standes der Technik.
Vor der Erläuterung der ersten erfindungsgemäßen Ausführungs
form sollen unter Bezugnahme auf die Fig. 1(a) bis 4 ver
wandte Techniken erläutert werden. Um ein Durchgangsloch, das
einen kleinen Bereich einnimmt, auszubilden, wird für ein
GaAs-Substrat mit einem auf seiner vorderen Oberfläche aufge
brachten Elektrodenanschluß ein Verfahren angewendet, das
durch anisotropes Trockenätzen eine Öffnung mit einem hohen
Seitenverhältnis von seiner rückseitigen Oberfläche an aus
bildet und eine Au-Schicht an der inneren Wand der Öffnung
abscheidet.
Die Fig. 1 zeigt das Beispiel eines IC-Substrats, in dem ei
ne Öffnung 3 mit einem hohen Seitenverhältnis (1,0 oder mehr)
ausgebildet wird, um durch das GaAs-Substrat 1 von der vorde
ren Oberfläche zur rückseitigen Oberfläche hindurchzugehen,
und innerhalb der Öffnung 3 wird eine leitende Au-Schicht 4
aufgebracht, um ein Durchgangsloch 3a zu bilden.
Wie in Fig. 1(a) dargestellt wird auf der vorderen Oberflä
che des GaAs-Substrats 1 mit einer Dicke von 100 µm eine
Ti-Schicht und eine Au-Schicht hintereinander abgeschieden und
aufgetragen, um einen Elektrodenanschluß 2 mit einer Größe
von ca. 90 µm in horizontaler Richtung im Querschnitt auszu
bilden. Der Elektrodenanschluß wird z. B. mit GND (Boden) ver
bunden (geerdet). Als nächstes wird auf der rückseitigen
Oberfläche des GaAs-Substrats 1 mit dem ausgebildeten Elek
trodenanschluß 2 ein Resistmuster eines negativen Photore
sists ausgebildet, das ein Öffnungsmuster aufweist, das einer
Öffnung 3 entspricht, in der ein Durchgangsloch 3a ausgebil
det werden soll. Unter Verwendung dieses Resistmusters als
Ätzmaske wird das GaAs-Substrat 1 einem anisotropen
Trockenätzen unterworfen, bis der Boden des Elektrodenanschlusses
2 freigesetzt wird, wodurch die Öffnung 3 gebildet wird. Da
nach wird das als Ätzmaske verwendete Resistmuster entfernt.
Wenn die Öffnung 3 so ausgebildet ist, daß sie einen Durch
messer von 60 µm besitzt, beträgt das Seitenverhältnis der
Öffnung 3 ca. 1 : 7. Für den Fall, daß die das Durchgangsloch
bildende Öffnung durch Naßätzen, wie im Stand der Technik,
ausgebildet wird, wird die Öffnung mit einem Durchmesser, der
ca. zweimal so groß ist wie die Dicke des GaAs-Substrats 1,
auf der rückseitigen Oberfläche des GaAs-Substrats 1 ausge
bildet. Wenn andererseits gemäß dem in der ersten Ausfüh
rungsform verwendeten Verfahren (anisotropes Trockenätzen)
eine Öffnung 3 mit einem hohen Seitenverhältnis ausgebildet
wird, so kann der Bereich, den diese einnimmt, auf einen
Bruchteil des Bereiches des Standes der Technik verringert
werden. Erfindungsgemäß bezieht sich das hohe Seitenverhält
nis auf einen Wert von 1 oder mehr, wobei die obere Grenze
ca. 10/3 beträgt. Das Seitenverhältnis hängt von dem Verfah
ren zur Ausbildung der das Durchgangsloch bildenden Öffnung
ab.
Wie in Fig. 1(b) dargestellt wird die rückseitige Oberfläche
des GaAs-Substrats 1 Au-plattiert, und die rückseitige Ober
fläche des Elektrodenanschlusses 2, die sich an der inneren
Wand und dem Boden der Öffnung 3 befindet, wird ebenfalls
Au-plattiert, wodurch das Durchgangsloch 3a ausgebildet wird.
Durch Ausbilden der Öffnung 3 mit einem hohen Seitenverhält
nis kann die resultierende Größe des Durchgangsloch 3a in ho
rizontaler Richtung auf einen Bruchteil der Größe gemäß dem
Stand der Technik verringert werden.
Wenn das IC-Substrat mit dem Durchgangsloch 3a, wie in Fig.
1(b) dargestellt, einem Plättchenbonden unterworfen wird,
tritt das folgende Problem auf. Wenn die innere Wand des
Durchgangslochs 3a nicht mit Nickel beschichtet ist, wie in
Fig. 2 dargestellt, wird in einem Plättchenbonden-Verfahren
zur Bindung des IC-Substrats auf das Bauelementsubstrat 5
AuSn-Lötmittel in das Durchgangsloch 3a gefüllt. Dann führt
das Erhitzen auf ca. 300°C zu einer "Loterhebung" wodurch
das AuSn-Lot 6 ebenfalls auf der Oberfläche des Elektrodenan
schlusses 2 abgeschieden wird (der Bereich der Loterhebung
wird mit der Bezugsziffer 7 angezeigt).
Obwohl die leitende Au-Schicht 4, auf die innere Wand der
Öffnung 3 mit hohem Seitenverhältnis, in die das Durchgangs
loch 3a ausgebildet wird, plattiert werden kann, konnte die
Ni-Schicht mittels konventioneller Ni-Plattierungsverfahren
nicht selektiv aufplattiert werden.
Im konventionellen Verfahren wird vorausgesetzt, daß die An
wendung einer geringen elektrolytischen Stromdichte zur Plat
tierung innerhalb eines Blindloches (mit einem geschlossenen
Ende), das eine Öffnung mit einem hohen Seitenverhältnis dar
stellt, erforderlich ist. Im Falle des elektrolytischen
Ni-Plattierens beträgt das Standardwasserstoffpotential bei der
Elektrodenreaktion für Ni UH = -0,250 V, und das für Wasser
stoff UH = ±0 V, und Ni befindet sich auf der Seite unter
halb von H. Aus diesem Grund erfolgt im Bereich einer niedri
gen elektrolytischen Stromdichte und Spannung die letztere
Reduktionsreaktion vorzugsweise so, daß keine Ni-Schicht
wachsen kann.
Im Falle des nicht-elektrolytischen Ni-Legierungs-Plattierens
ist dies aufgrund der folgenden Tatsache problematisch. Wie
in Fig. 3(a) dargestellt, wird für das zu verarbeitende Sub
strat (nachfolgend wird das IC-Substrat im Herstellungsver
fahren als Substrat bezeichnet) das Resistmuster 8 (negatives
Photoresist) so ausgebildet, um den vom Durchgangsloch 3a
verschiedenen Bereich zu bedecken. Danach wird, wie in Fig.
3(b) dargestellt, eine Ni-Schicht 9 auf der rückseitigen
Oberfläche des GaAs-Substrats 1 durch ein übliches nicht
elektrolytisches Ni-Legierungs-Plattierungsverfahren ausge
bildet. In diesem Fall wird die Ni-Schicht nur am offenen En
de der Öffnung 3 abgeschieden, aber nicht in der inneren Wand
der Öffnung 3.
Die Plattierung zu diesem Zeitpunkt wird nachfolgend detail
lierter beschrieben.
Die Fig. 4 zeigt die Gleichungen (1) bis (5) der Umsetzun
gen, die beim nicht-elektrolytischen Ni-Legierungs-Plattieren
(Phosphor-enthaltend) stattfinden.
Das Substrat wird in eine Ni-Beschichtungslösung eingetaucht
und Bedingungen einer niedrigen elektrolytischen Stromdichte
unterworfen.
Aus Gleichung (1) ist es ersichtlich, daß Hypophosphitionen
in Gegenwart eines Pd-Katalysators unter Bildung von [PO2]⁻-Ionen
und atomarem Wasserstoff aufgelöst werden. Die [PO2]⁻-Ionen
werden, wie in Gleichung (2) angegeben, mit Wasser kom
biniert.
Nach Gleichung (3) wird der nach Gleichung (1) erzeugte ato
mare Wasserstoff an Pd adsorbiert und aktiviert, wodurch die
in der Beschichtungslösung als Nickelsulfat vorhandenen
Ni-Ionen reduziert werden. Das so erzeugte metallische Ni wächst
am Pd-Katalysator. Dann wird in der Beschichtungslösung
Schwefelsäure als Nebenprodukt gebildet.
Nach Gleichung (4) werden die Hypophosphitionen durch den ak
tivierten atomaren Wasserstoff reduziert und mit Ni kombi
niert, und ergeben eine Ni-P-Legierungs-Überzugsschicht.
Nach Gleichung (5) werden andererseits die Hypophosphitionen
durch einen katalytischen Vorgang umgewandelt unter Bildung
von molekularem Wasserstoff. Durch die Bildung des molekula
ren Wasserstoffs wird die Flüssigkeit in Nachbarschaft zur
Oberfläche der Abscheidungen gerührt.
Die in den Gleichungen (1) bis (5) dargestellten Umsetzungen
finden normalerweise in dem Teil statt, in dem die Beschich
tungslösung ausreichend gerührt wird. Auf der anderen Seite
wird in dem Teil, in dem die Beschichtungslösung nicht aus
reichend gerührt wird, der pH-Wert der Beschichtungslösung
durch die Schwefelsäure, die gleichzeitig mit der Reduktion
von Ni nach der Gleichung (3) gebildet wird, klein. Wie in
Gleichung (6) dargestellt, wird deshalb Ni unter Bildung von
molekularem Wasserstoff ionisiert, wodurch die Ni-Schicht 9
nicht weiter wächst.
Wenn die gesamte ebene rückseitige Oberfläche des
GaAs-Substrats 1 mit Ausnahme des Durchgangsloches einer nicht-elek
trolytischen Ni-Plattierung unterworfen wird, stellt der
Mikrostrom, der durch die Bildung von molekularem Wasserstoff
durch die Reaktion nach Gleichung (5) gebildet wird, einen
ausreichenden Rühreffekt für die Beschichtungslösung dar.
Wenn jedoch weniger molekularer Wasserstoff gebildet wird,
leidet das Innere der Öffnung (Blindloch) mit einem hohen
Seitenverhältnis, ähnlich wie bei der durch Trockenätzen aus
gebildeten Öffnung 3, dazu, unter der nachteiligen Wirkung
einer unzureichenden Rührung.
Wie in Fig. 3(a) dargestellt, wird, wenn in dem Bereich der
rückseitigen Oberfläche des GaAs-Substrats 1 mit Ausnahme des
Durchgangsloches 3a, mit einem auf der Au-Schicht 4 abgeschie
denen Resistmuster 9, das nicht-elektrolytische Plattieren
durchgeführt wird, der Bereich, wo die Plattierung stattfin
det, klein und deshalb ist die Rührung der Beschichtungslö
sung, die auf der Bildung von molekularem Wasserstoff beruht,
nicht ausreichend. Wie in Fig. 3(b) dargestellt, wird im Er
gebnis innerhalb der Öffnung kein Ni gebildet, sondern eine
Ni-Schicht 9 wird nur schwach in der Öffnung in der Nachbar
schaft der rückseitigen Oberfläche des GaAs-Substrats 1 aus
gebildet.
Um solche Unzulänglichkeiten zu vermeiden, wird gemäß dieser
Ausführungsform eine ausreichende Menge an Wasserstoff durch
Plattieren der gesamten rückseitigen Oberfläche des
GaAs-Substrats 1 gebildet, wodurch in der Beschichtungslösung eine
Rührwirkung hervorgerufen wird, wodurch eine Ni-Schicht mit
gleichmäßiger Dicke auf der gesamten inneren Wand und dem
Boden der Öffnung 3, an der das Durchgangsloch 3a ausgebildet
wird, abgeschieden wird.
Die Fig. 5 ist ein Querschnitt des Hauptteils des Halblei
terbauelements nach der ersten erfindungsgemäßen Ausführungs
form. In Fig. 5 beziehen sich gleiche Bezugsziffern auf vor
stehend beschriebenen gleiche oder entsprechende Teile.
Das in Fig. 5 dargestellte Halbleiterbauelement befindet
sich in einer Stufe, in der das IC-Substrat an das Bauele
mentsubstrat 5 unter Verwendung von AuSn-Lot 6 durch Plätt
chenbonden gebunden ist. Da eine Ni-Schicht 9a (genauer ge
sagt eine nicht-elektrolytischer Ni-Legierungs-Über
zugsschicht) auf der inneren Wand der das Durchgangsloch
3a bildenden Öffnung abgeschieden wurde, wird das AuSn-Lot 6
nicht in das Durchgangsloch 3a gefüllt, wodurch das IC-Substrat
und das Bauelementsubstrat 5 vorzugsweise miteinan
der verbunden werden können.
Es wird nun eine Erläuterung des Herstellungsverfahrens des
Halbleiterbauelements mit der in Fig. 5 dargestellten Struk
tur gegeben.
Wie in der vorstehend beschriebenen Fig. 1 dargestellt, wird
auf der Vorderseite des GaAs-Substrats 1 ein Elektrodenan
schluß mit einer Dicke von 100 µm ausgebildet. Das GaAs-Substrat
wird von der rückseitigen Oberfläche in dem Bereich,
der dem Elektrodenanschluß 2 entspricht, einem anisotropen
Trockenätzen unterworfen, bis die untere Seite des Elektro
denanschlusses 2 freigesetzt ist, wodurch eine zylindrische
Öffnung mit einem Durchmesser von ca. 60 µm entsteht.
Wie in der vorstehend beschriebenen Fig. 1(b) dargestellt,
wird auf die gesamte rückseitige Oberfläche einschließlich
der inneren Wand und dem Boden der Öffnung 3 des
GaAs-Substrats 1 eine Au-Schicht 4 mit einer Dicke von ca. 0,5 µm
aufgeschichtet. Der Teil, der sich innerhalb der Öffnung 3
der abgeschiedenen Au-Schicht 4 befindet, dient im wesentli
chen als Durchgangsloch 3a.
Wie in Fig. 6(a) dargestellt, wird das nicht-elektrolytische
Ni-Legierungs-Plattieren auf der gesamten rückseitigen Ober
fläche des GaAs-Substrats 1 so durchgeführt, daß die
Ni-Schicht 9a eine Dicke von ca. 0,5 µm besitzt.
Dann wird ohne Maske auf der rückseitigen Oberfläche des
GaAs-Substrats 1 das Plattieren über seine gesamte rückseiti
ge Oberfläche durchgeführt. Aus Gleichung (5) der Fig. 4 ist
es verständlich, daß deshalb eine größere Menge an molekula
rem Wasserstoff gebildet wird, als dies der Fall ist, wenn
das Plattieren selektiv nur in der Nachbarschaft des Durch
gangsloches 3a durchgeführt wird. Der so erzeugte Mikrostrom
kann in die Öffnung 3, die das Durchgangsloch 3a bildet, ein
geführt werden, wodurch die Beschichtungslösung ausreichend
gerührt werden kann. Somit kann die Ni-Schicht 9a als Schicht
mit einer gleichmäßigen Dicke auf der gesamten Oberfläche des
GaAs-Substrats 1, einschließlich der inneren Wand und dem Bo
den der Öffnung 3, an der das Durchgangsloch 3a ausgebildet
wird, abgeschieden werden.
Die so abgeschiedene Ni-Schicht 9a, und besser ausgedrückt,
die nicht-elektrolytische Ni-Legierungs-Überzugsschicht, kann
eine Ni-P-Schicht, die Phosphor enthält, eine Ni-B-Schicht,
die Bor enthält, eine Ni-B-W-Schicht, die außerdem W enthält,
usw., sein.
In den nicht-elektrolytischen Ni-Legierungs-Be
schichtungslösungen, die im Handel erhältlich sind, wird
zur Abscheidung der Ni-P-Schicht Natriumhypophosphit als Re
duktionsmittel verwendet, und zur Abscheidung der Ni-B-Schicht
wird Borsäure als Reduktionsmittel verwendet. Wenn
eine Ni-Legierungs-Schicht, die W enthält, abgeschieden wer
den soll, wird eine Beschichtungslösung, die eine Wolframver
bindung enthält, verwendet, um die induktive eutektische Re
aktion zu erleichtern, wodurch eine nicht-elektrolytische
Ni-Legierungs-Schicht, die W enthält, ausgebildet wird.
Die vordere Oberfläche des GaAs-Substrats 1 mit dem darauf
ausgebildeten Elektrodenanschluß 2 wird vor dem Plattierungs
verfahren mit einer Maske beschichtet, damit die Ni-Schicht
9a nicht wie auf der rückseitigen Oberfläche abgeschieden
wird. Nach der Abscheidung der Ni-Schicht 9a wird die Maske
entfernt.
Wie in Fig. 6(b) dargestellt, wird auf der Ni-Schicht 9a,
die sich auf dem Bereich befindet, wo das Durchgangsloch 3a
in der rückseitigen Oberfläche des GaAs-Substrats 1 ausgebil
det werden soll, ein Resistmuster 10 (positiver Photoresist)
ausgebildet. Das Resistmuster 10 hat in horizontaler Richtung
einen Durchmesser von 90 µm, und kann die Öffnung mit einem
Durchmesser von 60 µm maskieren.
Wie in Fig. 6(c) dargestellt, wird unter Verwendung des Re
sistmusters 10 als Ätzmaske die Ni-Schicht 9a, mit der Aus
nahme des Durchgangsloches 3a, durch Schwefelsäu
re/Salpetersäure (96 Gew.-%-ige Schwefelsäure, 70 Gew.-%-ige
Salpetersäure und Wasser im Verhältnis 1 : 1 : 3) weggeätzt. Die
Ni-Schicht 9 wird somit selektiv nur auf der Oberfläche des
Durchgangsloches 3a zurückgelassen. Unter Verwendung des
Schwefelsäure/Salpetersäure-Ätzmittels mit einem Verhältnis
von 1 : 1 : 3, das aus Schwefelsäure
(96 Gew.-%), die als Oxidationsmittel dient, Salpetersäure
(70 Gew.-%), die als Lösungsmittel zur stabilen Lösung des Ni
dient, und reinem Wasser, das als Verdünnungsmittel dient,
zusammengesetzt ist, kann die Lösungsmittel-verzögerte nicht-elek
trolytische Ni-Legierungs-Überzugsschicht, wie z. B. Ni-P,
Ni-B, usw., mit einer Geschwindigkeit von 2500 A/min wegge
ätzt werden.
Wie in Fig. 6(d) dargestellt, wird danach das Resistmuster
10 entfernt, und das IC-Substrat bereitgestellt.
In der vorstehenden Erläuterung wurde in den Verfahrensstufen
der Fig. 6(c) bis 6(d) unter Verwendung des Resistmusters
10 als Ätzmaske Schwefelsäure"Salpetersäure als Ätzmittel zur
selektiven Abätzung der Ni-Schicht 9a verwendet. Die
Ni-Schicht 9a kann auch selektiv mittels der Methode des Ionen
mahlens weggeätzt werden.
Das IC-Substrat, an deren Oberfläche für den IC erforderliche
Elemente ausgebildet wurden, wird an das Bauelementsubstrat 5
unter Verwendung eines AuSn-Lötmittels 6 gebunden, um das
Halbleiterbauelement mit der in Fig. 5 dargestellten Quer
schnittsstruktur fertigzustellen.
In diesem Fall haben das AuSn-Lot 6 und die Ni-Schicht 9 eine
schlechte Benetzbarkeit, weshalb sie nicht in Kontakt mitein
ander sind, die Au-Schicht 4 des GaAs-Substrats 1 und das
AuSn-Lot 6 sind aber in innigem Kontakt miteinander. Das
AuSn-Lötmittel 6 wird deshalb nicht in das Durchgangsloch 3a
gefüllt, weshalb keine "Lötmittelerhebung" auftritt.
Da das Durchgangsloch 3a vorher in der durch anisotropes Ät
zen ausgebildeten zylindrischen Öffnung 3 ausgebildet wird,
wird die Dicke des GaAs-Substrats 1 im Vergleich zum Stand
der Technik, bei dem ein Durchgangsloch in der Öffnung durch
Naßätzen ausgebildet wird, nicht lokal gering. Das erlaubt
es, das Problem der Rißbildung zu lösen, wodurch ein Halblei
terbauelement mit einer verbesserten Struktur ausgebildet
wird.
Durch Abscheidung der nicht-elektrolytischen Ni-Legierungs-Über
zugsschicht (Ni-Schicht 9a) auf der gesamten rückseitigen
Oberfläche des GaAs-Substrats 1 nach Abscheidung der
Au-Schicht 4 im Durchgangsloch 3a kann diese auf diese Weise in
der Öffnung 3a mit einem hohen Seitenverhältnis in einer be
vorzugten Lage abgeschieden werden. Die Ni-Schicht 9a in ei
nem unnötigen Bereich, mit der Ausnahme des Durchgangsloches
3a, kann unter Verwendung des vorstehend beschriebenen Schwe
felsäure/Salpetersäure-Ätzmittels oder durch Ionenmahlen weg
geätzt werden.
Auf diese Weise kann auch bei der Verbindung des IC-Substrats
mit dem so ausgebildeten Durchgangsloch 3a durch Plättchen
bonden die Erscheinung der Lötmittelerhebung unterdrückt wer
den und es wird kein Riß ausgebildet, wodurch ein Halbleiter
bauelement mit einer bevorzugten Form erhalten werden kann.
Durch die wie vorstehend beschriebene Ausbildung der Öffnung
3 mit einem hohen Seitenverhältnis und der vorhergehenden
Ausbildung des Elektrodenanschlusses 2 auf dem GaAs-Substrat 1
an einer Stelle, an der sich das Durchgangsloch 3a befindet,
wird in dem GaAs-Substrat 1 von der rückseitigen Oberfläche
zur vorderen Oberfläche davon durch Ätzen ein Loch ausgebil
det. Aus diesem Grund kann die Zahl der Stufen zur Herstel
lung des Halbleiterelements im Vergleich zu dem unter Bezug
nahme auf die Fig. 20(a) und 20(b) erläuterten Stand der
Technik (d. h. die Zahl der Ätzvorgänge für das GaAs-Substrat
l, wie z. B. das Ätzen der gesamten Oberfläche des
GaAs-Substrats 1) verringert werden.
Da die Öffnung 3, an der das Durchgangsloch 3a durch ani
sotropes Trockenätzen ausgebildet wird, offen ist, kann das
Durchgangsloch so ausgebildet werden, daß es nur einen klei
nen Bereich einnimmt.
In der ersten Ausführungsform, wo die Dicke des
GaAs-Substrats 1 100 µm beträgt, wurde die Öffnung mit einem
Durchmesser von 60 µm außerdem durch anisotropes Trockenätzen
ausgebildet. Wenn die Dicke des GaAs-Substrats 100 µm be
trägt, kann die Öffnung jedoch einen Durchmesser von ca.
30 µm aufweisen, um ein ausreichend verbessertes Durchgangs
loch auszubilden.
Es ist deshalb ersichtlich, daß alle Merkmale des eingenomme
nen Bereiches, der Form und der elektrischen Eigenschaften
des Durchgangsloches bevorzugte sind, und das Seitenverhält
nis der Öffnung, in der das Durchgangsloch ausgebildet werden
soll, im Bereich von 1 bis 10/3 liegt.
Mit einem Durchmesser der Öffnung von 30 µm kann der Bereich
des Seitenverhältnisses so eingestellt werden, daß es die
gleiche Form wie das physikalisch auszubildende, in Fig. 5
dargestellte Durchgangsloch 3a ermöglicht.
In der obigen Darstellung war die Form der Öffnung 3 im we
sentlichen zylindrisch. Die Form der Öffnung in horizontaler
Richtung muß aber nicht vollständig kreisförmig sein, sondern
kann auch elliptisch oder zylindrisch-säulenförmig sein.
Typische Schichtdicken des GaAs-Substrats betragen 350 µm,
150 µm, 100 µm und 30 µm. Unter diesen betragen die Dicken
des GaAs-Substrats, die zur Ausbildung eines Durchgangsloches
geeignet sind, 150 µm, 100 µm und 30 µm. Vom Standpunkt der
praktischen Ausbildung der Öffnung durch anisotropes
Trockenätzen kann jedoch im Verfahren der ersten Ausführungsform
nur ein GaAs-Substrat mit einer Dicke von 100 µm oder 30 µm
verwendet werden. Das GaAs-Substrat mit einer Dicke von 30 µm
kann auch in der gleichen Weise verarbeitet werden, wie es
der Fall ist, wenn das Durchgangsloch für ein GaAs-Substrat
mit einer Dicke von 100 µm ausgebildet wird, wodurch ein
Halbleitersubstrat hergestellt werden kann, das einen kleinen
Bereich einnimmt, und eine gute Form und gute elektrische Ei
genschaften besitzt.
Die Struktur des erfindungsgemäßen Durchgangsloches kann
nicht nur für das IC-Substrat (einschließlich der unter Be
zugnahme auf die zweite Ausführungsform und die folgenden er
läuterten Strukturen) verwendet werden, sondern auch für FET
(Feldeffekttransistor).
In der ersten Ausführungsform wurde das Durchgangsloch 3a in
der durch anisotropes Trockenätzen ausgebildeten Öffnung 3
ausgebildet, wodurch ein hohes Seitenverhältnis erhalten wur
de, die Au-Schicht 4 wurde auf der gesamten rückseitigen
Oberfläche des GaAs-Substrats 1 abgeschieden, und die
Ni-Schicht 9a wurde nur im Bereich des Durchgangsloches 3a aus
gebildet.
In der zweiten Ausführungsform wird ein Halbleiterbauelement
beschrieben, das ein Durchgangsloch aufweist, das in der Öff
nung mit hohem Seitenverhältnis, in der die das Durchgangs
loch bildende Ni-Schicht nicht nur im Bereich des Durchgangs
loches, sondern auch auf der gesamten rückseitigen Oberfläche
des GaAs-Substrats abgeschieden ist, ausgebildet ist.
Die Fig. 7 ist ein Querschnitt des Hauptteils des Halblei
terbauelements nach der zweiten Ausführungsform. In Fig. 7
bezeichnet die Bezugsziffer 11 eine Au-Schicht, der auf der
Oberfläche des Bereiches der Ni-Schicht 9, mit der Ausnahme
des Bereiches, in dem das Durchgangsloch 3a ausgebildet ist,
abgeschieden ist. Ähnliche Bezugsziffern beziehen sich vor
stehend beschriebene gleiche oder entsprechende Teile.
Wie in Fig. 7 dargestellt, ist das Halbleiterbauelement nach
der zweiten Ausführungsform dadurch charakterisiert, daß ein
Durchgangsloch 3a von der vorderen Oberfläche des GaAs-Sub
strats 1 so ausgebildet ist, daß es seine rückseitige
Oberfläche erreicht; in dem Bereich, in dem das Durchgangs
loch 3a ausgebildet ist, ist eine Zweischichtenstruktur aus
gebildet, die sich aus der Au-Schicht mit einer Dicke von 0,5 µm
und einer Ni-Schicht 9b mit einer Dicke von ca. 0,5 µm,
die wie in der ersten Ausführungsform darauf aufgebracht ist,
zusammensetzt; und auf der rückseitigen Oberfläche des
GaAs-Substrats 1, mit der Ausnahme des Bereiches des Durchgangslo
ches 3a, ist eine Dreischichtstruktur ausgebildet, die eine
weitere Au-Schicht 11 zusätzlich zur Au-Schicht 4 und der
Ni-Schicht 9b umfaßt. Die Au-Schicht 11 hat eine Dicke von
2,0 µm.
Es wird nun das Verfahren zur Herstellung des in Fig. 7 dar
gestellten Halbleiterbauelements beschrieben.
Zuerst wird das GaAs-Substrat 1 bis zur Stufe der Fig. 6(a)
auf die gleiche Weise wie im Zusammenhang mit der ersten Aus
führungsform beschrieben verarbeitet. Danach wird die
Au-Schicht 4, die das Durchgangsloch 3a bildet, und die
Ni-Schicht 9b (Ni-Schicht 9a in Fig. 6(a)), die eine nicht-elek
trolytische Ni-Legierungs-Überzugsschicht ist, auf der
gesamten rückseitigen Oberfläche des GaAs-Substrat 1 ein
schließlich der inneren Wand und des Bodens der Öffnung 3 da
von, abgeschieden.
Wie in Fig. 8(a) dargestellt, wird die Au-Schicht 11 auf der
Oberfläche der Ni-Schicht 9b durch Plattieren so aufgebracht,
daß sie eine Dicke von ca. 2,0 µm besitzt.
Wie in Fig. 8(b) dargestellt, wird auf der rückseitigen
Oberfläche des GaAs-Substrats 1 ein Resistmuster 12 (positi
ver Photoresist) aufgebracht, das ein Öffnungsmuster besitzt,
das dem durch das Durchgangsloch 3a eingenommenen Bereich
entspricht.
Wie in Fig. 8(c) dargestellt, wird die Au-Schicht 11 unter
Verwendung des Resistmusters 12 als Ätzmaske selektiv geätzt,
um die im Bereich, in dem das Durchgangsloch 3a ausgebildet
wird, vorhandene Au-Schicht 11 zu entfernen.
Wie in Fig. 8(d) dargestellt, wird das als Ätzmaske verwen
dete Resistmuster 12 entfernt, und das IC-Substrat erhalten.
Das Durchgangsloch 3a kann so innerhalb des IC-Substrats aus
gebildet werden.
Danach wird durch Verbinden der rückseitigen Oberfläche des
IC-Substrats mit der vorderen Oberfläche des Bauelementsub
strats 5 unter Verwendung des AuSn-Lotes 6 das in Fig. 7
dargestellte Halbleiterbauelement erhalten.
Auf diese Weise kann durch Verbinden mit der Ni-Schicht 9b,
die sich auf der Oberflächenschicht des Durchgangsloches 3a
befindet, das IC-Substrat an das Bauelementsubstrat 5 durch
Plättchenbonden gebunden werden. Das AuSn-Lötmittel 6 wird
deshalb nicht in das Durchgangsloch 3a gefüllt, wodurch ein
Halbleiterbauelement erhalten wird, das eine verbesserte Form
ohne "Lötmittelerhebung" aufweist.
Da die Öffnung 3, in der das Durchgangsloch 3a ausgebildet
werden soll, durch anisotropes Trockenätzen ausgebildet wird,
wird die Dicke des GaAs-Substrats 1 nicht gering, wodurch das
Auftreten von Rissen unterdrückt wird. Es braucht nicht ge
sagt zu werden, daß das Durchgangsloch 3a so ausgebildet wer
den kann, daß es nur einen kleinen Bereich einnimmt.
Nach dem vorstehenden Verfahren kann, obwohl ein
GaAs-Substrat 1 mit einer Dicke von 100 µm verwendet wurde, ein
GaAs-Substrat mit einer Dicke von 30 µm auf die gleiche Weise
verarbeitet werden, wodurch ein Halbleiterbauelement mit ei
nem Durchgangsloch erhalten werden kann, das nur einen klei
nen Bereich einnimmt.
Die Fig. 9 ist ein Querschnitt des Hauptteils des Halblei
terbauelements nach der dritten Ausführungsform. In Fig. 9
bezeichnet die Bezugsziffer 11a eine durch Verdampfen abge
schiedene Au-Schicht. Die Au-Schicht ist hauptsächlich auf
dem ebenen Teil der rückseitigen Oberfläche des GaAs-Sub
strats 1, und fast nicht im Durchgangsloch 3a, abgeschie
den. In Fig. 9 beziehen sich gleiche Bezugsziffern auf vor
stehend erläuterte gleiche oder entsprechende Teile.
Um das in Fig. 9 dargestellte Halbleiterbauelement zu erhal
ten, wird das GaAs-Substrat auf die gleiche Weise wie zur
Herstellung des in Fig. 6(a) in Verbindung mit der ersten
Ausführungsform dargestellten Halbleiterelements verarbeitet.
Das Durchgangsloch 3a wird durch Plattieren der Au-Schicht 4
und der Ni-Schicht 9b (Fig. 6(a)) auf der gesamten rücksei
tigen Oberfläche des GaAs-Substrats 1 mit einer Dicke von 100 µm
so ausgebildet, daß diese eine Dicke von jeweils 0,5 µm
besitzen.
Danach wird, wie in Fig. 10 dargestellt, eine Au-Schicht 11a
auf der gesamten rückseitigen Oberfläche des GaAs-Substrats 1
so abgeschieden, daß auf der rückseitigen Oberfläche des
GaAs-Substrats 1 eine Dreischichtstruktur aus der Au-Schicht 4,
Ni-Schicht 9b und Au-Schicht 11a, die hintereinander auf
gebracht wurden, vorgesehen ist. Auf der Innenwand und dem
Boden der Öffnung 3 in der rückseitigen Oberfläche des
GaAs-Substrats 1 wird andererseits eine Zweischichtstruktur ausge
bildet, die sich aus der hintereinander aufgetragenen
Au-Schicht 4 und der Ni-Schicht 9b zusammensetzt.
Die durch Verdampfen auf der rückseitigen Oberfläche des
GaAs-Substrats 1 und im Nachbarschaft des offenen Endes der
Öffnung 3 nur dünn abgeschiedene Au-Schicht wird innerhalb
der Öffnung 3 nicht abgeschieden. So kann das IC-Substrat mit
der Ni-Schicht 9b, die in der Öffnung 3 freiliegt, erhalten
werden.
Danach wird beim Plättchenbonden das AuSn-Lötmittel 6 nicht
in die Öffnung 3 gefüllt. So kann das Halbleiterbauelement
mit einer verbesserten Form und ohne Gefahr einer "Lötmittel
erhebung" erhalten werden.
Da die Öffnung 3 durch anisotropes Trockenätzen hergestellt
wird, kann ein Durchgangsloch 3a erhalten werden, daß einen
kleinen Bereich einnimmt. Da die Dicke des GaAs-Substrats
nicht lokal klein ist, kann das Auftreten von Rissen unter
drückt werden.
Nach dem vorstehend beschriebenen Verfahren kann, obwohl ein
GaAs-Substrat 1 mit einer Dicke von 100 µm verwendet wurde,
auch ein GaAs-Substrat mit einer Dicke von 30 µm auf die
gleiche Weise verarbeitet werden, wodurch ein Halbleiterbau
element erhalten werden kann, das ein Durchgangsloch be
sitzt, das nur einen kleinen Raum einnimmt.
In der ersten bis dritten Ausführungsform ist die Öffnung 3,
in der das Durchgangsloch 3a ausgebildet wird, in zylindri
scher Form mit hohem Seitenverhältnis ausgebildet.
In dem Halbleiterbauelement gemäß dieser Ausführungsform wird
das Durchgangsloch nicht in der in einer zylindrischen Form
ausgebildeten Öffnung ausgebildet, sondern wird in einer Öff
nung ausgebildet, deren Durchmesser sicher in mindestens zwei
Stufen ändert, wodurch der Durchmesser in Nachbarschaft der
rückseitigen Oberfläche des GaAs-Substrats 1 relativ groß,
und in Nachbarschaft zur vorderen Oberfläche davon relativ
klein ist.
Der Hauptteil des Halbleiterbauelements nach der vierten Aus
führungsform ist in Fig. 11 dargestellt.
In Fig. 11 besitzt die Öffnung 3 in dem GaAs-Substrat 1,
über dessen Dicke das Durchgangsloch 3a ausgebildet wird, ei
nen Durchmesser, der sich in zwei Stufen ändert, und besteht
aus einer ersten zylindrischen Form mit einem Durchmesser von
100 µm (großer Durchmesser), die sich von der rückseitigen
Oberfläche des GaAs-Substrats bis zu einer Tiefe von ca.
50 µm erstreckt, und einer zweiten zylindrischen Form mit ei
nem Durchmesser von 60 µm (kleiner Durchmesser), die sich von
einer Tiefe von 50 µm, die dem Boden der ersten zylindrischen
Form mit großem Durchmesser entspricht, zur vorderen Oberflä
che des GaAs-Substrats 1 erstreckt.
In Fig. 11 bezeichnet die Bezugsziffer 4a eine Au-Schicht,
die mit gleichmäßiger Dicke auf der inneren Wand und dem Bo
den der Öffnung 3, die zweistufigen Durchmesser aufweist, und
der rückseitigen Oberfläche des GaAs-Substrats 1 aufgebracht
ist. Die Bezugsziffer 9c bezeichnet eine Ni-Schicht, die se
lektiv auf der inneren Wand und dem Boden der Öffnung 3 mit
einem großen Durchmesser von ca. 100 µm auf der Oberfläche
der Au-Schicht 4a und einem Bereich (in der Nachbarschaft des
äußeren Umfangs der Öffnung 3) einschließlich dem Durchgangs
loch 3a auf der rückseitigen Oberfläche des GaAs-Substrats 1
abgeschieden ist. Andere gleiche Bezugsziffern beziehen sich
auf gleiche oder entsprechende Teile.
Das in Fig. 11 dargestellte Halbleiterbauelement ist dadurch
charakterisiert, daß in dem Bereich mit der Öffnung 3 mit ei
nem Durchmesser von 60 µm, in der das Durchgangsloch 3a aus
gebildet wird, das Durchgangsloch 3a nur durch die Au-Schicht
gebildet wird, und innerhalb der Öffnung 3 mit einem Durch
messer von 100 µm und auf dem Umfang der Öffnung 3 auf der
rückseitigen Oberfläche des GaAs-Substrats 1 (dieser Bereich
umfaßt einen Kreis mit einem Durchmesser von 130 µm, der vom
gleichen Mittelpunkt gezogen wird, der auch für den anderen
Öffnungsdurchmesser gilt), wird das Durchgangsloch 3a durch
eine Zweischichtstruktur aus der Au-Schicht 4a und der
Ni-Schicht 9c, die an der Oberfläche aufgebracht sind, gebildet.
Das Verfahren zur Herstellung des in Fig. 11 dargestellten
Halbleiterbauelements wird nun erläutert.
Zunächst wird, wie in Fig. 12(a) dargestellt, eine
Ti-Schicht und eine Au-Schicht hintereinander auf der Oberfläche
des GaAs-Substrats 1, das das IC-Substrat bildet, aufge
bracht, und diese Schichten werden dann in Form eines Elek
trodenanschlusses 2, der ein Quadrat mit einer Seitenlänge von
ca. 90 µm darstellt, gebracht. An der rückseitigen Oberfläche
des GaAs-Substrats 1 mit dem so darauf ausgebildeten Elektro
denanschluß 2 wird ein Resistmuster 13 (positiver Photore
sist) ausgebildet, der ein Öffnungsmuster mit einem Durchmes
ser von 100 µm darstellt.
Wie in Fig. 12(b) dargestellt, wird das GaAs-Substrat 1 ei
nem anisotropen Trockenätzen unter Verwendung des Resistmu
sters 13 als Ätzmaske unterworfen, wodurch eine Öffnung 3
ausgebildet wird, die eine von der rückseitigen Oberfläche
des GaAs-Substrats 1 bis zu einer Tiefe von ca. 50 µm (ca.
die Hälfte der Dicke des GaAs-Substrats 1) verlaufende Ge
stalt aufweist.
Danach wird das Resistmuster 13, wie in Fig. 12(c) darge
stellt, entfernt.
Wie in Fig. 12(d) dargestellt, wird ein Resistmuster 14, das
ein Öffnungsmuster mit einer Dicke von 60 µm darstellt, im
Zentrum des Elektrodenanschlusses 2 und der Öffnung 3 auf der
rückseitigen Oberfläche des GaAs-Substrats 1 ausgebildet.
Wie in Fig. 12(e) dargestellt, wird das GaAs-Substrat 1 ei
nem anisotropen Trockenätzen unter Verwendung des Resistmu
sters als Ätzmaske unterworfen, wodurch eine zylindrische
Öffnung mit einem Durchmesser von 60 µm neu ausgebildet wird,
wodurch die Öffnung 3 gebildet wird, die durch das
GaAs-Substrat 1 hindurchgeht und einen Durchmesser besitzt, der
sich in zwei Stufen ändert.
Wie in Fig. 12(f) dargestellt, wird das als Ätzmaske verwen
dete Ätzmuster 14 entfernt.
Wie in Fig. 12(g) dargestellt, wird der Boden des
GaAs-Substrats 1 mit Au beschichtet, um eine Au-Schicht mit einer
Dicke von ca. 0,5 µm auszubilden.
Wie in Fig. 12(h) dargestellt, wird so ein Resistmuster 15
ausgebildet, das ein Öffnungsmuster ist, das einem Bereich
mit einem Durchmesser von 130 µm, einschließlich der Öffnung
3, entspricht. Der Bereich, in dem das Resistmuster 15 ausge
bildet wird, bildet ein Durchgangsloch 3a.
Wie in Fig. 12(i) dargestellt, wird eine Ni-Schicht 9a auf
dem Boden des GaAs-Substrats 1 mittels allgemeine
Ni-Plattierungsverfahren ausgebildet. Diese Ni-Schicht 9c kann
durch elektrolytische Plattierverfahren abgeschieden werden.
Die Ni-Schicht 9c kann außerdem durch nicht-elektrolytisches
Ni-Legierungsbeschichten ausgebildet werden. Wie vorstehend
beschrieben wird in diesem Fall, da der Bereich nicht dem
Durchgangsloch 3a auf der rückseitigen Oberfläche des
GaAs-Substrats 1 entspricht, die Ni-Schicht 9c nicht innerhalb der
kleinen Öffnung mit einem Durchmesser von ca. 60 µm aufge
schichtet, sondern wird selektiv innerhalb der großen Öffnung
mit einem Durchmesser von ca. 100 µm und an der rückseitigen
Oberfläche des GaAs-Substrats 1, die dem Durchgangsloch 3a
entspricht, selektiv aufgeschichtet.
Danach wird, wie in Fig. 12(j) dargestellt, das Resistmuster
15 entfernt, wodurch das IC-Substrat fertiggestellt wird.
Nach Durchführung der Verbindungsstufe kann das in Fig. 11
dargestellte Halbleiterbauelement erhalten werden.
In dem Halbleiterbauelement, das wie in Fig. 11 dargestellt
ausgebildet wurde, kann die Ni-Schicht 9c in einem Bereich
mit einem Durchmesser von 100 µm oder mehr in enger Nachbar
schaft zur rückseitigen Oberfläche des GaAs-Substrats 1 in
der Öffnung 3 in einem Bereich, der dem Durchgangsloch 3a
entspricht, abgeschieden werden.
Nach der Bildung der Ni-Schicht 9c kann, indem man nur die
Stufe der Entfernung des auf der rückseitigen Oberfläche des
GaAs-Substrats 1 ausgebildeten Musters durchführt, das Her
stellungsverfahren mit der Stufe des Plättchenbondens weiter
geführt werden.
Beim Plättchenbonden kann, wie in den vorstehend beschriebe
nen Ausführungsformen, eine "Lötmittelerhebung" und das Auf
treten von Rissen unterdrückt werden. Im Hinblick auf den
eingenommenen Bereich kann die Größe des Durchgangslochs 3a
in horizontaler Richtung höchstens 130 µm betragen, und der
maximale Durchmesser der Öffnung 3 kann so relativ gering,
wie 100 µm, gehalten werden.
In der vorstehenden Darstellung war die Form der Öffnung 3 im
wesentlichen zylindrisch. Die Öffnungsform in horizontaler
Richtung muß aber nicht vollständig kreisförmig sein, sondern
sie kann auch elliptisch oder zylindrisch-säulenförmig sein.
In der vorstehenden Darstellung kann, obwohl der kleine
Durchmesser der Öffnung 3, in der das Durchgangsloch 3a aus
gebildet wird, 60 µm betrug, ein Durchmesser von 25 bis 60 µm
verwendet werden, um ein Halbleiterbauelement mit der glei
chen Wirkung zu erhalten. Die untere Grenze ist ein Wert, mit
dem die Öffnung im GaAs-Substrat ausgeführt werden kann, und
die Au-Schicht 4a abgeschieden werden kann, unter Sicherstel
lung der elektrischen Eigenschaften für das Durchgangsloch.
Es wird eine Darstellung der fünften erfindungsgemäßen Aus
führungsform gegeben.
Die Fig. 13 ist ein Querschnitt des Hauptteils des Halblei
terbauelements nach der fünften erfindungsgemäßen Ausfüh
rungsform. Die Form der im GaAs-Substrat 1 vorgesehenen Öff
nung 3 ist die gleiche wie die der Öffnung 3 gemäß der vier
ten Ausführungsform, und umfaßt Öffnungen mit einem großen
und einem kleinen Durchmesser.
Das Halbleiterbauelement nach dem fünften Ausführungsform ist
durch eine leitende Schicht charakterisiert, die das Durch
gangsloch 3a bildet, d. h., daß die auf der rückseitigen Ober
fläche des GaAs-Substrats 1 abzuscheidende Ni-Schicht 9b und
die Ni-Schicht (nicht elektrolytische Ni-Legierungs-Über
zugsschicht) 9d auf der gesamten rückseitigen Oberfläche
des GaAs-Substrats 1 (einschließlich der inneren Wand der
Öffnung 3) abgeschieden werden, und in einem Bereich, ausge
nommen dem Durchgangsloch 3a, wird eine Au-Schicht 11b außer
dem auf die Oberfläche der Ni-Schicht 9d aufgebracht.
Nach der vorstehenden Darstellung kann, obwohl ein GaAs-Sub
strat 1 mit einer Dicke von 100 µm verwendet wurde, auch
ein GaAs-Substrat mit einer Dicke von 30 µm auf die gleiche
Weise verarbeitet werden, wodurch ein Halbleiterbauelement
mit einem Durchgangsloch, das nur einen kleinen Bereich ein
nimmt, erhalten werden kann.
Es wird nun eine Darstellung des Verfahrens zur Herstellung
des Halbleiterbauelements nach dieser Ausführungsform gege
ben. Gemäß dem Verfahren der Fig. 12(a) bis 12(f) wird eine
Öffnung 3 mit einem Durchmesser von 100 µm von der rückseiti
gen Oberfläche des GaAs-Substrats 1 bis zu einer Tiefe von
ca. 50 µm ausgebildet. Danach wird eine Öffnung 3 mit einem
Durchmesser von 60 µm ausgebildet, die die Oberfläche des
GaAs-Substrats 1 erreicht. Danach wird die Au-Schicht 4b auf
die rückseitige Oberfläche des GaAs-Substrats 1 aufgeschich
tet.
Gemäß dem Herstellungsverfahren der Fig. 8(a) bis 8(d)
wird außerdem die Ni-Schicht 9d (die der Ni-Schicht 9b in Fig.
8 entspricht) auf der gesamten Oberfläche der Au-Schicht
4b abgeschieden, und die Au-Schicht 11b auf der gesamten
Oberfläche des GaAs-Substrats 1 aufgeschichtet. Die
Au-Schicht 11b wird selektiv entfernt, wodurch das IC-Substrat
erhalten wird. Nachdem man das IC-Substrat einem Plättchen
bonden unterworfen hat, kann das in Fig. 13 dargestellte
Halbleiterbauelement erhalten werden.
In dem vorstehend beschriebenen Verfahren kann, da die
Ni-Schicht 9d beim Plättchenbonden selektiv auf der Oberfläche
des Bereichs, der dem Durchgangsloch 3a entspricht, ausge
setzt werden kann, die Ausbildung einer "Lötmittelerhebung"
aufgrund des Plättchenbondens vermieden werden. Es kann ver
hindert werden, daß das GaAs-Substrat 1 lokal sehr dünn wird.
Aus diesem Grund kann ein Durchgangsloch 3a mit einer verbes
serten Form erhalten werden.
Die das Durchgangsloch 3a des Halbleiterbauelements dieser
Ausführungsform bildenden Ni-Schicht 9d wurde ausgebildet,
indem man die gesamte rückseitige Oberfläche des
GaAs-Substrats 1 einem nicht-elektrolytischen Plattieren unter
warf. Die Ni-Schicht 9d kann aber auch durch allgemeine
Ni-Plattierungsverfahren abgeschieden werden. Obwohl die durch
allgemeine Ni-Plattierungsverfahren ausgebildete Ni-Schicht
9d nicht an der inneren Wand und dem Boden der Öffnung mit
kleinem Durchmesser von 60 µm abgeschieden wird, wird sie in
nerhalb der Öffnung mit einem großen Durchmesser abgeschie
den. Wenn das Plättchenbonden durchgeführt wird, kann so ein
Durchgangsloch mit einer verbesserten Form und ohne "Lötmit
telerhebung" erhalten werden.
Es wird eine Darstellung der sechsten Ausführungsform der
vorliegenden Erfindung gegeben.
Die Fig. 14 ist ein Querschnitt des Hauptteils des Halblei
terbauelements gemäß der sechsten erfindungsgemäßen Ausfüh
rungsform.
In Fig. 14 bezeichnet die Bezugsziffer 4c eine Au-Schicht,
die auf der gesamten rückseitigen Oberfläche des
GaAs-Substrats 1 aufgeschichtet ist. Die Bezugsziffer 9e bezeich
net eine Ni-Schicht, die selektiv auf der Au-Schicht 4c in
dem Bereich mit einem Durchmesser von 60 µm oder mehr in der
Öffnung, in der das Durchgangsloch 3a ausgebildet wird, auf
geschichtet ist.
Andere gleiche Bezugsziffer beziehen sich auf vorstehend be
schriebene gleiche oder entsprechende Teile.
In der vierten und fünften Ausführungsform hat die Öffnung 3,
in der das Durchgangsloch 3a ausgebildet wird, eine abgestuf
te Form mit verschiedenen Öffnungsdurchmessern, und wurde
durch anisotropes Trockenätzen ausgebildet. Die Öffnung 3 des
Halbleiterbauelements gemäß der Ausführungsform 6 wird ande
rerseits durch eine Kombination eines isotropen Naßätzens und
eines anisotropen Trockenätzens ausgebildet. Im Bereich von
der rückseitigen Oberfläche des GaAs-Substrats 1 bis zu einer
Tiefe, die der halben Dicke des GaAs-Substrats 1 entspricht,
wird die Öffnung mit einem großen Durchmesser (60 µm oder
mehr) durch isotropes Naßätzen ausgebildet, und in einem Be
reich vom Boden der Öffnung mit dem großen Durchmesser bis
zur vorderen Oberfläche des GaAs-Substrats 1 wird die Öffnung
mit einem kleinen Durchmesser (60 µm oder weniger) durch ani
sotropes Trockenätzen ausgebildet.
Es wird nun eine Darstellung des Herstellungsverfahrens eines
in Fig. 14 dargestellten Halbleiterbauelements gegeben.
Zunächst wird, wie in Fig. 15(a) dargestellt, ein Elektro
denanschluß 2 auf der Oberfläche des GaAs-Substrats 1 aufge
bracht. In dem Bereich, der dem Elektrodenanschluß 2 auf der
rückseitigen Oberfläche des GaAs-Substrats 1 entspricht, wird
ein Resistmuster 16 aufgebracht, das eine Öffnung mit einem
Durchmesser von 60 µm besitzt.
Wie in Fig. 15(b) dargestellt, wird unter Verwendung eines
Resistmusters 16 als Ätzmaske das GaAs-Substrat 1 einem
isotropen Naßätzen unterworfen, wodurch es bis zu einer Posi
tion, die etwa der Hälfte der Schichtdicke entspricht, geätzt
wird. Aufgrund des isotropen Ätzens beträgt der Durchmesser
der Öffnung 3 auf der rückseitigen Oberfläche des
GaAs-Substrats 1 ca. 110 µm.
Wie in Fig. 15(c) dargestellt, wird unter Verwendung des im
vorhergehenden isotropen Ätzen verwendeten Resistmusters 16
als Ätzmaske das GaAs-Substrat einem anisotropen Trockenätzen
unterworfen, wodurch eine zylindrische Öffnung mit einem
Durchmesser von 60 µm von der Position, die ca. der Hälfte
der Schichtdicke des GaAs-Substrats 1 entspricht, bis zu des
sen vorderer Oberfläche ausgebildet wird. Auf diese Weise
wird die Grundfläche des Elektrodenanschlusses 2 auf der vor
deren Oberfläche des GaAs-Substrats 1 freigesetzt.
Die Öffnung 3 hat eine Form, die von der rückseitigen Ober
fläche des GaAs-Substrats 1 bis zur Position, die der Hälfte
der Dicke davon entspricht, allmählich kleiner wird, und von
dort bis zur vorderen Oberfläche des GaAs-Substrats 1 wird
eine Öffnung mit einem kleinen Durchmesser von 60 mm ausge
bildet.
Das als Ätzmaske verwendete Resistmuster 16 wird entfernt.
Danach wird, wie in Fig. 15(e) dargestellt, die Au-Schicht
4c auf die gesamte rückseitige Oberfläche des GaAs-Substrats
1, einschließlich der inneren Wand und dem Boden der Öffnung
3, aufgebracht. Die Au-Schicht 4c wird mit einer Dicke von
ca. 0,5 µm ausgebildet.
Wie in Fig. 15(f) dargestellt, wird auf einem Bereich, mit
Ausnahme des Bereiches des Durchgangslochs 3a, auf der Rück
seite des GaAs-Substrats 1 ein Resistmuster 17 ausgebildet.
Der Bereich, der das Durchgangsloch 3a bildet, entspricht ei
nem Bereich einschließlich der Öffnung 3 mit einem Durchmes
ser von 150 µm.
Danach wird unter Verwendung des Resistmusters als Maske eine
Ni-Schicht (nicht elektrolytische Ni-Legierungs-Be
schichtungsschicht) 9e auf die rückseitige Oberfläche des
GaAs-Substrats 1 aufgeschichtet.
In der Plattierungsstufe wird die rückseitige Oberfläche des
GaAs-Substrats nicht vollständig mit der Ni-Schicht 9e be
schichtet. Auch wenn das GaAs-Substrat 1 in einem Zustand
verarbeitet wird, bei dem der dem Durchgangsloch 3a entspre
chende Bereich vollständig in eine Ni-Beschichtungslösung
eingetaucht wird, wird die Ni-Schicht 9e nicht auf der inne
ren Wand und dem Boden der Öffnung 3 mit einem kleinen Durch
messer, die durch anisotropes Trockenätzen gebildet wurde,
abgeschieden, sondern selektiv auf der inneren Wand und dem
Boden der Öffnung mit einem großen Durchmesser, die durch
isotropes Naßätzen erhalten wurde, und auf dem Bereich am äu
ßeren Umfang der Öffnung 3 auf der rückseitigen Oberfläche
des GaAs-Substrats 1, die dem Durchgangsloch 3a entspricht.
Danach wird das als Maske verwendete Resistmuster 17 ent
fernt, wodurch das IC-Substrat erhalten wird.
Der freigesetzte Teil der Au-Schicht 4c an der rückseitigen
Oberfläche des IC-Substrats wird mittels des AuSn-Lötmittels
an das Bauelementsubstrat 5 gebunden, und das in Fig. 14
dargestellte Halbleiterbauelement erhalten.
In dem so ausgebildeten Halbleiterbauelement ist der durch
das Durchgangsloch 3a eingenommene Bereich relativ so klein
wie der durch einen Durchmesser von 150 µm eingenommene Be
reich. Zusätzlich wird die Ni-Schicht 9e selektiv in einem
Bereich mit einem Durchmesser von 60 µm oder mehr abgeschie
den. Aus diesem Grund wird beim Plättchenbonden das
AuSn-Lötmittel 6 nicht in die Öffnung 3a gefüllt, wodurch eine
"Lötmittelerhebung" vermieden werden kann.
In dieser sechsten Ausführungsform wird die Öffnung 3 durch
anisotropes Trockenätzen sowie durch isotropes Naßätzen aus
gebildet. In der Nachbarschaft der vorderen Oberfläche des
GaAs-Substrats 1 besitzt deshalb die Öffnung eine zylindri
sche Gestalt, wodurch das GaAs-Substrat 1 nicht lokal dünn
ist, wodurch das Auftreten von Rissen vermieden wird.
Im Verfahren zur Herstellung des erfindungsgemäßen Halblei
terbauelements kann das Resistmuster 16, das als Ätzmaske für
die Öffnung 3 verwendet wird, in dem isotropen Naßätzen und
auch dem nachfolgenden anisotropen Trockenätzen verwendet
werden. Da es nicht notwendig ist, die Ätzmaske für jedes Ät
zen getrennt auszubilden, kann auf diese Weise das Herstel
lungsverfahren vereinfacht werden.
Obwohl der Durchmesser des kleinen Öffnungsbereichs der Öff
nung 3, in der das Durchgangsloch 3a ausgebildet wird, in der
vorstehenden Darstellung 60 µm betrug, kann auch ein Durch
messer von 25 bis 60 µm angewendet werden, um ein Halblei
terbauelement mit der gleichen Wirkung zu erhalten. Die unte
re Grenze ist ein Wert, der es erlaubt, die Öffnung des
GaAs-Substrats und die abzuscheidende Au-Schicht 4a unter Beibe
haltung der elektrischen Eigenschaften für das Durchgangsloch
auszubilden.
Es wird eine Darstellung der siebten erfindungsgemäßen Aus
führungsform gegeben.
Die Fig. 16 ist ein Querschnitt eines Hauptteils des Halb
leiterbauelements nach der siebten erfindungsgemäßen Ausfüh
rungsform. In Fig. 16 bezeichnet die Bezugsziffer 9f eine
Ni-Schicht (nicht-elektrolytische Ni-Legierungs-Über
zugsschicht), die auf der rückseitigen Oberfläche des
GaAs-Substrats 1 einschließlich der inneren Wand und dem Bo
den der Öffnung 3 aufgebracht ist. Die Bezugsziffer 11c be
zeichnet eine auf dem Bereich der rückseitigen Oberfläche des
GaAs-Substrats 1, mit der Ausnahme des Durchgangslochs 3a,
aufgebrachte Au-Schicht.
Andere gleiche Bezugsziffern beziehen sich auf vorstehend be
schriebene gleiche oder entsprechende Teile.
In dem Durchgangsloch 3a mit der in Fig. 16 dargestellten
Struktur wird eine Zweischichtstruktur ausgebildet, die die
durch Plattieren ausgebildete Au-Schicht 4c und Ni-Schicht 9f
umfaßt, die auf der Oberfläche der in dem GaAs-Substrat 1
ausgebildeten Öffnung 3 aufgebracht sind. Im Bereich mit Aus
nahme des Durchgangsloches 3a ist andererseits eine
Dreischichtstruktur ausgebildet, die die Au-Schicht 11c zu
sätzlich zur Au-Schicht 4c und Ni-Schicht 9f umfaßt, die an
der rückseitigen Oberfläche des GaAs-Substrats 1 aufgebracht
sind.
Unter Bezugnahme auf die zweite bis sechste Ausführungsform
wird auch eine Darstellung des Verfahrens zur Herstellung der
in Fig. 16 dargestellten Struktur des Halbleiterbauelements
gegeben.
Zunächst wird gemäß dem Herstellungsverfahren nach der sech
sten Ausführungsform das GaAs-Substrat 1 wie in den Fig.
15(a) bis 15(e) dargestellt verarbeitet, wonach die Öffnung 3
mit einem großen Durchmesser und einem kleinen Durchmessen
durch eine Kombination des isotropen Naßätzens und anisotro
pen Trockenätzens von der rückseitigen Oberfläche des
GaAs-Substrats 1 herausgebildet wird. Die Au-Schicht 4c wird auf
der rückseitigen Oberfläche des GaAs-Substrats 1 einschließ
lich der inneren Wand und dem Boden der Öffnung 3 abgeschie
den.
Das GaAs-Substrat 1 wird der den Fig. 8(a) bis 8(d) der
zweiten Ausführungsform entsprechenden Verarbeitung unterwor
fen, wodurch die Ni-Schicht 9f (die der Ni-Schicht 9b in Fig.
8 entspricht) auf der gesamten rückseitigen Oberfläche
des GaAs-Substrats 1 abgeschieden wird. Dann wird die nicht-elek
trolytische Ni-Legierungs-Plattierungsreaktion durchge
führt, wodurch die Ni-Schicht 9f mit einer gleichmäßigen
Dicke (ca. 0,5 µm) auch innerhalb der Öffnung 3 mit einem Durch
messer von 60 µm in der Nachbarschaft der vorderen Oberfläche
des GaAs-Substrats 1 abgeschieden werden kann.
Danach wird die Au-Schicht 11c (die der Au-Schicht 11 in Fig.
8 entspricht) mit einer Dicke von ca. 0,5 µm auf die
rückseitige Oberfläche des GaAs-Substrats 1 aufgeschichtet.
Der Bereich, mit Ausnahme des Durchgangslochs 3a, auf der
rückseitigen Oberfläche des GaAs-Substrats 1 wird mit einem
Maskierungsmaterial, wie z. B. einem Resistmuster, maskiert.
Unter Verwendung dieses Maskierungsmaterials als Ätzmaske
wird die Au-Schicht 11c in einem Bereich, der dem Durchgangs
loch 3a entspricht, selektiv geätzt. Danach wird die Ätzmaske
entfernt, wodurch das Halbleiterbauelement mit einem Durch
gangsloch 3a, wie in Fig. 16 dargestellt, erhalten wird.
In dem vorstehend beschriebenen Verfahren kann, da die
Ni-Schicht 9f an der Oberfläche des Bereichs, der dem Durch
gangsloch 3a entspricht, beim Plättchenbonden selektiv ausge
setzt werden kann, eine "Lötmittelerhebung" aufgrund des
Plättchenbondens unterdrückt werden. Es kann auch vermieden
werden, daß das GaAs-Substrat 1 lokal dünn wird. Aus diesem
Grund kann ein Durchgangsloch 3a mit einer verbesserten Form
erhalten werden.
Die das Durchgangsloch 3a des Halbleiterelements gemäß dieser
Ausführungsform bildende Ni-Schicht 9f wurde ausgebildet, in
dem man die gesamte rückseitige Oberfläche des GaAs-Substrats
1 einem nicht-elektrolytischen Plattieren unterwarf. Die
Ni-Schicht 9f kann jedoch durch allgemeine
Ni-Plattierungsverfahren abgeschieden werden. Obwohl die durch
allgemeine Ni-Plattierungsverfahren ausgebildete Ni-Schicht
9f nicht an der inneren Wand und dem Boden der Öffnung mit
einem kleinen Durchmesser von 60 µm abgeschieden wird, wird
sie innerhalb der Öffnung mit einem großen Durchmesser abge
schieden. Wenn ein Plättchenbonden durchgeführt wird, kann
das Durchgangsloch deshalb mit einer verbesserten Form und
ohne "Lötmittelerhebung" erhalten werden.
Es werden nun die mit den einzelnen Ausführungsformen erziel
baren erfindungsgemäßen Wirkungen beschrieben.
Mit dem im ersten Aspekt definierte Halbleiterbauelement, in
dem eine nicht-elektrolytische Ni-Legierungs-Überzugsschicht
selektiv auf der Au-Schicht in einem Bereich, der das Durch
gangsloch einschließlich der von der rückseitigen Oberfläche
des GaAs-Substrats bis zur vorderen Oberfläche davon ausge
bildeten zylindrischen Öffnung bildet, abgeschieden ist, kann
eine bevorzugte Form bereitgestellt werden, wenn ein solches
IC-Substrat einem Plättchenbonden unterworfen wird. Es kann
auch den vom Durchgangsloch eingenommenen Bereich verringern.
Mit dem im zweiten Aspekt definierten Halbleiterbauelement,
in dem eine erste Au-Schicht und eine nicht-elektrolytische
Ni-Legierungs-Überzugsschicht hintereinander auf die gesamte
rückseitige Oberfläche des Halbleitersubstrats (einschließ
lich der inneren Wand und dem Boden der Öffnung) aufgebracht
sind, und eine zweite Au-Schicht in einem Bereich, mit der
Ausnahme des das Durchgangsloch bildenden Bereichs, abge
schieden ist, kann eine bevorzugte Form bereitgestellt wer
den, wenn ein solches IC-Substrat einem Plättchenbonden un
terworfen wird. Es kann auch den vom Durchgangsloch eingenom
menen Bereich verringern.
Mit dem im dritten Aspekt definierten Halbleiterbauelement,
in dem die zweite Au-Schicht durch Plattieren oder Verdampfen
in einem Bereich, mit Ausnahme des das Durchgangsloch bilden
den Bereichs, auf der Ni-Schicht auf der gesamten Oberfläche
des GaAs-Substrats abgeschieden werden kann, kann der gleiche
Effekt wie im zweiten Aspekt erzielt werden.
In dem im vierten Aspekt definierten Halbleiterbauelement, in
dem ein Durchgangsloch innerhalb der zusammengesetzten abge
stuften Öffnung ausgebildet ist, nachdem die Au-Schicht auf
der rückseitigen Oberfläche des GaAs-Substrats abgeschieden
wurde, wird die rückseitige Oberfläche selektiv einem allge
meinen Ni-Plattieren unterworfen, wodurch eine
Ni-Plattierungsschicht auf der inneren Wand und dem Boden der
Öffnung mit einem großen Durchmesser, die das Durchgangsloch
bildet, abgeschieden werden kann. Dieses Halbleiterbauelement
kann deshalb, wenn ein solches IC-Substrat einem Plättchen
bonden unterworfen wird, eine bevorzugte Form bereitstellen.
Es kann auch im Vergleich zu konventionellen Verfahren, in
denen die Öffnung nur durch isotropes Naßätzen ausgebildet
wird, den vom Durchgangsloch eingenommenen Bereich verrin
gern.
In dem im fünften Aspekt definierten Halbleiterbauelement
wird das Durchgangsloch innerhalb der abgestuften Öffnung
ausgebildet, die erste Au-Schicht und die nicht-elek
trolytische Ni-Legierungs-Überzugsschicht werden auf der
gesamten rückseitigen Oberfläche aufgebracht, und die zweite
Au-Schicht wird auf dem Bereich, mit Ausnahme des Durchgangs
lochs, ausgebildet. Die Ni-Plattierungsschicht kann deshalb
auf der Oberfläche in einem Bereich, der das Durchgangsloch
bildet, selektiv freigesetzt werden. Dieses Halbleiterbauele
ment kann deshalb, wenn ein solches IC-Substrat einem Plätt
chenbonden unterworfen wird, eine bevorzugte Form ausbilden.
Es kann auch den durch das Durchgangsloch eingenommenen Be
reich verringern.
Mit einem gemäß dem sechsten Aspekt definierten Halbleiter
bauelement, in dem die Öffnung, die den großen Durchmesser
der zusammengesetzten Öffnung besitzt, in der das Durchgangs
loch ausgebildet wird, durch anisotropes Trockenätzen oder
durch isotropes Naßätzen ausgebildet werden kann, können die
gleichen Effekte wie im vierten oder fünften Aspekt erzielt
werden.
Ein im siebten Aspekt definiertes Halbleiterbauelement kann,
wenn das im ersten bis fünften Aspekt definierte IC-Substrat
mit einem Bauelementsubstrat über ein Lötmittel verbunden
wird, eine bevorzugte Form bereitstellen.
In einem im achten Aspekt definierten Halbleiterbauelement,
in dem das Seitenverhältnis der Öffnung, in der das Durch
gangsloch im IC-Substrat gemäß dem ersten und zweiten Aspekt
ausgebildet wird, im Bereich von 1 bis 10/3 liegt, kann die
nicht-elektrolytische Ni-Legierungs-Überzugsschicht auf der
gesamten rückseitigen Oberfläche des GaAs-Substrats ein
schließlich der inneren Wand und dem Boden der Öffnung abge
schieden werden. Dieses Halbleiterbauelement kann deshalb,
wenn ein solches IC-Substrat einem Plättchenbonden unterwor
fen wird, eine bevorzugte Form bereitstellen. Es kann auch
den vom Durchgangsloch eingenommenen Bereich verringern.
In einem Halbleiterbauelement des neunten Aspekts, in dem die
Öffnung mit kleinem Durchmesser, in der das Durchgangsloch im
IC-Substrat gemäß dem vierten oder fünften Aspekt ausgebildet
wird, einen Durchmesser von 25 µm bis 60 µm besitzt, kann die
Ni-Plattierungsschicht auf der gesamten rückseitigen Oberflä
che des GaAs-Substrats einschließlich der inneren Wand und
dem Boden der Öffnung abgeschieden werden. Dieses Halbleiter
bauelement kann deshalb eine bevorzugte Form bereitstellen,
wenn ein solches IC-Substrat einem Plättchenbonden unterwor
fen wird. Es kann auch, im Vergleich zu konventionellen Ver
fahren, in denen die Öffnung nur durch isotropes Naßätzen
ausgebildet wird, den vom Durchgangsloch eingenommenen Be
reich verringern.
Nach dem Verfahren zur Herstellung des Halbleiterbauelements
des zehnten Aspektes wird bei der Abscheidung der nicht-elek
trolytischen Ni-Legierungs-Überzugsschicht innerhalb der
Öffnung mit einem hohen Seitenverhältnis, in der das Durch
gangsloch in der rückseitigen Oberfläche des GaAs-Substrats
ausgebildet wird, die gesamte rückseitige Oberfläche ein
schließlich der inneren Wand und des Bodens der Öffnung be
schichtet, wodurch die nicht-elektrolytische Ni-Legierungs-Über
zugsschicht auch an der inneren Wand und dem Boden der
Öffnung mit hohem Seitenverhältnis ausgebildet werden kann.
Das so erhaltene IC-Substrat kann, wenn es einem Plättchen
bonden unterworfen wird, eine bevorzugte Form ergeben. Der
vom Durchgangsloch eingenommene Bereich kann ebenfalls ver
ringert werden.
Im Verfahren zur Herstellung des im elften Aspekt definierten
Halbleitersubstrats, wird der Teil, der im Bereich, mit Aus
nahme des Durchgangsloches der nicht-elektrolytischen
Ni-Legierungs-Überzugsschicht, der auf der gesamten Oberfläche
des GaAs-Substrats ausgebildet ist, liegt, geätzt, wobei als
Ätzmittel Schwefelsäure/Salpetersäure, mit 96 Gew.-%-iger
Schwefelsäure, 70 Gew.-%-iger Salpetersäure und Wasser im
Verhältnis 1 : 1 : 3, oder Ionenmahlen, verwendet wird. Es kann
deshalb ein bevorzugtes Ätzen durchgeführt werden.
Ein Verfahren zur Herstellung des Halbleiterbauelements des
zwölften Aspekts umfaßt die Stufe eines aufeinanderfolgenden
Aufbringens der ersten Au-Schicht, nicht-elektrolytischen
Ni-Legierungs-Überzugsschicht und zweiten Au-Schicht auf die ge
samte rückseitige Oberfläche des GaAs-Substrats (einschließ
lich der inneren Wand und dem Boden der Öffnung), und Entfer
nen der im Bereich, der das Durchgangsloch bildet, vorhande
nen Au-Schicht, wodurch die nicht-elektrolytische
Ni-Legierungs-Schicht auf der Oberfläche des das Durchgangsloch
bildenden Bereichs selektiv freigesetzt wird. Das so ausge
bildete IC-Substrat kann, wenn es einem Plättchenbonden un
terworfen wird, in einer bevorzugten Form ausgebildet werden.
Der durch das Durchgangsloch eingenommene Bereich kann ver
ringert werden.
Ein Verfahren zur Herstellung eines im dreizehnten Aspekt de
finierten Halbleiterbauelements umfaßt die Stufe des aufein
anderfolgenden Aufbringens der ersten Au-Schicht, nicht-elek
trolytischen Ni-Legierungs-Schicht und zweiten Au-Schicht
auf die gesamte rückseitige Oberfläche des GaAs-Substrats
(einschließlich der inneren Wand und des Bodens der Öffnung)
und Abscheiden der zweiten Au-Schicht durch Verdampfen, wo
durch die zweite Au-Schicht selektiv im Bereich, mit der Aus
nahme des das Durchgangsloch bildenden Bereichs, abgeschieden
wird und die nicht-elektrolytische Ni-Legierungs-Schicht se
lektiv dem Bereich, der das Durchgangsloch bildet, ausgesetzt
wird. Das so ausgebildete IC-Subst 04073 00070 552 001000280000000200012000285910396200040 0002019811042 00004 03954rat kann deshalb, wenn es
einem Plättchenbonden unterworfen wird, eine bevorzugte Form
ergeben. Der von dem Durchgangsloch eingenommene Bereich kann
ebenfalls verringert werden.
Das Verfahren zur Herstellung des Halbleiterbauelements des
vierzehnten Aspekt umfaßt die Stufe der Ausbildung einer Öff
nung mit einem großen Durchmesser von der rückseitigen Ober
fläche und einer anderen Öffnung mit einem kleinen Durchmes
ser vom Boden der Öffnung mit einem großen Durchmesser bis
zur vorderen Oberfläche des GaAs-Substrats, wodurch eine zu
sammengesetzte, abgestufte Öffnung erhalten wird, und, nach
dem eine Au-Schicht auf der gesamten rückseitigen Oberfläche
des GaAs-Substrats abgeschieden wurde, die Stufe des Abschei
dens einer allgemeinen Ni-Plattierungsschicht auf der inneren
Wand und dem Boden der Öffnung mit einem großen Durchmesser
in einem Bereich, der dem Durchgangsloch entspricht.
Gemäß einem solchen Verfahren zur Herstellung eines Halblei
terbauelements kann das so ausgebildete IC-Substrat, wenn es
einem Plättchenbonden unterworfen wird, eine bevorzugte Form
ergeben. Im Vergleich zu konventionellen Verfahren, mit denen
die Öffnung nur durch isotropes Naßätzen ausgebildet wird,
kann der vom Durchgangsloch eingenommene Bereich verringert
werden.
Das Verfahren zur Herstellung eines Halbleiterbauelements des
fünfzehnten Aspekts umfaßt die Stufe der Ausbildung einer
Öffnung mit einem großen Durchmesser von der rückseitigen
Oberfläche und Ausbildung einer weiteren Öffnung mit einem
kleinen Durchmesser vom Boden der Öffnung mit großem Durch
messer bis zur vorderen Oberfläche des GaAs-Substrats, wo
durch eine zusammengesetzte abgestufte Öffnung ausgebildet
wird, und, nachdem eine erste Au-Schicht und eine nicht-elek
trolytische Ni-Schicht auf der gesamten Oberfläche des
GaAs-Substrats abgeschieden wurde, die Stufe des selektiven
Abscheidens einer zweiten Au-Schicht in einem Bereich, der
nicht dem Durchgangsloch entspricht, wodurch die Ni-Schicht
mindestens innerhalb der Öffnung mit einem großen Durchmesser
aufgebracht wird.
Gemäß einem solchen Verfahren zur Herstellung eines Halblei
terbauelements kann das so ausgebildete IC-Substrat, wenn es
einem Plättchenbonden unterworfen wird, eine bevorzugte Form
ergeben. Im Vergleich zu konventionellen Verfahren, in denen
die Öffnung nur durch isotropes Naßätzen ausgebildet wird,
kann auch der vom Durchgangsloch eingenommene Bereich verrin
gert werden.
Im Verfahren zur Herstellung eines im sechzehnten Aspekt de
finierten Halbleiterbauelements gemäß dem vierten oder fünf
ten Aspekt wird die erste Öffnung durch isotropes Naßätzen
oder anisotropes Trockenätzen ausgebildet. In jedem Fall kann
das so ausgebildete IC-Substrat, wenn es einem Plättchenbon
den unterworfen wird, eine bevorzugte Form ausbilden. Im Ver
gleich zu konventionellen Verfahren, in den die Öffnung nur
durch isotropes Naßätzen ausgebildet wird, kann auch der vom
Durchgangsloch eingenommene Bereich verringert werden.
Im Verfahren gemäß dem sechzehnten Aspekt zur Herstellung
eines Halbleiterbauelements des siebzehnten Aspekts, in dem
die erste Öffnung durch isotropes Naßätzen ausgebildet wird,
kann die zweite Öffnung durch Ätzen unter Verwendung der
gleichen Ätzmaske ausgebildet werden, wodurch das Herstel
lungsverfahren vereinfacht werden kann.
Das Verfahren gemäß dem zehnten und zwölften bis fünfzehnten
Aspekt zur Herstellung eines Halbleiterbauelements des acht
zehnten Aspekts umfaßt die Stufe des Verbindens des so ausge
bildeten IC-Substrats mit einem Bauelementsubstrat mittels
eines Lötmittels. Ein solches Plättchenbonden kann eine be
vorzugte Form des IC-Substrats liefern.
Die Verwendung eines Ätzmittels für eine Ni-Legierung des
neunzehnten Aspekts erlaubt es, daß die nicht-elektrolytische
Ni-Legierungs-Überzugsschicht vorzugsweise geätzt wird.
Claims (20)
1. Halbleiterbauelement, umfassend:
ein Halbleitersubstrat;
einen auf der vorderen Oberfläche des Halbleitersub strats ausgebildeten Elektrodenanschluß;
eine zylindrische Öffnung, die sich von der rückseitigen Oberfläche des Halbleitersubstrats zum Elektrodenan schluß an seiner vorderen Oberfläche erstreckt;
eine Au-Schicht, die auf der gesamten rückseitigen Ober fläche des Halbleitersubstrats einschließlich der inne ren Wand und des Bodens der zylindrischen Öffnung abge schieden ist; und
eine nicht-elektrolytischen Ni-Legierungs-Schicht, die in einem Bereich, der das Durchgangsloch bildet, ein schließlich der Öffnung auf der Au-Schicht, abgeschieden ist.
ein Halbleitersubstrat;
einen auf der vorderen Oberfläche des Halbleitersub strats ausgebildeten Elektrodenanschluß;
eine zylindrische Öffnung, die sich von der rückseitigen Oberfläche des Halbleitersubstrats zum Elektrodenan schluß an seiner vorderen Oberfläche erstreckt;
eine Au-Schicht, die auf der gesamten rückseitigen Ober fläche des Halbleitersubstrats einschließlich der inne ren Wand und des Bodens der zylindrischen Öffnung abge schieden ist; und
eine nicht-elektrolytischen Ni-Legierungs-Schicht, die in einem Bereich, der das Durchgangsloch bildet, ein schließlich der Öffnung auf der Au-Schicht, abgeschieden ist.
2. Halbleiterbauelement nach Anspruch 1, dadurch
gekennzeichnet, daß es außerdem umfaßt:
eine zweite Au-Schicht, die auf der nicht-elek trolytischen Ni-Legierungs-Schicht in einem Bereich, mit der Ausnahme des das Durchgangsloch bildenden Berei ches, einschließlich der Öffnung auf der Au-Schicht, ab geschieden ist.
eine zweite Au-Schicht, die auf der nicht-elek trolytischen Ni-Legierungs-Schicht in einem Bereich, mit der Ausnahme des das Durchgangsloch bildenden Berei ches, einschließlich der Öffnung auf der Au-Schicht, ab geschieden ist.
3. Halbleiterbauelement nach Anspruch 2, dadurch
gekennzeichnet, daß die zweite Au-Schicht eine durch
Plattieren oder Verdampfen abgeschiedene Schicht ist.
4. Halbleiterbauelement nach Anspruch 1, dadurch
gekennzeichnet, daß die zylindrische Öffnung aus einer
zusammengesetzten abgestufen Öffnung einer ersten Öff
nung mit einem großen Durchmesser, die auf der rücksei
tigen Oberfläche des Halbleitersubstrats ausgebildet
ist, und einer zweiten Öffnung, die ein Zylinder mit ei
nem kleinen Durchmesser ist, der sich vom Boden der Öff
nung bis zur vorderen Oberfläche des Halbleitersubstrats
erstreckt, ist.
5. Halbleiterbauelement nach Anspruch 2, dadurch
gekennzeichnet, daß die zylindrische Öffnung aus einer
zusammengesetzten abgestuften Öffnung mit einer ersten
Öffnung mit großem Durchmesser, die sich von der rück
seitigen Oberfläche des Halbleitersubstrats erstreckt,
und einer zweiten Öffnung, die ein Zylinder mit einem
kleinen Durchmesser ist, der sich vom Boden der ersten
Öffnung zur vorderen Oberfläche des Halbleitersubstrats
erstreckt, ist.
6. Halbleiterbauelement nach Anspruch 4, dadurch
gekennzeichnet, daß die erste Öffnung mit großem Durch
messer eine zylindrische Öffnung ist, die durch ani
sotropes Trockenätzen ausgebildet ist, oder eine Öff
nung, die durch isotropes Naßätzen ausgebildet ist, und
in der rückseitigen Oberfläche des Halbleitersubstrats
einen Durchmesser besitzt, der gleich ist dem großen
Durchmesser, und mit der Tiefe des Halbleitersubstrats
abnimmt.
7. Halbleiterbauelement nach Anspruch 1, dadurch
gekennzeichnet, daß es ein Bauelementsubstrat umfaßt,
das auf die Oberfläche der Au-Schicht oder zweiten
Au-Schicht über ein Lötmittel gebunden ist, wobei von der
Au-Schicht oder zweiten Au-Schicht die Au-Schicht oder
zweite Au-Schicht, die sich in einem Bereich, mit der
Ausnahme des das Durchgangsloch bildenden Bereichs, be
findet, durch das Lötmittel an das Bauelementsubstrat
gebunden ist.
8. Halbleiterbauelement nach Anspruch 1, dadurch
gekennzeichnet, daß das Seitenverhältnis der Öffnung im
Bereich von 1 bis 10/3 liegt.
9. Halbleiterbauelement nach Anspruch 4, dadurch
gekennzeichnet, daß die zweite Öffnung einen Durchmesser
von 25 µm bis 60 µm aufweist.
10. Verfahren zur Herstellung eines Halbleiterbauelements,
umfassend die Stufen:
Ausbilden eines Elektrodenanschlusses auf der vorderen Oberfläche eines Halbleitersubstrats;
Ausbilden einer zylindrischen Öffnung, die sich von der rückseitigen Oberfläche des Halbleitersubstrats zum Elektrodenanschluß an seiner vorderen Oberfläche er streckt, durch anisotropes Trockenätzen;
Abscheiden einer Au-Schicht auf der gesamten rückseiti gen Oberfläche einschließlich der inneren Wand und dem Boden der zylindrischen Öffnung;
Abscheiden einer nicht-elektrolytischen Ni-Legierungs-Schicht auf der gesamten rückseitigen Oberfläche durch Plattieren;
Selektives Freisetzen der nicht-elektrolytischen Ni-Legierungs-Schicht in einem Bereich, der dem Durchgangs loch, einschließlich der Öffnung, entspricht.
Ausbilden eines Elektrodenanschlusses auf der vorderen Oberfläche eines Halbleitersubstrats;
Ausbilden einer zylindrischen Öffnung, die sich von der rückseitigen Oberfläche des Halbleitersubstrats zum Elektrodenanschluß an seiner vorderen Oberfläche er streckt, durch anisotropes Trockenätzen;
Abscheiden einer Au-Schicht auf der gesamten rückseiti gen Oberfläche einschließlich der inneren Wand und dem Boden der zylindrischen Öffnung;
Abscheiden einer nicht-elektrolytischen Ni-Legierungs-Schicht auf der gesamten rückseitigen Oberfläche durch Plattieren;
Selektives Freisetzen der nicht-elektrolytischen Ni-Legierungs-Schicht in einem Bereich, der dem Durchgangs loch, einschließlich der Öffnung, entspricht.
11. Verfahren zur Herstellung eines Halbleitersubstrats nach
Anspruch 10, dadurch gekennzeichnet, daß die Stufe des
Freisetzens die Stufen umfaßt:
Ausbilden einer Maske, die den das Durchgangsloch bil denden Bereich bedeckt;
Ätzen der nicht-elektrolytischen Ni-Legierungs-Schicht unter Verwendung der Maske als Ätzmaske, wodurch die nicht-elektrolytische Ni-Legierungs-Schicht selektiv in einem Bereich zurückgelassen wird, der dem Durchgangs loch entspricht; und
Entfernen der Maske.
Ausbilden einer Maske, die den das Durchgangsloch bil denden Bereich bedeckt;
Ätzen der nicht-elektrolytischen Ni-Legierungs-Schicht unter Verwendung der Maske als Ätzmaske, wodurch die nicht-elektrolytische Ni-Legierungs-Schicht selektiv in einem Bereich zurückgelassen wird, der dem Durchgangs loch entspricht; und
Entfernen der Maske.
12. Verfahren zur Herstellung eines Halbleitersubstrats nach
Anspruch 11, dadurch gekennzeichnet, daß die
nicht-elektrolytische Ni-Legierungs-Schicht geätzt wird, indem
man als Ätzmittel Schwefelsäure/Salpetersäure, die 96 Gew.-%
Schwefelsäure, 70 Gew.-% Salpetersäure und Wasser
im Verhältnis 1 : 1 : 3 enthält, oder Ionenmahlen, verwen
det.
13. Verfahren zur Herstellung eines Halbleiterbauelements
nach Anspruch 10, dadurch gekennzeichnet, daß die Stufe
des Freisetzens die Stufen umfaßt:
Abscheiden einer zweiten Au-Schicht auf der gesamten rückseitigen Oberfläche nach der Stufe des Abscheidens der nicht-elektrolytischen Ni-Legierungs-Schicht auf der ersten Au-Schicht auf der gesamten rückseitigen Oberflä che durch Plattieren;
Ausbilden einer Maske, die den Bereich, der das Durch gangsloch bildet, einschließlich der Öffnung, bedeckt;
Ätzen der Au-Schicht unter Verwendung dieser Maske als Ätzmaske, wodurch die nicht-elektrolytische Ni-Legierungs-Schicht selektiv in einem Bereich zurückge lassen wird, der dem Durchgangsloch entspricht; und
Entfernen der Maske.
Abscheiden einer zweiten Au-Schicht auf der gesamten rückseitigen Oberfläche nach der Stufe des Abscheidens der nicht-elektrolytischen Ni-Legierungs-Schicht auf der ersten Au-Schicht auf der gesamten rückseitigen Oberflä che durch Plattieren;
Ausbilden einer Maske, die den Bereich, der das Durch gangsloch bildet, einschließlich der Öffnung, bedeckt;
Ätzen der Au-Schicht unter Verwendung dieser Maske als Ätzmaske, wodurch die nicht-elektrolytische Ni-Legierungs-Schicht selektiv in einem Bereich zurückge lassen wird, der dem Durchgangsloch entspricht; und
Entfernen der Maske.
14. Verfahren zur Herstellung eines Halbleiterbauelements
nach Anspruch 10, dadurch gekennzeichnet, daß die Stufe
des Freisetzens die Stufen umfaßt:
Abscheiden einer zweiten Au-Schicht in einem Bereich, mit der Ausnahme der Öffnung auf der Oberfläche der nicht-elektrolytischen Ni-Legierungs-Schicht, durch Ver dampfen, wodurch die nicht-elektrolytische Ni-Legierungs-Schicht auf der Oberfläche der das Durch gangsloch bildenden Öffnung selektiv freigesetzt wird, nach der Stufe des Abscheidens der nicht-elek trolytischen Ni-Legierungs-Schicht auf der ersten Au-Schicht auf der gesamten Oberfläche durch Plattieren.
Abscheiden einer zweiten Au-Schicht in einem Bereich, mit der Ausnahme der Öffnung auf der Oberfläche der nicht-elektrolytischen Ni-Legierungs-Schicht, durch Ver dampfen, wodurch die nicht-elektrolytische Ni-Legierungs-Schicht auf der Oberfläche der das Durch gangsloch bildenden Öffnung selektiv freigesetzt wird, nach der Stufe des Abscheidens der nicht-elek trolytischen Ni-Legierungs-Schicht auf der ersten Au-Schicht auf der gesamten Oberfläche durch Plattieren.
15. Verfahren zur Herstellung eines Halbleiterbauelements
nach Anspruch 10, dadurch gekennzeichnet, daß man das
Halbleitersubstrat von seiner rückseitigen Oberfläche
ätzt um eine erste Öffnung mit großem Durchmesser aus zu
bilden;
das Halbleitersubstrat einem anisotropen Trockenätzen vom Boden der ersten Öffnung bis zur vorderen Oberfläche des Halbleitersubstrats unterwirft, um eine zweite Öff nung mit einem kleinen Durchmesser auszubilden, wodurch eine zusammengesetzte Öffnung aus der ersten und zweiten Öffnung ausgebildet wird.
das Halbleitersubstrat einem anisotropen Trockenätzen vom Boden der ersten Öffnung bis zur vorderen Oberfläche des Halbleitersubstrats unterwirft, um eine zweite Öff nung mit einem kleinen Durchmesser auszubilden, wodurch eine zusammengesetzte Öffnung aus der ersten und zweiten Öffnung ausgebildet wird.
16. Verfahren zur Herstellung eines Halbleiterbauelements
nach Anspruch 15, dadurch gekennzeichnet, daß es ferner
die Stufen umfaßt:
selektives Ausbilden einer zweiten Au-Schicht auf der Ni-Schicht in einem Bereich, mit der Ausnahme eines das Durchgangsloch bildenden Bereichs, einschließlich der zusammengesetzten Öffnung, wodurch die Ni-Schicht in ei nem Bereich, der mindestens der inneren Wand und dem Bo den der ersten Öffnung in einem dem Durchgangsloch ent sprechenden Bereich entspricht, freigesetzt wird.
selektives Ausbilden einer zweiten Au-Schicht auf der Ni-Schicht in einem Bereich, mit der Ausnahme eines das Durchgangsloch bildenden Bereichs, einschließlich der zusammengesetzten Öffnung, wodurch die Ni-Schicht in ei nem Bereich, der mindestens der inneren Wand und dem Bo den der ersten Öffnung in einem dem Durchgangsloch ent sprechenden Bereich entspricht, freigesetzt wird.
17. Verfahren zur Herstellung eines Halbleiterbauelements
nach Anspruch 15, dadurch gekennzeichnet, daß die erste
Öffnung durch eine Stufe des isotropen Naßätzens und
anisotropen Trockenätzens ausgebildet wird.
18. Verfahren zur Herstellung eines Halbleiterbauelements
nach Anspruch 17, dadurch gekennzeichnet, daß die erste
Öffnung durch isotropes Naßätzen die erste und zweite
Öffnung unter Verwendung der gleichen Ätzmaske ausgebil
det werden, und die Ätzmaske ein Öffnungsmuster auf
weist, das dem Durchmesser der zweiten Öffnung ent
spricht.
19. Verfahren zur Herstellung eines Halbleiterbauelements
nach Anspruch 10, dadurch gekennzeichnet, daß die der
rückseitigen Oberfläche des Halbleitersubstrats ausge
setzte Au-Schicht oder die zweite Au-Schicht an die
Oberfläche eines Bauelementsubstrats über ein AuSn-Lot,
das ein Lötmittel ist, gebunden werden.
20. Ätzmittel für eine Ni-Legierung, dadurch gekennzeichnet,
daß es Schwefelsäure/Salpetersäure ist, das 96 Gew.-%-ige
Schwefelsäure, 70 Gew.-%-ige Salpetersäure und Was
ser im Verhältnis 1 : 1 : 3 enthält.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10752897A JP3724110B2 (ja) | 1997-04-24 | 1997-04-24 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE19811042A1 true DE19811042A1 (de) | 1998-10-29 |
Family
ID=14461487
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19811042A Withdrawn DE19811042A1 (de) | 1997-04-24 | 1998-03-13 | Halbleiterbauelement, Verfahren zu seiner Herstellung und dafür verwendetes Ätzmittel |
Country Status (3)
Country | Link |
---|---|
US (2) | US6268619B1 (de) |
JP (1) | JP3724110B2 (de) |
DE (1) | DE19811042A1 (de) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102014221620B4 (de) | 2013-11-29 | 2018-08-02 | Mitsubishi Electric Corporation | Halbleitervorrichtung |
DE102017200415B4 (de) | 2016-02-08 | 2022-04-21 | Mitsubishi Electric Corporation | Halbleitervorrichtung |
Families Citing this family (75)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3810204B2 (ja) * | 1998-03-19 | 2006-08-16 | 三菱電機株式会社 | 半導体装置の製造方法および半導体装置 |
JP3907151B2 (ja) * | 2000-01-25 | 2007-04-18 | 株式会社東芝 | 半導体装置の製造方法 |
US6468889B1 (en) * | 2000-08-08 | 2002-10-22 | Advanced Micro Devices, Inc. | Backside contact for integrated circuit and method of forming same |
JP4000507B2 (ja) | 2001-10-04 | 2007-10-31 | ソニー株式会社 | 固体撮像装置の製造方法 |
US6818464B2 (en) * | 2001-10-17 | 2004-11-16 | Hymite A/S | Double-sided etching technique for providing a semiconductor structure with through-holes, and a feed-through metalization process for sealing the through-holes |
TW556293B (en) * | 2002-02-21 | 2003-10-01 | Advanced Semiconductor Eng | Bump process |
US6614117B1 (en) * | 2002-06-04 | 2003-09-02 | Skyworks Solutions, Inc. | Method for metallization of a semiconductor substrate and related structure |
JP2004047827A (ja) * | 2002-07-12 | 2004-02-12 | Mec Kk | プリント回路板の製造方法 |
US9530857B2 (en) * | 2003-06-20 | 2016-12-27 | Tessera Advanced Technologies, Inc. | Electronic device, assembly and methods of manufacturing an electronic device including a vertical trench capacitor and a vertical interconnect |
US8084866B2 (en) | 2003-12-10 | 2011-12-27 | Micron Technology, Inc. | Microelectronic devices and methods for filling vias in microelectronic devices |
US7091124B2 (en) | 2003-11-13 | 2006-08-15 | Micron Technology, Inc. | Methods for forming vias in microelectronic devices, and methods for packaging microelectronic devices |
US7332034B2 (en) * | 2003-11-21 | 2008-02-19 | Seiko Epson Corporation | Coating apparatus and coating method using the same |
US20050156282A1 (en) * | 2004-01-13 | 2005-07-21 | Yoram Palti | Semiconductor device and method of its manufacture |
JP4850392B2 (ja) * | 2004-02-17 | 2012-01-11 | 三洋電機株式会社 | 半導体装置の製造方法 |
JP2005303258A (ja) * | 2004-03-16 | 2005-10-27 | Fujikura Ltd | デバイス及びその製造方法 |
US7868472B2 (en) * | 2004-04-08 | 2011-01-11 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Thermal dissipation in integrated circuit systems |
US20050247894A1 (en) | 2004-05-05 | 2005-11-10 | Watkins Charles M | Systems and methods for forming apertures in microfeature workpieces |
US7232754B2 (en) * | 2004-06-29 | 2007-06-19 | Micron Technology, Inc. | Microelectronic devices and methods for forming interconnects in microelectronic devices |
JP3751625B2 (ja) * | 2004-06-29 | 2006-03-01 | 新光電気工業株式会社 | 貫通電極の製造方法 |
US7083425B2 (en) | 2004-08-27 | 2006-08-01 | Micron Technology, Inc. | Slanted vias for electrical circuits on circuit boards and other substrates |
US7300857B2 (en) | 2004-09-02 | 2007-11-27 | Micron Technology, Inc. | Through-wafer interconnects for photoimager and memory wafers |
US7612321B2 (en) * | 2004-10-12 | 2009-11-03 | Dcg Systems, Inc. | Optical coupling apparatus for a dual column charged particle beam tool for imaging and forming silicide in a localized manner |
US7439168B2 (en) * | 2004-10-12 | 2008-10-21 | Dcg Systems, Inc | Apparatus and method of forming silicide in a localized manner |
JP4443379B2 (ja) * | 2004-10-26 | 2010-03-31 | 三洋電機株式会社 | 半導体装置の製造方法 |
TWI303864B (en) * | 2004-10-26 | 2008-12-01 | Sanyo Electric Co | Semiconductor device and method for making the same |
JP4873517B2 (ja) * | 2004-10-28 | 2012-02-08 | オンセミコンダクター・トレーディング・リミテッド | 半導体装置及びその製造方法 |
US7271482B2 (en) | 2004-12-30 | 2007-09-18 | Micron Technology, Inc. | Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods |
US20060177999A1 (en) * | 2005-02-10 | 2006-08-10 | Micron Technology, Inc. | Microelectronic workpieces and methods for forming interconnects in microelectronic workpieces |
JP2006253631A (ja) * | 2005-02-14 | 2006-09-21 | Fujitsu Ltd | 半導体装置及びその製造方法、キャパシタ構造体及びその製造方法 |
US7485967B2 (en) * | 2005-03-10 | 2009-02-03 | Sanyo Electric Co., Ltd. | Semiconductor device with via hole for electric connection |
US7569490B2 (en) * | 2005-03-15 | 2009-08-04 | Wd Media, Inc. | Electrochemical etching |
DE102005042072A1 (de) * | 2005-06-01 | 2006-12-14 | Forschungsverbund Berlin E.V. | Verfahren zur Erzeugung von vertikalen elektrischen Kontaktverbindungen in Halbleiterwafern |
US7425507B2 (en) * | 2005-06-28 | 2008-09-16 | Micron Technology, Inc. | Semiconductor substrates including vias of nonuniform cross section, methods of forming and associated structures |
US7795134B2 (en) | 2005-06-28 | 2010-09-14 | Micron Technology, Inc. | Conductive interconnect structures and formation methods using supercritical fluids |
JP4694305B2 (ja) * | 2005-08-16 | 2011-06-08 | ルネサスエレクトロニクス株式会社 | 半導体ウエハの製造方法 |
US8308053B2 (en) * | 2005-08-31 | 2012-11-13 | Micron Technology, Inc. | Microfeature workpieces having alloyed conductive structures, and associated methods |
DE102005042074A1 (de) * | 2005-08-31 | 2007-03-08 | Forschungsverbund Berlin E.V. | Verfahren zur Erzeugung von Durchkontaktierungen in Halbleiterwafern |
US7863187B2 (en) | 2005-09-01 | 2011-01-04 | Micron Technology, Inc. | Microfeature workpieces and methods for forming interconnects in microfeature workpieces |
US7262134B2 (en) | 2005-09-01 | 2007-08-28 | Micron Technology, Inc. | Microfeature workpieces and methods for forming interconnects in microfeature workpieces |
DE102005053494A1 (de) * | 2005-11-09 | 2007-05-16 | Fraunhofer Ges Forschung | Verfahren zum Herstellen elektrisch leitender Durchführungen durch nicht- oder halbleitende Substrate |
US7749899B2 (en) | 2006-06-01 | 2010-07-06 | Micron Technology, Inc. | Microelectronic workpieces and methods and systems for forming interconnects in microelectronic workpieces |
JP5026025B2 (ja) * | 2006-08-24 | 2012-09-12 | 株式会社フジクラ | 半導体装置 |
JP2008053429A (ja) * | 2006-08-24 | 2008-03-06 | Fujikura Ltd | 半導体装置 |
US7629249B2 (en) | 2006-08-28 | 2009-12-08 | Micron Technology, Inc. | Microfeature workpieces having conductive interconnect structures formed by chemically reactive processes, and associated systems and methods |
US7902643B2 (en) | 2006-08-31 | 2011-03-08 | Micron Technology, Inc. | Microfeature workpieces having interconnects and conductive backplanes, and associated systems and methods |
CN101553903B (zh) * | 2006-10-17 | 2012-08-29 | 丘费尔资产股份有限公司 | 晶片通孔形成方法 |
JP4380718B2 (ja) | 2007-03-15 | 2009-12-09 | ソニー株式会社 | 半導体装置の製造方法 |
JP4937842B2 (ja) * | 2007-06-06 | 2012-05-23 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
SG150410A1 (en) | 2007-08-31 | 2009-03-30 | Micron Technology Inc | Partitioned through-layer via and associated systems and methods |
US7884015B2 (en) | 2007-12-06 | 2011-02-08 | Micron Technology, Inc. | Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods |
JP2010003796A (ja) * | 2008-06-19 | 2010-01-07 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
JP5242282B2 (ja) * | 2008-07-31 | 2013-07-24 | 株式会社東芝 | 半導体装置とその製造方法 |
JP5553504B2 (ja) * | 2008-12-26 | 2014-07-16 | キヤノン株式会社 | 半導体装置の製造方法及び半導体装置 |
JP5532743B2 (ja) * | 2009-08-20 | 2014-06-25 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
DE102009044086A1 (de) * | 2009-09-23 | 2011-03-24 | United Monolithic Semiconductors Gmbh | Verfahren zur Herstellung eines elektronischen Bauteils und nach diesem Verfahren hergestelltes elektronisches Bauteil |
JP2011096918A (ja) * | 2009-10-30 | 2011-05-12 | Oki Semiconductor Co Ltd | 半導体装置および半導体装置の製造方法 |
JP5565272B2 (ja) * | 2010-10-29 | 2014-08-06 | 富士通株式会社 | 貫通電極基板 |
US8240545B1 (en) | 2011-08-11 | 2012-08-14 | Western Digital (Fremont), Llc | Methods for minimizing component shift during soldering |
JP6099302B2 (ja) * | 2011-10-28 | 2017-03-22 | 富士電機株式会社 | 半導体装置の製造方法 |
CN102509718B (zh) * | 2011-12-15 | 2014-02-12 | 中国科学院上海微系统与信息技术研究所 | GaAs CCD图形传感器圆片级芯片尺寸封装工艺 |
DE102012106953A1 (de) * | 2012-07-30 | 2014-01-30 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung einer Mehrzahl von optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip |
JP5725073B2 (ja) | 2012-10-30 | 2015-05-27 | 三菱電機株式会社 | 半導体素子の製造方法、半導体素子 |
US9041206B2 (en) * | 2013-03-12 | 2015-05-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Interconnect structure and method |
US9070387B1 (en) | 2013-08-23 | 2015-06-30 | Western Digital Technologies, Inc. | Integrated heat-assisted magnetic recording head/laser assembly |
US9042048B1 (en) | 2014-09-30 | 2015-05-26 | Western Digital (Fremont), Llc | Laser-ignited reactive HAMR bonding |
US9257138B1 (en) | 2014-10-28 | 2016-02-09 | Western Digital (Fremont), Llc | Slider assembly and method of manufacturing same |
JP6746185B2 (ja) * | 2016-02-01 | 2020-08-26 | アスカコーポレーション株式会社 | 半導体ウェハめっき用治具 |
JP6863574B2 (ja) * | 2017-02-22 | 2021-04-21 | 住友電工デバイス・イノベーション株式会社 | 半導体装置の製造方法 |
JP2019145546A (ja) | 2018-02-16 | 2019-08-29 | 住友電工デバイス・イノベーション株式会社 | 半導体装置の製造方法 |
WO2020017018A1 (ja) * | 2018-07-20 | 2020-01-23 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
WO2020137830A1 (ja) * | 2018-12-27 | 2020-07-02 | 株式会社大真空 | 圧電振動デバイス |
TWI725688B (zh) * | 2019-12-26 | 2021-04-21 | 新唐科技股份有限公司 | 半導體結構及其製造方法 |
JP2022089516A (ja) * | 2020-12-04 | 2022-06-16 | 富士通株式会社 | 半導体装置、半導体装置の製造方法及び電子装置 |
CN113793838B (zh) * | 2021-11-15 | 2022-02-25 | 深圳市时代速信科技有限公司 | 半导体器件及其制备方法 |
CN113823613B (zh) * | 2021-11-24 | 2022-02-15 | 深圳市时代速信科技有限公司 | 半导体器件和半导体器件的制备方法 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0239569A (ja) * | 1988-07-29 | 1990-02-08 | Toshiba Corp | 半導体装置 |
US4959705A (en) * | 1988-10-17 | 1990-09-25 | Ford Microelectronics, Inc. | Three metal personalization of application specific monolithic microwave integrated circuit |
JPH02162735A (ja) | 1988-12-15 | 1990-06-22 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JPH03102839A (ja) | 1989-09-18 | 1991-04-30 | Fujitsu Ltd | 半導体装置 |
US5027189A (en) * | 1990-01-10 | 1991-06-25 | Hughes Aircraft Company | Integrated circuit solder die-attach design and method |
EP0476124A1 (de) * | 1990-03-28 | 1992-03-25 | Varian Associates, Inc. | Mikrowellenschaltung mit feldeffektkreisen |
US5156998A (en) * | 1991-09-30 | 1992-10-20 | Hughes Aircraft Company | Bonding of integrated circuit chip to carrier using gold/tin eutectic alloy and refractory metal barrier layer to block migration of tin through via holes |
JPH06310547A (ja) * | 1993-02-25 | 1994-11-04 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
JPH06326055A (ja) | 1993-05-17 | 1994-11-25 | Fujitsu Ltd | 半導体装置の製造方法 |
JP3350152B2 (ja) | 1993-06-24 | 2002-11-25 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
JPH07193214A (ja) | 1993-12-27 | 1995-07-28 | Mitsubishi Electric Corp | バイアホール及びその形成方法 |
JPH0897375A (ja) * | 1994-07-26 | 1996-04-12 | Toshiba Corp | マイクロ波集積回路装置及びその製造方法 |
DE69712562T2 (de) * | 1996-02-28 | 2002-12-19 | Koninklijke Philips Electronics N.V., Eindhoven | Halbleiteranordnung mit einem auf einen Träger gelöteten Chip mit Durchgangsleitungen und Herstellungsverfahren dafür |
US6278181B1 (en) * | 1999-06-28 | 2001-08-21 | Advanced Micro Devices, Inc. | Stacked multi-chip modules using C4 interconnect technology having improved thermal management |
-
1997
- 1997-04-24 JP JP10752897A patent/JP3724110B2/ja not_active Expired - Lifetime
-
1998
- 1998-03-11 US US09/038,090 patent/US6268619B1/en not_active Expired - Lifetime
- 1998-03-13 DE DE19811042A patent/DE19811042A1/de not_active Withdrawn
-
2001
- 2001-06-08 US US09/876,044 patent/US6391770B2/en not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102014221620B4 (de) | 2013-11-29 | 2018-08-02 | Mitsubishi Electric Corporation | Halbleitervorrichtung |
DE102017200415B4 (de) | 2016-02-08 | 2022-04-21 | Mitsubishi Electric Corporation | Halbleitervorrichtung |
Also Published As
Publication number | Publication date |
---|---|
US6391770B2 (en) | 2002-05-21 |
US20010028113A1 (en) | 2001-10-11 |
JPH10303198A (ja) | 1998-11-13 |
US6268619B1 (en) | 2001-07-31 |
JP3724110B2 (ja) | 2005-12-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19811042A1 (de) | Halbleiterbauelement, Verfahren zu seiner Herstellung und dafür verwendetes Ätzmittel | |
DE4446881C2 (de) | Durchgangslochstruktur und ihr Herstellungsverfahren | |
DE3021206C2 (de) | Verfahren zur Herstellung von Leiterbahnen auf Halbleiterbauelementen | |
DE2729030C2 (de) | Verfahren zum Herstellen eines mehrschichtigen Leiterzugsmusters für monolithisch integrierte Halbleiterschaltungen | |
DE2945533C2 (de) | Verfahren zur Herstellung eines Verdrahtungssystems | |
DE4292563C1 (de) | Verfahren zur Metallisierung von Substraten unter Verwendung einer Verarmungsreaktions-Metalloxid-Reduzierung | |
DE2430692C2 (de) | Verfahren zum Herstellen von Verbindungslöchern in Isolierschichten | |
DE19745575A1 (de) | Struktur einer Anschlußelektrode und Verfahren für ihre Bildung | |
DE102008052470B4 (de) | Verfahren zum Prozessieren eines Kontaktpads und Verfahren zum Herstellen eines integrierten Schaltkreiselementes | |
DE2723944C2 (de) | Verfahren zum Herstellen einer Anordnung aus einer strukturierten Schicht und einem Muster | |
DE69315278T2 (de) | Anschlussflächen-Struktur einer integrierten Schaltung und Verfahren zu ihrer Herstellung | |
DE4002352A1 (de) | Verfahren zum herstellen von luftbruecken-metall-zwischenverbindern | |
DE10059773A1 (de) | Halbleitervorrichtung und Verfahren zu deren Herstellung | |
DE10148120A1 (de) | Elektronische Bauteile mit Halbleiterchips und ein Systemträger mit Bauteilpositionen sowie Verfahren zur Herstellung derselben | |
DE69015564T2 (de) | Vollverdiefte verbindungsstruktur mit titanium/wolfram und selektivem cvd-wolfram. | |
DE2709933C2 (de) | Verfahren zur Herstellung von leitenden Verbindungen zwischen übereinander angeordneten Metallisierungsschichten | |
WO2010072516A2 (de) | Leiterplatte mit aufgewachsener metallschicht in einer biegbaren zone | |
DE2033532B2 (de) | Halbleiteranordnung mit einer Passivierungsschicht aus Siliziumdioxid | |
DE10261460A1 (de) | Halbleitervorrichtung | |
DE102010045055A1 (de) | Verfahren zur Herstellung eines Halbleiterbauelementes mit einer Durchkontaktierung und Halbleiterbauelement mit Durchkontaktierung | |
DE20208866U1 (de) | Kontaktierte und gehäuste integrierte Schaltung | |
WO2014079657A1 (de) | Verfahren zur herstellung eines anschlussbereichs eines optoelektronischen halbleiterchips | |
DE102011052256B4 (de) | Verfahren zur Herstellung einer Solarzelle | |
DE102021112577B4 (de) | Verfahren zur Herstellung eines Gehäuses für ein elektrisches Bauelement mit plattierbaren Einkapselungsschichten und derartige Verpackung | |
DE102020120139B4 (de) | Ein halbleiterbauelementpackage mit seitenwänden, die mit kontaktpads eines halbleiterdies verbunden sind und ein verfahren zu seiner herstellung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8139 | Disposal/non-payment of the annual fee |